JP2016059138A - スイッチング電源装置 - Google Patents

Abstract

【課題】瞬時的なピーク負荷に対応することができ、通常モード時のスイッチング損失、スイッチング動作に起因するノイズを小さくする。
【解決手段】スイッチング電源装置は、一次巻線（ＰＰ１）とキャパシタ（Ｃｒ）との共振に基づく共振電圧がボトムを呈するタイミングで、スイッチング素子（Ｑ）をターンオンさせるための第１制御信号を出力するボトム検出回路（２）と、スイッチング素子（Ｑ）のスイッチング周期が所定の上限値に到達したタイミングで、スイッチング素子（Ｑ）をターンオンさせるための第２制御信号を出力するスイッチング周期制限回路（３）とを備える。
【選択図】図１

Description

本発明は、インダクタとキャパシタとの共振に基づく共振電圧がボトムを呈するタイミングで、スイッチング素子をターンオンさせる疑似共振方式のスイッチング電源装置に関する。

スイッチング電源装置の出力負荷がモータを含むアプリケーション、及び、上記出力負荷のＣＰＵがブースト動作するアプリケーション等においては、スイッチング電源装置の出力負荷が瞬時的に定格負荷を越える状態、いわゆるピーク負荷の状態が現れる。

図１３は、従来の疑似共振方式の絶縁型ＤＣ−ＤＣコンバータ９１の回路構成図である。ＤＣ−ＤＣコンバータ９１は、トランスＴを備えている。トランスＴは、一次巻線ＰＰ１と二次巻線ＳＳ１と補助巻線ＰＰ２とを有している。平滑コンデンサＣｉが、直流入力電圧Ｖｉを両端電圧として得られるようにトランスＴと並列に接続されている。この平滑コンデンサＣｉには、一次巻線ＰＰ１、スイッチング素子Ｑ、及び電流検出抵抗Ｒｓの直列回路が、平滑コンデンサＣｉに対して並列に接続されている。スイッチング素子Ｑには、一次巻線ＰＰ１と共振するキャパシタＣｒが、スイッチング素子Ｑと並列に接続されている。なお、スイッチング素子Ｑの端子間寄生容量も共振用のキャパシタＣｒとして機能する。

トランスＴの二次巻線ＳＳ１には、ダイオードＤ及び平滑コンデンサＣｏからなる直列回路が接続されている。この直列回路は整流平滑回路を構成している。平滑コンデンサＣｏの両端電圧が直流の出力電圧Ｖｏとして得られる。平滑コンデンサＣｏには、分圧抵抗Ｒｏ１及びＲｏ２からなる直列回路が、平滑コンデンサＣｏに対して並列接続されている。分圧抵抗Ｒｏ１及びＲｏ２に基づく出力電圧Ｖｏの分圧電圧が帰還回路６に入力されている。帰還回路６は分圧電圧と図示しない基準電圧との差を演算し、その差に対応するフィードバック信号をコンパレータ７の入力端子に供給する。コンパレータ７のもう一方の入力端子には、電流検出抵抗Ｒｓの両端電圧が供給されている。

トランスＴに設けられた補助巻線ＰＰ２の一端はボトム検出回路２に接続されている。ボトム検出回路２は補助巻線ＰＰ２の出力電圧のボトム状態を検出すると、当該検出結果を表す制御信号Ｓ２（図１４）をフリップフロップ９のセット端子Ｓに出力する。コンパレータ７はフリップフロップ９のリセット端子Ｒに制御信号を出力する。

フリップフロップ９は、ボトム検出回路２からセット端子に出力されたボトム状態の検出結果と、コンパレータ７からリセット端子Ｒに出力された出力信号Ｓ７とに基づいて、ドライブ回路１０に出力信号Ｓ３（図１４）を供給する。ドライブ回路１０は、フリップフロップ８の出力信号に基づいてスイッチング素子Ｑを出力信号Ｓ４（図１４）により駆動する。

図１４は、ＤＣ−ＤＣコンバータ９１の動作を説明するための波形図である。時刻ｔ１において、スイッチング素子Ｑの共振電圧Ｖｄｓを表す信号Ｓ１がボトムに到達してボトム検出回路２の制御信号Ｓ２、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がると、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。そして、時刻ｔ２において、信号Ｓ５が、帰還回路６のフィードバック信号Ｓ６の値に到達すると、コンパレータ７の出力信号Ｓ７、フリップフロップ９のリセット端子信号Ｓ８が立ち上がり、フリップフロップ９の出力信号Ｓ３、ドライブ回路１０の出力信号Ｓ４が立ち下がる。そして、スイッチング素子Ｑの共振電圧Ｖｄｓを表す信号Ｓ１が立ち上がる。

次に、時刻ｔ３において、信号Ｓ１がボトムに到達してボトム検出回路２の制御信号Ｓ２、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がると、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。以下、同様の動作が繰り返される。

このように、従来のＤＣ−ＤＣコンバータ９１では、スイッチング素子Ｑが、スイッチング素子Ｑの共振電圧のボトムのタイミングでターンオン動作を実行し、スイッチング素子Ｑに流れる電流の電流検出結果を表す信号Ｓ５が帰還回路６のフィードバック信号Ｓ６に達したタイミングでターンオフ動作を実行する。

スイッチング電源装置は、ピーク負荷の状態においても、出力電圧を維持し、安全性を満足する必要がある。この安全性の１つに、磁気部品である、トランス、昇圧コイルが磁気飽和しないことがある。定格負荷を越える瞬時的なピーク負荷の状態においても、上記磁気部品が飽和しないようにスイッチング電源装置を設計する必要がある。このためには、上記磁気部品を大型化する必要があるという問題が生じる。

そこで、上記磁気部品を大型化することなく磁気部品の飽和を防止するために、発振周波数固定パルス幅制御方式のフライバックコンバータにおいて、フィードバック電圧に応じて、１次側電流の電流を制限し、スイッチング周波数を適応レートによって増加させる技術が例えば特許文献１によって提案されている。

この特許文献１に記載のスイッチング電源装置では、フィードバック電圧が定格負荷に相当する閾値を越えると通常モードから高電力モードに移行し、スイッチング周波数を適応レートによって増加させ、第２の閾値を越えると、１次側電流制限値とスイッチング周波数とを最大値に固定することで、トランスの磁気飽和による部品の大型化を改善できる。

特開2014-113038号公報（2014年6月19日公開）

しかしながら、図１３及び図１４に示す従来の疑似共振方式の絶縁型ＤＣ−ＤＣコンバータ９１では、スイッチング素子Ｑが、スイッチング素子Ｑの共振電圧のボトムのタイミングでターンオン動作を実行し、スイッチング素子Ｑに流れる電流の電流検出結果の信号Ｓ５が帰還回路６のフィードバック信号Ｓ６に達したタイミングでターンオフ動作を実行するため、負荷が大きくなる程、帰還回路６の出力信号値が大きくなり、スイッチング素子Ｑのターンオフ時の電流値も大きくなり、その結果、スイッチング周期も長くなる。言い換えるとスイッチング周波数が低くなるという問題がある。

特許文献１に記載のスイッチング電源装置の通常モードの動作は、発振周波数固定パルス幅制御方式であるので、スイッチング動作はハードスイッチング方式になり、疑似共振方式（周波数制御方式）と比較して、スイッチング損失、スイッチング動作に起因するノイズが大きいという問題を有する。

本発明は、このような状況に鑑み、磁気回路部品を大型化することなく、瞬時的なピーク負荷に対応することができ、通常モード時のスイッチング損失、スイッチング動作に起因するノイズを小さくした疑似共振方式のスイッチング電源装置を提供することを目的としている。

上記の課題を解決するために、本発明の一態様に係る疑似共振方式のスイッチング電源装置は、インダクタと、前記インダクタに接続されたスイッチング素子と、前記スイッチング素子と並列に接続されたキャパシタと、前記インダクタと前記キャパシタとの共振に基づく共振電圧がボトムを呈するタイミングで、前記スイッチング素子をターンオンさせるための第１制御信号を出力するボトム検出回路と、前記スイッチング素子のスイッチング周期が所定の上限値に到達したタイミングで、前記スイッチング素子をターンオンさせるための第２制御信号を出力するスイッチング周期制限回路とを備えることを特徴とする。

本発明の一態様によれば、磁気回路部品を大型化することなく、瞬時的なピーク負荷に対応することができ、通常モード時のスイッチング損失、スイッチング動作に起因するノイズが小さい疑似共振方式のスイッチング電源装置を提供することができるという効果を奏する。

実施形態１に係る絶縁型ＤＣ−ＤＣコンバータの回路構成図である。 前記ＤＣ−ＤＣコンバータの動作を説明するための波形図である。 前記ＤＣ−ＤＣコンバータに設けられた制御回路と上限値調整回路の動作を説明するための波形図である。 前記ＤＣ−ＤＣコンバータに設けられたスイッチング素子のスイッチング周期と電流検出抵抗の両端電圧ピーク値との間の関係を説明するためのグラフである。 前記ＤＣ−ＤＣコンバータに設けられたスイッチング周期制限回路と上限値調整回路と制御回路との具体構成を示す回路図である。 前記具体構成におけるスイッチング周期制限回路の動作を説明するための波形図である。 前記具体構成におけるスイッチング周期制限回路と上限値調整回路との動作を説明するための波形図である。 実施形態２に係る絶縁型ＤＣ−ＤＣコンバータの回路構成図である。 前記ＤＣ−ＤＣコンバータに設けられたスイッチング周期制限回路と上限値調整回路と制御回路との具体構成を示す回路図である。 実施形態３に係る絶縁型ＤＣ−ＤＣコンバータに設けられたスイッチング周期制限回路と上限値調整回路と制御回路との具体構成を示す回路図である。 前記ＤＣ−ＤＣコンバータに設けられたスイッチング素子のスイッチング周期と電流検出抵抗の両端電圧ピーク値との間の関係を説明するためのグラフである。 実施形態４に係る昇圧コンバータの回路構成図である。 従来の絶縁型ＤＣ−ＤＣコンバータの回路構成図である。 前記ＤＣ−ＤＣコンバータの動作を説明するための波形図である。

以下、本発明の実施の形態について、詳細に説明する。

〔実施形態１〕
（絶縁型ＤＣ−ＤＣコンバータ１の構成）
図１は、実施形態１に係る絶縁型のＤＣ−ＤＣコンバータ１（疑似共振方式のスイッチング電源装置）の回路構成図である。ＤＣ−ＤＣコンバータ１は、トランスＴを備えている。トランスＴは、一次巻線ＰＰ１と二次巻線ＳＳ１と補助巻線ＰＰ２とを有している。平滑コンデンサＣｉが、直流入力電圧Ｖｉを両端電圧として得られるようにトランスＴと並列に接続されている。この平滑コンデンサＣｉには、一次巻線ＰＰ１、スイッチング素子Ｑ、及び電流検出抵抗Ｒｓの直列回路が、平滑コンデンサＣｉに対して並列に接続されている。スイッチング素子Ｑには、一次巻線ＰＰ１と共振するキャパシタＣｒが、スイッチング素子Ｑと並列に接続されている。なお、スイッチング素子Ｑの端子間寄生容量も共振用のキャパシタＣｒとして機能する。

トランスＴの二次巻線ＳＳ１には、ダイオードＤ及び平滑コンデンサＣｏからなる直列回路が接続されている。この直列回路は整流平滑回路を構成している。平滑コンデンサＣｏの両端電圧が直流の出力電圧Ｖｏとして得られる。平滑コンデンサＣｏには、分圧抵抗Ｒｏ１及びＲｏ２からなる直列回路が、平滑コンデンサＣｏに対して並列接続されている。分圧抵抗Ｒｏ１及びＲｏ２に基づく出力電圧Ｖｏの分圧電圧が帰還回路６に入力されている。帰還回路６は分圧電圧と図示しない基準電圧との差を演算し、その差に対応するフィードバック信号をコンパレータ７の入力端子及び制御回路８に供給する。コンパレータ７のもう一方の入力端子には、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が供給されている。

トランスＴに設けられた補助巻線ＰＰ２の一端はボトム検出回路２に接続されている。ボトム検出回路２は、一次巻線ＰＰ１（インダクタ）とキャパシタＣｒとの共振に基づく共振電圧がボトムを呈するタイミングで、スイッチング素子Ｑをターンオンさせるための制御信号Ｓ２（第１制御信号）を出力する。即ち、ボトム検出回路２は、補助巻線ＰＰ２の出力電圧のボトム状態を検出すると、当該検出結果を表す制御信号Ｓ２をＯＲ回路５ａの入力端子に供給する。

制御回路８は、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５と、帰還回路６のフィードバック信号Ｓ６とに基づいて、制御信号を上限値調整回路４とＯＲ回路５ｂの入力端子とに出力する。ＯＲ回路５ｂのもう一方の入力端子にはコンパレータ７の出力信号Ｓ７が入力されている。ＯＲ回路５ｂはフリップフロップ９のリセット端子Ｒに制御信号を出力する。

上限値調整回路４は、スイッチング周期制限回路３に制御信号を出力する。即ち、上限値調整回路４は、スイッチング素子Ｑに流れる電流のピーク値が所定の第１閾値に到達すると、スイッチングの上限値を、より小さな値に調整する。上限値調整回路４は、前記第１閾値に到達したピーク値が、前記第１閾値よりも小さい第２閾値を下回ると、前記より小さな値に調整した上限値を元に戻す。上限値調整回路４は、前記上限値を、より小さな値に調整した後、前記ピーク値が再び前記第１閾値に到達すると、前記上限値を、さらに小さな値に調整する。

スイッチング周期制限回路３は、ＯＲ回路５ａに制御信号Ｓ９を出力する。即ち、スイッチング周期制限回路３は、スイッチング素子Ｑのスイッチング周期が所定の上限値に到達したタイミングで、スイッチング素子Ｑをターンオンさせるための制御信号Ｓ９（第２制御信号）を出力する。

ＯＲ回路５ａは出力信号をフリップフロップ９のセット端子Ｓに出力する。フリップフロップ９は、ドライブ回路１０とスイッチング周期制限回路３とに出力信号Ｓ３を出力する。ドライブ回路１０は、フリップフロップ９の出力信号Ｓ３に基づいてスイッチング素子Ｑを出力信号Ｓ４により駆動する。

従来のＤＣ−ＤＣコンバータ９１を示す図１３と実施形態１に係るＤＣ−ＤＣコンバータ１を示す図１とを比較すると分かるように、フリップフロップ９のセット端子Ｓにはボトム検出回路２からの制御信号Ｓ２と、スイッチング周期制限回路３からの制御信号Ｓ９とがＯＲ回路５ａを介して入力されており、フリップフロップ９のリセット端子Ｒにはコンパレータ７の出力信号Ｓ７と制御回路８の制御信号とがＯＲ回路５ｂを介して入力されている点が、従来のＤＣ−ＤＣコンバータ９１（疑似共振スイッチング電源装置）と異なる点である。

従来のＤＣ−ＤＣコンバータ９１の動作波形を図１４に示す。この図１４から解るように、スイッチング素子Ｑはスイッチング素子Ｑの共振電圧を表す信号Ｓ１のボトムのタイミングでターンオン動作を実行し、スイッチング素子Ｑに流れる電流の電流検出結果を表す信号Ｓ５が帰還回路６のフィードバック信号Ｓ６に達したタイミングでターンオフ動作する。したがって、負荷が大きくなる程、帰還回路６の出力信号値が大きくなり、スイッチング素子Ｑのターンオフ時の電流値も大きくなる。その結果、スイッチング周期も大きくなる。言い換えると、スイッチング周波数が低くなるという問題が生じる。

（絶縁型ＤＣ−ＤＣコンバータ１の動作）
図２は、ＤＣ−ＤＣコンバータ１の動作を説明するための波形図である。スイッチング周期制限回路３が制御信号Ｓ９を出力しない場合、即ち、スイッチング素子Ｑのスイッチング周期が所定の上限値（制限周期）よりも短い場合は、ＤＣ−ＤＣコンバータ１は従来の疑似共振方式の絶縁型ＤＣ−ＤＣコンバータ９１（図１３）と同じように動作する。

次に、負荷の増加に伴ってスイッチング素子Ｑのスイッチング周期が長くなり所定の上限値（制限周期）に達すると、スイッチング周期制限回路３は、ボトム検出回路２が共振電圧のボトムを検出した時の制御信号Ｓ２（第１制御信号）を出力するよりも先に、制御信号Ｓ９（第２制御信号）をＯＲ回路５ａに出力する。

この結果、フリップフロップ９のセット端子Ｓにセット信号がＯＲ回路５ａから入力され、フリップフロップ９からの出力信号Ｓ３に基づいてドライブ回路１０がスイッチング素子Ｑをターンオンさせる。この動作により、スイッチング周期の所定の上限値（制限周期）によるパルス幅制御動作、言い換えると所定の周波数によるパルス幅制御動作をスイッチング素子Ｑが実行する。このように、スイッチング周期が長くなり所定の上限値（制限周期）に到達すると、ボトム検出回路２の検出結果に基づく動作から、周波数固定パルス幅動作にスイッチング素子Ｑの動作を切替えることで、トランスＴの一次巻線ＰＰ１に流れる電流ピーク値が低減する。この結果、一次巻線ＰＰ１に流れる電流ピーク値を、トランスＴが磁気飽和する電流値から遠ざけることができるという効果が得られる。

図２を参照すると、まず、スイッチング素子Ｑのスイッチング周期が所定の上限値よりも短い場合は、ＤＣ−ＤＣコンバータ１は、図１４と同様に、従来の疑似共振方式の絶縁型ＤＣ−ＤＣコンバータ９１と同じように動作する。

具体的には、時刻ｔ１において、スイッチング素子Ｑの共振電圧Ｖｄｓを表す信号Ｓ１がボトムに到達してボトム検出回路２の制御信号Ｓ２、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がると、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。そして、時刻ｔ２において、信号Ｓ５が、帰還回路６のフィードバック信号Ｓ６の値に到達すると、コンパレータ７の出力信号Ｓ７、フリップフロップ９のリセット端子信号Ｓ８が立ち上がり、フリップフロップ９の出力信号Ｓ３、ドライブ回路１０の出力信号Ｓ４が立ち下がる。そして、スイッチング素子Ｑの共振電圧Ｖｄｓを表す信号Ｓ１が立ち上がる。

次に、時刻ｔ３において、信号Ｓ１がボトムに到達してボトム検出回路２の制御信号Ｓ２、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がると、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。以下、同様の動作が繰り返される。

そして、時刻ｔ４において、負荷の増加に伴ってスイッチング素子Ｑのスイッチング周期が長くなり所定の上限値（制限周期）に到達すると、スイッチング周期制限回路３からの制御信号Ｓ９（第２制御信号）が、ボトム検出回路２からの制御信号Ｓ２（第１制御信号）よりも先にＯＲ回路５ａに出力される。

次に、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がり、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。

そして、時刻ｔ５において、信号Ｓ５が、帰還回路６のフィードバック信号Ｓ６の値に到達すると、コンパレータ７の出力信号Ｓ７、フリップフロップ９のリセット端子信号Ｓ８が立ち上がり、フリップフロップ９の出力信号Ｓ３、ドライブ回路１０の出力信号Ｓ４が立ち下がる。そして、スイッチング素子Ｑの共振電圧Ｖｄｓを表す信号Ｓ１が立ち上がる。

次に、時刻ｔ６において、スイッチング周期制限回路３からの制御信号Ｓ９（第２制御信号）が、ボトム検出回路２からの制御信号Ｓ２（第１制御信号）よりも先にＯＲ回路５ａに出力される。その後、フリップフロップ９の出力信号Ｓ３、及びドライブ回路１０の出力信号Ｓ４が立ち上がり、スイッチング素子Ｑが駆動され、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が上昇を開始する。以下、同様の動作が繰り返される。

（制御回路８及び上限値調整回路４の動作）
図３は、ＤＣ−ＤＣコンバータ１に設けられた制御回路８と上限値調整回路４の動作を説明するための波形図である。図４は、ＤＣ−ＤＣコンバータ１に設けられたスイッチング素子Ｑのスイッチング周期と電流検出抵抗Ｒｓの両端電圧ピーク値との間の関係を説明するためのグラフである。

負荷の増加に伴って、電流検出抵抗Ｒｓの両端電流ピーク値（スイッチング素子Ｑのスイッチング電流ピーク値）が第１閾値Ｔｈ１に到達すると、上限値調整回路４は、スイッチング周期制限回路３に記録されたスイッチング周期の第１上限値ＵＬ１を、より小さな第２上限値ＵＬ２に調整する。このため、より高いスイッチング周波数での固定パルス幅動作によりスイッチング素子Ｑが駆動される。この結果、トランスＴの一次巻線ＰＰ１に流れる電流ピーク値が低減し、一次巻線ＰＰ１に流れる電流ピーク値を、磁気飽和する電流値からより一層遠ざけることができるという効果が得られる。

その後、負荷の減少に伴って、電流検出抵抗Ｒｓの両端電流ピーク値（スイッチング素子Ｑのスイッチング電流ピーク値）が第２閾値よりも小さくなると、上限値調整回路４は、スイッチング周期制限回路３の第２上限値ＵＬ２を元の第１上限値ＵＬ１に調整する。スイッチング周期の第２上限値ＵＬ２が元の第１上限値ＵＬ１に調整された結果、スイッチング周期制限回路３からの制御信号Ｓ９よりも先にボトム検出回路２からの制御信号Ｓ２がＯＲ回路５ａに入力され、疑似共振スイッチング動作によりスイッチング素子Ｑが駆動される。

具体的には、図３を参照すると、時刻ｔ７から時刻ｔ１０までの間、第１上限値ＵＬ１に対応する周期Ｌ１に基づくスイッチング動作によりスイッチング素子Ｑが駆動される。そして、時刻ｔ１０において、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が第１閾値Ｔｈ１に到達すると、時刻ｔ１０から時刻ｔ１６までの間、第２上限値ＵＬ２に対応する周期Ｌ２に基づくスイッチング動作によりスイッチング素子Ｑが駆動される。次に、時刻ｔ１６において、信号Ｓ５が第２閾値Ｔｈ２を下回ると、時刻ｔ１６から時刻ｔ２０まで、第１上限値ＵＬ１に対応する周期Ｌ１、及び、ボトム検出回路２の制御信号Ｓ２に基づくスイッチング動作によりスイッチング素子Ｑが駆動される。

（スイッチング周期制限回路３、上限値調整回路４、及び制御回路８の具体構成）
図５は、スイッチング周期制限回路３と上限値調整回路４と制御回路８との具体構成を示す回路図である。

先ず、スイッチング周期制限回路３について説明する。スイッチング周期制限回路３は、抵抗１４、抵抗１５、トランジスタ１６、トランジスタ１７、抵抗１８からなるカレントミラー回路を備えている。当該カレントミラー回路は、定電流にてコンデンサ１２を充電する。コンデンサ１２には並列にスイッチ１１が接続されている。フリップフロップ９からの出力信号Ｓ３に基づき、コンデンサ１２が放電され、放電完了後にオフ状態となる。コンパレータ１３は、コンデンサ１２の両端電圧と基準電圧Ｖｒｅｆ２とを比較し、コンデンサ１２の両端電圧の方が高くなると制御信号Ｓ９をＯＲ回路５ａに出力する。コンデンサ１２を定電流で基準電圧Ｖｒｅｆ２にまで充電するために必要な時間が、スイッチング周期の所定の上限値である。

制御回路８は、基準電圧Ｖｒｅｆ３と電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５とが入力されているコンパレータ２２と、基準電圧Ｖｒｅｆ４と帰還回路６からのフィードバック信号Ｓ６とが入力されているコンパレータ２３とを有する。電流検出抵抗Ｒｓの両端電圧が基準電圧Ｖｒｅｆ３より高くなると、コンパレータ２２はフリップフロップ２１のセット端子ＳとＯＲ回路５ｂとに制御信号を出力する。帰還回路６のフィードバック信号Ｓ６が基準電圧Ｖｒｅｆ４より低くなるとコンパレータ２３はフリップフロップ２１のリセット端子Ｒに制御信号を出力する。基準電圧Ｖｒｅｆ３は上述した第１閾値、基準電圧Ｖｒｅｆ４は第２閾値を意味する。

上限値調整回路４は、制御回路８からセット信号（制御信号）、リセット信号（制御信号）が入力されるフリップフロップ２１と、抵抗１８に並列に接続されたスイッチ１９及び抵抗２０とを有する。制御回路８からフリップフロップ２１のセット端子Ｓにセット信号が入力されると、フリップフロップ２１はスイッチ１９をオンする。その結果、抵抗１８に対して並列に抵抗２０が接続され、トランジスタ１７のコレクタ電流が大きくなり、コンデンサ１２の充電定電流値が大きくなる。充電定電流値を大きな値に切替えることで、コンデンサ１２を基準電圧Ｖｒｅｆ２にまで充電するために必要な時間、即ち、スイッチング周期の上限値が小さな値に切り替わる。制御回路８からフリップフロップ２１のリセット端子Ｒにリセット信号が入力されると、フリップフロップ２１はスイッチ１９をオフする。その結果、コンデンサ１２の充電定電流値が元の値に戻る。

スイッチング周期制限回路３の動作を示す図２に、スイッチング周期制限回路３のコンデンサ１２の両端電圧を表す信号Ｓ１０と、スイッチング周期制限回路３のコンパレータ１３の出力信号Ｓ１１との動作波形を追加したものを図６に示す。

制御回路８と上限値調整回路４の動作を示す図３に、フリップフロップ２１のセット信号Ｓ１２、リセット信号Ｓ１３、出力信号Ｓ１４、コンデンサ１２の両端電圧を表す信号Ｓ１５、コンパレータ１３の出力信号Ｓ１６の動作波形を追加したものを図７に示す。

（実施形態１のまとめ）
以上により、実施形態１に係る疑似共振スイッチング電源装置（絶縁型ＤＣ−ＤＣコンバータ１）は、スイッチング素子Ｑのスイッチング周期が所定の上限値よりも小さい時は、スイッチング損失、スイッチング動作に起因するノイズが小さい疑似共振方式で動作する。そして、スイッチング周期が所定の上限値に到達すると周波数固定パルス幅動作に切替わる。このため、トランスＴの一次巻線ＰＰ１に流れる電流値を磁気飽和する電流値から遠ざけることができる。

さらに、負荷の増加に伴ってスイッチング素子Ｑに流れる電流ピーク値が第１閾値に達すると上限値調整回路４がスイッチング周期の上記所定の上限値を小さく調整することで、スイッチング素子Ｑに流れる電流ピーク値を抑制し、一次巻線ＰＰ１に流れる電流値を磁気飽和する電流値から遠ざけることができる。これらの動作により磁気回路部品を大型化することなく、瞬時的なピーク負荷に対応する事が可能なＤＣ−ＤＣコンバータを提供することができる。

〔実施形態２〕
本発明の他の実施形態について、図８〜図９に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

（絶縁型ＤＣ−ＤＣコンバータ１ａの構成）
図８は、実施形態２に係る絶縁型ＤＣ−ＤＣコンバータ１ａの回路構成図である。図９は、ＤＣ−ＤＣコンバータ１ａに設けられたスイッチング周期制限回路３と上限値調整回路４と制御回路８ａとの具体構成を示す回路図である。

実施形態１では、スイッチング素子Ｑに流れる電流ピーク値、即ちターンオフ時の電流値に比例した値をとる電流検出抵抗Ｒｓの両端電圧と第１閾値との比較により上限値調整回路４を動作させるトリガとしていた。これ対して実施形態２では、スイッチング素子Ｑのターンオフを制御する帰還回路６のフィードバック信号Ｓ６の値（レベル（強度））と第１閾値との比較により上限値調整回路４を動作させるトリガとしている点だけが異なる。その他の基本的な構成及び動作は実施形態１と同じである。

電流検出抵抗Ｒｓの両端電圧はスイッチング電流に比例するので変化量が大きいのに対し、帰還回路６からのフィードバック信号Ｓ６は、スイッチング素子Ｑをターンオフさせるための電流ピーク値の指示値である為、スイッチング周期の変化量が少なくノイズも少ない。このため、上限値調整回路４をより正確に制御することが可能となる。

〔実施形態３〕
本発明のさらに他の実施形態について、図１０〜図１１に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

（絶縁型ＤＣ−ＤＣコンバータ１ｂの構成）
図１０は、実施形態３に係る絶縁型ＤＣ−ＤＣコンバータ１ｂに設けられたスイッチング周期制限回路３と上限値調整回路４ｂと制御回路８ｂとの具体構成を示す回路図である。図１１は、ＤＣ−ＤＣコンバータ１ｂに設けられたスイッチング素子のスイッチング周期と電流検出抵抗Ｒｓの両端電圧ピーク値との間の関係を説明するためのグラフである。

実施形態３は実施形態１に対して、スイッチ２３及び抵抗２４の直列回路が追加されており、上記直列回路が抵抗１８に並列接続されている。加えて、追加されたスイッチ２３及び抵抗２４の直列回路を制御するためのフリップフロップ２５及びＡＮＤ回路２６が設けられている。

フリップフロップ２５は、フリップフロップ２１が制御信号を出力している状態、即ち、スイッチ１９がオンしている状態で、電流検出抵抗Ｒｓの両端電圧を表す信号Ｓ５が第１閾値に達すると、制御信号を出力しスイッチ２３をオンする。スイッチ２３がオンすることにより抵抗１８、２０、及び２４の合成抵抗が更に小さくなる。このため、コンデンサ１２の定電流充電値が更に大きくなる。この結果、スイッチング素子Ｑのスイッチング周期の上限値が更に小さな値となる。

スイッチング周期と、電流検出抵抗Ｒｓの両端電圧ピーク値との間の関係に着目した動作図を図１１に示す。電流検出抵抗Ｒｓの両端電圧ピーク値の第１閾値Ｔｈ１への到達に応じて、初めにスイッチング周期の上限値を第１上限値ＵＬ１から第２上限値ＵＬ２に変更した後、負荷の増加に伴って、電流検出抵抗Ｒｓの両端電圧ピーク値（スイッチング素子Ｑのスイッチング電流ピーク値）が再び第１閾値にて制限された状態が継続すると出力電圧の低下に繋がる。

そこで、実施形態３においては、スイッチング周期を第２上限値ＵＬ２からより小さな第３上限値ＵＬ３に変更することで、スイッチング素子Ｑのスイッチング電流ピーク値が第１閾値Ｔｈ１にて制限された状態が継続することを回避し、出力電圧の低下を防止する。

以上本発明に係る実施形態１、２、３について説明したが、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。

例えば、スイッチング周期制限回路３はコンデンサ１２と定電流回路とで構成しているが、これに限定するものではない。例えば、デジタル的なタイマ回路によりスイッチング周期制限回路３を構成しても良い。その場合、上限値調整回路はタイマ回路の設定値を変更できる構成であればよい。

〔実施形態４〕
実施形態１〜３に係るスイッチング電源装置は、インダクタと共振用キャパシタとの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる疑似共振スイッチング電源装置である。しかしながら、本発明は、実施形態１〜３に示した疑似共振スイッチング電源装置（フライバックコンバータ）に限定されるものではなく、臨界モード昇圧コンバータ、臨界モード昇圧型率改善回路等に適用することができる。臨界モード昇圧コンバータへの適用例を実施形態４で説明する。

（昇圧コンバータ１ｃの構成）
図１２は、実施形態４に係る昇圧コンバータ１ｃの回路構成図である。実施形態１と同一機能である箇所には同一符号を付してある。図１に示す実施形態１に係るＤＣ−ＤＣコンバータ１と異なる点は、平滑コンデンサＣｉに並列接続されている直列回路が、インダクタＬの巻線ｍａｉｎ、スイッチング素子Ｑ、及び、電流検出用抵抗Ｒｓからなる直列回路になっている点、及び、ボトム検出回路２への入力信号がインダクタＬの巻線ｓｕｂからの信号となっている点である。昇圧コンバータ１ｃの動作波形が実施形態１の図２及び図３で前述した動作波形と同じであることは当業者に明白である。

〔ソフトウェアによる実現例〕
ＤＣ−ＤＣコンバータ１・１ａ・１ｂ及び昇圧コンバータ１ｃの制御ブロック（特に制御回路８、上限値調整回路４、スイッチング周期制限回路３）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェアによって実現してもよい。

後者の場合、ＤＣ−ＤＣコンバータ１・１ａ・１ｂ及び昇圧コンバータ１ｃは、各機能を実現するソフトウェアであるプログラムの命令を実行するＣＰＵ、上記プログラムおよび各種データがコンピュータ（またはＣＰＵ）で読み取り可能に記録されたＲＯＭ（Read Only Memory）または記憶装置（これらを「記録媒体」と称する）、上記プログラムを展開するＲＡＭ（Random Access Memory）などを備えている。そして、コンピュータ（またはＣＰＵ）が上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記記録媒体としては、「一時的でない有形の媒体」、例えば、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

〔まとめ〕
本発明の態様１に係る疑似共振方式のスイッチング電源装置（ＤＣ−ＤＣコンバータ１・１ａ・１ｂ、昇圧コンバータ１ｃ）は、インダクタ（一次巻線ＰＰ１）と、前記インダクタ（一次巻線ＰＰ１）に接続されたスイッチング素子Ｑと、前記スイッチング素子Ｑと並列に接続されたキャパシタＣｒと、前記インダクタ（一次巻線ＰＰ１）と前記キャパシタＣｒとの共振に基づく共振電圧がボトムを呈するタイミングで、前記スイッチング素子Ｑをターンオンさせるための第１制御信号（制御信号）を出力するボトム検出回路２と、前記スイッチング素子Ｑのスイッチング周期が所定の上限値に到達したタイミングで、前記スイッチング素子Ｑをターンオンさせるための第２制御信号（制御信号）を出力するスイッチング周期制限回路３とを備えている。

上記の構成によれば、スイッチング素子のスイッチング周期が所定の上限値に到達したタイミングで、前記スイッチング素子をターンオンする。このため、負荷が増大すると、スイッチング周期が所定の上限値に到達した後、スイッチング素子をターンオンするので、スイッチング周期が上限値を越えて上昇せず、スイッチング素子の動作が周波数固定パルス幅動作に切り換えられる。このため、インダクタに流れる電流ピーク値が低減され、電流ピーク値が、インダクタが磁気飽和する電流値から遠ざけられる。この結果、磁気回路部品を大型化することなく、瞬時的なピーク負荷に対応することができ、通常モード時のスイッチング損失、スイッチング動作に起因するノイズが小さい疑似共振方式のスイッチング電源装置を提供することができる。

本発明の態様２に係るスイッチング電源装置（ＤＣ−ＤＣコンバータ１・１ａ・１ｂ、昇圧コンバータ１ｃ）は、上記態様１において、前記スイッチング素子Ｑに流れる電流のピーク値が所定の第１閾値に到達すると、前記上限値（第１上限値ＵＬ１）を、より小さな値（第２上限値ＵＬ２）に調整する上限値調整回路４・４ｂをさらに備えてもよい。

上記の構成によれば、より高いスイッチング周波数での固定パルス幅動作によりスイッチング素子が駆動され、インダクタに流れる電流ピーク値がさらに低減され、電流ピーク値が、インダクタが磁気飽和する電流値からさらに遠ざけられる。

本発明の態様３に係るスイッチング電源装置（ＤＣ−ＤＣコンバータ１・１ａ・１ｂ、昇圧コンバータ１ｃ）は、上記態様２において、前記上限値調整回路４・４ｂは、前記第１閾値に到達したピーク値が、前記第１閾値よりも小さい第２閾値を下回ると、前記より小さな値に調整した上限値を元に戻してもよい。

上記の構成によれば、スイッチング周期制限回路からの制御信号よりも先にボトム検出回路からの制御信号がＯＲ回路に入力され、疑似共振スイッチング動作によりスイッチング素子が駆動される。

本発明の態様４に係るスイッチング電源装置（ＤＣ−ＤＣコンバータ１・１ａ・１ｂ、昇圧コンバータ１ｃ）は、上記態様２において、前記上限値調整回路４・４ｂは、前記上限値を、より小さな値に調整した後、前記ピーク値が再び前記第１閾値に到達すると、前記上限値を、さらに小さな値に調整してもよい。

上記の構成によれば、スイッチング素子のスイッチング電流ピーク値が第１閾値により制限された状態の継続を回避し、スイッチング電源装置の出力電圧の低下を防止することができる。

本発明の態様５に係るスイッチング電源装置（ＤＣ−ＤＣコンバータ１・１ａ・１ｂ、昇圧コンバータ１ｃ）は、上記態様１において、前記インダクタ（一次巻線ＰＰ１）に基づく出力信号に対応するフィードバック信号の値が所定の第１閾値に到達すると、前記上限値を、より小さな値に調整する上限値調整回路４をさらに備えてもよい。

上記の構成によれば、フィードバック信号は、スイッチング素子をターンオフさせるための電流ピーク値の指示値である為、スイッチング周期の変化量が少なくノイズも少ない。このため、上限値調整回路をより正確に制御することが可能となる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

本発明は、インダクタとキャパシタとの共振に基づく共振電圧がボトムを呈するタイミングで、スイッチング素子をターンオンさせる疑似共振方式のスイッチング電源装置に利用することができる。

１ 絶縁型ＤＣ−ＤＣコンバータ（スイッチング電源装置）
１ｃ 昇圧コンバータ（スイッチング電源装置）
２ ボトム検出回路
３ スイッチング周期制限回路
４ 上限値調整回路
５ａ ＯＲ回路
５ｂ ＯＲ回路
６ 帰還回路
７ コンパレータ
８ 制御回路
９ フリップフロップ
１０ ドライブ回路
Ｔ トランス
ＰＰ１ 一次巻線（インダクタ）
ＰＰ２ 補助巻線
ＳＳ１ 二次巻線
Ｑ スイッチング素子
Ｃｒ キャパシタ
Ｔｈ１ 第１閾値
Ｔｈ２ 第２閾値

Claims (5)

1. インダクタと、
   前記インダクタに接続されたスイッチング素子と、
   前記スイッチング素子と並列に接続されたキャパシタと、
   前記インダクタと前記キャパシタとの共振に基づく共振電圧がボトムを呈するタイミングで、前記スイッチング素子をターンオンさせるための第１制御信号を出力するボトム検出回路と、
   前記スイッチング素子のスイッチング周期が所定の上限値に到達したタイミングで、前記スイッチング素子をターンオンさせるための第２制御信号を出力するスイッチング周期制限回路とを備えることを特徴とする疑似共振方式のスイッチング電源装置。
2. 前記スイッチング素子に流れる電流のピーク値が所定の第１閾値に到達すると、前記上限値を、より小さな値に調整する上限値調整回路をさらに備える請求項１に記載のスイッチング電源装置。
3. 前記上限値調整回路は、前記第１閾値に到達したピーク値が、前記第１閾値よりも小さい第２閾値を下回ると、前記より小さな値に調整した上限値を元に戻す請求項２に記載のスイッチング電源装置。
4. 前記上限値調整回路は、前記上限値を、より小さな値に調整した後、前記ピーク値が再び前記第１閾値に到達すると、前記上限値を、さらに小さな値に調整する請求項２に記載のスイッチング電源装置。
5. 前記インダクタに基づく出力信号に対応するフィードバック信号の値が所定の第１閾値に到達すると、前記上限値を、より小さな値に調整する上限値調整回路をさらに備える請求項１に記載のスイッチング電源装置。

Images