JP2016058612A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2016058612A
JP2016058612A JP2014185171A JP2014185171A JP2016058612A JP 2016058612 A JP2016058612 A JP 2016058612A JP 2014185171 A JP2014185171 A JP 2014185171A JP 2014185171 A JP2014185171 A JP 2014185171A JP 2016058612 A JP2016058612 A JP 2016058612A
Authority
JP
Japan
Prior art keywords
lead frame
copper
bonding region
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014185171A
Other languages
Japanese (ja)
Inventor
伸一 広瀬
Shinichi Hirose
伸一 広瀬
磨永 藤井
Kiyonaga Fujii
磨永 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014185171A priority Critical patent/JP2016058612A/en
Publication of JP2016058612A publication Critical patent/JP2016058612A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can be manufactured in a simpler process and can inhibit solder spread.SOLUTION: A semiconductor device 10 comprises: a lead frame 11; a semiconductor chip 12 die bonded to a die bonding region 11a of the lead frame 11; wires 17 wire bonded to a wire bonding region 11b of the lead frame 11; and a copper exposed part 14 where copper as a base material of the lead frame 11 is exposed and the exposed copper oxidizes. In the lead frame 11, at least the die bonding region 11a is subjected to plating 15 and the lead frame 11 is sealed with a resin 19. The semiconductor chip 12 is die bonded to the die bonding region 11a by solder 16. The copper exposed part 14 is provided between the die bonding region 11a and the wire bonding region 11b.SELECTED DRAWING: Figure 1

Description

本発明は、リードフレームに半導体チップがはんだによりダイボンディングされ、且つ、樹脂により封止される半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor chip is die-bonded to a lead frame with solder and sealed with resin.

この種の半導体装置においては、樹脂の密着性を確保するべく、はんだの拡がりを極力抑えることが求められる。例えば特許文献１には、リードフレームの表面にレーザを照射することにより凸部と凹部を形成し、はんだ濡れ性の低い層を露出させることで、はんだの拡がりを抑制する技術が開示されている。   In this type of semiconductor device, it is required to suppress the spread of solder as much as possible in order to ensure the adhesion of the resin. For example, Patent Document 1 discloses a technique for suppressing the spread of solder by forming a convex portion and a concave portion by irradiating the surface of a lead frame with a laser and exposing a layer having low solder wettability. .

特開２０１１−７６９２１号公報JP 2011-76921 A

しかし、従来の技術では、レーザを照射する装置が必要であり、製造コストが高くなる。また、レーザを照射する工程では、形成する凹凸の寸法制御が必要であり、工程が複雑で煩わしい。
そこで、本発明は、より簡素な工程により製造することができ、はんだの拡がりを抑制することができる半導体装置を提供する。 However, the conventional technique requires an apparatus for irradiating a laser, which increases the manufacturing cost. Further, in the process of irradiating with laser, it is necessary to control the size of the unevenness to be formed, and the process is complicated and troublesome.
Therefore, the present invention provides a semiconductor device that can be manufactured by a simpler process and can suppress the spread of solder.

本発明に係る半導体装置は、銅を母材とするリードフレームと、リードフレームに設けられたダイボンディング領域にダイボンディングされる半導体チップと、リードフレームに設けられたワイヤボンディング領域にワイヤボンディングされるワイヤと、リードフレームの母材である銅が露出しており、且つ、その露出した銅が酸化されている銅露出部と、を備える。そして、リードフレームは、少なくともダイボンディング領域にめっきが施され、且つ、樹脂により封止されている。半導体チップは、はんだによりダイボンディング領域にダイボンディングされている。銅露出部は、ダイボンディング領域とワイヤボンディング領域との間に設けられている。   A semiconductor device according to the present invention is lead-bonded to a lead frame using copper as a base material, a semiconductor chip die-bonded to a die-bonding region provided on the lead frame, and a wire-bonding region provided to the lead frame. A copper and a copper exposed portion where the copper which is the base material of the lead frame is exposed and the exposed copper is oxidized are provided. The lead frame is plated at least in the die bonding region and is sealed with resin. The semiconductor chip is die bonded to the die bonding region by solder. The copper exposed portion is provided between the die bonding region and the wire bonding region.

この構成によれば、ダイボンディング領域に半導体チップをボンディングするためのはんだの拡がりを銅露出部により抑制することができる。また、銅露出部は、リードフレームのうち銅露出部を形成する部位をマスクし、その状態でリードフレームにめっきを施し、その後、マスクを外してリードフレームを酸化させることにより形成することができる。従って、レーザ照射や寸法制御などを要する従来の技術に比べ、より簡素な工程により、はんだの拡がりを抑制することができる半導体装置を製造することができる。   According to this configuration, the spread of solder for bonding the semiconductor chip to the die bonding region can be suppressed by the copper exposed portion. Further, the copper exposed portion can be formed by masking a portion of the lead frame where the copper exposed portion is to be formed, plating the lead frame in that state, and then removing the mask and oxidizing the lead frame. . Therefore, it is possible to manufacture a semiconductor device capable of suppressing the spread of solder by a simpler process as compared with the conventional technique that requires laser irradiation, dimension control, and the like.

第１実施形態に係る半導体装置の構成例を概略的に示す図であり、（ａ）は平面図、（ｂ）は縦断面図BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematically the example of a structure of the semiconductor device which concerns on 1st Embodiment, (a) is a top view, (b) is a longitudinal cross-sectional view. 半導体装置の製造方法の一例を示すフローチャートFlowchart showing an example of a semiconductor device manufacturing method 第２実施形態に係る半導体装置の構成例を概略的に示す図であり、（ａ）は要部の縦断面図、（ｂ）は溝部およびその周辺部分の拡大図It is a figure which shows roughly the structural example of the semiconductor device which concerns on 2nd Embodiment, (a) is a longitudinal cross-sectional view of the principal part, (b) is an enlarged view of a groove part and its peripheral part. 第３実施形態に係る半導体装置の構成例を概略的に示す縦断面図A longitudinal sectional view schematically showing a configuration example of a semiconductor device according to a third embodiment 第４実施形態に係る半導体装置の構成例を概略的に示す平面図The top view showing roughly the example of composition of the semiconductor device concerning a 4th embodiment 第５実施形態に係る半導体装置の構成例を概略的に示す平面図（その１）FIG. 6 is a plan view schematically showing a configuration example of a semiconductor device according to a fifth embodiment (part 1); 第５実施形態に係る半導体装置の構成例を概略的に示す平面図（その２）FIG. 2 is a plan view schematically showing a configuration example of a semiconductor device according to a fifth embodiment (part 2). 第５実施形態に係る半導体装置の構成例を概略的に示す平面図（その３）FIG. 3 is a plan view schematically showing a configuration example of a semiconductor device according to a fifth embodiment. 第６実施形態に係る半導体装置の構成例を概略的に示す平面図（その１）FIG. 6 is a plan view schematically showing a configuration example of a semiconductor device according to a sixth embodiment (part 1); 第６実施形態に係る半導体装置の構成例を概略的に示す平面図（その２）FIG. 2 is a plan view schematically showing a configuration example of a semiconductor device according to a sixth embodiment (part 2). 第７実施形態に係る半導体装置の構成例を概略的に示す平面図The top view which shows roughly the structural example of the semiconductor device which concerns on 7th Embodiment. 変形実施形態に係る半導体装置の構成例を概略的に示す図であり、（ａ）は平面図、（ｂ）は縦断面図It is a figure which shows roughly the example of a structure of the semiconductor device which concerns on deformation | transformation embodiment, (a) is a top view, (b) is a longitudinal cross-sectional view

以下、半導体装置に係る複数の実施形態について図面を参照しながら説明する。なお、各実施形態において実質的に同一の要素には同一の符号を付し、説明を省略する。
（第１実施形態）
図１に例示する半導体装置１０は、リードフレーム１１と、半導体チップ１２と、リード１３と、銅露出部１４と、を備える。リードフレーム１１は、銅系の金属材料を母材としており、且つ、銅露出部１４を除く表面全体にめっき１５が施されている。また、リード１３も、その全体にめっき１５が施されている。この場合、リード１３は、矩形のリードフレーム１１の４辺にそれぞれ配置されている。即ち、半導体装置１０は、パッケージの４辺にリード端子を備えるいわゆるＱＦＰタイプ（QFP:Quad Flat Package）の半導体装置となっている。なお、リードフレーム１１を構成する材料は、例えば、純銅であってもよいし、銅を主体とする合金であってもよい。 Hereinafter, a plurality of embodiments according to a semiconductor device will be described with reference to the drawings. In each embodiment, substantially the same elements are denoted by the same reference numerals, and description thereof is omitted.
(First embodiment)
A semiconductor device 10 illustrated in FIG. 1 includes a lead frame 11, a semiconductor chip 12, leads 13, and a copper exposed portion 14. The lead frame 11 uses a copper-based metal material as a base material, and is plated with the entire surface except for the exposed copper portion 14. Moreover, the lead 13 is also plated with the whole. In this case, the leads 13 are respectively arranged on the four sides of the rectangular lead frame 11. That is, the semiconductor device 10 is a so-called QFP type (QFP: Quad Flat Package) semiconductor device having lead terminals on four sides of the package. The material constituting the lead frame 11 may be, for example, pure copper or an alloy mainly composed of copper.

リードフレーム１１の一方の面、この場合、半導体チップ１２が搭載される側の面には、ダイボンディング領域１１ａとワイヤボンディング領域１１ｂが設けられている。ダイボンディング領域１１ａは、矩形枠状の銅露出部１４の内側において矩形状に形成されている。一方、ワイヤボンディング領域１１ｂは、銅露出部１４の外側において矩形枠状に形成されている。この場合、リードフレーム１１は、銅露出部１４を除く表面全体にめっき１５が施されている。そのため、リードフレーム１１は、ダイボンディング領域１１ａにめっき１５が施されており、さらに、ワイヤボンディング領域１１ｂにもめっき１５が施された構成となっている。   A die bonding region 11a and a wire bonding region 11b are provided on one surface of the lead frame 11, in this case, the surface on which the semiconductor chip 12 is mounted. The die bonding region 11 a is formed in a rectangular shape inside the rectangular frame-shaped copper exposed portion 14. On the other hand, the wire bonding region 11 b is formed in a rectangular frame shape outside the copper exposed portion 14. In this case, the lead frame 11 is plated 15 on the entire surface except the copper exposed portion 14. Therefore, the lead frame 11 has a configuration in which the die bonding region 11a is plated 15 and the wire bonding region 11b is also plated 15.

ダイボンディング領域１１ａには、半導体チップ１２がはんだ１６によりダイボンディングされる。一方、ワイヤボンディング領域１１ｂには、半導体チップ１２に接続する複数の第１ワイヤ１７の先端部がワイヤボンディングされる。なお、半導体チップ１２に接続する複数の第２ワイヤ１８の先端部は、複数のリード１３にワイヤボンディングされている。   The semiconductor chip 12 is die-bonded with solder 16 in the die bonding region 11a. On the other hand, the tip portions of the plurality of first wires 17 connected to the semiconductor chip 12 are wire-bonded to the wire bonding region 11b. Note that tips of the plurality of second wires 18 connected to the semiconductor chip 12 are wire-bonded to the plurality of leads 13.

この場合、リードフレーム１１は、樹脂１９により封止されている。そして、リード１３は、リードフレーム１１とともに樹脂１９により封止されるインナーリード部１３ａと、樹脂１９に封止されることなく外部に露出するアウターリード部１３ｂとを有する。第２ワイヤ１８の先端部は、それぞれ、リード１３のうちインナーリード部１３ａの先端部に接続されている。   In this case, the lead frame 11 is sealed with the resin 19. The lead 13 includes an inner lead portion 13 a that is sealed with the resin 19 together with the lead frame 11, and an outer lead portion 13 b that is exposed to the outside without being sealed with the resin 19. The distal end portion of the second wire 18 is connected to the distal end portion of the inner lead portion 13 a of the lead 13.

リードフレーム１１およびリード１３は、めっき１５が施されていることにより、当該めっき１５部分における樹脂１９との密着性が高くなっている。なお、めっき１５は、例えば、いわゆるＰＰＦめっきと称されるニッケル・パラジウム・金めっきであってもよいし、銀めっき、ニッケルめっき、その他の金属めっき、さらには、複数の金属からなる複合めっきであってもよい。また、一部にニッケルめっきを施し、他部に銀メッキを施すなど、複数種類のめっきを組み合わせて施してもよい。即ち、めっき１５は、樹脂１９との相性が良く当該樹脂１９との密着性や接合性を確保できるものであれば、その材料を適宜変更して実施することができる。また、めっき１５は、表面に凹凸形状を形成するいわゆる粗面めっきであってもよい。   Since the lead frame 11 and the lead 13 are plated 15, the adhesiveness with the resin 19 in the plated 15 portion is high. The plating 15 may be, for example, nickel / palladium / gold plating called so-called PPF plating, silver plating, nickel plating, other metal plating, or composite plating made of a plurality of metals. There may be. Further, a combination of a plurality of types of plating, such as nickel plating on one part and silver plating on the other part, may be performed. That is, the plating 15 can be implemented by appropriately changing the material of the plating 15 as long as it has good compatibility with the resin 19 and can ensure adhesion and bonding with the resin 19. Further, the plating 15 may be so-called rough surface plating that forms an uneven shape on the surface.

また、半導体装置１０は、リードフレーム１１の他方の面、この場合、半導体チップ１２が搭載される側の面とは反対側の面が樹脂１９により覆われることなく露出している。即ち、半導体装置１０は、リードフレーム１１の一部が樹脂１９から露出するいわゆるＥｘｐｏｓｅｄタイプの半導体装置となっている。
銅露出部１４は、リードフレーム１１の母材である銅系の金属材料が露出しており、且つ、その露出した銅系の金属材料が意図的に酸化されている構成となっている。この場合、銅露出部１４は、ダイボンディング領域１１ａとワイヤボンディング領域１１ｂとの間に設けられている。また、銅露出部１４は、ダイボンディング領域１１ａの周囲に矩形枠状に形成され、当該ダイボンディング領域１１ａを途切れることなく囲んでいる。 In the semiconductor device 10, the other surface of the lead frame 11, in this case, the surface opposite to the surface on which the semiconductor chip 12 is mounted is exposed without being covered with the resin 19. That is, the semiconductor device 10 is a so-called Exposed type semiconductor device in which a part of the lead frame 11 is exposed from the resin 19.
The copper exposed portion 14 is configured such that the copper-based metal material that is the base material of the lead frame 11 is exposed, and the exposed copper-based metal material is intentionally oxidized. In this case, the copper exposed portion 14 is provided between the die bonding region 11a and the wire bonding region 11b. The copper exposed portion 14 is formed in a rectangular frame shape around the die bonding region 11a and surrounds the die bonding region 11a without interruption.

次に、半導体装置１０の製造方法の一例について説明する。即ち、図２に例示するように、まず、リードフレーム１１の形状を所定の形状、この場合、矩形状に加工する（Ｓ１）。なお、リードフレーム１１の形状加工は、例えば、エッチング加工により行ってもよいし、プレス加工により行ってもよいし、これらを複合した加工により行ってもよい。   Next, an example of a method for manufacturing the semiconductor device 10 will be described. That is, as illustrated in FIG. 2, first, the lead frame 11 is processed into a predetermined shape, in this case, a rectangular shape (S1). The shape processing of the lead frame 11 may be performed by, for example, etching processing, press processing, or processing combining these.

次に、リードフレーム１１のうち銅露出部１４を形成する部位を、図示しないマスク部材によりマスクする（Ｓ２）。この場合、リードフレーム１１の表面に矩形枠状の銅露出部１４を形成するので、リードフレーム１１の表面の一部を矩形枠状のマスク部材により覆う。なお、マスク部材は、後述する酸化処理時における温度に耐えられるほどの耐熱性を有する材料で構成するものとする。また、マスク部材は、例えばコム素材といった変形可能な材料で構成するとよい。これにより、銅露出部１４の形状を適宜変更して実施することができる。   Next, a portion of the lead frame 11 where the copper exposed portion 14 is to be formed is masked with a mask member (not shown) (S2). In this case, since the rectangular frame-shaped copper exposed portion 14 is formed on the surface of the lead frame 11, a part of the surface of the lead frame 11 is covered with a rectangular frame-shaped mask member. Note that the mask member is made of a material having heat resistance enough to withstand the temperature at the time of oxidation treatment described later. The mask member may be made of a deformable material such as a comb material. Thereby, it can implement by changing the shape of the copper exposure part 14 suitably.

次に、リードフレーム１１の表面の一部をマスク部材によりマスクした状態で、そのリードフレームにめっき１５を施す（Ｓ３）。そして、リードフレーム１１からマスク部材を取り外し（Ｓ４）、その後、リードフレーム１１の全体を酸化する（Ｓ５）。これにより、リードフレーム１１の表面のうちマスク部材でマスクされていた部分、換言すれば、めっき１５が施されていない部分に銅露出部１４が形成される。また、銅露出部１４の形成に伴い、リードフレーム１１の表面には、当該銅露出部１４によって隔てられたダイボンディング領域１１ａとワイヤボンディング領域１１ｂが形成される。   Next, in a state where a part of the surface of the lead frame 11 is masked by the mask member, the lead frame is plated 15 (S3). Then, the mask member is removed from the lead frame 11 (S4), and then the entire lead frame 11 is oxidized (S5). As a result, the exposed copper portion 14 is formed in the portion of the surface of the lead frame 11 that has been masked by the mask member, in other words, in the portion where the plating 15 is not applied. Further, with the formation of the copper exposed portion 14, a die bonding region 11 a and a wire bonding region 11 b separated by the copper exposed portion 14 are formed on the surface of the lead frame 11.

なお、リードフレーム１１の酸化処理は、例えば、図示しない恒温槽を用いてバッチ処理により行ってもよし、図示しないベルト炉を用いて連続処理により行ってもよい。また、酸化処理における温度は、銀ペーストによるダイボンディングにおける加熱温度と同等の温度、具体的には、例えば１２０〜１８０℃程の温度で設定することが好ましい。また、酸化処理の時間は、例えば３０分〜１時間程の時間を確保することが好ましい。また、リードフレーム１１の酸化処理は、リードフレーム１１の製造時に実施してもよいし、半導体装置１０の組み立て時に実施してもよい。   The lead frame 11 may be oxidized by a batch process using a thermostat (not shown) or by a continuous process using a belt furnace (not shown). The temperature in the oxidation treatment is preferably set at a temperature equivalent to the heating temperature in die bonding with silver paste, specifically, for example, a temperature of about 120 to 180 ° C. Moreover, it is preferable to ensure the time of an oxidation process about 30 minutes-1 hour, for example. Further, the oxidation treatment of the lead frame 11 may be performed at the time of manufacturing the lead frame 11 or may be performed at the time of assembling the semiconductor device 10.

リードフレーム１１の酸化処理の後には、はんだダイボンディング工程（Ｓ６）、リードフレーム１１に対するワイヤボンディング工程（Ｓ７）、リード１３に対するワイヤボンディング工程（Ｓ８）、モールド成形工程（Ｓ９）、ダイバーカット工程（Ｓ１０）、リード成形工程（Ｓ１１）が順次行われる。はんだダイボンディング工程では、半導体チップ１２をダイボンディング領域１１ａにはんだにより固定する。リードフレーム１１に対するワイヤボンディング工程では、第１ワイヤ１７の先端部をワイヤボンディング領域１１ｂに固定する。リード１３に対するワイヤボンディング工程では、第２ワイヤ１８をインナーリード部１３ａに固定する。なお、リードフレーム１１に対するワイヤボンディング工程とリード１３に対するワイヤボンディング工程の実施順を入れ換えてもよい。   After oxidation of the lead frame 11, a solder die bonding step (S6), a wire bonding step (S7) for the lead frame 11, a wire bonding step (S8) for the lead 13, a molding step (S9), a diver cutting step ( S10) and the lead forming step (S11) are sequentially performed. In the solder die bonding step, the semiconductor chip 12 is fixed to the die bonding region 11a with solder. In the wire bonding process for the lead frame 11, the tip of the first wire 17 is fixed to the wire bonding region 11b. In the wire bonding step for the lead 13, the second wire 18 is fixed to the inner lead portion 13a. The order of performing the wire bonding process for the lead frame 11 and the wire bonding process for the lead 13 may be interchanged.

モールド成形工程では、半導体チップ１２が取り付けられ、且つ、リード１３が接続されたリードフレーム１１を樹脂１９により封止する。ダイバーカット工程では、周知の通り、複数のリード１３を結合している図示しないダイバーを取り除く。リード成形工程では、リード１３のうち樹脂１９から突出している部分を所定の形状に成形する。なお、リード１３に施しているめっき１５がＰＰＦめっきでない場合には、例えば、スズ・ビスマスめっき、スズ・銀めっき、純スズめっき、スズ・鉛めっきなどといったスズ系の外装めっきを施した後にリード成形工程を実施するとよい。また、第１ワイヤ１７および第２ワイヤ１８としては、例えば、金系のワイヤ、銅系のワイヤ、銀系のワイヤ、アルミニウム系のワイヤなどといった種々のワイヤを用いることができる。   In the molding process, the lead frame 11 to which the semiconductor chip 12 is attached and the leads 13 are connected is sealed with a resin 19. In the diver cutting step, as is well known, a diver (not shown) connecting the plurality of leads 13 is removed. In the lead molding process, the portion of the lead 13 that protrudes from the resin 19 is molded into a predetermined shape. In addition, when the plating 15 applied to the lead 13 is not PPF plating, for example, the lead is subjected to tin-based exterior plating such as tin / bismuth plating, tin / silver plating, pure tin plating, tin / lead plating, etc. It is good to carry out a molding process. In addition, as the first wire 17 and the second wire 18, for example, various wires such as a gold-based wire, a copper-based wire, a silver-based wire, and an aluminum-based wire can be used.

本実施形態によれば、ダイボンディング領域１１ａに半導体チップ１２をボンディングするためのはんだ１６の拡がりを銅露出部１４により抑制することができる。また、銅露出部１４は、リードフレーム１１のうち銅露出部１４を形成する部位をマスクし、その状態でリードフレーム１１にめっき１５を施し、その後、マスクを外してリードフレーム１１を酸化させることにより形成することができる。従って、レーザ照射や寸法制御などを要する従来の技術に比べ、より簡素な工程により、はんだ１６の拡がりを抑制することができる半導体装置１０を製造することができる。   According to the present embodiment, the copper exposed portion 14 can suppress the spread of the solder 16 for bonding the semiconductor chip 12 to the die bonding region 11a. Further, the exposed copper portion 14 masks a portion of the lead frame 11 where the exposed copper portion 14 is formed, and in this state, the lead frame 11 is plated 15, and then the mask is removed to oxidize the lead frame 11. Can be formed. Therefore, it is possible to manufacture the semiconductor device 10 capable of suppressing the spread of the solder 16 by a simpler process as compared with the conventional technique that requires laser irradiation, dimension control, and the like.

また、半導体装置１０は、リードフレーム１１に半導体チップ１２がはんだ１６により固定されるものであり、その固定に際し、はんだ１６が半導体チップ１２により押し拡げられる構成となっている。しかし、半導体装置１０によれば、ダイボンディング領域１１ａの周囲に銅露出部１４が設けられている。そのため、はんだ１６の流れが銅露出部１４で止められ、従って、銅露出部１４よりも外側、つまりワイヤボンディング領域１１ｂにはんだ１６が拡がることを回避できる。   Further, the semiconductor device 10 is configured such that the semiconductor chip 12 is fixed to the lead frame 11 with the solder 16, and the solder 16 is expanded by the semiconductor chip 12 when the semiconductor chip 10 is fixed. However, according to the semiconductor device 10, the copper exposed portion 14 is provided around the die bonding region 11a. Therefore, the flow of the solder 16 is stopped at the copper exposed portion 14, and therefore, it is possible to avoid the solder 16 from spreading outside the copper exposed portion 14, that is, to the wire bonding region 11b.

そして、はんだダイボンディング工程の後に行われるリードフレーム１１に対するワイヤボンディング工程では、ワイヤボンディングを、ワイヤボンディング領域１１ｂにはんだ１６が存在しない状態で行うことができる。仮にワイヤボンディング領域１１ｂにはんだ１６が存在する状態でワイヤボンディングを行うと、はんだ１６が軟らかい材料であることから、ワイヤボンド接合時の超音波がはんだ１６に逃げてしまい、適切なワイヤボンディングを行うことが困難となる。本実施形態によれば、ワイヤボンディング領域１１ｂにはんだ１６が存在しない状態でワイヤボンディングを行うことができるので、ワイヤボンディングを適切に行うことができる。   In the wire bonding process for the lead frame 11 performed after the solder die bonding process, the wire bonding can be performed in a state where the solder 16 does not exist in the wire bonding region 11b. If wire bonding is performed in a state where the solder 16 is present in the wire bonding region 11b, since the solder 16 is a soft material, ultrasonic waves at the time of wire bonding joining escape to the solder 16, and appropriate wire bonding is performed. It becomes difficult. According to this embodiment, since wire bonding can be performed in a state where the solder 16 is not present in the wire bonding region 11b, wire bonding can be appropriately performed.

特に、リードフレーム１１に施すめっき１５を粗面めっきとした場合には、はんだ１６の拡がりが毛細管現象によって促進されるおそれがある。本実施形態によれば、リードフレーム１１のめっき１５が粗面めっきであっても、はんだ１６の拡がりを銅露出部１４で止めることができる。   In particular, when the plating 15 applied to the lead frame 11 is rough surface plating, the spread of the solder 16 may be promoted by a capillary phenomenon. According to this embodiment, even if the plating 15 of the lead frame 11 is rough surface plating, the spread of the solder 16 can be stopped by the copper exposed portion 14.

また、はんだ１６は樹脂１９との密着性が著しく劣る材料である。そのため、リードフレーム１１の表面においては、はんだ１６が存在する領域を極力小さくすることが好ましい。本実施形態によれば、リードフレーム１１の表面においてはんだ１６が存在する領域を銅露出部１４内に収めることができる。これにより、リードフレーム１１の表面において樹脂１９との密着性が損なわれる領域を極力小さくすることができ、リードフレーム１１と樹脂１９との密着性を高めることができる。また、銅の酸化膜あるいは銅系の金属材料の酸化膜は、樹脂１９との密着性に優れている。そのため、銅露出部１４の表面に形成される酸化膜は、樹脂１９との密着性を高めるという機能も併せ持つ。   Also, the solder 16 is a material that has extremely poor adhesion to the resin 19. Therefore, on the surface of the lead frame 11, it is preferable to make the region where the solder 16 exists as small as possible. According to the present embodiment, a region where the solder 16 exists on the surface of the lead frame 11 can be accommodated in the copper exposed portion 14. Thereby, the area | region where the adhesiveness with resin 19 is impaired on the surface of lead frame 11 can be made small as much as possible, and the adhesiveness of lead frame 11 and resin 19 can be improved. Further, the copper oxide film or the copper metal oxide oxide film is excellent in adhesion to the resin 19. Therefore, the oxide film formed on the surface of the exposed copper portion 14 also has a function of improving the adhesion with the resin 19.

（第２実施形態）
図３（ａ）に例示する半導体装置２０は、銅露出部２４に溝２４ａを設けた構成である。なお、図３（ａ）には、半導体装置２０の一部、つまりリードフレーム２１およびその周辺部分のみを示している。この構成によれば、溝２４ａを形成した分、酸化膜が形成される銅露出部２４の表面積を大きくすることができるから、特に銅露出部２４における封止樹脂との密着性をさらに高めることができる。 (Second Embodiment)
The semiconductor device 20 illustrated in FIG. 3A has a configuration in which a groove 24 a is provided in the copper exposed portion 24. FIG. 3A shows only a part of the semiconductor device 20, that is, the lead frame 21 and its peripheral part. According to this configuration, since the surface area of the copper exposed portion 24 on which the oxide film is formed can be increased by the amount of the groove 24a formed, the adhesion with the sealing resin in the copper exposed portion 24 is further enhanced. Can do.

なお、図３（ｂ）に例示するように、溝２４ａは、その底部２４ｂがダイボンディング領域２１ａ側に位置する形状、つまり、ダイボンディング領域２１ａ側の傾斜角度αがワイヤボンディング領域２１ｂ側の傾斜角度βよりも大きくなる形状とするとよい。この構成によれば、銅露出部２４に到達したはんだ２６に、ダイボンディング領域２１ａ側に向かう方向の圧縮応力が生じやすくなり、はんだ２６の拡がりを一層抑えることができる。   As illustrated in FIG. 3B, the groove 24a has a shape in which the bottom 24b is located on the die bonding region 21a side, that is, the inclination angle α on the die bonding region 21a side is inclined on the wire bonding region 21b side. The shape may be larger than the angle β. According to this configuration, the compressive stress in the direction toward the die bonding region 21a is easily generated in the solder 26 that has reached the copper exposed portion 24, and the spread of the solder 26 can be further suppressed.

（第３実施形態）
図４に例示する半導体装置３０は、リードフレーム３１およびリード３３に部分的にめっきを施した実施形態である。即ち、リードフレーム３１は、ダイボンディング領域３１ａとワイヤボンディング領域３１ｂのみにめっき３５が施されている。また、リード３３は、インナーリード部３３ａの一部のみにめっき３５が施されている。即ち、半導体装置３０は、めっき３５を施す領域を必要最小限に抑えた構成となっている。また、リードフレーム３１およびリード３３のうちめっき３５が施されていない領域においては、酸化処理により金属の酸化膜が形成されている。そのため、めっき３５が施されていない領域においては、封止樹脂３９との密着性をさらに高めることができる。 (Third embodiment)
The semiconductor device 30 illustrated in FIG. 4 is an embodiment in which the lead frame 31 and the lead 33 are partially plated. That is, the lead frame 31 is plated 35 only on the die bonding area 31a and the wire bonding area 31b. Moreover, the lead 33 is plated 35 only on a part of the inner lead portion 33a. That is, the semiconductor device 30 has a configuration in which the area to which the plating 35 is applied is minimized. Further, a metal oxide film is formed by oxidation treatment in a region of the lead frame 31 and the lead 33 where the plating 35 is not applied. Therefore, in the region where the plating 35 is not applied, the adhesion with the sealing resin 39 can be further enhanced.

なお、リード３３は、その全体が酸化処理により酸化されることから、インナーリード部３３ａのうちめっき３５が施されていない部分の表面と、アウターリード部３３ｂの表面には金属の酸化膜が形成される。ここで、インナーリード部３３ａについては、酸化膜が形成された部分において封止樹脂３９との密着性が向上するので、封止樹脂３９が剥離するなどといった不具合の発生を抑えることができる。また、アウターリード部３３ｂについては、例えば外装めっき工程の前処理で使用される硫酸などの薬液により表面の酸化膜が取り除かれる。そのため、アウターリード部３３ｂが酸化膜により覆われていることによる不具合の発生を抑えることができる。   Since the lead 33 is entirely oxidized by an oxidation process, a metal oxide film is formed on the surface of the inner lead portion 33a where the plating 35 is not applied and on the surface of the outer lead portion 33b. Is done. Here, with respect to the inner lead portion 33a, the adhesiveness with the sealing resin 39 is improved at the portion where the oxide film is formed, so that it is possible to suppress the occurrence of problems such as separation of the sealing resin 39. For the outer lead portion 33b, the oxide film on the surface is removed by a chemical solution such as sulfuric acid used in the pretreatment of the exterior plating process, for example. Therefore, it is possible to suppress the occurrence of problems due to the outer lead portion 33b being covered with the oxide film.

（第４実施形態）
図５に例示する半導体装置４０は、銅露出部を二重に設けた実施形態である。即ち、リードフレーム４１は、ダイボンディング領域４１ａとワイヤボンディング領域４１ｂとの間に設けられている銅露出部４４ａに加えて、さらに、ワイヤボンディング領域４１ｂ内に設けられているサブ銅露出部４４ｂを備えている。このサブ銅露出部４４ｂも、銅露出部４４ａと同様に、リードフレーム４１の母材である銅系の金属材料が露出しており、且つ、その露出した銅系の金属材料が酸化されている構成である。 (Fourth embodiment)
The semiconductor device 40 illustrated in FIG. 5 is an embodiment in which double copper exposed portions are provided. That is, the lead frame 41 further includes a sub copper exposed portion 44b provided in the wire bonding region 41b in addition to the copper exposed portion 44a provided between the die bonding region 41a and the wire bonding region 41b. I have. Similarly to the copper exposed portion 44a, the sub copper exposed portion 44b also exposes the copper-based metal material that is the base material of the lead frame 41, and the exposed copper-based metal material is oxidized. It is a configuration.

この場合、リードフレーム４１は、複数のサブ銅露出部４４ｂを備えている。より具体的には、リードフレーム４１は、リード４３に対向する辺部には、それぞれ１つのサブ銅露出部４４ｂを備えている。また、リードフレーム４１は、リード４３に対向しない辺部には、それぞれ複数、この場合、４つのサブ銅露出ｂ４４ｂを備えている。そして、半導体チップ４２に接続する複数の第１ワイヤ４７は、それぞれ、ワイヤボンディング領域４１ｂのうちサブ銅露出部４４ｂが囲んでいる部分にワイヤボンディングされている。   In this case, the lead frame 41 includes a plurality of sub copper exposed portions 44b. More specifically, the lead frame 41 includes one sub copper exposed portion 44 b on each side facing the lead 43. Further, the lead frame 41 includes a plurality of, in this case, four sub-copper exposures b44b, on the side portions that do not face the leads 43. The plurality of first wires 47 connected to the semiconductor chip 42 are wire bonded to portions of the wire bonding region 41b surrounded by the sub copper exposed portion 44b.

この構成によれば、はんだ４６が存在するダイボンディング領域４１ａから、第１ワイヤ４７が固定されるサブ銅露出部４４ｂが囲んでいる部分までの間に、銅系の酸化膜が二重に設けられた構成となる。従って、はんだ４６の拡がりを二重で抑えることができる。例えば、ダイボンディング領域４１ａ内のはんだ４６の量が多すぎる場合には、はんだ４６が銅露出部４４ａを越えて外側に広がる可能性がある。本実施形態によれば、はんだ４６が銅露出部４４ａを越えてしまうような事態が起こったとしても、サブ銅露出部４４ｂによるストッパ効果によりはんだ４６の拡がりを抑えることができる。従って、ワイヤボンディング領域４１ｂ、特にサブ銅露出部４４ｂで囲まれた領域を、はんだ４６が存在しない状態で維持することができ、適切にワイヤボンディングを行うことができる。   According to this configuration, a double copper-based oxide film is provided between the die bonding region 41a where the solder 46 exists and the portion surrounded by the sub copper exposed portion 44b to which the first wire 47 is fixed. It becomes the composition which was made. Accordingly, the spread of the solder 46 can be suppressed in a double manner. For example, when the amount of the solder 46 in the die bonding region 41a is too large, the solder 46 may spread outward beyond the copper exposed portion 44a. According to this embodiment, even if the situation where the solder 46 exceeds the copper exposed part 44a occurs, the spread of the solder 46 can be suppressed by the stopper effect by the sub copper exposed part 44b. Therefore, the wire bonding region 41b, particularly the region surrounded by the sub copper exposed portion 44b can be maintained without the solder 46, and wire bonding can be performed appropriately.

（第５実施形態）
図６〜図８にそれぞれ例示する半導体装置は、銅露出部のうち半導体チップの角部に対向する部分に面積調整領域を備えた実施形態である。即ち、図６に例示する半導体装置５０は、面積調整領域Ａにおいて銅露出部５４が円弧状に形成されている。また、図６に例示する半導体装置６０は、面積調整領域Ａにおいて銅露出部６４が段状に形成されている。また、図８に例示する半導体装置７０は、面積調整領域Ａにおいて銅露出部７４が傾斜状に形成されている。 (Fifth embodiment)
The semiconductor device illustrated in each of FIGS. 6 to 8 is an embodiment in which an area adjustment region is provided in a portion of the exposed copper portion that faces the corner portion of the semiconductor chip. That is, in the semiconductor device 50 illustrated in FIG. 6, the copper exposed portion 54 is formed in an arc shape in the area adjustment region A. In the semiconductor device 60 illustrated in FIG. 6, the copper exposed portion 64 is formed in a step shape in the area adjustment region A. Further, in the semiconductor device 70 illustrated in FIG. 8, the copper exposed portion 74 is formed in an inclined shape in the area adjustment region A.

半導体装置５０，６０，７０によれば、面積調整領域Ａでは、ダイボンディング領域５１ａ，６１ａ，７１ａの面積よりもワイヤボンディング領域５１ｂ，６１ｂ，７１ｂの面積の方が広くなっている。そのため、ワイヤボンディング領域５１ｂ，６１ｂ，７１ｂにおいてワイヤボンディングが可能な領域をより広く確保することができる。また、ダイボンディング領域５１ａ，６１ａ，７１ａ内の図示しないはんだは、その殆どが矩形状の半導体チップ５２，６２，７２の辺部に押されて広がり、従って、半導体チップ５２，６２，７２の角部からは広がり難い。そのため、面積調整領域Ａにおけるダイボンディング領域５１ａ，６１ａ，７１ａの面積が小さくされたとしても、はんだの拡がりを抑える機能に及ぼされる影響は少ない。   According to the semiconductor devices 50, 60, and 70, in the area adjustment region A, the areas of the wire bonding regions 51b, 61b, and 71b are wider than the areas of the die bonding regions 51a, 61a, and 71a. Therefore, it is possible to secure a wider area where wire bonding can be performed in the wire bonding areas 51b, 61b, 71b. Also, most of the unillustrated solder in the die bonding regions 51a, 61a, 71a is pushed and spread by the sides of the rectangular semiconductor chips 52, 62, 72, and accordingly, the corners of the semiconductor chips 52, 62, 72 are expanded. Difficult to spread from the department. Therefore, even if the area of the die bonding areas 51a, 61a, 71a in the area adjustment area A is reduced, the influence on the function of suppressing the spread of the solder is small.

（第６実施形態）
図９〜図１０に例示する半導体装置は、リードフレームに複数の半導体チップを搭載する構成である。即ち、図９に例示する半導体装置８０は、リードフレーム８１に、複数のはんだダイボンディング領域８１ａ，８１ｃと、ワイヤボンディング領域８１ｂを備える。はんだダイボンディング領域８１ａ，８１ｃは、銅露出部８４ａ，８４ｃの内側に形成されている。ワイヤボンディング領域８１ｂは、銅露出部８４ａ，８４ｃの外側に形成されている。また、ワイヤボンディング領域８１ｂ内には、銀ペーストダイボンディング領域８１ｄが設けられている。なお、銀ペーストダイボンディング領域８１ｄは、ワイヤボンディング領域８１ｂと一体的に設けられている。 (Sixth embodiment)
The semiconductor device illustrated in FIGS. 9 to 10 has a configuration in which a plurality of semiconductor chips are mounted on a lead frame. That is, the semiconductor device 80 illustrated in FIG. 9 includes a lead frame 81 having a plurality of solder die bonding areas 81a and 81c and a wire bonding area 81b. The solder die bonding regions 81a and 81c are formed inside the copper exposed portions 84a and 84c. The wire bonding region 81b is formed outside the copper exposed portions 84a and 84c. In addition, a silver paste die bonding region 81d is provided in the wire bonding region 81b. The silver paste die bonding area 81d is provided integrally with the wire bonding area 81b.

この場合、はんだダイボンディング領域８１ａ，８１ｃには、ハイパワーで駆動される発熱性の高い半導体チップ８２ａ，８２ｃが、それぞれ図示しないはんだによりダイボンディングされる。一方、銀ペーストダイボンディング領域８１ｄには、例えば制御用の半導体チップといったローパワーで駆動される発熱性の低い半導体チップ８２ｄが図示しない銀ペーストによりダイボンディングされる。よって、銀ペーストダイボンディング領域８１ｄの周囲においては、はんだの拡がりを抑える必要が無く、従って、銅露出部が形成されていない。なお、例えば封止樹脂と密着性を向上させるために、銀ペーストダイボンディング領域８１ｄの周囲に銅露出部を設けてもよい。   In this case, high exothermic semiconductor chips 82a and 82c driven with high power are die-bonded to the solder die bonding regions 81a and 81c with solder (not shown). On the other hand, in the silver paste die bonding region 81d, a semiconductor chip 82d with low heat generation, such as a control semiconductor chip, driven by low power, is die-bonded with a silver paste (not shown). Therefore, there is no need to suppress the spread of the solder around the silver paste die bonding region 81d, and therefore, no exposed copper portion is formed. For example, in order to improve the adhesion with the sealing resin, a copper exposed portion may be provided around the silver paste die bonding region 81d.

また、図１０に例示するように、１つのダイボンディング領域８１ａに複数の半導体チップ８２ａ１，８２ａ２，８２ａ３をボンディングしてもよい。また、図示はしないが、ダイボンディング領域８１ｃや銀ペーストダイボンディング領域８１ｄに、それぞれ複数の半導体チップをボンディングしてもよい。   Further, as illustrated in FIG. 10, a plurality of semiconductor chips 82a1, 82a2, 82a3 may be bonded to one die bonding region 81a. Although not shown, a plurality of semiconductor chips may be bonded to the die bonding region 81c and the silver paste die bonding region 81d.

（第７実施形態）
図１１に例示する半導体装置９０は、リードフレーム９１に形成される銅露出部９４が途中で途切れている構成である。即ち、半導体装置９０においては、銅露出部９４内のダイボンディング領域９１ａと銅露出部９４外のワイヤボンディング領域９１ｂとが一部において連結部９１ｊにより連結されている。この構成においては、ダイボンディング領域９１ａ内の図示しないはんだの拡がりは、その殆どが銅露出部９４により抑制されるが、連結部９１ｊにおいては、当該連結部９１ｊに沿ってはんだが拡がる可能性がある。しかし、連結部９１ｊを極力細く形成することで、連結部９１ｊに沿って拡がるはんだがワイヤボンディング領域９１ｂまで到達ことを回避することができる。そのため、この構成によっても、はんだの拡がりを抑制することができる。なお、連結部９１ｊは、極力細く形成することが好ましい。 (Seventh embodiment)
A semiconductor device 90 illustrated in FIG. 11 has a configuration in which a copper exposed portion 94 formed on the lead frame 91 is interrupted in the middle. That is, in the semiconductor device 90, the die bonding region 91a in the copper exposed portion 94 and the wire bonding region 91b outside the copper exposed portion 94 are partially connected by the connecting portion 91j. In this configuration, the spread of solder (not shown) in the die bonding region 91a is mostly suppressed by the copper exposed portion 94, but in the connecting portion 91j, the solder may spread along the connecting portion 91j. is there. However, by forming the connecting portion 91j as thin as possible, it is possible to prevent the solder spreading along the connecting portion 91j from reaching the wire bonding region 91b. Therefore, also with this configuration, the spread of solder can be suppressed. The connecting portion 91j is preferably formed as thin as possible.

（その他の実施形態）
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。
リードフレームは、少なくともダイボンディング領域にめっきが施されている構成であれば、めっきを施す領域を適宜変更して実施することができる。また、リードフレームは、例えばヒートシンクなどといった別体部品を備える構成であってもよい。 (Other embodiments)
The present invention is not limited to the above-described embodiments, and can be applied to various embodiments without departing from the scope of the invention.
As long as the lead frame has a configuration in which plating is applied at least to the die bonding region, the region to be plated can be changed as appropriate. Further, the lead frame may be configured to include separate parts such as a heat sink.

また、本発明は、いわゆるＱＦＰタイプの半導体装置のみならず、例えば図１２に示す半導体装置１００、即ち、パッケージの２辺のみにリード端子を備えるいわゆるＳＯＰタイプ（SOP:Small Outline Package）の半導体装置にも適用することができる。また、本発明は、いわゆるＥｘｐｏｓｅｄタイプの半導体装置のみならず、リードフレームの全体が樹脂により覆われるいわゆるフルモールドタイプの半導体装置にも適用することができる。   The present invention is not limited to a so-called QFP type semiconductor device, for example, the semiconductor device 100 shown in FIG. 12, that is, a so-called SOP type (SOP: Small Outline Package) semiconductor device having lead terminals only on two sides of a package. It can also be applied to. Further, the present invention can be applied not only to a so-called exposed type semiconductor device but also to a so-called full mold type semiconductor device in which the entire lead frame is covered with a resin.

また、本発明は、例えば、いわゆるＱＦＮタイプ（QFN:Quad For Non-Lead Package）、ＳＩＰタイプ（SIP:Single Inline Package）、ＤＩＰタイプ（DIP:Dual Inline Package）などといった半導体パッケージ、即ち、全てのタイプの半導体パッケージに適用することができる。   Further, the present invention provides a semiconductor package such as a so-called QFN type (QFN: Quad For Non-Lead Package), SIP type (SIP: Single Inline Package), DIP type (DIP: Dual Inline Package), etc. It can be applied to a type of semiconductor package.

図面中、１０，２０，３０，４０，５０，６０，７０，８０，９０，１００は半導体装置、１１，２１，３１，４１，９１はリードフレーム、１１ａ，２１ａ，３１ａ，４１ａ，５１ａ，６１ａ，７１ａ，８１ａ，８１ｃ，９１ａはダイボンディング領域、１１ｂ，２１ｂ，３１ｂ，４１ｂ，５１ｂ，６１ｂ，７１ｂ，８１ｂ，９１ｂはワイヤボンディング領域、１２，４２，５２，６２，７２，８２ａ，８２ｃは半導体チップ、１４，２４，４４ａ，８４ａ，８４ｃ，９４は銅露出部、１５，３５はめっき、１６，２６，４６ははんだ、１７，４７はワイヤ、１９，３９は樹脂、２４ａは溝、３３はリード、３３ａはインナーリード部、８１ｄは銀ペーストダイボンディング領域、４４ｂはサブ銅露出部を示す。   In the drawings, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100 are semiconductor devices, 11, 21, 31, 41, 91 are lead frames, 11a, 21a, 31a, 41a, 51a, 61a. 71a, 81a, 81c and 91a are die bonding regions, 11b, 21b, 31b, 41b, 51b, 61b, 71b, 81b and 91b are wire bonding regions, and 12, 42, 52, 62, 72, 82a and 82c are semiconductors. Chips 14, 24, 44a, 84a, 84c, 94 are exposed copper portions, 15, 35 are plated, 16, 26, 46 are solders, 17, 47 are wires, 19, 39 are resins, 24a is grooves, 33 is Leads 33a are inner lead portions, 81d is a silver paste die bonding region, and 44b is a sub copper exposed portion.

Claims (8)

銅を母材とするリードフレームと、
前記リードフレームに設けられたダイボンディング領域にダイボンディングされる半導体チップと、
前記リードフレームに設けられたワイヤボンディング領域にワイヤボンディングされるワイヤと、
前記リードフレームの母材である銅が露出しており、且つ、その露出した銅が酸化されている銅露出部と、を備え、
前記リードフレームは、少なくとも前記ダイボンディング領域にめっきが施され、且つ、樹脂により封止されており、
前記半導体チップは、はんだにより前記ダイボンディング領域にダイボンディングされており、
前記銅露出部は、前記ダイボンディング領域と前記ワイヤボンディング領域との間に設けられていることを特徴とする半導体装置。 A lead frame based on copper;
A semiconductor chip die bonded to a die bonding region provided in the lead frame;
A wire to be wire-bonded to a wire-bonding region provided in the lead frame;
Copper that is a base material of the lead frame is exposed, and a copper exposed portion in which the exposed copper is oxidized, and
The lead frame is plated in at least the die bonding region and sealed with a resin,
The semiconductor chip is die bonded to the die bonding region by solder,
The copper exposed portion is provided between the die bonding region and the wire bonding region. 前記銅露出部は、前記ダイボンディング領域を囲んでいることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the copper exposed portion surrounds the die bonding region. 前記銅露出部に溝が設けられていることを特徴とする請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein a groove is provided in the copper exposed portion. 前記リードフレームは、さらに前記ワイヤボンディング領域にもめっきが施されていることを特徴とする請求項１から３の何れか１項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the lead frame is further plated on the wire bonding region. 前記半導体チップに接続されるリードを備え、
前記リードは、前記樹脂により封止されるインナーリード部を有しており、前記インナーリード部の一部にめっきが施されていることを特徴とする請求項１から４の何れか１項に記載の半導体装置。 Comprising leads connected to the semiconductor chip;
5. The lead according to claim 1, wherein the lead has an inner lead portion sealed by the resin, and plating is performed on a part of the inner lead portion. 6. The semiconductor device described. 前記ワイヤボンディング領域内に設けられ、前記リードフレームの母材である銅が露出しており、且つ、その露出した銅が酸化されているサブ銅露出部をさらに備え、
前記ワイヤは、前記ワイヤボンディング領域のうち前記サブ銅露出部が囲んでいる部分にワイヤボンディングされていることを特徴とする請求項１から５の何れか１項に記載の半導体装置。 Provided in the wire bonding region, the copper that is the base material of the lead frame is exposed, and further comprises a sub copper exposed portion in which the exposed copper is oxidized,
6. The semiconductor device according to claim 1, wherein the wire is wire bonded to a portion of the wire bonding region surrounded by the sub copper exposed portion. 前記銅露出部は、前記半導体チップの角部に対向する部分に面積調整領域を備えており、
前記面積調整領域では、前記銅露出部が円弧状または段状または傾斜状に形成されていることを特徴とする請求項１から６の何れか１項に記載の半導体装置。 The copper exposed portion includes an area adjustment region in a portion facing a corner portion of the semiconductor chip,
7. The semiconductor device according to claim 1, wherein in the area adjustment region, the copper exposed portion is formed in an arc shape, a step shape, or an inclined shape. 前記リードフレームは、さらに、半導体チップが銀ペーストによりダイボンディングされる銀ペーストダイボンディング領域を有していることを特徴とする請求項１から７の何れか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the lead frame further includes a silver paste die bonding region in which a semiconductor chip is die-bonded with a silver paste.
JP2014185171A 2014-09-11 2014-09-11 Semiconductor device Pending JP2016058612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014185171A JP2016058612A (en) 2014-09-11 2014-09-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185171A JP2016058612A (en) 2014-09-11 2014-09-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2016058612A true JP2016058612A (en) 2016-04-21

Family

ID=55756712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185171A Pending JP2016058612A (en) 2014-09-11 2014-09-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2016058612A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163962A (en) * 2017-03-24 2018-10-18 株式会社東芝 Semiconductor device and method of manufacturing the same
JP2019016705A (en) * 2017-07-07 2019-01-31 新光電気工業株式会社 Electronic component device and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52145767U (en) * 1976-04-28 1977-11-04
JPS63114027U (en) * 1987-01-20 1988-07-22
JPH04155949A (en) * 1990-10-19 1992-05-28 Nec Yamagata Ltd Resin-sealed semiconductor device
JP2002261187A (en) * 2000-12-28 2002-09-13 Hitachi Ltd Semiconductor device
JP2004522297A (en) * 2001-02-27 2004-07-22 チップパック，インク． Plastic semiconductor package
JP2009267398A (en) * 2008-04-04 2009-11-12 Gem Services Inc Semiconductor device package having shape formed using stamping processing
JP2011040573A (en) * 2009-08-11 2011-02-24 Renesas Electronics Corp Method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52145767U (en) * 1976-04-28 1977-11-04
JPS63114027U (en) * 1987-01-20 1988-07-22
JPH04155949A (en) * 1990-10-19 1992-05-28 Nec Yamagata Ltd Resin-sealed semiconductor device
JP2002261187A (en) * 2000-12-28 2002-09-13 Hitachi Ltd Semiconductor device
JP2004522297A (en) * 2001-02-27 2004-07-22 チップパック，インク． Plastic semiconductor package
JP2009267398A (en) * 2008-04-04 2009-11-12 Gem Services Inc Semiconductor device package having shape formed using stamping processing
JP2011040573A (en) * 2009-08-11 2011-02-24 Renesas Electronics Corp Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163962A (en) * 2017-03-24 2018-10-18 株式会社東芝 Semiconductor device and method of manufacturing the same
JP2019016705A (en) * 2017-07-07 2019-01-31 新光電気工業株式会社 Electronic component device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP4738983B2 (en) Semiconductor device
TWI668826B (en) Lead frame, semiconductor device
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP2005191240A (en) Semiconductor device and method for manufacturing the same
JP4525277B2 (en) Semiconductor device
JP6205816B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
TWI624883B (en) Method of manufacturing resin-encapsulated semiconductor device, and resin-encapsulated semiconductor device
JP2018139263A (en) Semiconductor package and manufacturing method of the same
TW201715678A (en) Lead frame and method for manufacturing same
JP6679125B2 (en) Lead frame, semiconductor device using the same, and manufacturing method thereof
JP2016058612A (en) Semiconductor device
JP2007165442A (en) Mold package
JP2011155286A (en) Semiconductor device
JP2016157880A (en) Method of manufacturing semiconductor device, and semiconductor device
JP5971531B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2009200175A (en) Semiconductor device and manufacturing method thereof
JP2019021812A (en) Lead frame and semiconductor device
JP4094611B2 (en) Manufacturing method of laminated lead frame
JP2011096892A (en) Method of manufacturing semiconductor device
JP2005311099A (en) Semiconductor device and its manufacturing method
JP6695166B2 (en) Lead frame and method for manufacturing semiconductor package
JP4058028B2 (en) Semiconductor device
JP6407042B2 (en) Semiconductor device and manufacturing method thereof
JP2018137315A (en) Lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911