JP4058028B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4058028B2
JP4058028B2 JP2004232601A JP2004232601A JP4058028B2 JP 4058028 B2 JP4058028 B2 JP 4058028B2 JP 2004232601 A JP2004232601 A JP 2004232601A JP 2004232601 A JP2004232601 A JP 2004232601A JP 4058028 B2 JP4058028 B2 JP 4058028B2
Authority
JP
Japan
Prior art keywords
tab
semiconductor chip
leads
tab suspension
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004232601A
Other languages
Japanese (ja)
Other versions
JP2004312053A (en
Inventor
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004232601A priority Critical patent/JP4058028B2/en
Publication of JP2004312053A publication Critical patent/JP2004312053A/en
Application granted granted Critical
Publication of JP4058028B2 publication Critical patent/JP4058028B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置に関し、特に、半導体装置の組み立てに用いられるリードフレームの変形防止に適用して有効な技術に関する。   The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to prevention of deformation of a lead frame used for assembling a semiconductor device.

従来のLSIパッケージでは、ダイパッドの外径寸法をその上に搭載する半導体チップの外径寸法よりも小さくすることにより、半導体チップと樹脂との接着面積を大きくしている(例えば、特許文献1参照)。
特開平6−216303号公報(図1)
In the conventional LSI package, the bonding area between the semiconductor chip and the resin is increased by making the outer diameter of the die pad smaller than the outer diameter of the semiconductor chip mounted thereon (see, for example, Patent Document 1). ).
JP-A-6-216303 (FIG. 1)

リードフレームにマウントされた半導体チップを封止して構成された半導体装置では、リードフレームには比較的熱膨張係数の高い金属(例えば、銅)が用いられている。   In a semiconductor device configured by sealing a semiconductor chip mounted on a lead frame, a metal (for example, copper) having a relatively high thermal expansion coefficient is used for the lead frame.

ここで、半導体装置においては、その動作時に、半導体チップが発熱し、これにより、リードフレームに熱伸縮ストレスが直接掛かる。   Here, in the semiconductor device, during operation, the semiconductor chip generates heat, and thus, thermal expansion / contraction stress is directly applied to the lead frame.

また、半導体装置の製造工程においても、リードフレームが高温に加熱される場面が多い。   Also, in the semiconductor device manufacturing process, the lead frame is often heated to a high temperature.

例えば、半導体チップを固定するダイボンディング時(銀ペーストのキュア温度325℃前後)、または、金線ワイヤを接続するワイヤボンディング時(200℃〜)、あるいは、樹脂封止時(樹脂のキュア温度で180℃前後)などの工程である。   For example, at the time of die bonding for fixing a semiconductor chip (curing temperature of silver paste around 325 ° C.), at the time of wire bonding for connecting a gold wire (from 200 ° C.), or at the time of resin sealing (at the curing temperature of the resin) Process of around 180 ° C.).

なお、リードフレームに銅材を用いたパッケージについては、前記特許文献1(特開平6−216303号公報)に記載されている。   A package using a copper material for the lead frame is described in Patent Document 1 (Japanese Patent Laid-Open No. 6-216303).

ここで、リードフレームに用いられる銅材の熱膨張係数は16.5micro-in/in/℃程度であり、シリコンからなる半導体チップの熱膨張係数は2.8〜7.3micro-in/in/℃程度にとどまる(いずれも20℃付近)。   Here, the thermal expansion coefficient of the copper material used for the lead frame is about 16.5 micro-in / in / ° C., and the thermal expansion coefficient of the semiconductor chip made of silicon is 2.8 to 7.3 micro-in / in / ° C. It stays at about ℃ (all around 20 ℃).

このように、金属材であるリードフレームの熱膨張係数が大きいと、半導体装置の動作時における半導体チップからの発熱により大きな熱伸縮ストレスが直接かかる状態となる。すると、半導体チップが固定されているタブおよびこのタブを支持しているタブ吊りリードが変形するので、半導体チップが変形について行けずにタブから剥離したり、あるいは変形に引きずられるようにしてクラックが発生したりすることが懸念される。   Thus, if the thermal expansion coefficient of the lead frame, which is a metal material, is large, a large thermal expansion and contraction stress is directly applied due to heat generated from the semiconductor chip during operation of the semiconductor device. Then, since the tab to which the semiconductor chip is fixed and the tab suspension lead supporting this tab are deformed, the semiconductor chip can be peeled off from the tab without being deformed, or cracked by being dragged by the deformation. There is a concern that it may occur.

また、TSOP(Thin Small Outline Package)やTQFP(Thin Quad Flat Package)などのように実装時の高さが 1mm程度となる極めて薄い半導体装置においては、パッケージ自体が機械的な強度を確保しづらいことから、このような熱伸縮ストレスによる弊害が顕著になることが想定される。   Also, for extremely thin semiconductor devices with a mounting height of about 1mm, such as TSOP (Thin Small Outline Package) and TQFP (Thin Quad Flat Package), the package itself is difficult to ensure mechanical strength. Therefore, it is assumed that the adverse effects due to such thermal expansion and contraction stress become remarkable.

さらに、SOPやQFPのように通常の厚みを有する半導体装置においても、半導体チップのサイズが大きくなればそれだけ発熱量も大きくなるので、やはり熱伸縮ストレスの影響は重大になる。   Furthermore, even in a semiconductor device having a normal thickness such as SOP and QFP, the amount of heat generation increases as the size of the semiconductor chip increases.

そこで、本発明の目的は、リードフレームの熱伸縮ストレスを緩和することができる技術を提供することにある。   Accordingly, an object of the present invention is to provide a technique capable of relieving thermal expansion and contraction stress of a lead frame.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明の半導体装置は、集積回路が形成された半導体チップと、前記半導体チップの外形寸法よりも小さく、前記半導体チップが搭載されるタブと、前記タブと一体に形成され、前記タブを支持する複数のタブ吊りリードと、前記半導体チップを囲むように形成され、前記複数のタブ吊りリードの間に配置された複数のリードと、前記半導体チップと前記複数のリードをそれぞれ電気的に接続する複数のボンディングワイヤと、前記半導体チップ、前記タブ、前記複数のタブ吊りリード、前記複数のボンディングワイヤ、および前記複数のリードを封止する封止樹脂とを含み、前記タブ吊りリードの延在方向において、前記タブと前記タブ吊りリードとの間には、前記タブ吊りリードの幅方向に長いスリットが形成され、前記半導体チップは、前記複数のタブ吊りリードのそれぞれに形成された前記スリットに囲まれた前記タブにのみ設けられたダイボンディング材を介して、前記タブ上に搭載されているものである。 That is, a semiconductor device of the present invention is formed integrally with a semiconductor chip on which an integrated circuit is formed, a tab on which the semiconductor chip is smaller than an outer dimension of the semiconductor chip, and the tab. A plurality of supporting tab suspension leads, a plurality of leads formed so as to surround the semiconductor chip and disposed between the plurality of tab suspension leads, and the semiconductor chip and the plurality of leads are electrically connected to each other. a plurality of bonding wires for the semiconductor chip, the tab, the plurality of tab suspension leads, and a sealing resin for sealing the plurality of bonding wires, and the plurality of leads, extending before Symbol tab suspension leads in extending direction, between the tabs and the tab suspension leads are long slits in the width direction of the tab suspension leads are formed, the semiconductor Chips via the plurality of tab suspension die bonding material provided only in the tub surrounded by the slit formed in each of the leads, in which is mounted on the tub.

さらに、本発明の半導体装置は、集積回路が形成された半導体チップと、前記半導体チップの外形寸法よりも小さく、前記半導体チップが搭載されるタブと、前記タブと一体に形成され、前記タブを支持する複数のタブ吊りリードと、前記半導体チップを囲むように形成され、前記複数のタブ吊りリードの間に配置された複数のリードと、前記半導体チップと前記複数のリードをそれぞれ電気的に接続する複数のボンディングワイヤと、前記半導体チップ、前記タブ、前記複数のタブ吊りリード、前記複数のボンディングワイヤ、および複数のリードを封止する封止樹脂とを含み、前記タブ吊りリードの延在方向において、前記タブと前記タブ吊りリードとの間には、前記タブ吊りリードの幅方向に長いスリットが形成され、前記タブ吊りリードにおいて、前記半導体チップの端部よりも前記スリットから遠い位置にはオフセット部が形成され、前記半導体チップは、前記複数のタブ吊りリードのそれぞれに形成された前記スリットに囲まれた前記タブにのみ設けられたダイボンディング材を介して、前記タブ上に搭載されているものである。 Furthermore, the semiconductor device of the present invention includes a semiconductor chip on which an integrated circuit is formed, a tab that is smaller than the outer dimensions of the semiconductor chip, on which the semiconductor chip is mounted, and is formed integrally with the tab. A plurality of supporting tab suspension leads, a plurality of leads formed so as to surround the semiconductor chip and disposed between the plurality of tab suspension leads, and the semiconductor chip and the plurality of leads are electrically connected to each other. a plurality of bonding wires for the semiconductor chip, the tab, the plurality of tab suspension leads, and a sealing resin for sealing the plurality of bonding wires, and a plurality of leads, extending before Symbol tab suspension leads in the direction, between the tabs and the tab suspension leads are long slits in the width direction of the tab suspension leads are formed, the tab suspension Li In de, the offset portion is formed at a position distant from said slit than the end of the semiconductor chip, the semiconductor chip, the tab surrounded by the slit formed in each of the plurality of tab suspension leads It is mounted on the tab through a die bonding material provided only on the tab .

また、前記半導体装置の組み立てに用いられるリードフレームは、フレーム枠体の中央に形成され、半導体チップが搭載されるタブと、このタブの周囲からフレーム枠体に向かって延びて形成され、半導体チップの電極と電気的に接続される複数本のリードと、フレーム枠体からタブに繋がるように延びて形成され、タブを所定位置に保持するタブ吊りリードと、このタブ吊りリードに形成され、半導体チップの熱伸縮に応じて変形するストレス緩和部とを有することを特徴とするものである。   The lead frame used for assembling the semiconductor device is formed at the center of the frame frame, and is formed by extending a tab on which the semiconductor chip is mounted and extending from the periphery of the tab toward the frame frame. A plurality of leads that are electrically connected to the electrodes, a tab suspension lead that is formed to extend from the frame frame so as to be connected to the tab, and a tab suspension lead that holds the tab in a predetermined position. And a stress relieving portion that deforms in response to thermal expansion and contraction of the chip.

このリードフレームにおいて、ストレス緩和部は半導体チップが搭載される領域であるチップ搭載エリアの内外の少なくともいずれか一方側に形成することができる。また、ストレス緩和部は、タブ吊りリードの長さ方向の変位により変形するスリットを有する構造、あるいはタブ吊りリードの長さ方向の変位により伸縮する蛇行形状とすることができる。   In this lead frame, the stress relieving portion can be formed on at least one of the inside and outside of the chip mounting area, which is the area where the semiconductor chip is mounted. Further, the stress relieving portion may have a structure having a slit that is deformed by displacement in the length direction of the tab suspension lead, or a meandering shape that expands and contracts by displacement in the length direction of the tab suspension lead.

前述したリードフレームでは、ストレス緩和部を半導体チップが搭載される領域であるチップ搭載エリアの内外に形成し、一方側のストレス緩和部をタブ吊りリードの長さ方向の変位により変形するスリットを有する構造とし、他方側のストレス緩和部をタブ吊りリードの長さ方向の変位により伸縮する蛇行形状とすることができる。   In the lead frame described above, the stress relief part is formed inside and outside the chip mounting area, which is the area where the semiconductor chip is mounted, and the stress relief part on one side has a slit that is deformed by displacement in the length direction of the tab suspension lead. The stress relief portion on the other side can have a meandering shape that expands and contracts by displacement in the length direction of the tab suspension lead.

これらのリードフレームにおいて、タブは十文字形のクロスタブ構造または半導体チップより小さいサイズの小タブ構造とすることができる。また、クロスタブ構造にあっては、相互に分離された複数箇所からなるクロスタブ構造とし、ストレス緩和部はこれらのタブの延長交差位置に形成することができる。   In these lead frames, the tab may have a cross-shaped cross tab structure or a small tab structure having a size smaller than that of the semiconductor chip. Moreover, in the crosstab structure, a crosstab structure including a plurality of locations separated from each other can be used, and the stress relieving portion can be formed at an extended intersection position of these tabs.

上記した手段によれば、タブ吊りリードにストレス緩和部が形成され、タブ吊りリードの伸縮に応じてこのストレス緩和部が変形するので、半導体チップの発熱によりリードフレームに加わる熱伸縮ストレスが緩和される。   According to the above-described means, the stress relief portion is formed on the tab suspension lead, and the stress relief portion is deformed according to the expansion and contraction of the tab suspension lead, so that the thermal expansion and contraction stress applied to the lead frame due to heat generation of the semiconductor chip is alleviated. The

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1).本発明のリードフレームによれば、タブ吊りリードにストレス緩和部が形成され、タブ吊りリードの伸縮に応じてこのストレス緩和部が変形するので、半導体チップの発熱によりリードフレームに加わる熱伸縮ストレスが緩和される。
(2).前記した(1) により、半導体チップが異種の材料からなるリードフレームの変形に追随できずにタブから剥離したり、あるいはタブ吊りリードの伸縮に引きずられてクラックが発生することがない。
(3).特に、TSOPやTQFPのように小形パッケージの場合には一層強い熱ストレスがかかるので、より有効である。
(4).前記した(1) 〜(3) により、製品の信頼性を向上させることができる。
Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1) According to the lead frame of the present invention, the stress relief portion is formed on the tab suspension lead, and this stress relief portion is deformed according to the expansion and contraction of the tab suspension lead. Thermal expansion and contraction stress is relieved.
(2) According to the above (1), the semiconductor chip may not follow the deformation of the lead frame made of a different material, but may be peeled off from the tab, or may be dragged by the expansion and contraction of the tab suspension lead to generate a crack. Absent.
(3) In particular, in the case of a small package such as TSOP and TQFP, a stronger thermal stress is applied, which is more effective.
(4) According to the above (1) to (3), the reliability of the product can be improved.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一の部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the same members are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.

(実施の形態1)
図1は本発明の一実施の形態であるリードフレームを示す平面図、図2は図1の一部を拡大して示す平面図、図3は図1のリードフレームを用いて構成された半導体装置を示す斜視図、図4は図3のIV−IV線に沿った断面図である。
(Embodiment 1)
FIG. 1 is a plan view showing a lead frame according to one embodiment of the present invention, FIG. 2 is a plan view showing a part of FIG. 1 in an enlarged manner, and FIG. 3 is a semiconductor configured using the lead frame of FIG. FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.

集積回路の形成された半導体チップ1と電気的に接続されて外部との間で入出力信号の授受を行うリードフレーム2は、本実施の形態においてはたとえばプレス加工された銅材からなるTQFPタイプのものであり、図1に示すように、複数本のリード3を有している。   In this embodiment, a lead frame 2 that is electrically connected to a semiconductor chip 1 on which an integrated circuit is formed and exchanges input / output signals with the outside is, for example, a TQFP type made of a pressed copper material. As shown in FIG. 1, it has a plurality of leads 3.

半導体チップ1の電極と電気的に接続されるリード3はグループ毎に相互に異なる方向に延びており、図示する場合には4方向に延びている。したがって、このリードフレーム2により構成される半導体装置4(図3)は4方向からリード3が突出したいわゆる4方向リードを形成する。但し、本発明にあってはリードフレーム2の種類はTQFPに限定されるものではなく、たとえばTSOPなどのような他の薄形パッケージ、さらには2方向あるいは単一方向にリードが延びる他の種々の構造のものに適用することができる。また、プレス加工ではなくエッチングにより製造してもよい。   The leads 3 electrically connected to the electrodes of the semiconductor chip 1 extend in different directions for each group, and in the illustrated case, extend in four directions. Therefore, the semiconductor device 4 (FIG. 3) constituted by the lead frame 2 forms a so-called four-direction lead in which the leads 3 protrude from four directions. However, in the present invention, the type of the lead frame 2 is not limited to TQFP. For example, other thin packages such as TSOP, and various other types of leads extending in two directions or a single direction. It can be applied to those of the structure. Moreover, you may manufacture by etching instead of press work.

リード3の相互間を連結するようにしてダムバー5が形成されており、外側の二点鎖線で示す封止エリアAをモールドする時のレジンのはみ出しがこれによって防止される。但し、ダムレス構造を採用することもできる。   The dam bar 5 is formed so as to connect the leads 3 to each other, and this prevents the resin from protruding when the sealing area A indicated by the outer two-dot chain line is molded. However, a damless structure can also be adopted.

リードフレーム2の長さ方向の両側にはフレーム枠体6が形成されている。フレーム枠体6にはパイロットホール7が開口されており、このパイロットホール7と噛み合う送り爪によって、リードフレーム2は図示する1パッケージ分ずつ順送りされる。   Frame frames 6 are formed on both sides of the lead frame 2 in the length direction. A pilot hole 7 is opened in the frame frame body 6, and the lead frame 2 is sequentially fed by one package as shown in the figure by feed claws that mesh with the pilot hole 7.

リードフレーム2の中央部には半導体チップ1の搭載されるタブ8が形成されている。このタブ8はフレーム枠体6から繋がるように延びて形成された略十文字形をなす4本のタブ吊りリード9の延長上に形成されている。したがって、タブ8もまた略十文字形をなす構造つまりクロスタブ構造となっている。そして、前記したリード3はこのようなタブ8から外方に延びて形成されている。   A tab 8 on which the semiconductor chip 1 is mounted is formed at the center of the lead frame 2. The tab 8 is formed on an extension of four tab suspension leads 9 having a substantially cross shape formed so as to extend from the frame body 6. Therefore, the tab 8 also has a substantially cross-shaped structure, that is, a crosstab structure. The lead 3 is formed to extend outward from the tab 8.

半導体チップ1が搭載される領域であるチップ搭載エリアBを図1および図2における内側の二点鎖線で示す。図示するように、搭載される半導体チップ1は比較的小形のものであり、したがって、タブ8の外側はマウントされた半導体チップ1からはみ出し、その一部が半導体チップ1との接着領域Cとなっている。但し、図5および以下に説明する他の実施の形態における図面に示すように、半導体チップ1はタブ全体を覆う通常の大きさのものであってもよい。   A chip mounting area B, which is an area where the semiconductor chip 1 is mounted, is indicated by an inner two-dot chain line in FIGS. As shown in the figure, the mounted semiconductor chip 1 is relatively small. Therefore, the outside of the tab 8 protrudes from the mounted semiconductor chip 1, and a part thereof becomes an adhesion region C with the semiconductor chip 1. ing. However, as shown in FIG. 5 and the drawings in other embodiments described below, the semiconductor chip 1 may be of a normal size covering the entire tab.

なお、タブ吊りリード9の途中にはオフセット部10が形成されてリード3に対してタブ8が垂直方向にずらされている。そして、これにより、モールドされた半導体装置4における上下の樹脂厚が等しくされている。   An offset portion 10 is formed in the middle of the tab suspension lead 9, and the tab 8 is shifted in the vertical direction with respect to the lead 3. Thereby, the upper and lower resin thicknesses in the molded semiconductor device 4 are equalized.

ここで、タブ吊りリード9の形状を図2に詳しく示す。図示するように、タブ吊りリード9のフレーム枠体付け根部分および中央の交差位置には、スリット11を有するストレス緩和部12a,12bが形成されている。ストレス緩和部12aにはタブ吊りリード9の幅方向に長いスリット11が形成され、ストレス緩和部12bには略十文字形のタブ吊りリード9をその交差位置を中心にして平面方向に45度回転した略十文字形にスリット11が形成されている。   Here, the shape of the tab suspension lead 9 is shown in detail in FIG. As shown in the figure, stress relaxation portions 12 a and 12 b having slits 11 are formed at the frame frame base portion of the tab suspension lead 9 and at the center crossing position. A slit 11 that is long in the width direction of the tab suspension lead 9 is formed in the stress relaxation portion 12a, and the substantially cross-shaped tab suspension lead 9 is rotated 45 degrees in the plane direction around the crossing position in the stress relaxation portion 12b. A slit 11 is formed in an approximately cross shape.

このようなストレス緩和部12a,12bの形成されたリードフレーム2は、タブ8上に半導体チップ1が搭載された後にリード3とワイヤ接続される。その後、図1における外側の二点鎖線で示す封止エリアAで樹脂モールドされてダムバー切断、タブ吊りリード切断、バリ除去が行われたうえで4方向に延びたリード3がガルウィング状に成形されて半導体装置4が完成する。   The lead frame 2 on which the stress relieving portions 12a and 12b are formed is wire-connected to the lead 3 after the semiconductor chip 1 is mounted on the tab 8. Thereafter, the resin 3 is molded in the sealing area A indicated by the two-dot chain line on the outer side in FIG. 1 and dam bar cutting, tab suspension lead cutting, and burr removal are performed, and then the lead 3 extending in four directions is formed into a gull wing shape. Thus, the semiconductor device 4 is completed.

完成後の半導体装置4の一例を図3に、また図3のIV−IV線に沿った断面図を図4に示す。図示する半導体装置4の場合には、たとえばパッケージ厚 1mm、縦10mm、横15mmで、図4に示すように、ボンディングワイヤ13によりリード3と電気的に接続された半導体チップ1がモールド樹脂14により封止されている。   An example of the completed semiconductor device 4 is shown in FIG. 3, and a sectional view taken along line IV-IV in FIG. 3 is shown in FIG. In the case of the semiconductor device 4 shown in the figure, for example, the package thickness is 1 mm, the length is 10 mm, and the width is 15 mm. As shown in FIG. 4, the semiconductor chip 1 electrically connected to the lead 3 by the bonding wire 13 is It is sealed.

ここで、前述のように、銅材であるリードフレーム2の熱膨張係数は約16.5micro-in/in/℃と非常に大きい。したがって、半導体装置4が動作して半導体チップ1が発熱した場合には、熱膨張でタブ吊りリード9が伸長する。また、半導体装置4の動作が停止すると、伸長したタブ吊りリード9は放熱により元の長さにまで収縮する。このとき、本実施の形態のリードフレーム2ではタブ吊りリード9にスリット11を有するストレス緩和部12a,12bが形成されているので、タブ吊りリード9が伸縮するとスリット11が変形してリードフレーム2に加わる熱伸縮ストレスが緩和される。したがって、シリコンからなる半導体チップ1が銅材という異種の材料からなるリードフレーム2の変形に追随できずにタブ8から剥離したり、あるいはタブ吊りリード9の伸縮に引きずられてクラックが発生することがない。   Here, as described above, the thermal expansion coefficient of the lead frame 2 made of copper is as large as about 16.5 micro-in / in / ° C. Therefore, when the semiconductor device 4 operates and the semiconductor chip 1 generates heat, the tab suspension lead 9 extends due to thermal expansion. When the operation of the semiconductor device 4 stops, the extended tab suspension lead 9 contracts to its original length due to heat dissipation. At this time, in the lead frame 2 of the present embodiment, the stress relief portions 12a and 12b having the slits 11 are formed in the tab suspension lead 9, so that when the tab suspension lead 9 expands and contracts, the slit 11 deforms and the lead frame 2 The thermal expansion and contraction stress applied to is relieved. Therefore, the semiconductor chip 1 made of silicon cannot follow the deformation of the lead frame 2 made of a different material such as a copper material and peels from the tab 8 or is dragged by the expansion and contraction of the tab suspension lead 9 to generate a crack. There is no.

さらに、本実施の形態のリードフレーム2によれば、半導体装置4の動作時に限らず、半導体チップ1を固定するダイボンディング工程(銀ペーストのキュア温度325℃前後)、または、ボンディングワイヤ13を接続するワイヤボンディング工程(200℃〜)、あるいは樹脂封止工程(樹脂のキュア温度で180℃前後)などの組み立て工程においても、前記同様、リードフレーム2に加わる熱伸縮ストレスを緩和できる。   Furthermore, according to the lead frame 2 of the present embodiment, not only during the operation of the semiconductor device 4, a die bonding step for fixing the semiconductor chip 1 (silver paste cure temperature around 325 ° C.), or a bonding wire 13 is connected. In the assembly process such as the wire bonding process (from 200 ° C.) or the resin sealing process (around 180 ° C. at the resin curing temperature), the thermal expansion and contraction stress applied to the lead frame 2 can be reduced as described above.

これにより、前記組み立て工程における半導体チップ1のタブ8からの剥離やクラック発生を防止できる。   Thereby, peeling from the tab 8 of the semiconductor chip 1 and crack generation in the assembly process can be prevented.

(実施の形態2)
図6は本発明の他の実施の形態であるリードフレームの要部を示す平面図である。
(Embodiment 2)
FIG. 6 is a plan view showing a main part of a lead frame according to another embodiment of the present invention.

本実施の形態では、交差するタブ吊りリード9上に形成された4カ所のタブ8の内側に相互に交差するように形成された蛇行形状によりストレス緩和部12cが構成されている。また、4本のタブ吊りリード9のフレーム枠体付け根部分には前述した実施の形態1と同様のスリット11を有するストレス緩和部12aが形成されている。なお、蛇行形状における折れ曲がり部は、図示するように角張っていても、丸くてもよい。   In the present embodiment, the stress relieving portion 12c is constituted by meandering shapes formed so as to intersect each other inside the four tabs 8 formed on the tab suspension leads 9 that intersect. In addition, a stress relieving portion 12 a having the slit 11 similar to that of the first embodiment is formed at the base portion of the frame body of the four tab suspension leads 9. The bent portion in the meandering shape may be square or round as shown in the figure.

このように、蛇行形状のストレス緩和部12cでも、タブ吊りリード9が熱膨張により伸長するとストレス緩和部12cが撓むように変形し、収縮するとその撓みが元に戻るように変形するので、やはり半導体チップ1の発熱による熱伸縮ストレスが緩和される。   As described above, even in the meandering stress relieving portion 12c, when the tab suspension lead 9 is extended by thermal expansion, the stress relieving portion 12c is deformed so as to bend, and when it is contracted, the deformation is restored so that the bending is restored. The thermal expansion / contraction stress due to the heat generation of 1 is alleviated.

(実施の形態3)
図7は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
(Embodiment 3)
FIG. 7 is a plan view showing a main part of a lead frame according to still another embodiment of the present invention.

本実施の形態では、交差するタブ吊りリード9上の4カ所およびその中央交差位置の1カ所の計5カ所にタブ8が形成され、蛇行形状のストレス緩和部12cはタブ吊りリード9上に形成されたタブ8と中央に形成されたタブ8との間に形成されている。   In the present embodiment, tabs 8 are formed at a total of five locations, four locations on the intersecting tab suspension leads 9 and one at the central intersecting position, and the meandering stress relieving portion 12 c is formed on the tab suspension leads 9. It is formed between the formed tab 8 and the tab 8 formed in the center.

このように、タブ8を中央とその周囲に形成し、ストレス緩和部12cをこれらの間に設けるようにしてもよい。   As described above, the tab 8 may be formed at the center and the periphery thereof, and the stress relieving portion 12c may be provided between them.

(実施の形態4)
図8は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
(Embodiment 4)
FIG. 8 is a plan view showing a main part of a lead frame according to still another embodiment of the present invention.

本実施の形態では、タブ8がタブ吊りリード9の交差部において略十文字形に形成され、長円のスリット11を有するストレス緩和部12dはフレーム外枠に向かって延びる4本のタブ吊りリード9上にそれぞれ形成されている。   In the present embodiment, the tab 8 is formed in a substantially cross shape at the intersection of the tab suspension leads 9, and the stress relaxation portion 12 d having the oval slit 11 has four tab suspension leads 9 extending toward the frame outer frame. Each is formed above.

このように、タブ吊りリード9のフレーム外枠側にストレス緩和部12dを形成してもよい。   As described above, the stress relaxation portion 12 d may be formed on the frame outer frame side of the tab suspension lead 9.

(実施の形態5)
図9は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
(Embodiment 5)
FIG. 9 is a plan view showing a main part of a lead frame according to still another embodiment of the present invention.

本実施の形態では、中央部に形成された円形の小タブ構造を有するタブ8の周囲にスリット11を有するストレス緩和部12eが形成されている。そして、タブ吊りリード9はこのようなストレス緩和部12eを介してタブ8から4方向に延びるようにして形成されている。   In the present embodiment, a stress relieving portion 12e having a slit 11 is formed around a tab 8 having a circular small tab structure formed in the center portion. The tab suspension lead 9 is formed so as to extend in four directions from the tab 8 through the stress relieving portion 12e.

このように、タブ8は小タブ構造のものであってもよい。   Thus, the tab 8 may have a small tab structure.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

たとえば、リードフレームの材料は、銅材に限らず42アロイ材でも同様に適用することができる。   For example, the material of the lead frame is not limited to a copper material, and a 42 alloy material can be similarly applied.

さらに、蛇行形状のストレス緩和部とスリットを有するストレス緩和部とは本実施の形態に示す位置に用いることに限定されるものではなく、全てを蛇行形状タイプあるいはスリットタイプにしたり、所望のタイプを適宜用いることもできる。   Furthermore, the meandering stress relieving part and the stress relieving part having slits are not limited to use at the positions shown in the present embodiment. It can also be used as appropriate.

また、ストレス緩和部の形成位置は、フレーム外枠の付け根部分、タブ吊りリードの途中、半導体チップの中央位置などに形成することができ、さらに、これらのいずれか1カ所のみや全ての箇所に形成することもできる。   In addition, the stress relief portion can be formed at the base of the frame outer frame, in the middle of the tab suspension lead, at the center position of the semiconductor chip, etc., and at any one or all of these locations. It can also be formed.

本発明は、電子部品およびその製造技術に好適である。   The present invention is suitable for an electronic component and its manufacturing technology.

本発明の実施の形態1によるリードフレームを示す平面図である。It is a top view which shows the lead frame by Embodiment 1 of this invention. 図1の一部を拡大して示す平面図である。It is a top view which expands and shows a part of FIG. 図1のリードフレームを用いて構成された半導体装置を示す斜視図である。FIG. 2 is a perspective view showing a semiconductor device configured using the lead frame of FIG. 1. 図3のIV−IV線に沿った断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG. 3. 図2に示すリードフレームにおいて、普通サイズの半導体チップを搭載した場合を示す平面図である。FIG. 3 is a plan view showing a case where a normal-size semiconductor chip is mounted on the lead frame shown in FIG. 2. 本発明の実施の形態2によるリードフレームの要部を示す平面図である。It is a top view which shows the principal part of the lead frame by Embodiment 2 of this invention. 本発明の実施の形態3によるリードフレームの要部を示す平面図である。It is a top view which shows the principal part of the lead frame by Embodiment 3 of this invention. 本発明の実施の形態4によるリードフレームの要部を示す平面図である。It is a top view which shows the principal part of the lead frame by Embodiment 4 of this invention. 本発明の実施の形態5によるリードフレームの要部を示す平面図である。It is a top view which shows the principal part of the lead frame by Embodiment 5 of this invention.

符号の説明Explanation of symbols

1 半導体チップ
2 リードフレーム
3 リード
4 半導体装置
5 ダムバー
6 フレーム枠体
7 パイロットホール
8 タブ
9 タブ吊りリード
10 オフセット部
11 スリット
12a〜12e ストレス緩和部
13 ボンディングワイヤ
14 モールド樹脂
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Lead frame 3 Lead 4 Semiconductor device 5 Dam bar 6 Frame frame 7 Pilot hole 8 Tab 9 Tab suspension lead 10 Offset part 11 Slit 12a-12e Stress relaxation part 13 Bonding wire 14 Mold resin

Claims (4)

集積回路が形成された半導体チップと、
前記半導体チップの外形寸法よりも小さく、前記半導体チップが搭載されるタブと、
前記タブと一体に形成され、前記タブを支持する複数のタブ吊りリードと、
前記半導体チップを囲むように形成され、前記複数のタブ吊りリードの間に配置された複数のリードと、
前記半導体チップと前記複数のリードをそれぞれ電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記タブ、前記複数のタブ吊りリード、前記複数のボンディングワイヤ、および前記複数のリードを封止する封止樹脂とを含み
記タブ吊りリードの延在方向において、前記タブと前記タブ吊りリードとの間には、前記タブ吊りリードの幅方向に長いスリットが形成され
前記半導体チップは、前記複数のタブ吊りリードのそれぞれに形成された前記スリットに囲まれた前記タブにのみ設けられたダイボンディング材を介して、前記タブ上に搭載されていることを特徴とする半導体装置。
A semiconductor chip on which an integrated circuit is formed;
A tab on which the semiconductor chip is mounted, smaller than the outer dimensions of the semiconductor chip;
A plurality of tab suspension leads formed integrally with the tab and supporting the tab;
A plurality of leads formed so as to surround the semiconductor chip and disposed between the plurality of tab suspension leads;
A plurality of bonding wires that electrically connect the semiconductor chip and the plurality of leads, respectively.
Including the semiconductor chip, the tab, the plurality of tab suspension leads, the plurality of bonding wires, and a sealing resin that seals the plurality of leads ,
In the extending direction of the front Symbol tab suspending lead, between the tabs and the tab suspension leads are long slits in the width direction of the tab suspension leads are formed,
The semiconductor chip is mounted on the tab via a die bonding material provided only on the tab surrounded by the slit formed in each of the plurality of tab suspension leads. Semiconductor device.
集積回路が形成された半導体チップと、
前記半導体チップの外形寸法よりも小さく、前記半導体チップが搭載されるタブと、
前記タブと一体に形成され、前記タブを支持する複数のタブ吊りリードと、
前記半導体チップを囲むように形成され、前記複数のタブ吊りリードの間に配置された複数のリードと、
前記半導体チップと前記複数のリードをそれぞれ電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記タブ、前記複数のタブ吊りリード、前記複数のボンディングワイヤ、および複数のリードを封止する封止樹脂とを含み
記タブ吊りリードの延在方向において、前記タブと前記タブ吊りリードとの間には、前記タブ吊りリードの幅方向に長いスリットが形成され、
前記タブ吊りリードにおいて、前記半導体チップの端部よりも前記スリットから遠い位置にはオフセット部が形成され
前記半導体チップは、前記複数のタブ吊りリードのそれぞれに形成された前記スリットに囲まれた前記タブにのみ設けられたダイボンディング材を介して、前記タブ上に搭載されていることを特徴とする半導体装置。
A semiconductor chip on which an integrated circuit is formed;
A tab on which the semiconductor chip is mounted, smaller than the outer dimensions of the semiconductor chip;
A plurality of tab suspension leads formed integrally with the tab and supporting the tab;
A plurality of leads formed so as to surround the semiconductor chip and disposed between the plurality of tab suspension leads;
A plurality of bonding wires that electrically connect the semiconductor chip and the plurality of leads, respectively.
Including the semiconductor chip, the tab, the plurality of tab suspension leads, the plurality of bonding wires, and a sealing resin for sealing the plurality of leads ,
In the extending direction of the front Symbol tab suspending lead, between the tabs and the tab suspension leads are long slits in the width direction of the tab suspension leads are formed,
In the tab suspension lead, an offset portion is formed at a position farther from the slit than the end of the semiconductor chip ,
The semiconductor chip is mounted on the tab via a die bonding material provided only on the tab surrounded by the slit formed in each of the plurality of tab suspension leads. Semiconductor device.
請求項1または2に記載の半導体装置において、前記タブ、前記複数のタブ吊りリード、および前記複数のリードのそれぞれは、銅材から成ることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein each of the tab, the plurality of tab suspension leads, and the plurality of leads is made of a copper material. 請求項3に記載の半導体装置において、前記ダイボンディング材は、銀ペーストであることを特徴とする半導体装置。   4. The semiconductor device according to claim 3, wherein the die bonding material is a silver paste.
JP2004232601A 2004-08-09 2004-08-09 Semiconductor device Expired - Fee Related JP4058028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232601A JP4058028B2 (en) 2004-08-09 2004-08-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232601A JP4058028B2 (en) 2004-08-09 2004-08-09 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12367197A Division JP3626831B2 (en) 1997-05-14 1997-05-14 Lead frame

Publications (2)

Publication Number Publication Date
JP2004312053A JP2004312053A (en) 2004-11-04
JP4058028B2 true JP4058028B2 (en) 2008-03-05

Family

ID=33475889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232601A Expired - Fee Related JP4058028B2 (en) 2004-08-09 2004-08-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4058028B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109234A (en) * 2008-10-31 2010-05-13 Renesas Technology Corp Semiconductor device
JP6081903B2 (en) * 2013-11-29 2017-02-15 サンケン電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2004312053A (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JP5155644B2 (en) Semiconductor device
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
KR20070027625A (en) Flexible leadframe structure and method for forming integrated circuit packages
JP5404083B2 (en) Semiconductor device
JP4547086B2 (en) Semiconductor device
JP5767294B2 (en) Semiconductor device
JP2008016469A (en) Semiconductor device
JP4058028B2 (en) Semiconductor device
JP3626831B2 (en) Lead frame
JP2005311099A (en) Semiconductor device and its manufacturing method
JP2007027645A (en) Semiconductor device
JP2001267484A (en) Semiconductor device and manufacturing method thereof
JP2018137315A (en) Lead frame and semiconductor device
JP2008311390A (en) Semiconductor device
JP3545584B2 (en) Method for manufacturing semiconductor device
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP6370054B2 (en) Lead frame
JP2005135938A (en) Semiconductor device and its manufacturing method
JPH0547985A (en) Manufacture of semiconductor device
JPH11191608A (en) Semiconductor device and its manufacture
JPH08148634A (en) Lead frame, semiconductor device using it, and manufacture thereof
JP2007294637A (en) Method for manufacturing semiconductor device
JP2003086752A (en) Semiconductor device and manufacturing method therefor
JP2010056138A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040809

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070424

A131 Notification of reasons for refusal

Effective date: 20070501

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070628

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101221

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees