JPH11191608A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11191608A
JPH11191608A JP35999697A JP35999697A JPH11191608A JP H11191608 A JPH11191608 A JP H11191608A JP 35999697 A JP35999697 A JP 35999697A JP 35999697 A JP35999697 A JP 35999697A JP H11191608 A JPH11191608 A JP H11191608A
Authority
JP
Japan
Prior art keywords
tab
lead
semiconductor device
semiconductor chip
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35999697A
Other languages
Japanese (ja)
Inventor
Yoshihiko Shimanuki
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP35999697A priority Critical patent/JPH11191608A/en
Publication of JPH11191608A publication Critical patent/JPH11191608A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology for preventing package cracks by increasing the package strength in a semiconductor device having thin resin-made package. SOLUTION: This device is constituted of a tab 1 encircled by a plurality of leads 2 is arranged at a position lower than a lead 2, a semiconductor chip 6 is fixed on the tab 1, and then a wire 9 is connected between a pad electrode 8 and an inner lead 2a as a front end part of the lead 2, while the tab 1, the wire 9 and the inner lead 2a of the lead 2 are encapsulated in a resin-made package 10. In this case, a thickness Z2 of the tab 1 is formed thinner than a thickness Z1 of the lead 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、リードフレームを用いてそ
のタブ上に固定された半導体チップが樹脂製パッケージ
で封止される半導体装置に適用して有効な技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device in which a semiconductor chip fixed on a tab thereof using a lead frame is sealed with a resin package. Regarding effective technology.

【0002】[0002]

【従来の技術】例えばメモリやマイクロプロセッサなど
のLSI(半導体集積回路装置)で代表される半導体装
置の一種として、樹脂封止型半導体装置が知られてい
る。この樹脂封止型半導体装置は、複数のリードで囲ま
れたタブを有するリードフレームを用いて、そのタブ上
に半導体チップを固定した後、この半導体チップのパッ
ド電極とリードの先端部との間にワイヤを接続(ボンデ
ィング)して、半導体チップ、タブ、ワイヤおよびリー
ドの先端部を樹脂で封止するようにしたものである。
2. Description of the Related Art A resin-sealed semiconductor device is known as a kind of semiconductor device represented by an LSI (semiconductor integrated circuit device) such as a memory or a microprocessor. This resin-encapsulated semiconductor device uses a lead frame having a tab surrounded by a plurality of leads, and after fixing a semiconductor chip on the tab, a space between the pad electrode of the semiconductor chip and the tip of the lead is formed. Are connected (bonded) to the semiconductor chips, tabs, wires, and the ends of the leads are sealed with resin.

【0003】すなわち、樹脂封止型半導体装置は、外部
端子として働くリード(アウターリード)を除いて、全
体がいわゆる樹脂製パッケージによって封止された構造
を有している。このような、樹脂封止型半導体装置は、
周知のトランスファモールド技術を利用することによ
り、大量生産が可能なので、製造コストが安いという利
点があるため、多くの半導体装置に適用されている。ま
た、樹脂封止型半導体装置は、各種電子機器に組み込ま
れているが、これら電子機器のより小型化、軽量化が要
求されるにつれ、樹脂製パッケージの薄型化が望まれて
いる。
That is, a resin-sealed semiconductor device has a structure in which the whole is sealed by a so-called resin package, except for leads (outer leads) serving as external terminals. Such a resin-encapsulated semiconductor device is:
Utilization of a well-known transfer molding technique enables mass production and has an advantage that manufacturing cost is low. Therefore, it is applied to many semiconductor devices. In addition, resin-encapsulated semiconductor devices are incorporated in various electronic devices. As these electronic devices are required to be smaller and lighter, thinner resin packages are desired.

【0004】そのような薄型化に適したパッケージの構
造として、 TSOP(Thin Small Outline Package )、
TQFP(Thin Quad Flat Package)、LQFP(Lowp
rofile Quad Flat Package)などが知られている。
As a package structure suitable for such thinning, TSOP (Thin Small Outline Package),
TQFP (Thin Quad Flat Package), LQFP (Lowp
rofile Quad Flat Package) is known.

【0005】例えば、日経BP社発行、「日経マイクロ
デバイス」、1990年6月号、第32〜第62頁に
は、上記TSOPに関する技術が開示されている。この
文献には、厚さ1mmの樹脂製パッケージからなるLSI
が示されている。
[0005] For example, a technique relating to the above TSOP is disclosed in "Nikkei Micro Device", published by Nikkei BP, June 1990, pages 32 to 62. This document describes an LSI composed of a resin package having a thickness of 1 mm.
It is shown.

【0006】ところで、そのように薄い樹脂製パッケー
ジを有するLSIでは、完成したLSIをリフローした
り、温度サイクル試験を施すなどの熱を加えたときに、
樹脂封止時にパッケージの内部に閉じ込められた水分が
膨脹して、パッケージクラックが発生するようになる。
このパッケージクラックは、半導体チップを中心とした
パッケージの上下領域のうち、特に体積が小さい領域側
において発生し易くなっている。
By the way, in an LSI having such a thin resin package, when heat is applied such as reflowing a completed LSI or performing a temperature cycle test,
When the resin is sealed, the moisture trapped inside the package expands, and a package crack occurs.
This package crack is liable to occur particularly in a region having a small volume among upper and lower regions of the package centering on the semiconductor chip.

【0007】このようなパッケージクラックを防止する
には、半導体チップの上下の領域におけるパッケージの
体積をほぼ等しくすることが効果的であることが知られ
ている。そのため、一般に上記のような条件を満たすべ
く、タブの位置をその周囲のリードの位置よりも低く配
置するようにした、いわゆるタブ下げが行われている。
例えば、前記文献の第47頁の図1にはタブ下げされた
構造のLSIが示されている。ここで、タブとリードの
厚さは、導電性板材からリードフレームをパターニング
して形成する際に同時に形成されるので、同一の厚さに
なっている。
In order to prevent such package cracks, it is known that it is effective to make the volume of the package substantially equal in the upper and lower regions of the semiconductor chip. Therefore, in order to satisfy the above-described conditions, a so-called tab lowering is generally performed in which the position of the tab is lower than the position of the lead around the tab.
For example, FIG. 1 on page 47 of the above document shows an LSI having a tab-down structure. Here, the tabs and the leads have the same thickness because they are formed at the same time as the lead frame is formed from the conductive plate material by patterning.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前記し
たような従来技術では、もともと薄い樹脂製パッケージ
の内部においてタブ下げが行われているため、タブの裏
面と樹脂製パッケージの下端との樹脂厚がきわめて薄く
なるので、樹脂製パッケージの強度が不足するようにな
る。このため、完成したLSIをリフローしたり、温度
サイクル試験を施すなどの熱を加えたときに、特にその
薄い部分において熱ストレスを受けるようになるので、
依然としてパッケージクラックが発生し易いという問題
がある。
However, in the prior art as described above, since the tab is originally lowered inside the thin resin package, the resin thickness between the back surface of the tab and the lower end of the resin package is reduced. Since it is extremely thin, the strength of the resin package becomes insufficient. For this reason, when heat is applied such as reflowing the completed LSI or performing a temperature cycle test, thermal stress is applied particularly to the thin portion thereof.
There is still a problem that package cracks are likely to occur.

【0009】また、最近のタブは、いわゆる小タブ構造
やクロスタブ構造にしたものが知られているが、これら
のタブではタブ下げ量を深くしているために、タブの裏
面と樹脂製パッケージの下端との樹脂厚がより薄くなる
ので、パッケージ強度がより不足するようになる。
Further, recent tabs are known to have a so-called small tab structure or a cross tab structure. However, since these tabs have a large amount of tab lowering, the back surface of the tab and the resin package are not provided. Since the resin thickness with the lower end becomes thinner, the package strength becomes more insufficient.

【0010】本発明の目的は、薄型化された樹脂製パッ
ケージを有する半導体装置において、パッケージの強度
を向上してパッケージクラックを防止する技術を提供す
ることにある。
It is an object of the present invention to provide a technique for improving the strength of a package and preventing a package crack in a semiconductor device having a thin resin package.

【0011】また、本発明の目的は、薄型化された樹脂
製パッケージを有し、そのパッケージのクラックを防止
する半導体装置を、コストアップを伴うことなく製造す
る技術を提供することにある。
Another object of the present invention is to provide a technique for manufacturing a semiconductor device having a thin resin package and preventing cracking of the package without increasing the cost.

【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0014】(1)本発明の半導体装置は、複数のリー
ドで囲まれたタブが前記リードよりも低い位置に配置さ
れ、前記タブ上に半導体チップが固定されるとともに前
記半導体チップのパッド電極と前記リードの先端部との
間にワイヤが接続され、前記半導体チップ、前記タブ、
前記ワイヤおよび前記リードの先端部が樹脂製パッケー
ジで封止されている半導体装置であって、前記タブの厚
さは、前記リードの厚さよりも薄く形成されている。
(1) In the semiconductor device of the present invention, a tab surrounded by a plurality of leads is arranged at a position lower than the leads, a semiconductor chip is fixed on the tab, and a pad electrode of the semiconductor chip is connected to the tab. A wire is connected between the tip of the lead and the semiconductor chip, the tab,
In a semiconductor device in which a tip of the wire and the lead is sealed with a resin package, a thickness of the tab is formed smaller than a thickness of the lead.

【0015】(2)本発明の半導体装置は、(1)記載
の半導体装置において、前記半導体チップの上下の領域
における前記樹脂製パッケージの体積がほぼ等しくなっ
ている。
(2) In the semiconductor device according to the present invention, in the semiconductor device according to (1), the volume of the resin package in the upper and lower regions of the semiconductor chip is substantially equal.

【0016】(3)本発明の半導体装置は、(1)また
は(2)記載の半導体装置において、前記タブは、タブ
吊りリードによって周辺が支えられている円形状または
方形状の構造を有する。
(3) In the semiconductor device according to the present invention, in the semiconductor device described in (1) or (2), the tab has a circular or square structure whose periphery is supported by a tab suspension lead.

【0017】(4)本発明の半導体装置は、(1)また
は(2)記載の半導体装置において、前記タブは、その
面積が前記半導体チップの面積より小さくなっている。
(4) In the semiconductor device according to the present invention, in the semiconductor device according to (1) or (2), the area of the tab is smaller than the area of the semiconductor chip.

【0018】(5)本発明の半導体装置は、(1)また
は(2)記載の半導体装置において、前記タブは、タブ
吊りリードによって端部が支えられた、前記タブ吊りリ
ードの幅より広い幅を有する一対の帯状部材がクロスし
た構造を有する。
(5) In the semiconductor device according to the present invention, in the semiconductor device according to (1) or (2), the tab is wider than the width of the tab suspension lead, the end of which is supported by the tab suspension lead. Has a crossed structure.

【0019】(6)本発明の半導体装置の製造方法は、
(a)導電性板材をパターニングして、半導体チップを
固定するタブと前記タブを囲む複数のリードとを少なく
とも有するリードフレームを形成した後、前記タブを前
記リードの厚さよりも薄く加工する工程、(b)前記リ
ードフレームを前記タブが前記リードよりも低い位置に
なるようにタブ下げする工程、(c)前記タブ上に半導
体チップを固定する工程、(d)前記半導体チップのパ
ッド電極と前記リードの先端部との間にワイヤを接続す
る工程、(e)前記半導体チップ、前記タブ、前記ワイ
ヤおよび前記リードの先端部を樹脂製パッケージで封止
する工程を含んでいる。
(6) The method of manufacturing a semiconductor device according to the present invention comprises:
(A) patterning a conductive plate material to form a lead frame having at least a tab for fixing a semiconductor chip and a plurality of leads surrounding the tab, and then processing the tab to be thinner than the thickness of the lead; (B) lowering the lead frame so that the tab is at a position lower than the lead; (c) fixing a semiconductor chip on the tab; (d) pad electrode of the semiconductor chip and the semiconductor chip. (E) sealing the semiconductor chip, the tab, the wire, and the tip of the lead with a resin package.

【0020】(7)本発明の半導体装置の製造方法は、
(6)記載の半導体装置の製造方法において、前記
(a)工程において、前記タブを前記リードの厚さより
も薄くする加工を、エッチング法またはプレス法で行
う。
(7) The method of manufacturing a semiconductor device according to the present invention
(6) In the method for manufacturing a semiconductor device according to (6), in the step (a), the processing of making the tab thinner than the thickness of the lead is performed by an etching method or a pressing method.

【0021】(8)本発明の半導体装置の製造方法は、
(6)または(7)記載の半導体装置の製造方法におい
て、前記(b)工程を、プレス法で行う。
(8) The method of manufacturing a semiconductor device according to the present invention comprises:
In the method for manufacturing a semiconductor device according to (6) or (7), the step (b) is performed by a pressing method.

【0022】(9)本発明の半導体装置の製造方法は、
(6)〜(8)のいずれかに記載の半導体装置の製造方
法において、前記(e)工程を、前記半導体チップの上
下の領域における前記樹脂製パッケージの体積がほぼ等
しくなるように行う。
(9) The method of manufacturing a semiconductor device according to the present invention comprises:
In the method for manufacturing a semiconductor device according to any one of (6) to (8), the step (e) is performed so that the volumes of the resin packages in the upper and lower regions of the semiconductor chip are substantially equal.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0024】(実施の形態1)図1は、実施の形態1で
ある半導体装置を示す上面透視図、図2は図1のA−A
矢視断面図である。
(Embodiment 1) FIG. 1 is a top perspective view showing a semiconductor device according to Embodiment 1, and FIG.
It is arrow sectional drawing.

【0025】例えばFe(鉄)−Ni(ニッケル)系合
金材料からなるタブ1は、周囲が同一材料からなる複数
のリード2によって囲まれていて、タブ1はリード2よ
りも高さhだけ低い位置に配置されており、いわゆるタ
ブ下げが行われている。タブ1はタブ吊りリード3によ
って周辺が支えられた例えば円形状の構造に形成されて
いる。しかし、この構造は方形状に形成されていてもよ
い。タブ吊りリード3はリードフレーム本体4に一体に
接続されている。また、複数のリード2は、そのリード
2と直交する方向に形成されているダムバー5を介し
て、同様にリードフレーム本体4に一体に接続されてい
る。
For example, a tab 1 made of an Fe (iron) -Ni (nickel) alloy material is surrounded by a plurality of leads 2 made of the same material, and the tab 1 is lower than the leads 2 by a height h. So-called tab lowering is performed. The tab 1 is formed in, for example, a circular structure whose periphery is supported by the tab suspension leads 3. However, this structure may be formed in a square shape. The tab suspension lead 3 is integrally connected to the lead frame main body 4. The plurality of leads 2 are also integrally connected to the lead frame main body 4 via dam bars 5 formed in a direction orthogonal to the leads 2.

【0026】リード2はダムバー5の内側に配置されて
いるインナーリード2aと、ダムバー5の外側に配置さ
れているアウターリード2bとが一体に接続されてい
て、アウターリード2bは外部端子として用いられる。
図1では、説明を分かりやすくするために、ダムバー5
を示しているが、実際の完成品においてはダムバー5は
切断されて、各リード2間は電気的に絶縁されている。
The lead 2 is formed by integrally connecting an inner lead 2a disposed inside the dam bar 5 and an outer lead 2b disposed outside the dam bar 5, and the outer lead 2b is used as an external terminal. .
In FIG. 1, the dam bar 5
However, in an actual finished product, the dam bar 5 is cut and the leads 2 are electrically insulated.

【0027】ここで、リード2、タブ吊りリード3、リ
ードフレーム本体4およびダムバー5などは、例えばF
e(鉄)−Ni(ニッケル)系合金材料からなる導電性
板材を用いて、エッチング法またはプレス法によってリ
ードフレームをパターニングして形成する際に、同時に
形成されるので、すべて同一の厚さになっている。この
厚さ寸法は、一例として0.125mm程度の板材が用いら
れる。
Here, the lead 2, the tab suspension lead 3, the lead frame body 4, the dam bar 5, etc.
When a lead frame is patterned and formed by an etching method or a press method using a conductive plate material made of an e (iron) -Ni (nickel) alloy material, the lead frame is formed at the same time. Has become. A plate having a thickness of about 0.125 mm is used as an example.

【0028】本実施の形態では、タブ1の厚さZ2 は、
インナーリード2aとアウターリード2bとからなるリ
ード2の厚さZ1 よりも薄く形成されている。タブ1の
厚さZ2 は、基本的にはリード2の厚さZ1 (例えば0.
125mm程度)よりも薄くなっていればよいが、薄いほ
ど効果的である。この最小薄さはタブ1を薄く加工する
加工精度によって決定されるが、現在のエッチング法ま
たはプレス法による加工技術を利用すれば、数μmが可
能である。
In the present embodiment, the thickness Z 2 of the tab 1 is
Is formed to be thinner than the thickness Z 1 lead 2 consisting of the inner leads 2a and outer leads 2b. The thickness Z 2 of the tab 1 is basically equal to the thickness Z 1 of the lead 2 (for example, 0.
(Approximately 125 mm), it is more effective. The minimum thickness is determined by the processing accuracy of processing the tab 1 to be thin, but several μm is possible by using the current processing technique by the etching method or the press method.

【0029】タブ1上には例えば単結晶シリコンからな
る半導体チップ6(厚さ寸法;250〜330μm程
度)が例えばAg(銀)ペーストなどの接着剤7(厚さ
寸法;30μm程度)を介して固定されている。タブ1
の平面面積は半導体チップ6の面積よりも小さく形成さ
れており、いわゆる小タブ構造になっている。半導体チ
ップ6のパッド電極8とリード2の先端部であるインナ
ーリード2aとの間には、例えばAu(金)線などから
なるワイヤ9が接続(ボンディング)されている。この
ワイヤ9の最上端の高さは半導体チップ6の表面から2
00μm程度に保たれている。
A semiconductor chip 6 (for example, about 250 to 330 μm in thickness) made of, for example, single crystal silicon is provided on the tub 1 via an adhesive 7 (for example, about 30 μm in thickness) such as Ag (silver) paste. Fixed. Tab 1
Is formed smaller than the area of the semiconductor chip 6 and has a so-called small tab structure. A wire 9 made of, for example, an Au (gold) wire or the like is connected (bonded) between the pad electrode 8 of the semiconductor chip 6 and the inner lead 2 a which is the tip of the lead 2. The height of the uppermost end of the wire 9 is 2 mm from the surface of the semiconductor chip 6.
It is kept at about 00 μm.

【0030】半導体チップ6、タブ1、ワイヤ9および
リード2の先端部であるインナーリード2aは、例えば
エポキシ樹脂からなる厚さ1mm程度の樹脂製パッケージ
10に2よって封止されている。
The semiconductor chip 6, the tab 1, the wire 9, and the inner lead 2a, which is the tip of the lead 2, are sealed by a resin package 10 made of, for example, epoxy resin and having a thickness of about 1 mm.

【0031】このように、樹脂製パッケージ10によっ
て封止された構造において、タブ1の厚さZ2 はリード
2の厚さZ1 よりも薄く形成されているので、半導体チ
ップの上下の領域におけるパッケージの体積がほぼ等し
くなるようにタブ下げした構造においても、タブ1の裏
面と樹脂製パッケージ10の下端との距離Z0 を従来よ
りもタブ1を薄くした分大きくすることができる。すな
わち、その樹脂厚を大きくすることができる。従って、
樹脂製パッケージの強度を向上させることができるた
め、熱ストレスに対するマージンアップが可能になるの
で、パッケージクラックを防止することができるように
なる。
[0031] Thus, in molded with a resin-made package 10, the thickness Z 2 of the tab 1 is formed thinner than the thickness Z 1 of the lead 2, at the upper and lower region of the semiconductor chip also in the package volume is lowered tab to be substantially equal structures, it is possible to increase amount with a reduced tab 1 than conventional distance Z 0 between the lower end of the back surface and the resin package 10 of the tab 1. That is, the resin thickness can be increased. Therefore,
Since the strength of the resin package can be improved, a margin for thermal stress can be increased, so that a package crack can be prevented.

【0032】次に、上記のような構造を有する半導体装
置の製造方法を図3〜図9を用いて説明する。
Next, a method of manufacturing a semiconductor device having the above-described structure will be described with reference to FIGS.

【0033】まず、図3に示すように、例えばFe
(鉄)−Ni(ニッケル)系合金材料からなる厚さ0.1
25mm程度の導電性板材11を用意する。次に、図4
に示すように、その導電性板材11をエッチング法また
はプレス法によりパターニングして、半導体チップを固
定するタブ1、その周囲に配置されてインナーリード2
aとアウターリード2bとからなるリード2などを有す
るリードフレーム12を形成する。ここで、タブ1の平
面面積はその上に固定する半導体チップの面積より小さ
くなるように、いわゆる小タブ構造に形成する。
First, as shown in FIG.
(Iron) -Ni (nickel) alloy material with a thickness of 0.1
A conductive plate material 11 of about 25 mm is prepared. Next, FIG.
As shown in FIG. 1, the conductive plate 11 is patterned by etching or pressing to form a tub 1 for fixing a semiconductor chip, and inner tabs 2 arranged around the tub 1.
The lead frame 12 having the lead 2 and the like formed of the outer lead 2b and the outer lead 2b is formed. Here, the tab 1 is formed in a so-called small tab structure so that the planar area is smaller than the area of the semiconductor chip fixed thereon.

【0034】次に、図5に示すように、例えばハーフエ
ッチングなどのエッチング法、または例えばハーフプレ
ス(コイニング)などのプレス法により、リードフレー
ム12のタブ1を加工してその周囲のリード2の厚さZ
1 よりも薄い厚さZ2 (Z1〉Z2 )に形成する。この
タブ1の厚さZ2 は、基本的にはリード2の厚さZ
1(例えば0.125mm程度)よりも薄くなっていればよ
いが、薄いほど効果的となる。この最小薄さはタブ1を
薄く加工する加工精度によって決定されるが、現在のエ
ッチング法またはプレス法による加工技術を利用すれ
ば、数μmが可能である。
Next, as shown in FIG. 5, the tab 1 of the lead frame 12 is processed by an etching method such as half-etching or a press method such as half-pressing (coining) to form the lead 2 around the lead. Thickness Z
It is formed to have a thickness Z 2 (Z 1 > Z 2 ) smaller than 1 . The thickness Z 2 of the tab 1 is basically the thickness Z of the lead 2.
It is sufficient that the thickness is smaller than 1 (for example, about 0.125 mm). The minimum thickness is determined by the processing accuracy of processing the tab 1 to be thin, but several μm is possible by using the current processing technique by the etching method or the press method.

【0035】次に、図6に示すように、例えばプレス法
により、リードフレーム12のタブ1を加工して、リー
ド2の位置よりも低い位置にタブ下げを行う。タブ下げ
の量hは、後の樹脂封止工程において形成される樹脂製
パッケージの、半導体チップの上下の領域におけるその
体積がほぼ等しくなるように選ばれる。
Next, as shown in FIG. 6, the tab 1 of the lead frame 12 is processed by, for example, a press method, and the tab is lowered to a position lower than the position of the lead 2. The amount h of tab lowering is selected so that the volumes of the resin package formed in the subsequent resin sealing step in the upper and lower regions of the semiconductor chip are substantially equal.

【0036】次に、図7に示すように、タブ1上に例え
ば単結晶シリコンからなる半導体チップ6(厚さ寸法;
250〜330μm程度)を例えばAg(銀)ペースト
などの接着剤7(厚さ寸法;30μm程度)を介して固
定する。
Next, as shown in FIG. 7, a semiconductor chip 6 (thickness;
(About 250 to 330 μm) is fixed via an adhesive 7 (thickness: about 30 μm) such as an Ag (silver) paste.

【0037】次に、図8に示すように、半導体チップ6
のパッド電極8とリード2の先端部であるインナーリー
ド2aとの間に、例えばAu(金)線などからなるワイ
ヤ9を接続(ボンディング)する。この場合、ワイヤ9
の最上端の高さは半導体チップ6の表面から200μm
程度に保たれるように制御される。これによって、ワイ
ヤ9の最上端が、後の樹脂封止工程において形成される
樹脂製パッケージから外部に露出するのを防止してい
る。
Next, as shown in FIG.
A wire 9 made of, for example, an Au (gold) wire or the like is connected (bonded) between the pad electrode 8 and the inner lead 2a which is the tip of the lead 2. In this case, wire 9
Is 200 μm from the surface of the semiconductor chip 6.
It is controlled so as to be kept to the extent. This prevents the uppermost end of the wire 9 from being exposed to the outside from a resin package formed in a later resin sealing step.

【0038】次に、リードフレーム12をトランスファ
モールド法によって樹脂成形することにより、図2に示
すように、半導体チップ6、タブ1、ワイヤ9およびリ
ード2の先端部であるインナーリード2aを、例えばエ
ポキシ樹脂からなる厚さ1mm程度の樹脂製パッケージ
10によって封止する。これにより、タブ1の裏面と樹
脂製パッケージ10の下端との距離Zは、従来より
もタブ1を薄くした分(Z1 −Z2 )だけ大きくなる。
この樹脂成形の際、図1に示したように、各リード2間
を結合するようにダムバー5が設けられていることによ
り、樹脂はそのダムバー5によって堰き止められるの
で、アウターリード2bには流れ込まない。続いて、ダ
ムバー5を切断し、アウターリード2bをガルウイング
状に成形することにより、半導体装置が完成する。
Next, as shown in FIG. 2, the semiconductor chip 6, the tab 1, the wire 9, and the inner lead 2a which is the tip of the lead 2 are formed by resin molding the lead frame 12 by transfer molding. The package is sealed with a resin package 10 made of epoxy resin and having a thickness of about 1 mm. Thus, the distance Z 0 between the lower end of the back surface and the resin package 10 of the tab 1, than conventional thin tabs 1 minute (Z 1 -Z 2) only increases.
At the time of this resin molding, as shown in FIG. 1, since the dam bar 5 is provided so as to connect the respective leads 2, the resin is blocked by the dam bar 5, so that the resin flows into the outer lead 2 b. Absent. Subsequently, the semiconductor device is completed by cutting the dam bar 5 and forming the outer lead 2b into a gull-wing shape.

【0039】本実施の形態によれば、樹脂製パッケージ
10によって封止された半導体装置において、タブ1の
厚さZ2 はリード2の厚さZ1 よりも薄く形成されてい
るので、半導体チップ6の上下の領域における樹脂製パ
ッケージ10の体積がほぼ等しくなるようにタブ下げし
た構造においても、タブ1の裏面と樹脂製パッケージ1
0の下端との距離Z0 を従来よりもタブ1を薄くした分
大きくすることができる。従って、樹脂製パッケージの
強度を向上させることができるため、熱ストレスに対す
るマージンアップが可能になるので、パッケージクラッ
クを防止することができるようになる。
According to the present embodiment, in a semiconductor device sealed by a resin package 10, the thickness Z 2 of the tab 1 is formed thinner than the thickness Z 1 of the lead 2, the semiconductor chip In the structure in which the tabs are lowered so that the volume of the resin package 10 in the upper and lower regions of the resin package 10 is substantially equal, the back surface of the tab 1 and the resin package 1
The distance Z 0 from the lower end of 0 can be increased by the thickness of the tab 1 as compared with the conventional case. Therefore, since the strength of the resin package can be improved, the margin for the thermal stress can be increased, so that the package crack can be prevented.

【0040】また、この半導体装置は、特別の製造工程
を用いることなく、周知のエッチング法またはプレス法
を利用することにより容易に製造できるので、コストア
ップを伴うことなく製造することができる。
Further, this semiconductor device can be easily manufactured by using a well-known etching method or press method without using any special manufacturing process, so that it can be manufactured without increasing the cost.

【0041】(実施の形態2)本実施の形態では、タブ
として、いわゆるクロスタブ構造を有する半導体装置に
適用した例を示すもので、図9および図10を用いてそ
の構造を説明する。
(Embodiment 2) In this embodiment, an example in which a tab is applied to a semiconductor device having a so-called cross-tab structure will be described with reference to FIGS. 9 and 10. FIG.

【0042】図9は半導体装置を示す上面透視図、図1
0は図9のA−A矢視断面図である。すなわち、図10
に示すように、実施の形態1におけるタブ1と同じ材料
からなるリードフレームの形成時に同時に形成されたタ
ブ13は、タブ吊りリード14によって端部が支えられ
て、そのタブ吊りリード14の幅W1よりも広い幅W2
を有する一対の帯状部材15がクロスした構造に形成さ
れている。タブ13は、周囲が複数のリード16によっ
て囲まれていて、そのリード16よりも高さhだけ低い
位置にタブ下げされている。
FIG. 9 is a top perspective view showing a semiconductor device, and FIG.
0 is a sectional view taken along the line AA in FIG. That is, FIG.
As shown in FIG. 2, the tab 13 formed at the same time as the formation of the lead frame made of the same material as the tab 1 in the first embodiment is supported at the end by the tab suspension lead 14, and has a width W1 of the tab suspension lead 14. Wider width W2 than
Are formed in a crossed structure. The tab 13 is surrounded by a plurality of leads 16 and is lowered to a position lower than the leads 16 by a height h.

【0043】タブ13の厚さZ2 は、実施の形態1と同
様に、インナーリード16aとアウターリード16bと
からなるリード16の厚さZ1 よりも薄く形成されてい
る。タブ13の厚さZ2 は、基本的にはリード16の厚
さZ1 (例えば0.125mm程度)よりも薄くなっていれ
ばよいが、薄いほど効果的である。この最小薄さはタブ
13を薄く加工する加工精度によって決定されるが、現
在のエッチング法またはプレス法による加工技術を利用
すれば、数μmが可能である。
The thickness Z 2 of the tab 13 is smaller than the thickness Z 1 of the lead 16 composed of the inner lead 16a and the outer lead 16b, as in the first embodiment. The thickness Z 2 of the tab 13 is basically sufficient if thinner than the thickness Z 1 of the lead 16 (for example, about 0.125 mm), a thinner effective. This minimum thickness is determined by the processing accuracy of processing the tab 13 to be thin, but several μm is possible by using the current etching or pressing processing technology.

【0044】タブ13上には、実施の形態1と同様に、
例えば単結晶シリコンからなる半導体チップ6(厚さ寸
法;250〜330μm程度)が例えばAg(銀)ペー
ストなどの接着剤7(厚さ寸法;30μm程度)を介し
て固定され、半導体チップ6のパッド電極8とリード1
6の先端部であるインナーリード16aとの間には、例
えばAu(金)線などからなるワイヤ9が接続(ボンデ
ィング)されている。このワイヤ9の最上端の高さは半
導体チップ6の表面から200μm程度に保たれてい
る。
On the tab 13, as in the first embodiment,
For example, a semiconductor chip 6 (thickness dimension: about 250 to 330 μm) made of single crystal silicon is fixed via an adhesive 7 (thickness dimension: about 30 μm) such as an Ag (silver) paste, and a pad of the semiconductor chip 6 is formed. Electrode 8 and lead 1
A wire 9 made of, for example, an Au (gold) wire or the like is connected (bonded) between the inner lead 16a, which is the tip of the wire 6, and the like. The height of the uppermost end of the wire 9 is kept at about 200 μm from the surface of the semiconductor chip 6.

【0045】また、半導体チップ6、タブ1、ワイヤ9
およびリード16の先端部であるインナーリード16a
は、例えばエポキシ樹脂からなる厚さ1mm程度の樹脂製
パッケージ17によって封止されている。
The semiconductor chip 6, tab 1, wire 9
And an inner lead 16a which is a tip of the lead 16.
Is sealed by a resin package 17 made of, for example, epoxy resin and having a thickness of about 1 mm.

【0046】次に、上記のような構造を有する半導体装
置の製造方法を図11〜図15を用いて説明する。
Next, a method for manufacturing a semiconductor device having the above-described structure will be described with reference to FIGS.

【0047】まず、図3に示した工程と同様に、例えば
Fe(鉄)−Ni(ニッケル)系合金材料からなる厚さ
0.125mm程度の導電性板材11を用意する。次に、
図11に示すように、その導電性板材11をエッチング
法またはプレス法によりパターニングして、半導体チッ
プを固定するタブ13、その周囲に配置されてインナー
リード16aとアウターリード16bとからなるリード
16などを有するリードフレーム18を形成する。ここ
で、タブ13はタブ吊りリード14によって端部が支え
られて、そのタブ吊りリード14の幅W1よりも広い幅
W2を有する一対の帯状部材15がクロスした形状の、
いわゆるクロスタブ構造に形成する。
First, similarly to the process shown in FIG. 3, the thickness of a material made of, for example, an Fe (iron) -Ni (nickel) alloy is used.
A conductive plate material 11 of about 0.125 mm is prepared. next,
As shown in FIG. 11, a tab 13 for fixing the semiconductor chip by patterning the conductive plate material 11 by an etching method or a pressing method, a lead 16 disposed around the tab 13 and including an inner lead 16a and an outer lead 16b, etc. Is formed. Here, the end of the tab 13 is supported by the tab suspension lead 14, and a pair of band-shaped members 15 having a width W2 wider than the width W1 of the tab suspension lead 14 crosses the tab 13.
It is formed in a so-called cross-tab structure.

【0048】次に、図12に示すように、例えばハーフ
エッチングなどのエッチング法、または例えばハーフプ
レス(コイニング)などのプレス法により、リードフレ
ーム18のタブ13を加工してその周囲のリード16の
厚さZ1 よりも薄い厚さZ2(Z1 〉Z2 )に形成す
る。このタブ13の厚さZ2 は、基本的にはリード16
の厚さZ1 (例えば0.125mm程度)よりも薄くなって
いればよいが、薄いほど効果的となる。この最小薄さは
タブ13を薄く加工する加工精度によって決定される
が、現在のエッチング法またはプレス法による加工技術
を利用すれば、数μmが可能である。
Next, as shown in FIG. 12, the tab 13 of the lead frame 18 is processed by an etching method such as half-etching or a press method such as half-press (coining) to form the lead 16 around the lead frame 18. It is formed to have a thickness Z 2 (Z 1 > Z 2 ) smaller than the thickness Z 1 . The thickness Z 2 of the tab 13 is basically the same as that of the lead 16.
The thickness may be smaller than the thickness Z 1 (for example, about 0.125 mm), but the thinner, the more effective. This minimum thickness is determined by the processing accuracy of processing the tab 13 to be thin, but several μm is possible by using the current etching or pressing processing technology.

【0049】つぎに、図13に示すように、例えばプレ
ス法により、リードフレーム18のタブ13を加工し
て、リード16の位置よりも低い位置にタブ下げを行
う。タブ下げの量hは、後の樹脂封止工程において形成
される樹脂製パッケージの、半導体チップの上下の領域
におけるその体積がほぼ等しくなるように選ばれる。
Next, as shown in FIG. 13, the tab 13 of the lead frame 18 is processed by, for example, a press method, and the tab is lowered to a position lower than the position of the lead 16. The amount h of tab lowering is selected so that the volumes of the resin package formed in the subsequent resin sealing step in the upper and lower regions of the semiconductor chip are substantially equal.

【0050】次に、図14に示すように、タブ1上に例
えば単結晶シリコンからなる半導体チップ6(厚さ寸
法;250〜330μm程度)を例えばAg(銀)ペー
ストなどの接着剤7(厚さ寸法;30μm程度)を介し
て固定した後、図15に示すように、半導体チップ6の
パッド電極8とリード16の先端部であるインナーリー
ド16aとの間に、例えばAu(金)線などからなるワ
イヤ9を接続(ボンディング)する。この場合、ワイヤ
9の最上端の高さは半導体チップ6の表面から200μ
m程度に保たれるように制御して、ワイヤ9の最上端
が、後の樹脂封止工程において形成される樹脂製パッケ
ージから外部に露出するのを防止する。
Next, as shown in FIG. 14, a semiconductor chip 6 made of, for example, single crystal silicon (having a thickness of about 250 to 330 μm) is formed on the tub 1 by an adhesive 7 such as an Ag (silver) paste. After fixing the semiconductor chip 6 through a pad electrode 8 of the semiconductor chip 6 and an inner lead 16a which is a tip of the lead 16, for example, an Au (gold) wire or the like is used as shown in FIG. Are connected (bonded). In this case, the height of the uppermost end of the wire 9 is 200 μm from the surface of the semiconductor chip 6.
m so as to prevent the top end of the wire 9 from being exposed to the outside from a resin package formed in a later resin sealing step.

【0051】次に、リードフレーム18をトランスファ
モールド法によって樹脂成形して、図10に示すよう
に、半導体チップ6、タブ13、ワイヤ9およびリード
16の先端部であるインナーリード16aを、例えばエ
ポキシ樹脂からなる厚さ1mm程度の樹脂製パッケージ1
7によって封止する。これにより、タブ13の裏面と樹
脂製パッケージ17の下端との距離Z0 は、従来よりも
タブ13を薄くした分(Z1 −Z2 )だけ大きくなる。
この樹脂成形の際、図9に示したように、各リード16
間を結合するようにダムバー5が設けられていることに
より、樹脂はそのダムバー5によって堰き止められるの
で、アウターリード16bには流れ込まない。続いて、
ダムバー5を切断することにより、半導体装置が完成す
る。
Next, the lead frame 18 is resin-molded by the transfer molding method, and as shown in FIG. 10, the semiconductor chip 6, the tab 13, the wire 9 and the inner lead 16a which is the tip of the lead 16 are made of, for example, epoxy. Resin package 1 about 1mm thick made of resin
7 seal. Thus, the distance Z 0 between the lower end of the back surface and the resin package 17 of the tab 13, than conventional thin tabs 13 min (Z 1 -Z 2) only increases.
At the time of this resin molding, as shown in FIG.
Since the dam bar 5 is provided so as to connect the space therebetween, the resin is blocked by the dam bar 5, so that the resin does not flow into the outer lead 16b. continue,
The semiconductor device is completed by cutting the dam bar 5.

【0052】本実施の形態によれば、実施の形態1と比
較してそのタブが小タブ構造からクロスタブ構造に代わ
っただけで、樹脂製パッケージ17によって封止された
半導体装置において、タブ13の厚さZ2 はリード16
の厚さZ1 よりも薄く形成されている。従って、半導体
チップ6の上下の領域における樹脂製パッケージ17の
体積がほぼ等しくなるようにタブ下げした構造において
も、タブ13の裏面と樹脂製パッケージ17の下端との
距離Z0 を従来よりもタブ1を薄くした分大きくするこ
とができるので、樹脂製パッケージの強度を向上させる
ことができて、熱ストレスに対するマージンアップが可
能になって、パッケージクラックを防止することができ
るようになる。
According to the present embodiment, in the semiconductor device sealed by resin package 17, only the tab is replaced with the cross tab structure from the small tab structure as compared with the first embodiment. The thickness Z 2 is the lead 16
It is formed to be thinner than the thickness Z 1 of the. Therefore, even in a structure in which the tabs are lowered so that the volumes of the resin package 17 in the upper and lower regions of the semiconductor chip 6 are substantially equal, the distance Z 0 between the back surface of the tab 13 and the lower end of the resin package 17 is set to be larger than that of the conventional case. Since 1 can be increased by reducing the thickness, the strength of the resin package can be improved, the margin for thermal stress can be increased, and package cracks can be prevented.

【0053】また、この半導体装置は、特別の製造工程
を用いることなく、周知のエッチング法またはプレス法
を利用することにより容易に製造できるので、コストア
ップを伴うことなく製造することができる。
Further, since this semiconductor device can be easily manufactured by using a well-known etching method or press method without using any special manufacturing process, it can be manufactured without increasing the cost.

【0054】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the scope of the invention. Needless to say, it can be changed.

【0055】例えば、前記実施の形態で示した、タブま
たはリードの材料、厚さ寸法などは一例を示したもので
あり、これに限らず例えばCu(銅)またはCu合金な
どの熱伝導性に優れた他の材料を用いることができる。
また、厚さ寸法は樹脂製パッケージのサイズに応じて、
変更することができる。
For example, the materials and thickness dimensions of the tabs or leads described in the above embodiment are merely examples, and the present invention is not limited to this. Other good materials can be used.
Also, the thickness dimension depends on the size of the resin package,
Can be changed.

【0056】また、タブ構造は、小タブまたはクロスタ
ブ構造に限らず、それらの一部を変形した構造にも適用
することができる。
Further, the tab structure is not limited to the small tab or cross tab structure, but can be applied to a structure in which a part thereof is deformed.

【0057】また、タブ上に固定する半導体チップは特
定の素子に限ることなく、LSIチップ全般に適用する
ことができる。
The semiconductor chip fixed on the tub is not limited to a specific element, but can be applied to all LSI chips.

【0058】[0058]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0059】(1)薄型化された樹脂製パッケージを有
する半導体装置において、パッケージの強度を向上して
パッケージクラックを防止することができる。
(1) In a semiconductor device having a thin resin package, the strength of the package can be improved and package cracks can be prevented.

【0060】(2)薄型化された樹脂製パッケージを有
し、そのパッケージのクラックを防止する半導体装置
を、コストアップを伴うことなく製造できる。
(2) A semiconductor device having a thin resin package and preventing cracking of the package can be manufactured without increasing the cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1である半導体装置を示す
上面透視図である。
FIG. 1 is a top perspective view showing a semiconductor device according to a first embodiment of the present invention.

【図2】図1のA−A矢視断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 3 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図4】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 4 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図5】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図6】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 6 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図7】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 7 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図8】本発明の実施の形態1である半導体装置の製造
方法を示す断面図である。
FIG. 8 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図9】本発明の実施の形態2である半導体装置を示す
上面透視図である。
FIG. 9 is a top perspective view illustrating a semiconductor device according to a second embodiment of the present invention;

【図10】図9のA−A矢視断面図である。FIG. 10 is a sectional view taken along the line AA of FIG. 9;

【図11】本発明の実施の形態2である半導体装置の製
造方法を示す断面図である。
FIG. 11 is a sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention;

【図12】本発明の実施の形態2である半導体装置の製
造方法を示す断面図である。
FIG. 12 is a sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment of the present invention;

【図13】本発明の実施の形態2である半導体装置の製
造方法を示す断面図である。
FIG. 13 is a sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention;

【図14】本発明の実施の形態2である半導体装置の製
造方法を示す断面図である。
FIG. 14 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention;

【図15】本発明の実施の形態2である半導体装置の製
造方法を示す断面図である。
FIG. 15 is a sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 タブ(小タブ) 2 リード 2a インナーリード 2b アウターリード 3 タブ吊りリード 4 リードフレーム本体 5 ダムバー 6 半導体チップ 7 接着剤 8 パッド電極 9 ワイヤ 10 樹脂製パッケージ 11 導電性板材 12 リードフレーム 13 タブ(クロスタブ) 14 タブ吊りリード 15 帯状部材 16 リード 16a インナーリード 16b アウターリード 17 樹脂製パッケージ 18 リードフレーム Z0 タブの裏面と樹脂製パッケージの下端との距離 Z1 リードの厚さ Z2 タブの厚さ h タブ下げ量 W1 タブ吊りリードの幅 W2 クロスタブ用帯状部材の幅DESCRIPTION OF SYMBOLS 1 Tab (small tab) 2 Lead 2a Inner lead 2b Outer lead 3 Tab suspension lead 4 Lead frame main body 5 Dam bar 6 Semiconductor chip 7 Adhesive 8 Pad electrode 9 Wire 10 Resin package 11 Conductive plate 12 Lead frame 13 Tab (cross tab ) 14 tab suspension leads 15 strips 16 lead 16a inner leads 16b outer lead 17 resin package 18 leadframe Z 0 of the distance Z 1 leads to the lower end of the tab of the back surface and the resin package thickness Z 2 tabs thickness h Tab lowering amount W1 Width of tab suspension lead W2 Width of band member for cross tab

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 複数のリードで囲まれたタブが前記リー
ドよりも低い位置に配置され、前記タブ上に半導体チッ
プが固定されるとともに前記半導体チップのパッド電極
と前記リードの先端部との間にワイヤが接続され、前記
半導体チップ、前記タブ、前記ワイヤおよび前記リード
の先端部が樹脂製パッケージで封止されている半導体装
置であって、 前記タブの厚さは、前記リードの厚さよりも薄く形成さ
れていることを特徴とする半導体装置。
A tab surrounded by a plurality of leads is disposed at a position lower than the leads, and a semiconductor chip is fixed on the tabs and between a pad electrode of the semiconductor chip and a tip of the leads. A tip of the semiconductor chip, the tab, the wire, and the lead are sealed with a resin package, wherein the thickness of the tab is greater than the thickness of the lead. A semiconductor device which is formed to be thin.
【請求項2】 請求項1記載の半導体装置であって、 前記半導体チップの上下の領域における前記樹脂製パッ
ケージの体積がほぼ等しくなっていることを特徴とする
半導体装置。
2. The semiconductor device according to claim 1, wherein the volume of the resin package in a region above and below the semiconductor chip is substantially equal.
【請求項3】 請求項1または2記載の半導体装置であ
って、 前記タブは、タブ吊りリードによって周辺が支えられて
いる円形状または方形状の構造を有することを特徴とす
る半導体装置。
3. The semiconductor device according to claim 1, wherein the tab has a circular or square structure whose periphery is supported by a tab suspension lead.
【請求項4】 請求項1または2記載の半導体装置であ
って、 前記タブは、その面積が前記半導体チップの面積より小
さくなっていることを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein an area of the tub is smaller than an area of the semiconductor chip.
【請求項5】 請求項1または2記載の半導体装置であ
って、 前記タブは、タブ吊りリードによって端部が支えられ
た、前記タブ吊りリードの幅より広い幅を有する一対の
帯状部材がクロスした構造を有することを特徴とする半
導体装置。
5. The semiconductor device according to claim 1, wherein the tab is formed by a pair of band-shaped members each having a width larger than the width of the tab suspension lead, the end of which is supported by the tab suspension lead. A semiconductor device having a structure as described above.
【請求項6】 (a)導電性板材をパターニングして、
半導体チップを固定するタブと前記タブを囲む複数のリ
ードとを少なくとも有するリードフレームを形成した
後、前記タブを前記リードの厚さよりも薄く加工する工
程、(b)前記リードフレームを前記タブが前記リード
よりも低い位置になるようにタブ下げする工程、(c)
前記タブ上に半導体チップを固定する工程、(d)前記
半導体チップのパッド電極と前記リードの先端部との間
にワイヤを接続する工程、(e)前記半導体チップ、前
記タブ、前記ワイヤおよび前記リードの先端部を樹脂製
パッケージで封止する工程、 を含むことを特徴とする半導体装置の製造方法。
6. (a) patterning a conductive plate material,
A step of forming a lead frame having at least a tab for fixing a semiconductor chip and a plurality of leads surrounding the tab, and then processing the tab to be thinner than the thickness of the lead; Lowering the tab so that it is lower than the lead, (c)
Fixing a semiconductor chip on the tab, (d) connecting a wire between a pad electrode of the semiconductor chip and a tip of the lead, and (e) connecting the semiconductor chip, the tab, the wire and the wire. A method of manufacturing a semiconductor device, comprising a step of sealing a tip portion of a lead with a resin package.
【請求項7】 請求項6記載の半導体装置の製造方法で
あって、 前記(a)工程において、前記タブを前記リードの厚さ
よりも薄くする加工を、エッチング法またはプレス法で
行うことを特徴とする半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein, in the step (a), the process of making the tab thinner than the thickness of the lead is performed by an etching method or a press method. Manufacturing method of a semiconductor device.
【請求項8】 請求項6または7記載の半導体装置の製
造方法であって、 前記(b)工程を、プレス法で行うことを特徴とする半
導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 6, wherein the step (b) is performed by a press method.
【請求項9】 請求項6〜8のいずれか1項に記載の半
導体装置の製造方法であって、 前記(e)工程を、前記半導体チップの上下の領域にお
ける前記樹脂製パッケージの体積がほぼ等しくなるよう
に行うことを特徴とする半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 6, wherein the step (e) is performed such that a volume of the resin package in a region above and below the semiconductor chip is substantially equal to that of the semiconductor chip. A method for manufacturing a semiconductor device, wherein the steps are performed so as to be equal.
JP35999697A 1997-12-26 1997-12-26 Semiconductor device and its manufacture Pending JPH11191608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35999697A JPH11191608A (en) 1997-12-26 1997-12-26 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35999697A JPH11191608A (en) 1997-12-26 1997-12-26 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH11191608A true JPH11191608A (en) 1999-07-13

Family

ID=18467363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35999697A Pending JPH11191608A (en) 1997-12-26 1997-12-26 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH11191608A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198482A (en) * 2000-12-25 2002-07-12 Hitachi Ltd Semiconductor device and manufacturing method thereof
US6745320B1 (en) 1999-04-30 2004-06-01 Renesas Technology Corp. Data processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745320B1 (en) 1999-04-30 2004-06-01 Renesas Technology Corp. Data processing apparatus
JP2002198482A (en) * 2000-12-25 2002-07-12 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP4547086B2 (en) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
KR970011649B1 (en) Process of producing semiconductor device
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US20040150086A1 (en) Semiconductor package having reduced thickness
JP2017028333A (en) Semiconductor device manufacturing method
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
KR102402841B1 (en) Lead frame, semiconductor device, and method for manufacturing lead frame
JP2002198482A (en) Semiconductor device and manufacturing method thereof
KR20040108582A (en) Seniconductor device and method for fabricating the same
JPH08264569A (en) Manufacture of resin sealed semiconductor device
US7102208B1 (en) Leadframe and semiconductor package with improved solder joint strength
JPH11191608A (en) Semiconductor device and its manufacture
JP3036339B2 (en) Semiconductor device
JP3545584B2 (en) Method for manufacturing semiconductor device
JP2001177007A (en) Semiconductor device and manufacturing method thereof
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JP2001267484A (en) Semiconductor device and manufacturing method thereof
JP4764608B2 (en) Semiconductor device
JPH0555430A (en) Lead frame and resin-sealed semiconductor device using same
JPS63104457A (en) Lead frame
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
JP2000114449A (en) Semiconductor device and its lead frame and manufacture thereof
JPH08162596A (en) Lead frame and semiconductor device
JP2003243599A (en) Lead frame and semiconductor device
JPH0738045A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A02 Decision of refusal

Effective date: 20040608

Free format text: JAPANESE INTERMEDIATE CODE: A02