JP2005135938A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005135938A
JP2005135938A JP2003366868A JP2003366868A JP2005135938A JP 2005135938 A JP2005135938 A JP 2005135938A JP 2003366868 A JP2003366868 A JP 2003366868A JP 2003366868 A JP2003366868 A JP 2003366868A JP 2005135938 A JP2005135938 A JP 2005135938A
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
sealing
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003366868A
Other languages
Japanese (ja)
Inventor
Masahiro Saito
雅浩 斉藤
Toru Nagamine
徹 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003366868A priority Critical patent/JP2005135938A/en
Publication of JP2005135938A publication Critical patent/JP2005135938A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can be connected much better to the terminals of a board than usual so as to be improved in mounting reliability. <P>SOLUTION: The semiconductor device is composed of a semiconductor chip, a tab 1b connected to the semiconductor chip, a suspension lead 1e supporting the tab 1b, leads 1a arranged around the semiconductor chip, a wire connecting the semiconductor chip to the leads 1a, and a sealing body sealing up the semiconductor chip with resin. The semiconductor device is assembled using a lead frame 1 where insulating resin dams 6 are formed at positions corresponding to the cutting lines 1j of the leads 1a. When the leads 1a are cut off after a resin sealing process is finished, the leads 1a are cut off at the positions where the insulating resin dams 6 are arranged, so that the sealing resin is not cut off, the sealing body can be protected against cracking, and the sealing resin can be prevented from dropping down on a board to improve the semiconductor device in reliability when the semiconductor device is mounted on the QFN board. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体装置における信頼性の向上に適用して有効な技術に関する。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly, to a technique effective when applied to improvement of reliability in a semiconductor device.

従来の樹脂封止型半導体装置では、半導体素子が搭載された支持部が、インナーリード部より上方に位置するようにリードフレームがアップセット処理されている(例えば、特許文献1参照)。
特開平11−74440号公報(図1)
In a conventional resin-encapsulated semiconductor device, the lead frame is upset so that the support portion on which the semiconductor element is mounted is positioned above the inner lead portion (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 11-74440 (FIG. 1)

ノンリード型の半導体装置では、チップ搭載部であるタブを支持する吊りリードを4方向に配置すると、吊りリードの配置にスペースが必要となり、小型の半導体装置では、インナリードにおけるボンディングエリアの確保が困難となる。さらに、金属細線である金線を短くするためのインナリードの引き回し用のスペース確保も困難となる。また、ノンリード型の半導体装置ではその小型化に伴ってリードの外部接続面の長さも短くなり、さらに、封止用樹脂との接着面積も少なくなり、その結果、リード切断時および基板実装後の変形応力によってリードが剥離することが問題となる。あるいは、リードの金属細線との接合部の圧着剥がれが起こることが問題である。   In a non-lead type semiconductor device, if the suspension leads that support the tabs that are chip mounting portions are arranged in four directions, a space is required for the arrangement of the suspension leads, and it is difficult to secure a bonding area in the inner leads in a small semiconductor device. It becomes. Furthermore, it is difficult to secure a space for routing the inner lead to shorten the gold wire, which is a thin metal wire. In addition, in the non-lead type semiconductor device, the length of the external connection surface of the lead is shortened along with the miniaturization, and the bonding area with the sealing resin is also reduced. The problem is that the lead peels off due to deformation stress. Alternatively, there is a problem that the peeling of the joint between the lead and the thin metal wire occurs.

また、ノンリード型の半導体装置では、封止体の実装面に露出するリードの外部接続面に封止用樹脂によるフラッシュバリが付着し、外部接続面の面積を減らして外部接続面と基板側の端子との接続性を低下させることが問題となる。   In a non-lead type semiconductor device, flash burrs due to sealing resin adhere to the external connection surface of the lead exposed on the mounting surface of the sealing body, reducing the area of the external connection surface and reducing the external connection surface and the substrate side. Decreasing connectivity with the terminal is a problem.

さらに、ノンリード型の半導体装置では、リード切断時に、封止用樹脂とリードとを同時に切断するため、リード間に配置された封止用樹脂にクラックが形成され、このクラックによりリード間の封止用樹脂が半導体装置の実装基板への実装時に基板上に落下し、実装信頼性を低下させることが問題となる。   Further, in the non-lead type semiconductor device, since the sealing resin and the lead are cut at the same time when the lead is cut, a crack is formed in the sealing resin disposed between the leads, and the crack seals between the leads. There is a problem that the resin for resin falls on the substrate when the semiconductor device is mounted on the mounting substrate, thereby reducing the mounting reliability.

本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can improve reliability.

また、本発明のその他の目的は、基板側の端子との接続性を向上させる半導体装置およびその製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device that improves connectivity with a terminal on the substrate side and a method for manufacturing the same.

さらに、本発明のその他の目的は、実装信頼性の向上を図る半導体装置およびその製造方法を提供することにある。   Furthermore, another object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can improve mounting reliability.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、複数の表面電極を有する半導体チップと、前記半導体チップを樹脂封止する封止体と、前記半導体チップの周囲に配置され、前記封止体の実装面の周縁部に露出する外部接続面と前記封止体の内部に配置されるインナ部とをそれぞれに有しており、前記封止体の前記実装面から離れる方向にそれぞれ折り曲げられた複数のリードと、前記半導体チップの前記表面電極とこれに対応する前記リードの前記インナ部とを電気的に接続する金属細線とを有し、前記複数のリードの前記折り曲げられた曲げ部それぞれに凹部が形成されているものである。   That is, the present invention provides a semiconductor chip having a plurality of surface electrodes, a sealing body for resin-sealing the semiconductor chip, and the periphery of the mounting surface of the sealing body that is disposed around the semiconductor chip. A plurality of leads that are respectively bent in a direction away from the mounting surface of the sealing body, and the semiconductor chip. A thin metal wire that electrically connects the surface electrode of the lead and the inner portion of the lead corresponding to the surface electrode, and a recessed portion is formed in each of the bent portions of the plurality of leads. is there.

また、本発明は、半導体装置の封止体の外形に応じて隣接するリード間に配置された絶縁性樹脂ダムを有するリードフレームを準備する工程と、前記リードフレームの前記チップ搭載部に半導体チップを接続する工程と、前記半導体チップの表面電極とこれに対応する前記リードとを金属細線によって電気的に接続する工程と、前記絶縁性樹脂ダムによって前記リード間における封止用樹脂の流出を阻止して前記半導体チップと前記金属細線とを樹脂封止する工程と、前記複数のリードを前記絶縁性樹脂ダムの位置またはそれより外側位置で切断する工程とを有するものである。   The present invention also provides a step of preparing a lead frame having an insulating resin dam disposed between adjacent leads according to the outer shape of the sealing body of the semiconductor device, and a semiconductor chip in the chip mounting portion of the lead frame. A step of electrically connecting the surface electrode of the semiconductor chip and the corresponding lead to the corresponding lead by a fine metal wire, and the insulating resin dam preventing the sealing resin from flowing out between the leads. The semiconductor chip and the fine metal wire are sealed with a resin, and the plurality of leads are cut at a position of the insulating resin dam or at a position outside the insulating dam.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

複数のリードの曲げ部それぞれに凹部が形成されていることにより、樹脂封止時に封止用樹脂を凹部で塞き止めることができ、リードの外部接続面に封止用樹脂が付着してフラッシュバリが形成されることを防止できる。その結果、半導体装置の基板実装時の基板側の端子とリードとの接続性の向上を図って信頼性を向上させることができる。   Since the concave portions are formed in the bent portions of the leads, the sealing resin can be blocked by the concave portions during resin sealing, and the sealing resin adheres to the external connection surface of the lead and flashes. Formation of burrs can be prevented. As a result, it is possible to improve the reliability by improving the connectivity between the terminal on the substrate side and the lead when the semiconductor device is mounted on the substrate.

また、リード間に絶縁性ダムが配置されたリードフレームを準備し、樹脂封止後のリード切断時に、複数のリードを絶縁性樹脂ダムの位置またはそれより外側位置で切断することにより、封止用樹脂を切断せずに済むため、封止用樹脂にクラックが形成されることを防止できる。その結果、封止用樹脂が半導体装置の実装基板への実装時に基板上に落下することを防止でき、半導体装置の実装信頼性の向上を図ることができる。   In addition, by preparing a lead frame in which an insulating dam is arranged between the leads and cutting the lead after resin sealing, the leads are sealed by cutting the leads at the position of the insulating resin dam or outside the insulating resin dam. Since it is not necessary to cut | disconnect resin for sealing, it can prevent that a crack is formed in resin for sealing. As a result, the sealing resin can be prevented from dropping on the substrate when the semiconductor device is mounted on the mounting substrate, and the mounting reliability of the semiconductor device can be improved.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。   Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す側面図、図3は図1に示す半導体装置の構造の一例を示す底面図、図4は図1に示す半導体装置の構造の一例を示す部分拡大斜視図、図5は図1に示す半導体装置の構造の一例を示す断面図、図6は図5に示すA部の構造を拡大して示す部分拡大断面図、図7は図1に示す半導体装置の内部構造の一例を封止体を透過して示す平面図、図8は図1に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図9は図8に示すB部の構造を拡大して示す部分拡大平面図、図10は本発明の実施の形態における変形例の半導体装置の構造を示す平面図、図11は図10に示す変形例の半導体装置の構造を示す部分拡大斜視図、図12は図10に示す変形例の半導体装置の組み立てに用いられるリードフレームの主要部の構造を示す部分拡大平面図、図13は本発明の実施の形態における他の変形例の半導体装置の構造を示す平面図、図14は図13に示す他の変形例の半導体装置の構造を示す部分拡大斜視図である。
(Embodiment)
1 is a plan view showing an example of the structure of the semiconductor device according to the embodiment of the present invention, FIG. 2 is a side view showing an example of the structure of the semiconductor device shown in FIG. 1, and FIG. 3 is the structure of the semiconductor device shown in FIG. 4 is a partially enlarged perspective view showing an example of the structure of the semiconductor device shown in FIG. 1, FIG. 5 is a cross-sectional view showing an example of the structure of the semiconductor device shown in FIG. 1, and FIG. FIG. 7 is a partially enlarged cross-sectional view showing the structure of part A shown in FIG. 1, FIG. 7 is a plan view showing an example of the internal structure of the semiconductor device shown in FIG. 1 through a sealing body, and FIG. 8 is the semiconductor shown in FIG. 9 is a partial plan view showing an example of the structure of a lead frame used for assembling the apparatus, FIG. 9 is a partial enlarged plan view showing the structure of the B part shown in FIG. 8, and FIG. 10 is a modification in the embodiment of the present invention. FIG. 11 is a plan view showing a structure of an example semiconductor device, and FIG. 12 is a partially enlarged perspective view showing the structure, FIG. 12 is a partially enlarged plan view showing the structure of the main part of the lead frame used for assembling the semiconductor device of the modified example shown in FIG. 10, and FIG. 13 is the other in the embodiment of the present invention. FIG. 14 is a partially enlarged perspective view showing the structure of the semiconductor device of another modification shown in FIG. 13.

図1〜図4に示す本実施の形態の半導体装置は、図8に示すリードフレーム1を用いて組み立てられるモールドタイプの小形半導体パッケージであり、さらに、封止体3の裏面である実装面3aの周縁部に複数のリード1aの外部接続面1dを露出させて配置したノンリード型のものでもあり、前記半導体装置の一例として、QFN(Quad Flat Non-leaded Package) 5を取り上げて説明する。   The semiconductor device of the present embodiment shown in FIGS. 1 to 4 is a mold-type small semiconductor package assembled using the lead frame 1 shown in FIG. 8, and further, a mounting surface 3 a that is the back surface of the sealing body 3. A QFN (Quad Flat Non-leaded Package) 5 will be described as an example of the semiconductor device, which is a non-lead type in which the external connection surfaces 1d of the plurality of leads 1a are exposed at the peripheral portion of the lead 1a.

したがって、QFN5の各リード1aは、封止体3に埋め込まれたインナリードと、封止体3の実装面3aの周縁部に露出するアウタリードとの両者の機能を兼ねている。   Therefore, each lead 1a of the QFN 5 serves as both an inner lead embedded in the sealing body 3 and an outer lead exposed at the peripheral edge of the mounting surface 3a of the sealing body 3.

本実施の形態のQFN5の詳細構成について説明すると、図5、図6に示すように、主面2bに複数の表面電極であるパッド2aが形成された半導体チップ2と、半導体チップ2と接続するチップ支持面1cを備えたチップ搭載部であるタブ1bと、タブ1bを支持し、かつ相互に対向する方向に延在する2本の吊りリード1eと、半導体チップ2の周囲に配置されており、かつ封止体3の実装面3aの周縁部に露出する外部接続面1dと封止体3の内部に配置されるインナ部1gとをそれぞれに有する複数のリード1aと、半導体チップ2のパッド2aとこれに対応するリード1aのインナ部1gとを電気的に接続するワイヤ(金属細線)4と、半導体チップ2および複数のワイヤ4を樹脂封止する封止体3とからなる。   The detailed configuration of the QFN 5 of the present embodiment will be described. As shown in FIGS. 5 and 6, the semiconductor chip 2 in which pads 2 a that are a plurality of surface electrodes are formed on the main surface 2 b and the semiconductor chip 2 are connected. A tab 1b which is a chip mounting portion provided with a chip support surface 1c, two suspension leads 1e which support the tab 1b and extend in directions opposite to each other, and the semiconductor chip 2 are arranged around And a plurality of leads 1 a each having an external connection surface 1 d exposed at the peripheral edge of the mounting surface 3 a of the sealing body 3 and an inner portion 1 g disposed inside the sealing body 3, and pads of the semiconductor chip 2 2a and the corresponding inner portion 1g of the lead 1a. The wire (metal thin wire) 4 is electrically connected to the semiconductor chip 2 and a plurality of wires 4 are sealed with resin.

さらに、複数のリード1aそれぞれは、封止体3の実装面3aから離れる方向に折り曲げられており、かつ半導体チップ2側の端部から外方に向けて放射状に配置されている。すなわち、各リード1aは、上方に向けて曲げ成形されており、さらにタブ1bとほぼ同じ高さの位置に半導体チップ2側の端部が配置されるようにも曲げ成形されている。つまり、各リード1aは2箇所で曲げ成形されている。   Furthermore, each of the plurality of leads 1a is bent in a direction away from the mounting surface 3a of the sealing body 3, and is arranged radially outward from the end on the semiconductor chip 2 side. That is, each lead 1a is bent upward and further bent so that the end portion on the semiconductor chip 2 side is disposed at a position substantially the same height as the tab 1b. That is, each lead 1a is bent at two locations.

なお、各リード1aや吊りリード1eおよびタブ1bは、例えば、銅合金や鉄合金などの金属の薄板から形成されている。さらに、ワイヤ4は、例えば、金線である。また、封止体3を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。半導体チップ2は、例えば、シリコンなどによって形成され、半導体チップ2の裏面2cがタブ1bのチップ支持面1cに銀ペーストなどのダイボンド材によって固定されている。   Each lead 1a, suspension lead 1e, and tab 1b are formed of a thin metal plate such as a copper alloy or an iron alloy, for example. Furthermore, the wire 4 is a gold wire, for example. The sealing resin that forms the sealing body 3 is, for example, a thermosetting epoxy resin. The semiconductor chip 2 is formed of, for example, silicon, and the back surface 2c of the semiconductor chip 2 is fixed to the chip support surface 1c of the tab 1b with a die bond material such as silver paste.

本実施の形態のQFN5では、タブ1bは、図7に示すように、2本の吊りリード1eによって支持されている。すなわち、QFN5の小型化に対応して、リード1aのインナ部1gにおけるボンディング面1fの面積を確保するために、1組(2本)の吊りリード1eを略四角形のタブ1bの一方の対角線上のみに配置し、これによって各リード1aの引き回し用の領域を広げ、さらに、各リード1aをそれらの半導体チップ2側の端部が吊りリード1eとほぼ同じ高さになるように曲げ成形するとともに、各リード1aが外方に向けて放射状に延在するように配置している。   In the QFN 5 of the present embodiment, the tab 1b is supported by two suspension leads 1e as shown in FIG. That is, in order to secure the area of the bonding surface 1f in the inner portion 1g of the lead 1a corresponding to the miniaturization of the QFN 5, one pair (two) of the suspension leads 1e is placed on one diagonal line of the substantially rectangular tab 1b. In this manner, the lead-out area of each lead 1a is widened, and each lead 1a is bent so that the end on the side of the semiconductor chip 2 is substantially the same height as the suspension lead 1e. The leads 1a are arranged so as to extend radially outward.

これにより、半導体チップ2近傍において各リード1aのインナ部1gを配置することができるとともに、それぞれのリード1aの端部に幅広部1iを形成することができ、その幅広部1iにワイヤ4を接続することが可能になる。その結果、QFN5の小型化を実現している。   Thus, the inner portion 1g of each lead 1a can be disposed in the vicinity of the semiconductor chip 2, and the wide portion 1i can be formed at the end portion of each lead 1a, and the wire 4 is connected to the wide portion 1i. It becomes possible to do. As a result, downsizing of the QFN 5 is realized.

つまり、本実施の形態のQFN5によれば、タブ1bを支持する吊りリード1eを2本とし、複数のリード1aそれぞれが、封止体3の実装面3aから離れる方向に折り曲げられているとともに半導体チップ2側の端部から外方に向けて放射状に配置されていることにより、リード1aの引き回しスペースを確保することができ、リード1aそれぞれの半導体チップ2側の端部に幅広部1iを形成してボンディングエリアを確保することができる。   That is, according to the QFN 5 of the present embodiment, there are two suspension leads 1e that support the tab 1b, and each of the plurality of leads 1a is bent in a direction away from the mounting surface 3a of the sealing body 3 and the semiconductor. By arranging them radially outward from the end on the chip 2 side, it is possible to secure a space for routing the lead 1a, and to form the wide portion 1i at the end on the semiconductor chip 2 side of each lead 1a. Thus, a bonding area can be secured.

さらにリード1aそれぞれが上方に折り曲げられているため、封止用樹脂との接着面積が増え、かつリード1aのインナ部1gが封止用樹脂内に埋め込まれるため、リード1aが封止用樹脂から剥離することを防止できる。さらに、リード1aのワイヤ4との接合部にリード剥離による応力が掛かることを防止できるため、前記接合部の圧着剥がれを防止できる。その結果、QFN5の信頼性の向上を図ることができる。   Furthermore, since each lead 1a is bent upward, the bonding area with the sealing resin is increased, and the inner portion 1g of the lead 1a is embedded in the sealing resin, so that the lead 1a is made of the sealing resin. It can prevent peeling. Furthermore, since it can prevent that the stress by lead peeling is applied to the junction part with the wire 4 of the lead | read | reed 1a, it can prevent the pressure-bonding peeling of the said junction part. As a result, the reliability of the QFN 5 can be improved.

また、リード1aそれぞれが上方に折り曲げられているため、各リード1aのインナ部1gの長さが長くなり、これによって、水分が浸入しにくくなる。その結果、耐湿信頼性の向上を図ることができる。   Further, since each lead 1a is bent upward, the length of the inner portion 1g of each lead 1a is increased, which makes it difficult for moisture to enter. As a result, the moisture resistance reliability can be improved.

さらに、各リード1aの半導体チップ2側の端部が、半導体チップ2の近傍に配置されるため、ワイヤ4の長さを短くすることができ、その結果、電気特性の向上を図ることができるとともに、樹脂封止時のワイヤ流れを低減することができる。   Furthermore, since the end of each lead 1a on the semiconductor chip 2 side is disposed in the vicinity of the semiconductor chip 2, the length of the wire 4 can be shortened, and as a result, the electrical characteristics can be improved. At the same time, the wire flow during resin sealing can be reduced.

また、複数のリード1aそれぞれの折り曲げられた箇所のうち、外部接続面1dにかかる曲げ部1hには、図6に示すように、窪んだ箇所である凹部1kが形成されている。   Further, among the bent portions of each of the plurality of leads 1a, the bent portion 1h applied to the external connection surface 1d is formed with a recessed portion 1k which is a recessed portion as shown in FIG.

この凹部1kは、樹脂封止時の封止用樹脂のリード1aの外部接続面1dへの周り込みを塞き止めるものであり、これにより、リード1aの外部接続面1dにフラッシュバリが形成されることを防止できる。なお、凹部1kは、リードフレーム1の製造時に形成されるものであり、例えば、V溝加工によって形成されたものであってもよいし、あるいはハーフエッチング加工などによって形成されたものであってもよい。   The recess 1k blocks the entrainment of the sealing resin lead 1a into the external connection surface 1d during resin sealing, thereby forming a flash burr on the external connection surface 1d of the lead 1a. Can be prevented. The recess 1k is formed when the lead frame 1 is manufactured. For example, the recess 1k may be formed by V-groove processing, or may be formed by half-etching or the like. Good.

また、本実施の形態のQFN5には、図1および図4に示すように、封止体3の側面に露出したリード1aの端部間に絶縁性樹脂ダム6が配置されている。この絶縁性樹脂ダム6は、比較的柔らかい絶縁性の樹脂材料によって形成され、SiO2 を含まない材料によって形成されていることが好ましい。なお、絶縁性樹脂ダム6は、樹脂封止時の封止用樹脂の流出を阻止するものであり、QFN5の組み立てにおいてリードフレーム1を準備した段階で既にリードフレーム1の各リード1aの切断ライン1jに対応して設けられており、樹脂封止後のリード切断時に、この絶縁性樹脂ダム6が配置された位置、または、この絶縁性樹脂ダム6より外側の位置を切断する。   Further, in the QFN 5 of the present embodiment, as shown in FIGS. 1 and 4, an insulating resin dam 6 is disposed between the ends of the lead 1 a exposed on the side surface of the sealing body 3. The insulating resin dam 6 is preferably made of a relatively soft insulating resin material and is made of a material not containing SiO2. The insulating resin dam 6 prevents the sealing resin from flowing out at the time of resin sealing. When the lead frame 1 is prepared in the assembly of the QFN 5, the cutting line for each lead 1a of the lead frame 1 has already been prepared. 1j is provided, and at the time of cutting the lead after resin sealing, the position where the insulating resin dam 6 is disposed or the position outside the insulating resin dam 6 is cut.

これによって、リード切断時に封止用樹脂を切断せずに済むため、封止用樹脂(封止体3)にクラックが形成されることを防止できる。その結果、封止用樹脂がQFN5の実装基板への実装時に基板上に落下することを防止できる。   Accordingly, since it is not necessary to cut the sealing resin when cutting the leads, it is possible to prevent cracks from being formed in the sealing resin (sealing body 3). As a result, it is possible to prevent the sealing resin from dropping on the substrate when the QFN 5 is mounted on the mounting substrate.

次に、本実施の形態によるQFN5(半導体装置)の製造方法について説明する。   Next, a method for manufacturing QFN 5 (semiconductor device) according to the present embodiment will be described.

まず、図8に示すように、チップ搭載部であるタブ1bと、タブ1bを支持する2本の吊りリード1eと、タブ1bの周囲に配置された複数のリード1aとを有し、組み立てられるQFN5の封止体3の外形位置に応じて隣接するリード1a間に絶縁性樹脂ダム6がリング状に配置されたリードフレーム1を準備する。   First, as shown in FIG. 8, a tab 1b that is a chip mounting portion, two suspension leads 1e that support the tab 1b, and a plurality of leads 1a disposed around the tab 1b are assembled. A lead frame 1 is prepared in which an insulating resin dam 6 is arranged in a ring shape between adjacent leads 1a according to the external position of the sealing body 3 of the QFN 5.

すなわち、図9の拡大図に示すように、樹脂封止後にリード切断を行う際の切断ライン1jに対応した位置に絶縁性樹脂ダム6が設けられたリードフレーム1を準備する。なお、絶縁性樹脂ダム6は、銅(Cu)などの金属と一緒に切断し易い柔らかな材料で、かつSiO2 を含まない材料によって形成されていることが好ましい。   That is, as shown in the enlarged view of FIG. 9, the lead frame 1 is prepared in which the insulating resin dam 6 is provided at a position corresponding to the cutting line 1j when cutting the lead after resin sealing. The insulating resin dam 6 is preferably made of a soft material that is easily cut together with a metal such as copper (Cu) and does not contain SiO2.

また、リードフレーム1のタブ1bは、タブ上げ加工が施されており、さらに各リード1aは、タブ1bに近づく方向に曲げ成形されており、かつタブ1bとほぼ同じ高さの位置にタブ1b側の端部が配置されるようにも曲げ成形されている。つまり、各リード1aは2箇所で曲げ成形されている。なお、各リード1aそれぞれの折り曲げられた箇所のうち、外部接続面1dにかかる曲げ部1hには、凹部1kが形成されている。   Further, the tab 1b of the lead frame 1 is subjected to a tab raising process, and each lead 1a is bent in a direction approaching the tab 1b, and the tab 1b is positioned at substantially the same height as the tab 1b. It is also bent so that the end on the side is arranged. That is, each lead 1a is bent at two locations. Of the bent portions of each lead 1a, a concave portion 1k is formed in a bent portion 1h applied to the external connection surface 1d.

また、複数のリード1aそれぞれは、タブ1b側の端部から外方に向けて放射状に配置されている。さらに、それぞれのリード1aのタブ1b側の端部には、図7に示すように、幅広部1iが形成されている。   Further, each of the plurality of leads 1a is radially arranged from the end on the tab 1b side toward the outside. Further, as shown in FIG. 7, a wide portion 1i is formed at the end of each lead 1a on the tab 1b side.

なお、リードフレーム1は、例えば、銅(Cu)などによって形成された薄板材であり、その厚さは、例えば、0.15〜0.2mm程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。また、リードフレーム1の枠部1mには、位置決めなどに用いられる貫通孔1nが形成されている。   The lead frame 1 is a thin plate material formed of, for example, copper (Cu), and the thickness thereof is, for example, about 0.15 to 0.2 mm. However, it is not limited to these. A through hole 1n used for positioning or the like is formed in the frame portion 1m of the lead frame 1.

その後、内部に半導体集積回路が組み込まれ、かつ主面2bに複数の表面電極であるパッド2aが形成された半導体チップ2を準備し、この半導体チップ2の裏面2cとリードフレーム1のタブ1bのチップ支持面1cとを接続するダイボンディングを行う。   Thereafter, a semiconductor chip 2 having a semiconductor integrated circuit incorporated therein and a plurality of front surface pads 2a formed on the main surface 2b is prepared, and the back surface 2c of the semiconductor chip 2 and the tab 1b of the lead frame 1 are formed. Die bonding is performed to connect the chip support surface 1c.

その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストや樹脂ペーストなど)を介して主面2bを上方に向けて半導体チップ2を固定する。   At that time, the semiconductor chip 2 is fixed to the tab 1b of the lead frame 1 with the main surface 2b facing upward via a die bond material (for example, silver paste or resin paste).

続いて、図6および図7に示すように、半導体チップ2のパッド2aとこれに対応するリード1aのボンディング面1fの幅広部1iとをボンディング用のワイヤ4によってワイヤボンディングして接続する。   Subsequently, as shown in FIGS. 6 and 7, the pad 2a of the semiconductor chip 2 and the wide portion 1i of the bonding surface 1f of the lead 1a corresponding thereto are wire-bonded by a bonding wire 4 and connected.

その後、樹脂封止を行う。すなわち、半導体チップ2および複数のワイヤ4を樹脂封止してリードフレーム1のチップ支持面1c側に封止体3を形成する。   Thereafter, resin sealing is performed. That is, the semiconductor chip 2 and the plurality of wires 4 are resin-sealed to form the sealing body 3 on the chip support surface 1 c side of the lead frame 1.

その際、モールド金型のキャビティから各リード1a間に流出する封止用樹脂を絶縁性樹脂ダム6によって阻止する(塞き止める)。さらに、複数のリード1aの曲げ部1hには凹部1kが形成されているため、封止用樹脂をこの凹部1kで塞き止めることができる。   At that time, the sealing resin flowing out between the leads 1a from the mold cavity is blocked (blocked) by the insulating resin dam 6. Furthermore, since the concave portion 1k is formed in the bent portion 1h of the plurality of leads 1a, the sealing resin can be blocked by the concave portion 1k.

その結果、各リード1aの外部接続面1dに封止用樹脂が回り込んで付着してフラッシュバリが形成されることを防止でき、したがって、QFN5の基板実装時の基板側の端子とリード1aとの接続性の向上を図ることができる。   As a result, it is possible to prevent the sealing resin from flowing around and adhering to the external connection surface 1d of each lead 1a to form a flash burr. Therefore, the board-side terminal and the lead 1a when the QFN 5 is mounted on the board can be prevented. The connectivity can be improved.

なお、実装面3aの周縁部に複数のリード1aの各外部接続面1dが露出するように封止体3を形成する。   The sealing body 3 is formed so that the external connection surfaces 1d of the plurality of leads 1a are exposed at the peripheral edge of the mounting surface 3a.

その後、封止体3から突出する各リード1aおよびタブ吊りリード1eをリードフレーム1から切断分離するリード切断(個片化)を行う。   Thereafter, lead cutting (separation) for cutting and separating the leads 1 a and the tab suspension leads 1 e protruding from the sealing body 3 from the lead frame 1 is performed.

その際、図9に示す絶縁性樹脂ダム6上の切断ライン1jにおいて、複数のリード1aおよび吊りリード1eをリードフレーム1から切断する。すなわち、各リード1a、吊りリード1eおよび絶縁性樹脂ダム6を切断する。   At that time, a plurality of leads 1a and suspension leads 1e are cut from the lead frame 1 at a cutting line 1j on the insulating resin dam 6 shown in FIG. That is, each lead 1a, suspension lead 1e, and insulating resin dam 6 are cut.

これにより、硬度の高いフィラーが含まれた封止用樹脂を切断せずに済むため、封止用樹脂にクラックが形成されることを防止できる。その結果、封止用樹脂がQFN5の実装基板への実装時に基板上に落下することを防止でき、QFN5の実装信頼性の向上を図ることができる。   Thereby, since it is not necessary to cut | disconnect sealing resin containing the filler with high hardness, it can prevent that a crack is formed in sealing resin. As a result, the sealing resin can be prevented from dropping on the substrate when the QFN 5 is mounted on the mounting substrate, and the mounting reliability of the QFN 5 can be improved.

リード切断により、図1〜図4に示すQFN5の組み立て完了となる。   By cutting the lead, assembly of the QFN 5 shown in FIGS. 1 to 4 is completed.

次に、本実施の形態の変形例のQFN5について説明する。   Next, QFN 5 of a modification of the present embodiment will be described.

図10および図11に示す変形例は、図12に示すように、絶縁性樹脂ダム6を形成する位置を各リード1aの切断ライン1jより僅かに内側にした場合であり、したがって、リード切断時には、絶縁性樹脂ダム6の位置より僅かに外側を切断するため、各リード1aのみの切断となり、絶縁性樹脂ダム6も切断せずに済む。   The modification shown in FIG. 10 and FIG. 11 is a case where the position where the insulating resin dam 6 is formed is slightly inside the cutting line 1j of each lead 1a as shown in FIG. Since the outer side is cut slightly from the position of the insulating resin dam 6, only the leads 1a are cut, and the insulating resin dam 6 is not cut.

これにより、図1〜図4に示すQFN5と同様の効果が得られるとともに、加えて絶縁性樹脂ダム6にバリが形成されることも防止できるため、QFN5の実装信頼性をさらに向上させることができる。   As a result, the same effects as those of the QFN 5 shown in FIGS. 1 to 4 can be obtained, and in addition, the formation of burrs in the insulating resin dam 6 can be prevented, so that the mounting reliability of the QFN 5 can be further improved. it can.

また、図13および図14に示す他の変形例は、各リード1aの封止体3からの突出部分においてリード1a間に封止体3を配置しないようにした場合であり、したがって、図14に示すように、QFN5の表側の外観のリード1a間には封止体3は現れない構造となり、リード1a間には絶縁性樹脂ダム6のみが配置されている。   Further, another modification shown in FIGS. 13 and 14 is a case in which the sealing body 3 is not arranged between the leads 1a in the projecting portion of each lead 1a from the sealing body 3, and therefore FIG. As shown in FIG. 4, the sealing body 3 does not appear between the leads 1a of the external appearance of the QFN 5, and only the insulating resin dam 6 is disposed between the leads 1a.

この場合、リード切断時には、絶縁性樹脂ダム6の位置より確実に外側を切断するため、各リード1aのみの切断となり、絶縁性樹脂ダム6も切断せずに済む。加えて、切断後に封止体3の露出面積が少なくなるため、封止体3の脱落などの要因も低減できる。したがって、図1〜図4や、図10および図11に示すQFN5と同様の効果が得られるとともに、QFN5の実装信頼性をさらに向上させることができる。   In this case, when cutting the leads, the outer side is surely cut from the position of the insulating resin dam 6, so that only the leads 1 a are cut, and the insulating resin dam 6 is not cut. In addition, since the exposed area of the sealing body 3 is reduced after cutting, factors such as dropping of the sealing body 3 can be reduced. Therefore, the same effects as those of QFN 5 shown in FIGS. 1 to 4 and FIGS. 10 and 11 can be obtained, and the mounting reliability of QFN 5 can be further improved.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態では、タブ1bを支持する吊りリード1eが2本の場合を説明したが、吊りリード1eの本数は1本でもよく、または3本以上であってもよい。   For example, in the above-described embodiment, the case where the number of the suspension leads 1e supporting the tab 1b is two has been described. However, the number of the suspension leads 1e may be one, or may be three or more.

また、前記実施の形態では、各リード1aの半導体チップ2側の端部に幅広部1iが形成されている場合を説明したが、幅広部1iは必ずしも形成されていなくてもよい。   Moreover, although the case where the wide part 1i was formed in the edge part by the side of the semiconductor chip 2 of each lead 1a was demonstrated in the said embodiment, the wide part 1i does not necessarily need to be formed.

さらに、前記実施の形態では、リードフレーム1を用いて製造される半導体装置がQFN5の場合について説明したが、前記半導体装置は、切断ライン1jもしくはその内側に絶縁性樹脂ダム6が設けられたリードフレーム1を用いて組み立てられるものであれば、QFN5以外の他の半導体装置、例えば、QFP(Quad Flat Package)などであってもよい。   Furthermore, in the above-described embodiment, the case where the semiconductor device manufactured using the lead frame 1 is the QFN 5 has been described. However, the semiconductor device is a lead having an insulating resin dam 6 provided on the cutting line 1j or inside thereof. Any semiconductor device other than the QFN 5 may be used as long as it can be assembled using the frame 1, for example, a QFP (Quad Flat Package).

本発明は、電子装置および半導体製造技術に好適である。   The present invention is suitable for electronic devices and semiconductor manufacturing techniques.

本発明の実施の形態の半導体装置の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the semiconductor device of embodiment of this invention. 図1に示す半導体装置の構造の一例を示す側面図である。FIG. 2 is a side view showing an example of the structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の構造の一例を示す底面図である。FIG. 2 is a bottom view showing an example of the structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の構造の一例を示す部分拡大斜視図である。FIG. 2 is a partially enlarged perspective view showing an example of the structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device shown in FIG. 図5に示すA部の構造を拡大して示す部分拡大断面図である。FIG. 6 is a partially enlarged cross-sectional view showing an enlarged structure of a portion A shown in FIG. 5. 図1に示す半導体装置の内部構造の一例を封止体を透過して示す平面図である。FIG. 2 is a plan view showing an example of the internal structure of the semiconductor device shown in FIG. 1 through a sealing body. 図1に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。FIG. 2 is a partial plan view showing an example of the structure of a lead frame used for assembling the semiconductor device shown in FIG. 1. 図8に示すB部の構造を拡大して示す部分拡大平面図である。It is a partial enlarged plan view which expands and shows the structure of the B section shown in FIG. 本発明の実施の形態における変形例の半導体装置の構造を示す平面図である。It is a top view which shows the structure of the semiconductor device of the modification in embodiment of this invention. 図10に示す変形例の半導体装置の構造を示す部分拡大斜視図である。FIG. 11 is a partially enlarged perspective view showing the structure of the semiconductor device of the modification shown in FIG. 10. 図10に示す変形例の半導体装置の組み立てに用いられるリードフレームの主要部の構造を示す部分拡大平面図である。FIG. 11 is a partially enlarged plan view showing a structure of a main part of a lead frame used for assembling the semiconductor device of the modification shown in FIG. 10. 本発明の実施の形態における他の変形例の半導体装置の構造を示す平面図である。It is a top view which shows the structure of the semiconductor device of the other modification in embodiment of this invention. 図13に示す他の変形例の半導体装置の構造を示す部分拡大斜視図である。It is a partial expansion perspective view which shows the structure of the semiconductor device of the other modification shown in FIG.

符号の説明Explanation of symbols

1 リードフレーム
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 外部接続面(一部)
1e 吊りリード
1f ボンディング面
1g インナ部
1h 曲げ部
1i 幅広部
1j 切断ライン
1k 凹部
1m 枠部
1n 貫通孔
2 半導体チップ
2a パッド(表面電極)
2b 主面
2c 裏面
3 封止体
3a 実装面
4 ワイヤ(金属細線)
5 QFN(半導体装置)
6 絶縁性樹脂ダム
1 Lead frame 1a Lead 1b Tab (chip mounting part)
1c Chip support surface 1d External connection surface (part)
1e Suspension lead 1f Bonding surface 1g Inner part 1h Bending part 1i Wide part 1j Cutting line 1k Concave part 1m Frame part 1n Through hole 2 Semiconductor chip 2a Pad (surface electrode)
2b Main surface 2c Back surface 3 Sealed body 3a Mounting surface 4 Wire (fine metal wire)
5 QFN (semiconductor device)
6 Insulating resin dam

Claims (5)

複数の表面電極を有する半導体チップと、
前記半導体チップを樹脂封止する封止体と、
前記半導体チップの周囲に配置され、前記封止体の実装面の周縁部に露出する外部接続面と前記封止体の内部に配置されるインナ部とをそれぞれに有しており、前記封止体の前記実装面から離れる方向にそれぞれ折り曲げられた複数のリードと、
前記半導体チップの前記表面電極とこれに対応する前記リードの前記インナ部とを電気的に接続する金属細線とを有し、
前記複数のリードの前記折り曲げられた曲げ部それぞれに凹部が形成されていることを特徴とする半導体装置。
A semiconductor chip having a plurality of surface electrodes;
A sealing body for resin-sealing the semiconductor chip;
The semiconductor chip has an external connection surface that is disposed around the semiconductor chip and exposed at a peripheral portion of a mounting surface of the sealing body, and an inner portion that is disposed inside the sealing body, and the sealing A plurality of leads each bent in a direction away from the mounting surface of the body;
A thin metal wire that electrically connects the surface electrode of the semiconductor chip and the inner portion of the lead corresponding to the surface electrode;
A semiconductor device, wherein a concave portion is formed in each of the bent portions of the plurality of leads.
複数の表面電極を有する半導体チップと、
前記半導体チップと接続するチップ搭載部と、
前記半導体チップを樹脂封止する封止体と、
前記半導体チップの周囲に配置され、前記封止体の実装面の周縁部に露出する外部接続面と前記封止体の内部に配置されるインナ部とをそれぞれに有しており、前記封止体の前記実装面から離れる方向にそれぞれ折り曲げられており、前記半導体チップ側の端部からそれぞれ外方に向けて放射状に配置された複数のリードと、
前記半導体チップの前記表面電極とこれに対応する前記リードの前記インナ部とを電気的に接続する金属細線とを有し、
前記チップ搭載部は2本の吊りリードによって支持されており、前記複数のリードの前
記折り曲げられた曲げ部それぞれに凹部が形成されていることを特徴とする半導体装置。
A semiconductor chip having a plurality of surface electrodes;
A chip mounting portion connected to the semiconductor chip;
A sealing body for resin-sealing the semiconductor chip;
The semiconductor chip has an external connection surface that is disposed around the semiconductor chip and exposed at a peripheral portion of a mounting surface of the sealing body, and an inner portion that is disposed inside the sealing body, and the sealing A plurality of leads that are each bent in a direction away from the mounting surface of the body, and are arranged radially outward from the end on the semiconductor chip side, and
A thin metal wire that electrically connects the surface electrode of the semiconductor chip and the inner portion of the lead corresponding to the surface electrode;
The chip mounting portion is supported by two suspension leads, and a recess is formed in each of the bent portions of the plurality of leads.
複数の表面電極を有する半導体チップと、
前記半導体チップを樹脂封止する封止体と、
前記半導体チップの周囲に配置され、前記封止体の実装面の周縁部に露出する外部接続面と前記封止体の内部に配置されるインナ部とをそれぞれに有しており、前記封止体の前記実装面から離れる方向にそれぞれ折り曲げられており、前記半導体チップ側の端部からそれぞれ外方に向けて放射状に配置された複数のリードと、
前記半導体チップの前記表面電極とこれに対応する前記リードの前記インナ部とを電気的に接続する金属細線とを有し、
前記複数のリードそれぞれの前記半導体チップ側の端部に幅広部が形成されており、前記複数のリードの前記折り曲げられた曲げ部それぞれに凹部が形成されていることを特徴とする半導体装置。
A semiconductor chip having a plurality of surface electrodes;
A sealing body for resin-sealing the semiconductor chip;
The semiconductor chip has an external connection surface that is disposed around the semiconductor chip and exposed at a peripheral portion of a mounting surface of the sealing body, and an inner portion that is disposed inside the sealing body, and the sealing A plurality of leads that are each bent in a direction away from the mounting surface of the body, and are arranged radially outward from the end on the semiconductor chip side, and
A thin metal wire that electrically connects the surface electrode of the semiconductor chip and the inner portion of the lead corresponding to the surface electrode;
A wide width portion is formed at an end of each of the plurality of leads on the semiconductor chip side, and a concave portion is formed in each of the bent portions of the plurality of leads.
チップ搭載部とその周囲に配置された複数のリードとを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、
前記半導体装置の封止体の外形に応じて隣接する前記リード間に配置された絶縁性樹脂ダムを有する前記リードフレームを準備する工程と、
前記リードフレームの前記チップ搭載部に半導体チップを接続する工程と、
前記半導体チップの表面電極とこれに対応する前記リードとを金属細線によって電気的に接続する工程と、
前記絶縁性樹脂ダムによって前記リード間における封止用樹脂の流出を阻止して前記半導体チップと前記金属細線とを樹脂封止する工程と、
前記複数のリードを前記絶縁性樹脂ダムの位置またはそれより外側位置で切断する工程とを有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device assembled using a lead frame having a chip mounting portion and a plurality of leads arranged around the chip mounting portion,
Preparing the lead frame having an insulating resin dam disposed between the adjacent leads according to the outer shape of the sealing body of the semiconductor device;
Connecting a semiconductor chip to the chip mounting portion of the lead frame;
Electrically connecting the surface electrode of the semiconductor chip and the lead corresponding thereto with a fine metal wire;
A step of preventing the sealing resin from flowing out between the leads by the insulating resin dam and resin-sealing the semiconductor chip and the metal thin wire;
And a step of cutting the plurality of leads at a position of the insulating resin dam or an outer position thereof.
チップ搭載部とその周囲に配置された複数のリードとを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、
前記半導体装置の封止体の外形に応じて隣接する前記リード間に配置された絶縁性樹脂ダムを有する前記リードフレームを準備する工程と、
前記リードフレームの前記チップ搭載部に半導体チップを接続する工程と、
前記半導体チップの表面電極とこれに対応する前記リードとを金属細線によって電気的に接続する工程と、
前記絶縁性樹脂ダムによって前記リード間における封止用樹脂の流出を阻止して前記半導体チップと前記金属細線とを樹脂封止し、実装面の周縁部に前記複数のリードそれぞれの一部が露出するように前記封止体を形成する工程と、
前記複数のリードを前記絶縁性樹脂ダムの位置またはそれより外側位置で切断する工程とを有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device assembled using a lead frame having a chip mounting portion and a plurality of leads arranged around the chip mounting portion,
Preparing the lead frame having an insulating resin dam disposed between the adjacent leads according to the outer shape of the sealing body of the semiconductor device;
Connecting a semiconductor chip to the chip mounting portion of the lead frame;
Electrically connecting the surface electrode of the semiconductor chip and the lead corresponding thereto with a fine metal wire;
The insulating resin dam prevents the sealing resin from flowing out between the leads to resin-seal the semiconductor chip and the fine metal wires, and a part of each of the plurality of leads is exposed at the peripheral portion of the mounting surface. Forming the sealing body so as to
And a step of cutting the plurality of leads at a position of the insulating resin dam or an outer position thereof.
JP2003366868A 2003-10-28 2003-10-28 Semiconductor device and its manufacturing method Pending JP2005135938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366868A JP2005135938A (en) 2003-10-28 2003-10-28 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366868A JP2005135938A (en) 2003-10-28 2003-10-28 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005135938A true JP2005135938A (en) 2005-05-26

Family

ID=34645034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366868A Pending JP2005135938A (en) 2003-10-28 2003-10-28 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005135938A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006017345A2 (en) * 2004-07-13 2006-02-16 The Charles Stark Draper Laboratory, Inc. Apparatus for suspending a chip-scale device and atomic clock system
CN102077343A (en) * 2008-07-10 2011-05-25 矽马电子股份有限公司 Leadframe and method for manufacturing the same
CN110718527A (en) * 2018-07-12 2020-01-21 株式会社三井高科技 Lead frame and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006017345A2 (en) * 2004-07-13 2006-02-16 The Charles Stark Draper Laboratory, Inc. Apparatus for suspending a chip-scale device and atomic clock system
WO2006017345A3 (en) * 2004-07-13 2006-09-08 Draper Lab Charles S Apparatus for suspending a chip-scale device and atomic clock system
US7215213B2 (en) 2004-07-13 2007-05-08 Charles Stark Draper Laboratory, Inc., The Apparatus and system for suspending a chip-scale device and related methods
CN102077343A (en) * 2008-07-10 2011-05-25 矽马电子股份有限公司 Leadframe and method for manufacturing the same
CN102077343B (en) * 2008-07-10 2013-05-08 矽马电子股份有限公司 Leadframe and method for manufacturing the same
CN110718527A (en) * 2018-07-12 2020-01-21 株式会社三井高科技 Lead frame and semiconductor device

Similar Documents

Publication Publication Date Title
JP5379189B2 (en) Semiconductor device
KR100809821B1 (en) Method of manufacturing semiconductor device
KR101131353B1 (en) Semiconductor device
JP4624170B2 (en) Manufacturing method of semiconductor device
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP2005079372A (en) Resin-sealed semiconductor device and its manufacturing method
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP4547086B2 (en) Semiconductor device
JP2005135938A (en) Semiconductor device and its manufacturing method
JP2001267484A (en) Semiconductor device and manufacturing method thereof
JP4764608B2 (en) Semiconductor device
JP4651218B2 (en) Manufacturing method of semiconductor device
JP2009231322A (en) Manufacturing method of semiconductor device
JP3891772B2 (en) Semiconductor device
JP4357519B2 (en) Semiconductor device
JP4153813B2 (en) Semiconductor device and manufacturing method thereof
JP2005236127A (en) Semiconductor device and manufacturing method thereof
JP2003338601A (en) Semiconductor device
JPH0817996A (en) Lead frame semiconductor device and manufacture thereof