JP2016051835A - Laminated chip and method of manufacturing laminated chip - Google Patents
Laminated chip and method of manufacturing laminated chip Download PDFInfo
- Publication number
- JP2016051835A JP2016051835A JP2014176753A JP2014176753A JP2016051835A JP 2016051835 A JP2016051835 A JP 2016051835A JP 2014176753 A JP2014176753 A JP 2014176753A JP 2014176753 A JP2014176753 A JP 2014176753A JP 2016051835 A JP2016051835 A JP 2016051835A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- laminated chip
- connection
- conductive pattern
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000010030 laminating Methods 0.000 claims abstract description 13
- 239000000696 magnetic material Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、スクリーン印刷等によって磁性体層と導電パターンが積層されることにより磁性体中にコイル等の回路が形成された積層チップおよびその製造方法に関するものである。 The present invention relates to a laminated chip in which a circuit such as a coil is formed in a magnetic material by laminating a magnetic material layer and a conductive pattern by screen printing or the like, and a method for manufacturing the same.
近年、携帯電話やスマートフォン等の電子機器類にあっては、小型化、薄型化の要請に伴い、積層チップからなるフィルター、コンデンサ、インダクタ等の部品を基板に実装したものが用いられている。 2. Description of the Related Art In recent years, electronic devices such as mobile phones and smartphones are used in which components such as filters, capacitors, inductors, and the like made of multilayer chips are mounted on a substrate in response to requests for miniaturization and thinning.
積層チップの一種である積層インダクタは、スクリーン印刷法等によって、電気絶縁性の磁性層と導電パターンが交互に積層されるとともに、上記導電パターンが積層方向に順次接続されることにより、磁性体中に積層方向に重畳しながら螺旋状に周回するコイルが形成され、当該コイルの両端がそれぞれ引出導電を介して積層体チップ外表面に引き出されたものである。 A multilayer inductor, which is a type of multilayer chip, has an electrically insulating magnetic layer and a conductive pattern alternately stacked by screen printing or the like, and the conductive pattern is sequentially connected in the stacking direction so that A coil that circulates in a spiral shape while being superposed in the stacking direction is formed, and both ends of the coil are respectively drawn out to the outer surface of the stack chip through lead-out conduction.
図3および図4は、上記従来の積層インダクタの製造方法を説明するためのもので、この積層インダクタは、印刷用スクリーン等を用いて、Agペーストによってコイルの一部形状の一部をなす導電パターン1を印刷するとともに、その周囲にフェライトからなる磁性体2を印刷したパターン層3を形成し、これらパターン層3を順次積層して圧着させることにより、磁性体2中に上記積層方向に重畳するコイルを形成し、これを脱脂処理して焼成することにより製造されている。
FIG. 3 and FIG. 4 are for explaining the conventional method of manufacturing a multilayer inductor. This multilayer inductor is a conductive material that forms part of the shape of a coil with Ag paste using a printing screen or the like. The
ところで、上記従来の製造方法によって得られた積層インダクタにあっては、焼成時に、図4に示すように、パターン層3間において導電パターン1の接続部に亀裂Cが発生して、所望の電気的特性が得られないものが生じてしまうことが多く、製造歩留まりを低下させる一因となっていた。 By the way, in the multilayer inductor obtained by the above-described conventional manufacturing method, at the time of firing, as shown in FIG. In many cases, some of the product characteristics cannot be obtained, resulting in a decrease in manufacturing yield.
本発明は、かかる事情に鑑みてなされたもので、積層方向における導電パターンの接続部に亀裂が生じることを確実に防止することができ、よって電気的特性に優れる製品を製造することができる結果、製造歩留まりも向上させることが可能になる積層チップおよびその製造方法を提供することを課題とするものである。 The present invention has been made in view of such circumstances, and can reliably prevent a crack from occurring in the connection portion of the conductive pattern in the stacking direction, and thus can produce a product having excellent electrical characteristics. It is an object of the present invention to provide a laminated chip and a method for manufacturing the same that can improve the manufacturing yield.
上記課題を解決するため、請求項1に記載の発明は、導電パターンの周囲に電気絶縁性の磁性体が印刷されたパターン層が、順次積層されるとともに上記導電パターンが上記積層方向に順次接続されることにより、上記磁性体中に上記積層方向に重畳する回路が形成された積層チップにおいて、上記パターン層間に、上下の上記導電体パターンを接続する接続用導電パターンのみからなる接続用パターン層が介装されていることを特徴とするものである。
In order to solve the above-mentioned problems, the invention according to
また、請求項2に記載の本発明に係る積層チップの製造方法は、導電パターンの周囲に電気絶縁性の磁性体が印刷されたパターン層を、順次積層して圧着することにより上記導電パターンを上記積層方向に順次接続して上記磁性体中に上記積層方向に重畳する回路を形成する際に、上記パターン層間に、上下の上記導電体パターンを接続する接続用導電パターンのみからなる接続用パターン層を積層することを特徴とするものである。 According to a second aspect of the present invention, there is provided a method for manufacturing a laminated chip according to the present invention, wherein the conductive pattern is formed by sequentially laminating and pressing a pattern layer having an electrically insulating magnetic material printed around the conductive pattern. A connection pattern consisting of only connection conductive patterns for connecting the upper and lower conductor patterns between the pattern layers when forming a circuit that is sequentially connected in the stack direction and overlaps in the stack direction in the magnetic body. It is characterized by laminating layers.
請求項1または2に記載の発明によれば、導電パターンの周囲に電気絶縁性の磁性体が印刷されたパターン層の間に、上下のパターン層における導電体パターンを接続するための接続用導電パターンのみからなる接続用パターン層を介装しているために、積層後における上下の導電パターン間の密着度が増加する。 According to the first or second aspect of the present invention, the connection conductive for connecting the conductor patterns in the upper and lower pattern layers between the pattern layers in which the electrically insulating magnetic material is printed around the conductive pattern. Since the connection pattern layer consisting only of the pattern is interposed, the degree of adhesion between the upper and lower conductive patterns after lamination increases.
これにより、上記導電体の接続部における接合強度が高くなるために、焼結時における亀裂の発生を抑止することができる。この結果、電気的特性が向上した製品を多く製造することができ、よって製造歩留まりも向上させることができる。 Thereby, since the joint strength in the connection part of the said conductor becomes high, generation | occurrence | production of the crack at the time of sintering can be suppressed. As a result, many products with improved electrical characteristics can be manufactured, and thus the manufacturing yield can be improved.
以下、図1(a)〜(c)および図2(a)、(b)に基づいて、本発明に係る積層チップの製造方法の一実施形態について説明する。
この積層チップの製造法においては、先ず図1(a)に示すように、スクリーン印刷法等によって、AgペーストやNiペーストを用いてコイル等の回路の一部形状を導電パターン10として形成し、その周囲にフェライト等を用いて電気絶縁性の磁性体11を形成することによりパターン層12を得る。
Hereinafter, an embodiment of a method for manufacturing a laminated chip according to the present invention will be described based on FIGS. 1 (a) to 1 (c) and FIGS. 2 (a) and 2 (b).
In this laminated chip manufacturing method, as shown in FIG. 1A, first, a part of a circuit such as a coil is formed as a
次いで、このパターン層12の上側に、図1(b)に示すような接続用パターン層13を、図1(c)に示すように積層する。この接続用パターン層13は、上記パターン層12の導電パターン10と後工程において積層される上側のパターン層12の導電パターン10とを接続する位置に、接続用導電パターン14のみが形成されたものである。
Next, a
そして、図2(a)、(b)に示すように、上記接続用パターン層13を積層した後に、その上側に上記パターン層12と同様に上記コイル等の回路の他の一部形状が導電パターン10として形成されるとともにその周囲に磁性体11が形成されたパターン層12を積層する工程と、接続用パターン層13を積層する工程を順次繰り返して積層方向に圧着することにより、磁性体11中に上記積層方向に重畳する回路が形成された積層チップが製造される。
Then, as shown in FIGS. 2A and 2B, after the
この結果、得られた積層チップにおいては、図2(b)に示すように、導電パターン10の周囲に磁性体11が印刷されたパターン層12の積層方向の間に、上下の導電体パターン10を接続する接続用導電パターン14のみからなる接続用パターン層13が介装されている。
As a result, in the obtained laminated chip, as shown in FIG. 2B, the upper and
以上の構成からなる積層チップの製造方法およびこれによって製造された積層チップにおいては、図2(a)に示すように、導電パターン10の周囲に電気絶縁性の磁性体11が印刷されたパターン層12の間に、上下のパターン層12の導電体パターン10を接続するための接続用導電パターン14のみからなる接続用パターン層13が介装されている。
In the multilayer chip manufacturing method having the above configuration and the multilayer chip manufactured thereby, a pattern layer in which an electrically insulating
これにより、積層後における上下の導電パターン間の密着度が増加するために、図2(b)に示すように、積層方向に圧着した後における導電体10、14の接続部の接合強度が高くなり、この結果焼結時における亀裂の発生を抑止することができるために、電気的特性が向上した製品を多く製造することができ、製造歩留まりも向上させることができる。
As a result, the degree of adhesion between the upper and lower conductive patterns after stacking increases, and as shown in FIG. 2B, the bonding strength of the connecting portions of the
10 導電パターン
11 磁性体
12 パターン層
13 接続用パターン層
14 接続用導電パターン
DESCRIPTION OF
Claims (2)
上記パターン層間に、上下の上記導電体パターンを接続する接続用導電パターンのみからなる接続用パターン層が介装されていることを特徴とする積層チップ。 A pattern layer in which an electrically insulating magnetic material is printed around the conductive pattern is sequentially stacked, and the conductive pattern is sequentially connected in the stacking direction so as to be superimposed in the stacking direction in the magnetic material. In the laminated chip on which the circuit is formed,
A laminated chip, wherein a connection pattern layer consisting only of a connection conductive pattern for connecting the upper and lower conductor patterns is interposed between the pattern layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014176753A JP6502635B2 (en) | 2014-09-01 | 2014-09-01 | Laminated chip and method of manufacturing laminated chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014176753A JP6502635B2 (en) | 2014-09-01 | 2014-09-01 | Laminated chip and method of manufacturing laminated chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016051835A true JP2016051835A (en) | 2016-04-11 |
JP6502635B2 JP6502635B2 (en) | 2019-04-17 |
Family
ID=55659115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014176753A Active JP6502635B2 (en) | 2014-09-01 | 2014-09-01 | Laminated chip and method of manufacturing laminated chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6502635B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928305A (en) * | 1982-08-10 | 1984-02-15 | Toko Inc | Inductance element and manufacture thereof |
JPS5932115A (en) * | 1982-08-18 | 1984-02-21 | Toko Inc | Manufacture of inductance element |
JPH1012455A (en) * | 1996-06-24 | 1998-01-16 | Tdk Corp | Lamination type coil component and its manufacture |
JP2001244117A (en) * | 1999-12-20 | 2001-09-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component and method of manufacturing the same |
JP2005277385A (en) * | 2004-02-27 | 2005-10-06 | Tdk Corp | Laminate chip inductor forming member and method of manufacturing laminate chip inductor comonent |
JP2010028017A (en) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | Thin inductor, manufacturing method thereof, and ultra small size power converter using the thin inductor |
JP2010192889A (en) * | 2009-01-22 | 2010-09-02 | Ngk Insulators Ltd | Layered inductor |
-
2014
- 2014-09-01 JP JP2014176753A patent/JP6502635B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928305A (en) * | 1982-08-10 | 1984-02-15 | Toko Inc | Inductance element and manufacture thereof |
JPS5932115A (en) * | 1982-08-18 | 1984-02-21 | Toko Inc | Manufacture of inductance element |
JPH1012455A (en) * | 1996-06-24 | 1998-01-16 | Tdk Corp | Lamination type coil component and its manufacture |
JP2001244117A (en) * | 1999-12-20 | 2001-09-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component and method of manufacturing the same |
JP2005277385A (en) * | 2004-02-27 | 2005-10-06 | Tdk Corp | Laminate chip inductor forming member and method of manufacturing laminate chip inductor comonent |
JP2010028017A (en) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | Thin inductor, manufacturing method thereof, and ultra small size power converter using the thin inductor |
JP2010192889A (en) * | 2009-01-22 | 2010-09-02 | Ngk Insulators Ltd | Layered inductor |
Also Published As
Publication number | Publication date |
---|---|
JP6502635B2 (en) | 2019-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106328339B (en) | Coil component | |
JP5863714B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2019047015A (en) | Coil component | |
US8736413B2 (en) | Laminated type inductor element and manufacturing method therefor | |
JP5835355B2 (en) | Coil parts | |
JP5621573B2 (en) | Coil built-in board | |
JP4831101B2 (en) | Multilayer transformer component and manufacturing method thereof | |
JP2012227197A (en) | Multilayer ceramic capacitor | |
JPWO2014069050A1 (en) | Multilayer inductor element | |
WO2012144103A1 (en) | Laminated inductor element and method for manufacturing same | |
JP6261855B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
WO2018212273A1 (en) | Laminated-type electronic component | |
JP5935506B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP6502635B2 (en) | Laminated chip and method of manufacturing laminated chip | |
JP6784183B2 (en) | Multilayer coil parts | |
JP6354220B2 (en) | Multilayer electronic components | |
JP2009099698A (en) | Stacked coil component | |
JP6342205B2 (en) | Manufacturing method of multilayer inductor | |
KR20130031082A (en) | Mehtod of manufacturing multilayer inductor | |
JP7059520B2 (en) | Multilayer inductor components and their manufacturing methods | |
JP2012221995A (en) | Multilayer electronic component | |
JP6132027B2 (en) | Manufacturing method of multilayer inductor element and multilayer inductor element | |
JP2012151243A (en) | Multilayer ceramic substrate | |
KR101942721B1 (en) | Chip inductor and manufacturing method the same | |
JP2010232695A (en) | Multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170814 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170814 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6502635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |