JP6132027B2 - Manufacturing method of multilayer inductor element and multilayer inductor element - Google Patents

Manufacturing method of multilayer inductor element and multilayer inductor element Download PDF

Info

Publication number
JP6132027B2
JP6132027B2 JP2015542559A JP2015542559A JP6132027B2 JP 6132027 B2 JP6132027 B2 JP 6132027B2 JP 2015542559 A JP2015542559 A JP 2015542559A JP 2015542559 A JP2015542559 A JP 2015542559A JP 6132027 B2 JP6132027 B2 JP 6132027B2
Authority
JP
Japan
Prior art keywords
ceramic
ceramic layer
hole
axis direction
inductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015542559A
Other languages
Japanese (ja)
Other versions
JPWO2015056553A1 (en
Inventor
小林 憲史
憲史 小林
章弘 家田
章弘 家田
横山 智哉
智哉 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015056553A1 publication Critical patent/JPWO2015056553A1/en
Application granted granted Critical
Publication of JP6132027B2 publication Critical patent/JP6132027B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

この発明は、積層型インダクタ素子の製造方法に関し、特に、複数のコイル導体が埋め込まれかつ最外層および中間層が非磁性層をなす積層基板を個片化して複数の積層型インダクタ素子を製造する方法に関する。
この発明はまた、最外層および中間層が非磁性層をなすように複数の磁性セラミック層と複数の非磁性セラミック層とが積層され、かつコイル導体が埋め込まれた積層型インダクタ素子に関する。
The present invention relates to a method for manufacturing a multilayer inductor element, and in particular, manufactures a plurality of multilayer inductor elements by separating a multilayer substrate in which a plurality of coil conductors are embedded and an outermost layer and an intermediate layer are nonmagnetic layers. Regarding the method.
The present invention also relates to a multilayer inductor element in which a plurality of magnetic ceramic layers and a plurality of nonmagnetic ceramic layers are laminated such that an outermost layer and an intermediate layer form a nonmagnetic layer, and a coil conductor is embedded.

ダイヤモンドスクライバを使ってマザー基板を複数の積層型インダクタ素子(=積層体)に個片化する背景技術の一例が、特許文献1に開示されている。この背景技術によれば、マザー基板をなす2つの最外層および中間層が非磁性層とされ、一方の最外層に個片化用の溝が形成される。ダイヤモンドスクライバは他方の最外層に押圧され、これによって他方の最外層から中間層に達するクラックが発生する。この状態でマザー基板に曲げ応力を加えると、クラックと溝とを結ぶようにマザー基板が割れ、マザー基板が複数の積層型インダクタ素子に個片化される。ただし、この背景技術は、低背化できかつ大電流に対応できる積層型インダクタ素子を想定している。   An example of background technology for separating a mother substrate into a plurality of multilayer inductor elements (= multilayer bodies) using a diamond scriber is disclosed in Patent Document 1. According to this background art, the two outermost layers and the intermediate layer constituting the mother substrate are made nonmagnetic layers, and a groove for singulation is formed in one outermost layer. The diamond scriber is pressed against the other outermost layer, thereby generating a crack that reaches the intermediate layer from the other outermost layer. When bending stress is applied to the mother substrate in this state, the mother substrate is broken so as to connect the crack and the groove, and the mother substrate is divided into a plurality of multilayer inductor elements. However, this background art assumes a multilayer inductor element that can be reduced in height and can handle a large current.

一方で、産業用製品向け或いは携帯電話の基地局向けの積層型インダクタでは、低背化よりも高信頼性に対する要求が高いという事情がある。ここで、「高信頼性」とは長期間使用してもイオンマイグレーションによる短絡がない等の性能であるため、外部の湿気が入ってこないように、コイル導体を積層体のより内側に配置するといった対策が採られる。   On the other hand, multilayer inductors for industrial products or mobile phone base stations have a higher demand for higher reliability than low profile. Here, “high reliability” is a performance such as no short circuit due to ion migration even after long-term use, so the coil conductor is arranged on the inner side of the laminate so that external moisture does not enter. Such measures are taken.

特開2013−115227号公報JP 2013-115227 A

しかし、コイル導体を積層体のより内側に配置するようにすると、積層体の厚みが増大し、セラミックとコイル導体(銀ペースト)との線膨張係数の差に起因する応力がかかっていない領域が発生する。この領域ではクラックが走る方向を予想できないため、個片化の際に予期しない割れ方をして外観検査で不良と判断されるおそれがある。   However, if the coil conductor is arranged on the inner side of the laminated body, the thickness of the laminated body increases, and there is a region where no stress is applied due to the difference in linear expansion coefficient between the ceramic and the coil conductor (silver paste). Occur. In this region, since the direction in which the cracks run cannot be predicted, the cracks may be unexpectedly broken at the time of singulation and may be judged as defective in the appearance inspection.

それゆえに、この発明の主たる目的は、個片化時の歩留まりを高めることができる、積層型インダクタ素子の製造方法、および積層型インダクタ素子を提供することである。 Therefore, a main object of the present invention is to provide a method for manufacturing a multilayer inductor element and a multilayer inductor element capable of increasing the yield at the time of singulation.

この発明に従う積層型インダクタ素子の製造方法は、複数のコイル導体パターンが各々に印刷されかつ各々が磁性体を含む複数の第1セラミックシートを準備する第1準備工程と、各々が非磁性体を含む複数の第2セラミックシートを準備する第2準備工程と、複数の第1セラミックシートおよび複数の第2セラミックシートを積層しかつ焼成することで、複数のコイル導体が埋め込まれかつ最外層および中間層が非磁性層をなす積層基板を作製する作製工程と、積層方向から眺めて複数のコイル導体を回避するように積層基板の最外層に切り込み溝を形成する溝形成工程と、切り込み溝に沿って積層基板を切断して複数の個片を作製する個片化工程と、を有する積層型インダクタ素子の製造方法であって、複数の個片にそれぞれ割り当てられかつ積層方向から眺めて複数のコイル導体をそれぞれ取り囲むように切り込み溝に沿って延びる複数のダミー導体パターンが各々に印刷された1または2以上の第3セラミックシートを準備する第3準備工程をさらに有し、積層工程は最外層に最も近い第1セラミックシートと最外層をなす第2セラミックシートとの間に1または2以上の第3セラミックシートを挿入する挿入工程を含むことを特徴とする。 A method for manufacturing a multilayer inductor element according to the present invention includes: a first preparation step of preparing a plurality of first ceramic sheets each having a plurality of coil conductor patterns printed thereon and each including a magnetic material; A second preparatory step of preparing a plurality of second ceramic sheets, and laminating and firing the plurality of first ceramic sheets and the plurality of second ceramic sheets to embed a plurality of coil conductors and to form an outermost layer and an intermediate layer. A manufacturing process for manufacturing a multilayer substrate in which a layer forms a nonmagnetic layer, a groove forming process for forming a cut groove in the outermost layer of the multilayer substrate so as to avoid a plurality of coil conductors when viewed from the stack direction, and along the cut groove by cutting the laminated board Te method of manufacturing a multilayer inductor element having a singulation step of fabricating a plurality of pieces, and each assigned to a plurality of pieces And third preparation step of preparing one or more third ceramic sheet multiple dummy conductor patterns Ru extending along the notch groove so as to surround is printed on each respective multiple coil conductors viewed from the stacking direction The laminating step further includes an insertion step of inserting one or more third ceramic sheets between the first ceramic sheet closest to the outermost layer and the second ceramic sheet forming the outermost layer. To do.

好ましくは、第3セラミックシートは磁性体を含む。   Preferably, the third ceramic sheet includes a magnetic body.

好ましくは、第3準備工程は切り込み溝までの距離がシート間で相違するように複数のダミー導体パターンを複数の第3セラミックシートの各々に印刷する印刷工程を含み、挿入工程は最外層に近づくほどダミー導体パターンから切り込み溝までの距離が短縮される順序で複数の第3セラミックシートを積層する工程である。   Preferably, the third preparation step includes a printing step of printing a plurality of dummy conductor patterns on each of the plurality of third ceramic sheets so that the distance to the cut groove is different between the sheets, and the insertion step approaches the outermost layer. The step of laminating a plurality of third ceramic sheets in the order in which the distance from the dummy conductor pattern to the cut groove is shortened.

好ましくは、積層方向から眺めて切り込み溝と重なるように、複数の貫通孔を中間層をなす第2セラミックシートに形成する孔形成工程がさらに備えられる。   Preferably, there is further provided a hole forming step of forming a plurality of through holes in the second ceramic sheet forming the intermediate layer so as to overlap the cut grooves when viewed from the stacking direction.

さらに好ましくは、複数の貫通孔に磁性体ペーストを充填する充填工程がさらに備えられる。
この発明に従う積層インダクタ素子は、最外層および中間層が非磁性層をなすように複数の磁性セラミック層と複数の非磁性セラミック層とが積層され、かつコイル導体が埋め込まれた積層型インダクタ素子であって、積層方向から眺めたときにコイル導体を取り囲むように側面に沿って延びるダミー導体パターンが最外層に最も近い磁性セラミック層と最外層をなす非磁性セラミック層との間に配されていることを特徴とする。
More preferably, a filling step of filling the plurality of through holes with a magnetic paste is further provided.
The multilayer inductor element according to the present invention is a multilayer inductor element in which a plurality of magnetic ceramic layers and a plurality of nonmagnetic ceramic layers are laminated so that the outermost layer and the intermediate layer form a nonmagnetic layer, and a coil conductor is embedded. A dummy conductor pattern extending along the side surface so as to surround the coil conductor when viewed from the stacking direction is disposed between the magnetic ceramic layer closest to the outermost layer and the nonmagnetic ceramic layer forming the outermost layer. It is characterized by that.

積層型インダクタ素子のより内側にコイル導体が埋め込まれるように設計すれば、外部からの湿気の影響がコイル導体に及ぶのを抑制することができる。ただし、こうして作製された積層基板は、個片化時に予期しない方向に割れるおそれがある。   If the coil conductor is designed to be embedded inside the multilayer inductor element, it is possible to suppress the influence of moisture from the outside on the coil conductor. However, the laminated substrate manufactured in this way may be broken in an unexpected direction when separated.

これを踏まえて、複数のダミー導体パターンが印刷された第3セラミックシートが準備される。各々のダミー導体パターンは切り込み溝に沿って延び、第3セラミックシートは最外層に最も近い第1セラミックシートと最外層をなす第2セラミックシートとの間に挿入される。   Based on this, a third ceramic sheet on which a plurality of dummy conductor patterns are printed is prepared. Each dummy conductor pattern extends along the cut groove, and the third ceramic sheet is inserted between the first ceramic sheet closest to the outermost layer and the second ceramic sheet forming the outermost layer.

これによって、コイル導体パターンと第1セラミックシートとの膨張係数の相違に起因する応力に加えて、ダミー導体パターンと第3セラミックシートとの膨張係数の相違に起因する応力が発生する。これらの応力が発生することで、積層基板を切り込み溝に沿って個片化するときにクラックの入り方を均一化することができ、個片化時の歩留まりが向上する。   As a result, in addition to the stress due to the difference in expansion coefficient between the coil conductor pattern and the first ceramic sheet, the stress due to the difference in expansion coefficient between the dummy conductor pattern and the third ceramic sheet is generated. When these stresses are generated, cracks can be made uniform when the laminated substrate is divided into pieces along the cut grooves, and the yield at the time of dividing is improved.

なお、第3セラミックシートを磁性体を含むシートとすれば、第1セラミックシートと第3セラミックシートとの間での応力の相違が抑制される。   In addition, if the 3rd ceramic sheet is made into a sheet | seat containing a magnetic body, the difference in the stress between a 1st ceramic sheet and a 3rd ceramic sheet will be suppressed.

この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。   The above object, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

この実施例の積層型インダクタ素子を分解した状態を示す分解図である。It is an exploded view which shows the state which decomposed | disassembled the multilayer inductor element of this Example. (A)は積層型インダクタ素子を形成するセラミック層SH0の一例を示す平面図であり、(B)は積層型インダクタ素子を形成するセラミック層SH1およびSH2の一例を示す平面図であり、(C)は積層型インダクタ素子を形成するセラミック層SH3の一例を示す平面図であり、(D)は積層型インダクタ素子を形成するセラミック層SH4の一例を示す平面図である。(A) is a plan view showing an example of a ceramic layer SH0 forming a multilayer inductor element, (B) is a plan view showing an example of ceramic layers SH1 and SH2 forming a multilayer inductor element, (C ) Is a plan view showing an example of a ceramic layer SH3 forming a multilayer inductor element, and (D) is a plan view showing an example of a ceramic layer SH4 forming a multilayer inductor element. (A)は積層型インダクタ素子を形成するセラミック層SH5の一例を示す平面図であり、(B)は積層型インダクタ素子を形成するセラミック層SH6の一例を示す平面図であり、(C)は積層型インダクタ素子を形成するセラミック層SH7およびSH8の一例を示す平面図であり、(D)は積層型インダクタ素子を形成するセラミック層SH9の一例を示す平面図であり、(E)は積層型インダクタ素子を形成するセラミック層SH10の一例を示す平面図である。(A) is a plan view showing an example of a ceramic layer SH5 forming a multilayer inductor element, (B) is a plan view showing an example of a ceramic layer SH6 forming a multilayer inductor element, (C) It is a top view which shows an example of ceramic layer SH7 and SH8 which form a multilayer inductor element, (D) is a top view which shows an example of ceramic layer SH9 which forms a multilayer inductor element, (E) is a multilayer type It is a top view which shows an example of ceramic layer SH10 which forms an inductor element. この実施例の積層型インダクタ素子の外観を示す斜視図である。It is a perspective view which shows the external appearance of the multilayer inductor element of this Example. 図4に示す積層型インダクタ素子のA−A断面図である。FIG. 5 is a cross-sectional view of the multilayer inductor element taken along the line AA in FIG. 4. (A)はセラミック層SH0に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH0に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH0に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH0, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH0. It is process drawing shown, (C) is process drawing which shows the other one part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH0. (A)はセラミック層SH1およびSH2に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH1およびSH2に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH1およびSH2に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH1 and SH2, (B) is another manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH1 and SH2. FIG. 6C is a process diagram illustrating another part of the manufacturing process of the sheet before firing corresponding to the ceramic layers SH1 and SH2. (A)はセラミック層SH3に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH3に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH3に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH3に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH3, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH3. (C) is a process diagram showing another part of the manufacturing process of the sheet before firing corresponding to the ceramic layer SH3, (D) is a process diagram of the sheet before firing corresponding to the ceramic layer SH3 It is process drawing which shows a part of others of a manufacturing process. (A)はセラミック層SH4に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH4に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH4に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH4に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH4, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH4. (C) is a process diagram showing another part of the manufacturing process of the sheet before firing corresponding to the ceramic layer SH4, (D) is a process diagram of the sheet before firing corresponding to the ceramic layer SH4 It is process drawing which shows a part of others of a manufacturing process. (A)はセラミック層SH5に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH5に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH5に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH5, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH5. It is process drawing shown, (C) is a process drawing which shows the other one part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH5. (A)はセラミック層SH6に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH6に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH6に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH6に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH6, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH6. (C) is a process diagram showing another part of the manufacturing process of the sheet before firing corresponding to the ceramic layer SH6, (D) is a process diagram of the sheet before firing corresponding to the ceramic layer SH6 It is process drawing which shows a part of others of a manufacturing process. (A)はセラミック層SH7およびSH8に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH7およびSH8に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH7およびSH8に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH7およびSH8に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH7 and SH8, (B) is another manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH7 and SH8. (C) is a process diagram showing another part of the manufacturing process of the sheet before firing corresponding to the ceramic layers SH7 and SH8, and (D) is a process diagram showing the ceramic layers SH7 and SH8. It is process drawing which shows further another part of the manufacturing process of the sheet | seat before baking corresponding to this. (A)はセラミック層SH9に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH9に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH9に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH9, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH9. It is process drawing shown, (C) is a process drawing which shows the other one part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH9. (A)はセラミック層SH10に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH10に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH10に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH10に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH10, (B) is another part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH10. (C) is a process diagram showing another part of the manufacturing process of the sheet before firing corresponding to the ceramic layer SH10, (D) is a process diagram of the sheet before firing corresponding to the ceramic layer SH10 It is process drawing which shows a part of others of a manufacturing process. (A)は積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)は積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)は積層型インダクタ素子の製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of a multilayer inductor element, (B) is process drawing which shows another part of manufacturing process of a multilayer inductor element, (C) is a multilayer type It is process drawing which shows the other part of manufacturing process of an inductor element. 他の実施例の積層型インダクタ素子を分解した状態を示す分解図である。It is an exploded view which shows the state which decomposed | disassembled the multilayer inductor element of the other Example. 他の実施例の積層型インダクタ素子を形成するセラミック層SH1´およびSH2´の一例を示す平面図である。It is a top view which shows an example of ceramic layer SH1 'and SH2' which form the multilayer inductor element of another Example. 他の実施例の積層型インダクタ素子の断面図である。It is sectional drawing of the multilayer inductor element of another Example. (A)はセラミック層SH1´およびSH2´に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH1´およびSH2´に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH1´およびSH2´に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH1´およびSH2´に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH1 'and SH2', (B) is the sheet | seat before baking corresponding to ceramic layer SH1 'and SH2'. It is process drawing which shows the other part of a manufacturing process, (C) is process drawing which shows the other part of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH1 'and SH2', (D) These are process drawings which show still another part of the manufacturing process of the sheet before firing corresponding to the ceramic layers SH1 ′ and SH2 ′. (A)は他の実施例の積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)は他の実施例の積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)は他の実施例の積層型インダクタ素子の製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the multilayer inductor element of another Example, (B) is a process which shows another part of the manufacturing process of the multilayer inductor element of another Example. FIG. 6C is a process diagram illustrating another part of the manufacturing process of the multilayer inductor element of another embodiment. その他の実施例の積層型インダクタ素子を分解した状態を示す分解図である。It is an exploded view which shows the state which decomposed | disassembled the multilayer inductor element of the other Example. その他の実施例の積層型インダクタ素子を形成するセラミック層SH5´の一例を示す平面図である。It is a top view which shows an example of ceramic layer SH5 'which forms the multilayer inductor element of another Example. その他の実施例の積層型インダクタ素子の断面図である。It is sectional drawing of the multilayer inductor element of another Example. (A)はセラミック層SH5´に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH5´に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH5´に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH5´に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図であり、(E)はセラミック層SH5´の製造工程の他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH5 ', (B) is another one of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH5'. FIG. 4C is a process diagram showing another part of the manufacturing process of a sheet before firing corresponding to the ceramic layer SH5 ′, and FIG. 4D is a firing process corresponding to the ceramic layer SH5 ′. It is process drawing which shows further another part of the manufacturing process of a front sheet | seat, (E) is a process drawing which shows another part of manufacturing process of ceramic layer SH5 '. (A)はその他の実施例の積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)はその他の実施例の積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)はその他の実施例の積層型インダクタ素子の製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the multilayer inductor element of another Example, (B) is a process which shows another part of the manufacturing process of the multilayer inductor element of another Example. FIG. 10C is a process diagram illustrating another part of the manufacturing process of the multilayer inductor element of the other examples. 他の実施例の積層型インダクタ素子を分解した状態を示す分解図である。It is an exploded view which shows the state which decomposed | disassembled the multilayer inductor element of the other Example. 他の実施例の積層型インダクタ素子を形成するセラミック層SH8´の一例を示す平面図である。It is a top view which shows an example of ceramic layer SH8 'which forms the multilayer inductor element of another Example. 他の実施例の積層型インダクタ素子の断面図である。It is sectional drawing of the multilayer inductor element of another Example. (A)はセラミック層SH8´に対応する焼成前のシートの製造工程の一部を示す工程図であり、(B)はセラミック層SH8´に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、(C)はセラミック層SH8´に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、(D)はセラミック層SH8´に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH8 ', (B) is another one of the manufacturing process of the sheet | seat before baking corresponding to ceramic layer SH8'. FIG. 4C is a process diagram illustrating another part of the manufacturing process of the sheet before firing corresponding to the ceramic layer SH8 ′, and FIG. 4D is a process diagram corresponding to the ceramic layer SH8 ′. It is process drawing which shows a part of others of the manufacturing process of the front sheet | seat. (A)はその他の実施例の積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)はその他の実施例の積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)はその他の実施例の積層型インダクタ素子の製造工程のその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the multilayer inductor element of another Example, (B) is a process which shows another part of the manufacturing process of the multilayer inductor element of another Example. FIG. 10C is a process diagram illustrating another part of the manufacturing process of the multilayer inductor element of the other examples.

図1を参照して、この実施例の積層型インダクタ素子10は、13.56MHz帯における無線通信用のアンテナ素子として利用され、各々の主面が正方形をなして積層されたセラミック層SH0〜SH10を含む。セラミック層SH0〜SH10の各々の主面のサイズは互いに一致し、この順で積層される。また、セラミック層SH0,SH5およびSH10は非磁性体を含む一方、残りのセラミック層SH1〜SH4,SH6〜SH9は磁性体を含む。   Referring to FIG. 1, a multilayer inductor element 10 of this embodiment is used as an antenna element for wireless communication in the 13.56 MHz band, and ceramic layers SH0 to SH10 in which each main surface is laminated in a square shape. including. The main surfaces of the ceramic layers SH0 to SH10 have the same size, and are laminated in this order. The ceramic layers SH0, SH5 and SH10 include a non-magnetic material, while the remaining ceramic layers SH1 to SH4 and SH6 to SH9 include a magnetic material.

積層体12は直方体をなし、セラミック層SH1〜SH4によって磁性層12aが形成され、セラミック層SH6〜SH9によって磁性層12bが形成され、セラミック層SH0によって非磁性層12cが形成され、セラミック層SH5によって非磁性層12dが形成され、そしてセラミック層SH10によって非磁性層12eが形成される。   The laminated body 12 is a rectangular parallelepiped, the magnetic layer 12a is formed by the ceramic layers SH1 to SH4, the magnetic layer 12b is formed by the ceramic layers SH6 to SH9, the nonmagnetic layer 12c is formed by the ceramic layer SH0, and the ceramic layer SH5 is formed. The nonmagnetic layer 12d is formed, and the nonmagnetic layer 12e is formed by the ceramic layer SH10.

つまり、積層型インダクタ素子10をなす積層体12は、磁性層12aが非磁性層12cおよび12dによって挟持されかつ磁性層12bが非磁性層12dおよび12eによって挟持された積層構造を有する。積層体12の主面(=上面または下面)をなす正方形の各辺はX軸またはY軸に沿って延び、積層体12の厚みはZ軸に沿って増大する。   That is, the multilayer body 12 constituting the multilayer inductor element 10 has a multilayer structure in which the magnetic layer 12a is sandwiched between the nonmagnetic layers 12c and 12d and the magnetic layer 12b is sandwiched between the nonmagnetic layers 12d and 12e. Each side of the square forming the main surface (= upper surface or lower surface) of the stacked body 12 extends along the X axis or the Y axis, and the thickness of the stacked body 12 increases along the Z axis.

図2(A)を参照して、セラミック層SH0の上面には、下面にまで達するビアホール導体VH0aおよびVH0bが形成される。ビアホール導体VH0aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、ビアホール導体VH0bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられる。セラミック層SH0の下面には、パッド電極14aおよび14bが形成される。パッド電極14aはビアホール導体VH0aを覆う位置に設けられ、パッド電極14bはビアホール導体VH0bを覆う位置に設けられる。   Referring to FIG. 2A, via hole conductors VH0a and VH0b reaching the lower surface are formed on the upper surface of ceramic layer SH0. The via-hole conductor VH0a is provided at a position corresponding to the negative side end in the X-axis direction and the negative side end in the Y-axis direction, and the via-hole conductor VH0b is a positive side end in the X-axis direction and the positive side in the Y-axis direction. It is provided at a position corresponding to the end. Pad electrodes 14a and 14b are formed on the lower surface of the ceramic layer SH0. The pad electrode 14a is provided at a position covering the via hole conductor VH0a, and the pad electrode 14b is provided at a position covering the via hole conductor VH0b.

図2(B)を参照して、セラミック層SH1の上面には、下面にまで達するビアホール導体VH1aおよびVH1bが形成される。また、セラミック層SH2の上面には、下面にまで達するビアホール導体VH2aおよびVH2bが形成される。   Referring to FIG. 2B, via hole conductors VH1a and VH1b reaching the lower surface are formed on the upper surface of ceramic layer SH1. In addition, via hole conductors VH2a and VH2b reaching the lower surface are formed on the upper surface of the ceramic layer SH2.

ビアホール導体VH1aおよびVH1bはそれぞれ、セラミック層SH1をセラミック層SH0に積層したときにビアホール導体VH0aおよびVH0bと重なる位置に設けられる。同様に、ビアホール導体VH2aおよびVH2bはそれぞれ、セラミック層SH2をセラミック層SH1に積層したときにビアホール導体VH1aおよびVH1bと重なる位置に設けられる。   The via-hole conductors VH1a and VH1b are provided at positions that overlap with the via-hole conductors VH0a and VH0b when the ceramic layer SH1 is stacked on the ceramic layer SH0, respectively. Similarly, via-hole conductors VH2a and VH2b are provided at positions that overlap with via-hole conductors VH1a and VH1b when ceramic layer SH2 is laminated on ceramic layer SH1, respectively.

図2(C)を参照して、セラミック層SH3の上面には、下面にまで達するビアホール導体VH3aおよびVH3bとループ状のコイル導体パターンCP3とが形成される。ビアホール導体VH3aは、セラミック層SH3をセラミック層SH2に積層したときにビアホール導体VH2aと重なる位置に設けられる。また、ビアホール導体VH3bは、セラミック層SH3をセラミック層SH2に積層したときにビアホール導体VH2bと重なる位置に設けられる。   Referring to FIG. 2C, via hole conductors VH3a and VH3b and a looped coil conductor pattern CP3 reaching the lower surface are formed on the upper surface of the ceramic layer SH3. The via-hole conductor VH3a is provided at a position overlapping the via-hole conductor VH2a when the ceramic layer SH3 is stacked on the ceramic layer SH2. The via-hole conductor VH3b is provided at a position that overlaps the via-hole conductor VH2b when the ceramic layer SH3 is stacked on the ceramic layer SH2.

コイル導体パターンCP3をなすループは、セラミック層SH3の上面中央位置を始端としかつ始端とビアホール導体VH3aとの間の位置を終端として、セラミック層SH3の上面を時計回り方向に延在する。   The loop forming the coil conductor pattern CP3 extends in the clockwise direction on the upper surface of the ceramic layer SH3, with the center position on the upper surface of the ceramic layer SH3 as the start end and the position between the start end and the via-hole conductor VH3a as the end.

コイル導体パターンCP3はまず、始端からX軸方向の負側に延び、セラミック層SH3の上面端部に達する前にY軸方向における正側に屈曲する。屈曲したコイル導体パターンCP3は、セラミック層SH3の上面端部に達する前にX軸方向の正側にさらに屈曲する。X軸方向の正側に延びたコイル導体パターンCP3はビアホール導体VH3bの近傍でY軸方向の負側に再度屈曲し、さらにセラミック層SH3の上面端部に達する前にX軸方向の負側に屈曲する。屈曲したコイル導体パターンCP3はその後、終端に達する。   The coil conductor pattern CP3 first extends from the start end to the negative side in the X-axis direction, and bends to the positive side in the Y-axis direction before reaching the upper surface end of the ceramic layer SH3. The bent coil conductor pattern CP3 is further bent to the positive side in the X-axis direction before reaching the upper end of the ceramic layer SH3. The coil conductor pattern CP3 extending on the positive side in the X-axis direction is bent again on the negative side in the Y-axis direction in the vicinity of the via-hole conductor VH3b, and further on the negative side in the X-axis direction before reaching the upper end of the ceramic layer SH3. Bend. The bent coil conductor pattern CP3 then reaches the end.

図2(D)を参照して、セラミック層SH4の上面には、下面にまで達するビアホール導体VH4a〜VH4dとループ状のコイル導体パターンCP4とが形成される。ビアホール導体VH4aおよびVH4bはそれぞれ、セラミック層SH4をセラミック層SH3に積層したときにビアホール導体VH3aおよびVH3bと重なる位置に設けられる。また、ビアホール導体VH4cは、セラミック層SH2の上面中央位置に設けられる。さらに、ビアホール導体VH4dは、セラミック層SH4をセラミック層SH3に積層したときにコイル導体パターンCP3の終端と重なる位置に設けられる。   Referring to FIG. 2D, via hole conductors VH4a to VH4d and a looped coil conductor pattern CP4 reaching the lower surface are formed on the upper surface of the ceramic layer SH4. The via-hole conductors VH4a and VH4b are provided at positions that overlap with the via-hole conductors VH3a and VH3b, respectively, when the ceramic layer SH4 is stacked on the ceramic layer SH3. Further, the via-hole conductor VH4c is provided at the center position on the upper surface of the ceramic layer SH2. Furthermore, the via-hole conductor VH4d is provided at a position that overlaps the end of the coil conductor pattern CP3 when the ceramic layer SH4 is laminated on the ceramic layer SH3.

コイル導体パターンCP4をなすループは、ビアホール導体VH4dが形成された位置を始端としかつこの位置よりもX軸方向における正側にややずれた位置を終端として、セラミック層SH4の上面を時計回り方向に延在する。   The loop forming the coil conductor pattern CP4 starts from the position where the via-hole conductor VH4d is formed and ends at a position slightly shifted to the positive side in the X-axis direction from this position, and the upper surface of the ceramic layer SH4 is clockwise. Extend.

コイル導体パターンCP4はまず、始端からY軸方向の正側に延び、セラミック層SH4の上面端部に達する前にX軸方向における正側に屈曲する。屈曲したコイル導体パターンCP4は、ビアホール導体VH4bの近傍でY軸方向の負側に再度屈曲し、さらにセラミック層SH4の上面端部に達する前にX軸方向の負側に屈曲する。屈曲したコイル導体パターンCP4はその後、終端に達する。   The coil conductor pattern CP4 first extends from the start end to the positive side in the Y-axis direction, and bends to the positive side in the X-axis direction before reaching the upper end of the ceramic layer SH4. The bent coil conductor pattern CP4 is bent again on the negative side in the Y-axis direction in the vicinity of the via-hole conductor VH4b, and further bent on the negative side in the X-axis direction before reaching the upper end of the ceramic layer SH4. The bent coil conductor pattern CP4 then reaches the end.

図3(A)を参照して、セラミック層SH5の上面には、下面にまで達するビアホール導体VH5a〜VH5dが形成される。ビアホール導体VH5aおよびVH5bはそれぞれ、セラミック層SH5をセラミック層SH4に積層したときにビアホール導体VH4aおよびVH4bと重なる位置に設けられる。また、ビアホール導体VH5cは、セラミック層SH5の上面中央位置に設けられる。さらに、ビアホール導体VH5dは、セラミック層SH5をセラミック層SH4に積層したときにコイル導体パターンCP4の終端と重なる位置に設けられる。   Referring to FIG. 3A, via hole conductors VH5a to VH5d reaching the lower surface are formed on the upper surface of ceramic layer SH5. The via-hole conductors VH5a and VH5b are provided at positions that overlap with the via-hole conductors VH4a and VH4b when the ceramic layer SH5 is stacked on the ceramic layer SH4, respectively. The via-hole conductor VH5c is provided at the center position on the upper surface of the ceramic layer SH5. Furthermore, the via-hole conductor VH5d is provided at a position that overlaps the end of the coil conductor pattern CP4 when the ceramic layer SH5 is laminated on the ceramic layer SH4.

図3(B)を参照して、セラミック層SH6の上面には、下面にまで達するビアホール導体VH6a〜VH6dとループ状のコイル導体パターンCP6とが形成される。ビアホール導体VH6aおよびVH6bはそれぞれ、セラミック層SH6をセラミック層SH5に積層したときにビアホール導体VH5aおよびVH5bと重なる位置に設けられる。また、ビアホール導体VH6cは、セラミック層SH6の上面中央位置に設けられる。さらに、ビアホール導体VH6dは、セラミック層SH6をセラミック層SH5に積層したときに、ビアホール導体VH5dと重なる位置に設けられる。   Referring to FIG. 3B, via hole conductors VH6a to VH6d and a looped coil conductor pattern CP6 reaching the lower surface are formed on the upper surface of the ceramic layer SH6. The via-hole conductors VH6a and VH6b are provided at positions that overlap with the via-hole conductors VH5a and VH5b when the ceramic layer SH6 is stacked on the ceramic layer SH5, respectively. The via-hole conductor VH6c is provided at the center position on the upper surface of the ceramic layer SH6. Furthermore, the via-hole conductor VH6d is provided at a position overlapping the via-hole conductor VH5d when the ceramic layer SH6 is stacked on the ceramic layer SH5.

コイル導体パターンCP6をなすループは、ビアホール導体VH6dが形成された位置を始端としかつこの位置よりもX軸方向における正側にややずれた位置を終端として、セラミック層SH6の上面を時計回り方向に延在する。   The loop forming the coil conductor pattern CP6 starts from the position where the via-hole conductor VH6d is formed and ends at a position slightly shifted to the positive side in the X-axis direction from this position, and the upper surface of the ceramic layer SH6 is clockwise. Extend.

コイル導体パターンCP6はまず、始端からX軸方向の負側に延び、セラミック層SH6の上面端部に達する前にY軸方向における正側に屈曲する。屈曲したコイル導体パターンCP6は、セラミック層SH6の上面端部に達する前にX軸方向の正側にさらに屈曲する。X軸方向の正側に延びたコイル導体パターンCP6はビアホール導体VH6bの近傍でY軸方向の負側に再度屈曲し、さらにセラミック層SH6の上面端部に達する前にX軸方向の負側に屈曲する。屈曲したコイル導体パターンCP6はその後、終端に達する。   The coil conductor pattern CP6 first extends from the start end to the negative side in the X-axis direction, and bends to the positive side in the Y-axis direction before reaching the upper end of the ceramic layer SH6. The bent coil conductor pattern CP6 is further bent to the positive side in the X-axis direction before reaching the upper end of the ceramic layer SH6. The coil conductor pattern CP6 extending on the positive side in the X-axis direction is bent again on the negative side in the Y-axis direction in the vicinity of the via-hole conductor VH6b, and further on the negative side in the X-axis direction before reaching the upper end of the ceramic layer SH6. Bend. The bent coil conductor pattern CP6 then reaches the end.

図3(C)を参照して、セラミック層SH7の上面には、下面にまで達するビアホール導体VH7a〜VH7dとダミー導体パターンDP7とが形成される。ビアホール導体VH7aおよびVH7bはそれぞれ、セラミック層SH7をセラミック層SH6に積層したときにビアホール導体VH6aおよびVH6bと重なる位置に設けられる。また、ビアホール導体VH7cは、セラミック層SH7の上面中央位置に設けられる。さらに、ビアホール導体VH7dは、セラミック層SH7をセラミック層SH6に積層したときにコイル導体パターンCP6の終端と重なる位置に設けられる。   Referring to FIG. 3C, via hole conductors VH7a to VH7d and a dummy conductor pattern DP7 reaching the lower surface are formed on the upper surface of the ceramic layer SH7. The via-hole conductors VH7a and VH7b are provided at positions that overlap the via-hole conductors VH6a and VH6b when the ceramic layer SH7 is laminated on the ceramic layer SH6, respectively. The via-hole conductor VH7c is provided at the center position on the upper surface of the ceramic layer SH7. Furthermore, the via-hole conductor VH7d is provided at a position that overlaps the end of the coil conductor pattern CP6 when the ceramic layer SH7 is laminated on the ceramic layer SH6.

ダミー導体パターンDP7は、厳密には4つの線状導体LC7a〜LC7dからなる。線状導体LC7aは、セラミック層SH7の上面中央よりもX軸方向における負側の位置をY軸に沿って延びる。線状導体LC7bは、セラミック層SH7の上面中央よりもY軸方向における正側の位置をX軸に沿って延びる。線状導体LC7cは、セラミック層SH7の上面中央よりもX軸方向における正側の位置をY軸に沿って延びる。線状導体LC7dは、セラミック層SH7の上面中央よりもY軸方向における負側の位置をX軸に沿って延びる。積層方向から眺めたとき、線状導体LC7a〜LC7dはいずれも、コイル導体パターンCP6よりも外方に設けられる。   Strictly speaking, the dummy conductor pattern DP7 includes four linear conductors LC7a to LC7d. The linear conductor LC7a extends along the Y axis at a position on the negative side in the X axis direction from the center of the upper surface of the ceramic layer SH7. The linear conductor LC7b extends along the X-axis at a position on the positive side in the Y-axis direction from the center of the upper surface of the ceramic layer SH7. The linear conductor LC7c extends along the Y axis at a position on the positive side in the X axis direction from the center of the upper surface of the ceramic layer SH7. The linear conductor LC7d extends along the X axis at a position on the negative side in the Y axis direction from the center of the upper surface of the ceramic layer SH7. When viewed from the stacking direction, the linear conductors LC7a to LC7d are all provided outside the coil conductor pattern CP6.

セラミック層SH8の上面には、下面にまで達するビアホール導体VH8a〜VH8dとダミー導体パターンDP8とが形成される。ビアホール導体VH8a〜VH8dはそれぞれ、セラミック層SH8をセラミック層SH7に積層したときにビアホール導体VH7a〜VH7dと重なる位置に設けられる。   Via hole conductors VH8a to VH8d and a dummy conductor pattern DP8 reaching the lower surface are formed on the upper surface of the ceramic layer SH8. The via-hole conductors VH8a to VH8d are provided at positions that overlap with the via-hole conductors VH7a to VH7d when the ceramic layer SH8 is stacked on the ceramic layer SH7, respectively.

ダミー導体パターンDP8は、厳密には4つの線状導体LC8a〜LC8dからなる。線状導体LC8aは、セラミック層SH8の上面中央よりもX軸方向における負側の位置をY軸に沿って延びる。線状導体LC8bは、セラミック層SH8の上面中央よりもY軸方向における正側の位置をX軸に沿って延びる。線状導体LC8cは、セラミック層SH8の上面中央よりもX軸方向における正側の位置をY軸に沿って延びる。線状導体LC8dは、セラミック層SH8の上面中央よりもY軸方向における負側の位置をX軸に沿って延びる。積層方向から眺めたとき、線状導体LC8a〜LC8dは、線状導体LC7a〜LC7dと重なる。   Strictly speaking, the dummy conductor pattern DP8 includes four linear conductors LC8a to LC8d. The linear conductor LC8a extends along the Y axis at a position on the negative side in the X axis direction from the center of the upper surface of the ceramic layer SH8. The linear conductor LC8b extends along the X axis at a position on the positive side in the Y axis direction from the center of the upper surface of the ceramic layer SH8. The linear conductor LC8c extends along the Y axis at a position on the positive side in the X axis direction from the center of the upper surface of the ceramic layer SH8. The linear conductor LC8d extends along the X axis at a position on the negative side in the Y axis direction from the center of the upper surface of the ceramic layer SH8. When viewed from the stacking direction, the linear conductors LC8a to LC8d overlap the linear conductors LC7a to LC7d.

図3(D)を参照して、セラミック層SH9の上面には、下面にまで達するビアホール導体VH9a〜VH9dが形成される。ビアホール導体VH9a〜VH9dはそれぞれ、セラミック層SH9をセラミック層SH8に積層したときにビアホール導体VH8a〜VH8dと重なる位置に設けられる。   Referring to FIG. 3D, via hole conductors VH9a to VH9d reaching the lower surface are formed on the upper surface of the ceramic layer SH9. The via-hole conductors VH9a to VH9d are provided at positions that overlap with the via-hole conductors VH8a to VH8d when the ceramic layer SH9 is stacked on the ceramic layer SH8, respectively.

図3(E)を参照して、セラミック層SH10の上面には、下面にまで達するビアホール導体VH10a〜VH10dが形成される。ビアホール導体VH10a〜VH10dはそれぞれ、セラミック層SH10をセラミック層SH9に積層したときにビアホール導体VH9a〜VH9dと重なる位置に設けられる。セラミック層SH10の上面には、パッド電極16aおよび16bが形成される。パッド電極16aはビアホール導体VH10cを覆う位置に設けられ、パッド電極16bはビアホール導体VH10dを覆う位置に設けられる。   Referring to FIG. 3E, via hole conductors VH10a to VH10d reaching the lower surface are formed on the upper surface of ceramic layer SH10. The via-hole conductors VH10a to VH10d are provided at positions that overlap with the via-hole conductors VH9a to VH9d when the ceramic layer SH10 is stacked on the ceramic layer SH9, respectively. Pad electrodes 16a and 16b are formed on the upper surface of the ceramic layer SH10. The pad electrode 16a is provided at a position covering the via hole conductor VH10c, and the pad electrode 16b is provided at a position covering the via hole conductor VH10d.

セラミック層SH1〜SH10が上述のように構成されることから、コイル導体パターンCP3〜CP4,CP6およびビアホール導体VH4c〜VH10c,VH4d〜VH10dはコイル状に接続され、これによってZ軸を巻回軸とする巻回体が積層体12の内部に形成される。巻回体の内側および外側には磁性体が存在するため、巻回体はインダクタとして機能する。   Since the ceramic layers SH1 to SH10 are configured as described above, the coil conductor patterns CP3 to CP4 and CP6 and the via-hole conductors VH4c to VH10c and VH4d to VH10d are connected in a coil shape. A wound body is formed inside the laminate 12. Since the magnetic body exists inside and outside the wound body, the wound body functions as an inductor.

こうして積層型インダクタ素子10は、図4に示す外観を有する。セラミック層SH10の上面には、図示しないコンデンサや抵抗素子などの受動素子が実装される。これらの受動素子は、パッド電極16a,16bおよびビアホール導体VH10a,VH10bと接続される。また、この積層型インダクタ素子10のA−A断面は図5に示す構造をなす。   Thus, the multilayer inductor element 10 has the appearance shown in FIG. A passive element such as a capacitor or a resistance element (not shown) is mounted on the upper surface of the ceramic layer SH10. These passive elements are connected to pad electrodes 16a and 16b and via-hole conductors VH10a and VH10b. Further, the AA cross section of the multilayer inductor element 10 has the structure shown in FIG.

なお、セラミック層SH0,SH5およびSH10の各々をなすセラミックシートは非磁性(比透磁率:1)のフェライトを材料とし、熱膨張係数は“8.5”〜“9.0”の範囲の値を示す。また、セラミック層SH1〜SH4およびSH6〜SH9の各々をなすセラミックシートは磁性(比透磁率:100〜120)のフェライトを材料とし、熱膨張係数は“9.0”〜“10.0”の範囲の値を示す。さらに、パッド電極14a〜14b,16a〜16b,コイル導体パターンCP1〜CP4,ビアホール導体VH0a〜VH10a,VH0b〜VH10b,VH4c〜VH10c,VH4d〜VH10dは、銀を材料とし、熱膨張係数は“20”を示す。   The ceramic sheets forming each of the ceramic layers SH0, SH5 and SH10 are made of non-magnetic (relative magnetic permeability: 1) ferrite and have a thermal expansion coefficient in the range of “8.5” to “9.0”. Indicates. The ceramic sheets forming the ceramic layers SH1 to SH4 and SH6 to SH9 are made of magnetic (relative magnetic permeability: 100 to 120) ferrite and have a thermal expansion coefficient of “9.0” to “10.0”. Indicates the range value. Further, the pad electrodes 14a to 14b, 16a to 16b, the coil conductor patterns CP1 to CP4, the via-hole conductors VH0a to VH10a, VH0b to VH10b, VH4c to VH10c, and VH4d to VH10d are made of silver and the thermal expansion coefficient is “20”. Indicates.

セラミック層SH0に対応する焼成前のシートは、図6(A)〜図6(C)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS0として用意される(図6(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。この破線によって定義される複数の矩形の各々を“分割ユニット”と定義する。   The sheet before firing corresponding to the ceramic layer SH0 is produced in the manner shown in FIGS. 6 (A) to 6 (C). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS0 (see FIG. 6A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions. Each of the plurality of rectangles defined by the broken lines is defined as a “divided unit”.

次に、貫通孔HL0aおよびHL0bが分割ユニット毎にマザーシートBS0に形成される(図6(B)参照)。各分割ユニットに注目したとき、貫通孔HL0aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL0bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられる。貫通孔HL0aおよびHL0bにはその後、導電ペーストが充填される(図6(C)参照)。貫通孔HL0aに充填された導電ペーストはビアホール導体VH0aをなし、貫通孔HL0bに充填された導電ペーストはビアホール導体VH0bをなす。   Next, through holes HL0a and HL0b are formed in the mother sheet BS0 for each divided unit (see FIG. 6B). When attention is paid to each divided unit, the through hole HL0a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL0b is the positive side end in the X axis direction. And provided at a position corresponding to the positive side end in the Y-axis direction. The through holes HL0a and HL0b are then filled with a conductive paste (see FIG. 6C). The conductive paste filled in the through hole HL0a forms the via hole conductor VH0a, and the conductive paste filled in the through hole HL0b forms the via hole conductor VH0b.

セラミック層SH1またはSH2に対応する焼成前のシートは、図7(A)〜図7(C)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS1またはBS2として用意される(図7(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH1 or SH2 is produced in the manner shown in FIGS. 7 (A) to 7 (C). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS1 or BS2 (see FIG. 7A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL1a〜HL1bまたは貫通孔HL2a〜HL2bが、分割ユニット毎にマザーシートBS1またはBS2に形成される(図7(B)参照)。各分割ユニットに注目したとき、貫通孔HL1aまたはHL2aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL1bまたはHL2bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられる。貫通孔HL1a〜HL1bまたは貫通孔HL2a〜HL2bにはその後、導電ペーストが充填される(図7(C)参照)。   Next, the through holes HL1a to HL1b or the through holes HL2a to HL2b are formed in the mother sheet BS1 or BS2 for each divided unit (see FIG. 7B). When attention is paid to each divided unit, the through hole HL1a or HL2a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL1b or HL2b is provided in the X axis direction. It is provided at a position corresponding to the positive side end and the positive side end in the Y-axis direction. The through holes HL1a to HL1b or the through holes HL2a to HL2b are then filled with a conductive paste (see FIG. 7C).

貫通孔HL1aに充填された導電ペーストはビアホール導体VH1aをなし、貫通孔HL1bに充填された導電ペーストはビアホール導体VH1bをなす。また、貫通孔HL2aに充填された導電ペーストはビアホール導体VH2aをなし、貫通孔HL2bに充填された導電ペーストはビアホール導体VH2bをなす。   The conductive paste filled in the through hole HL1a forms a via hole conductor VH1a, and the conductive paste filled in the through hole HL1b forms a via hole conductor VH1b. The conductive paste filled in the through hole HL2a forms the via hole conductor VH2a, and the conductive paste filled in the through hole HL2b forms the via hole conductor VH2b.

セラミック層SH3に対応する焼成前のシートは、図8(A)〜図8(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS3として用意される(図8(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH3 is produced in the manner shown in FIGS. 8 (A) to 8 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS3 (see FIG. 8A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL3aおよびHL3bが分割ユニット毎にマザーシートBS3に形成される(図8(B)参照)。貫通孔HL3aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL3bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられる。   Next, through holes HL3a and HL3b are formed in the mother sheet BS3 for each divided unit (see FIG. 8B). The through hole HL3a is provided at a position corresponding to the negative end in the X-axis direction and the negative end in the Y-axis direction, and the through-hole HL3b is a positive end in the X-axis direction and the positive side in the Y-axis direction. It is provided at a position corresponding to the end.

こうして形成された貫通孔HL3aおよびHL3bには、導電ペーストが充填される(図8(C)参照)。貫通孔HL3aに充填された導電ペーストはビアホール導体VH3aをなし、貫通孔HL3bに充填された導電ペーストはビアホール導体VH3bをなす。充填が完了すると、ループ状に延在するコイル導体パターンCP3が、各分割ユニットの上面にスクリーン印刷によって形成される(図8(D)参照)。   The through holes HL3a and HL3b thus formed are filled with a conductive paste (see FIG. 8C). The conductive paste filled in the through hole HL3a forms a via hole conductor VH3a, and the conductive paste filled in the through hole HL3b forms a via hole conductor VH3b. When the filling is completed, a coil conductor pattern CP3 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 8D).

セラミック層SH4に対応する焼成前のシートは、図9(A)〜図9(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS4として用意される(図9(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The unfired sheet corresponding to the ceramic layer SH4 is produced as shown in FIGS. 9 (A) to 9 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS4 (see FIG. 9A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL4a〜HL4dが分割ユニット毎にマザーシートBS4に形成される(図9(B)参照)。貫通孔HL4aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL4bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL4cは中央位置に設けられる。また、貫通孔HL4dは、上述の要領で作製されたコイル導体パターンCP3の終端に相当する位置に形成される。   Next, through holes HL4a to HL4d are formed in the mother sheet BS4 for each divided unit (see FIG. 9B). The through hole HL4a is provided at a position corresponding to the negative end in the X axis direction and the negative end in the Y axis direction, and the through hole HL4b is a positive end in the X axis direction and the positive side in the Y axis direction. The through hole HL4c is provided at the center position at a position corresponding to the end. Further, the through hole HL4d is formed at a position corresponding to the terminal end of the coil conductor pattern CP3 produced as described above.

こうして形成された貫通孔HL4a〜HL4dには、導電ペーストが充填される(図9(C)参照)。貫通孔HL4aに充填された導電ペーストはビアホール導体VH4aをなし、貫通孔HL4bに充填された導電ペーストはビアホール導体VH4bをなす。また、貫通孔HL4cに充填された導電ペーストはビアホール導体VH4cをなし、貫通孔HL4dに充填された導電ペーストはビアホール導体VH4dをなす。充填が完了すると、ループ状に延在するコイル導体パターンCP4が、各分割ユニットの上面にスクリーン印刷によって形成される(図9(D)参照)。   The through holes HL4a to HL4d thus formed are filled with a conductive paste (see FIG. 9C). The conductive paste filled in the through hole HL4a forms the via hole conductor VH4a, and the conductive paste filled in the through hole HL4b forms the via hole conductor VH4b. The conductive paste filled in the through hole HL4c forms a via hole conductor VH4c, and the conductive paste filled in the through hole HL4d forms a via hole conductor VH4d. When the filling is completed, a coil conductor pattern CP4 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 9D).

セラミック層SH5に対応する焼成前のシートは、図10(A)〜図10(C)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS5として用意される(図10(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH5 is produced in the manner shown in FIGS. 10 (A) to 10 (C). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS5 (see FIG. 10A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL5a〜HL5dが分割ユニット毎にマザーシートBS5に形成される(図10(B)参照)。各分割ユニットに注目したとき、貫通孔HL5aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL5bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL5cは中央位置に設けられる。また、貫通孔HL5dは、上述の要領で作製されたコイル導体パターンCP4の終端に相当する位置に形成される。   Next, through holes HL5a to HL5d are formed in the mother sheet BS5 for each divided unit (see FIG. 10B). When attention is paid to each divided unit, the through hole HL5a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL5b is a positive side end in the X axis direction. In addition, the through hole HL5c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. Further, the through hole HL5d is formed at a position corresponding to the end of the coil conductor pattern CP4 produced in the above-described manner.

貫通孔HL5a〜HL5dにはその後、導電ペーストが充填される(図10(C)参照)。貫通孔HL5aに充填された導電ペーストはビアホール導体VH5aをなし、貫通孔HL5bに充填された導電ペーストはビアホール導体VH5bをなす。また、貫通孔HL5cに充填された導電ペーストはビアホール導体VH5cをなし、貫通孔HL5dに充填された導電ペーストはビアホール導体VH5dをなす。   The through holes HL5a to HL5d are then filled with a conductive paste (see FIG. 10C). The conductive paste filled in the through hole HL5a forms the via hole conductor VH5a, and the conductive paste filled in the through hole HL5b forms the via hole conductor VH5b. The conductive paste filled in the through hole HL5c forms a via hole conductor VH5c, and the conductive paste filled in the through hole HL5d forms a via hole conductor VH5d.

セラミック層SH6に対応する焼成前のシートは、図11(A)〜図11(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS6として用意される(図11(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH6 is produced in the manner shown in FIGS. 11 (A) to 11 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS6 (see FIG. 11A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL6a〜HL6dが分割ユニット毎にマザーシートBS6に形成される(図11(B)参照)。各分割ユニットに注目したとき、貫通孔HL6aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL6bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL6cは中央位置に設けられる。また、貫通孔HL6dは、上述の要領で作製されたビアホール導体VH5dに相当する位置に形成される。   Next, the through holes HL6a to HL6d are formed in the mother sheet BS6 for each divided unit (see FIG. 11B). When attention is paid to each divided unit, the through hole HL6a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL6b is a positive side end in the X axis direction. In addition, the through hole HL6c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. The through hole HL6d is formed at a position corresponding to the via-hole conductor VH5d produced as described above.

貫通孔HL6a〜HL6dにはその後、導電ペーストが充填される(図11(C)参照)。貫通孔HL6aに充填された導電ペーストはビアホール導体VH6aをなし、貫通孔HL6bに充填された導電ペーストはビアホール導体VH6bをなす。また、貫通孔HL6cに充填された導電ペーストはビアホール導体VH6cをなし、貫通孔HL6dに充填された導電ペーストはビアホール導体VH6dをなす。充填が完了すると、ループ状に延在するコイル導体パターンCP6が、各分割ユニットの上面にスクリーン印刷によって形成される(図11(D)参照)。   The through holes HL6a to HL6d are then filled with a conductive paste (see FIG. 11C). The conductive paste filled in the through hole HL6a forms the via hole conductor VH6a, and the conductive paste filled in the through hole HL6b forms the via hole conductor VH6b. The conductive paste filled in the through hole HL6c forms the via hole conductor VH6c, and the conductive paste filled in the through hole HL6d forms the via hole conductor VH6d. When the filling is completed, a coil conductor pattern CP6 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 11D).

セラミック層SH7またはSH8に対応する焼成前のシートは、図12(A)〜図12(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS7またはBS8として用意される(図12(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH7 or SH8 is produced in the manner shown in FIGS. 12 (A) to 12 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS7 or BS8 (see FIG. 12A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL7a〜HL7dまたは貫通孔HL8a〜HL8dが、分割ユニット毎にマザーシートBS7またはBS8に形成される(図12(B)参照)。各分割ユニットに注目したとき、貫通孔HL7aまたはHL8aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL7bまたはHL8bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL7cまたはHL8cは中央位置に設けられる。また、貫通孔HL7dまたはHL8dは、上述の要領で作製されたコイル導体パターンCP6の終端に相当する位置に形成される。   Next, the through holes HL7a to HL7d or the through holes HL8a to HL8d are formed in the mother sheet BS7 or BS8 for each divided unit (see FIG. 12B). When attention is paid to each divided unit, the through hole HL7a or HL8a is provided at a position corresponding to the negative side end in the X-axis direction and the negative side end in the Y-axis direction, and the through-hole HL7b or HL8b extends in the X-axis direction. The positive end is provided at a position corresponding to the positive end in the Y-axis direction, and the through hole HL7c or HL8c is provided at the center position. Further, the through hole HL7d or HL8d is formed at a position corresponding to the terminal end of the coil conductor pattern CP6 produced as described above.

貫通孔HL7a〜HL7dまたは貫通孔HL8a〜HL8dにはその後、導電ペーストが充填される(図12(C)参照)。貫通孔HL7aまたはHL8aに充填された導電ペーストはビアホール導体VH7aまたはVH8aをなし、貫通孔HL7bまたはHL8bに充填された導電ペーストはビアホール導体VH7bまたはVH8bをなす。また、貫通孔HL7cまたはHL8cに充填された導電ペーストはビアホール導体VH7cまたはVH8cをなし、貫通孔HL7dまたはHL8dに充填された導電ペーストはビアホール導体VH7dまたはVH8dをなす。充填が完了すると、ダミー導体パターンDP7またはDP8が、各分割ユニットの上面にスクリーン印刷によって形成される(図12(D)参照)。   The through holes HL7a to HL7d or the through holes HL8a to HL8d are then filled with a conductive paste (see FIG. 12C). The conductive paste filled in the through hole HL7a or HL8a forms the via hole conductor VH7a or VH8a, and the conductive paste filled in the through hole HL7b or HL8b forms the via hole conductor VH7b or VH8b. The conductive paste filled in the through hole HL7c or HL8c forms the via hole conductor VH7c or VH8c, and the conductive paste filled in the through hole HL7d or HL8d forms the via hole conductor VH7d or VH8d. When the filling is completed, a dummy conductor pattern DP7 or DP8 is formed on the upper surface of each divided unit by screen printing (see FIG. 12D).

セラミック層SH9に対応する焼成前のシートは、図13(A)〜図13(C)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS9として用意される(図13(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH9 is produced in the manner shown in FIGS. 13 (A) to 13 (C). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS9 (see FIG. 13A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL9a〜HL9dが、分割ユニット毎にマザーシートBS9に形成される(図13(B)参照)。各分割ユニットに注目したとき、貫通孔HL9aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL9bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL9cは中央位置に設けられる。また、貫通孔HL9dは、上述の要領で作製されたビアホール導体VH8dに相当する位置に形成される。   Next, through holes HL9a to HL9d are formed in the mother sheet BS9 for each divided unit (see FIG. 13B). When attention is paid to each divided unit, the through hole HL9a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL9b is a positive side end in the X axis direction. In addition, the through hole HL9c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. The through hole HL9d is formed at a position corresponding to the via-hole conductor VH8d produced as described above.

貫通孔HL9a〜HL9dにはその後、導電ペーストが充填される(図13(C)参照)。貫通孔HL9aに充填された導電ペーストはビアホール導体VH9aをなし、貫通孔HL9bに充填された導電ペーストはビアホール導体VH9bをなす。また、貫通孔HL9cに充填された導電ペーストはビアホール導体VH9cをなし、貫通孔HL9dに充填された導電ペーストはビアホール導体VH9dをなす。   The through holes HL9a to HL9d are then filled with a conductive paste (see FIG. 13C). The conductive paste filled in the through hole HL9a forms the via hole conductor VH9a, and the conductive paste filled in the through hole HL9b forms the via hole conductor VH9b. The conductive paste filled in the through hole HL9c forms a via hole conductor VH9c, and the conductive paste filled in the through hole HL9d forms a via hole conductor VH9d.

セラミック層SH10に対応する焼成前のシートは、図14(A)〜図14(D)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS10として用意される(図14(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH10 is produced in the manner shown in FIGS. 14 (A) to 14 (D). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS10 (see FIG. 14A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL10a〜HL10dが、分割ユニット毎にマザーシートBS10に形成される(図14(B)参照)。各分割ユニットに注目したとき、貫通孔HL10aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL10bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL10cは中央位置に設けられる。また、貫通孔HL10dは、上述の要領で作製されたビアホール導体VH9dに相当する位置に形成される。   Next, through holes HL10a to HL10d are formed in the mother sheet BS10 for each divided unit (see FIG. 14B). When attention is paid to each divided unit, the through hole HL10a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL10b is a positive side end in the X axis direction. In addition, the through hole HL10c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. Further, the through hole HL10d is formed at a position corresponding to the via hole conductor VH9d manufactured in the above-described manner.

貫通孔HL10a〜HL10dにはその後、導電ペーストが充填される(図14(C)参照)。貫通孔HL10aに充填された導電ペーストはビアホール導体VH10aをなし、貫通孔HL10bに充填された導電ペーストはビアホール導体VH10bをなす。また、貫通孔HL10cに充填された導電ペーストはビアホール導体VH10cをなし、貫通孔HL10dに充填された導電ペーストはビアホール導体VH10dをなす。   The through holes HL10a to HL10d are then filled with a conductive paste (see FIG. 14C). The conductive paste filled in the through hole HL10a forms the via hole conductor VH10a, and the conductive paste filled in the through hole HL10b forms the via hole conductor VH10b. The conductive paste filled in the through hole HL10c forms the via hole conductor VH10c, and the conductive paste filled in the through hole HL10d forms the via hole conductor VH10d.

こうしてビアホール導体VH10a〜VH10dが形成されると、パッド電極16aおよび16bがマザーシートBS10の上面に印刷される(図14(D)参照)。パッド電極16aはビアホール導体VH10cを覆う位置に形成され、パッド電極16bはビアホール導体VH10dを覆う位置に形成される。   When the via-hole conductors VH10a to VH10d are thus formed, the pad electrodes 16a and 16b are printed on the upper surface of the mother sheet BS10 (see FIG. 14D). The pad electrode 16a is formed at a position covering the via hole conductor VH10c, and the pad electrode 16b is formed at a position covering the via hole conductor VH10d.

マザーシートBS0〜BS10をベースとして上述の要領で作成された焼成前のシートは、この順序で積層されかつ圧着される。このとき、各シートの積層位置は、各シートに割り当てられた破線がZ軸方向から眺めて重なるように調整される。また、ダミー導体パターンDP7およびDP8がそれぞれ印刷されたマザーシートBS7およびBS8は、最外層に最も近いコイル導体パターンCP6が印刷されたマザーシートBS6と最外層をなすマザーシートBS10との間に挿入される。これによって、図15(A)に示す積層基板LB1が作製される。作製された積層基板LB1は、その後焼成される(図15(B)参照)。   The unfired sheets created in the above-described manner based on the mother sheets BS0 to BS10 are laminated and pressure-bonded in this order. At this time, the stacking positions of the sheets are adjusted so that the broken lines assigned to the sheets overlap when viewed from the Z-axis direction. The mother sheets BS7 and BS8 on which the dummy conductor patterns DP7 and DP8 are respectively printed are inserted between the mother sheet BS6 on which the coil conductor pattern CP6 closest to the outermost layer is printed and the mother sheet BS10 that forms the outermost layer. The As a result, the multilayer substrate LB1 shown in FIG. The laminated substrate LB1 thus manufactured is then fired (see FIG. 15B).

焼成が完了すると、各シートに割り当てられた破線に沿って延びる切り込み溝GRが、積層基板LB1の上面(=Z軸方向の正側を向く面)に形成される(図15(B)参照)。切り込み溝GRが形成されると、積層基板LB1が上下方向において反転され、パッド電極14aおよび14bが分割ユニット毎に積層基板LB1の上面に形成される。図15(C)には現れないが、パッド電極14aおよび14bは、分割ユニット毎に設けられたビアホール導体VH0aおよびVH0bをそれぞれ覆うように形成される。   When firing is completed, a cut groove GR extending along a broken line assigned to each sheet is formed on the upper surface of the laminated substrate LB1 (= the surface facing the positive side in the Z-axis direction) (see FIG. 15B). . When the cut groove GR is formed, the laminated substrate LB1 is inverted in the vertical direction, and the pad electrodes 14a and 14b are formed on the upper surface of the laminated substrate LB1 for each divided unit. Although not appearing in FIG. 15C, the pad electrodes 14a and 14b are formed so as to cover the via-hole conductors VH0a and VH0b provided for each divided unit, respectively.

その後、ダイヤモンドスクライバDSが、切り込み溝GRに沿って積層基板LB1の下面(=Z軸方向の負側を向く面)から押圧される(図15(C)参照)。これによって形成されたクラックの先端は、素材の相違から、非磁性のマザーシートBS5で留まる。積層基板LB1はその後、クラックが広がる方向に曲げられる。クラックは切り込み溝GRに達し、積層基板LB1は複数の積層型インダクタ素子10,10,…に個片化される。   Thereafter, the diamond scriber DS is pressed from the lower surface (= the surface facing the negative side in the Z-axis direction) of the multilayer substrate LB1 along the cut groove GR (see FIG. 15C). The tip of the crack formed thereby remains on the nonmagnetic mother sheet BS5 due to the difference in material. Thereafter, the multilayer substrate LB1 is bent in a direction in which cracks spread. The crack reaches the cut groove GR, and the multilayer substrate LB1 is separated into a plurality of multilayer inductor elements 10, 10,.

以上の説明から分かるように、積層型インダクタ素子10は、以下の工程によって作製される。まず、コイル導体パターンCP3,CP3,…が印刷された磁性のマザーシートBS3、コイル導体パターンCP4,CP4,…が印刷された磁性のマザーシートBS4、およびコイル導体パターンCP6,CP6,…が印刷された磁性のマザーシートBS6が準備され(第1準備工程)、さらに非磁性のマザーシートBS0,BS5およびBS10が準備される(第2準備工程)。   As can be seen from the above description, the multilayer inductor element 10 is manufactured by the following steps. First, a magnetic mother sheet BS3 printed with coil conductor patterns CP3, CP3,..., A magnetic mother sheet BS4 printed with coil conductor patterns CP4, CP4,... And coil conductor patterns CP6, CP6,. A magnetic mother sheet BS6 is prepared (first preparation step), and nonmagnetic mother sheets BS0, BS5, and BS10 are prepared (second preparation step).

また、ダミー導体パターンDP7,DP7,…が印刷された磁性のマザーシートBS7、およびダミー導体パターンDP8,DP8,…が印刷された磁性のマザーシートBS8が準備される(第3準備工程)。   Further, a magnetic mother sheet BS7 on which dummy conductor patterns DP7, DP7,... Are printed and a magnetic mother sheet BS8 on which dummy conductor patterns DP8, DP8,... Are printed are prepared (third preparation step).

準備されたマザーシートBS0,BS3〜BS8,BS10および他のマザーシートBS1〜BS2,BS9は、積層,圧着および焼成の一連の処理を施され、これによって積層基板LB1が作製される(作製工程)。作製された積層基板LB1には複数のコイル導体が埋め込まれ、積層基板LB1の最外層および中間層は非磁性層とされる。   The prepared mother sheets BS0, BS3 to BS8, BS10 and the other mother sheets BS1 to BS2, BS9 are subjected to a series of processes of lamination, pressure bonding and firing, thereby producing a laminated substrate LB1 (production process). . A plurality of coil conductors are embedded in the manufactured multilayer substrate LB1, and the outermost layer and the intermediate layer of the multilayer substrate LB1 are nonmagnetic layers.

作製された積層基板LB1の最外層には、積層方向から眺めて複数のコイル導体を回避するように切り込み溝GRを形成される(溝形成工程)。積層基板LB1は切り込み溝GRに沿って切断され、これによって複数の積層型インダクタ素子10,10,…が得られる。   A cut groove GR is formed in the outermost layer of the manufactured laminated substrate LB1 so as to avoid a plurality of coil conductors when viewed from the lamination direction (groove formation step). The multilayer substrate LB1 is cut along the cut groove GR, whereby a plurality of multilayer inductor elements 10, 10,... Are obtained.

ここで、ダミー導体パターンDP7およびDP8はいずれも、切り込み溝GRに沿って延びるようにマザーシートBS7およびBS8に印刷される。また、マザーシートBS7およびBS8は、最外層に最も近いコイル導体パターンCP6が印刷されたマザーシートBS6と、最外層をなすマザーシートBS10との間に挿入される(挿入工程)。   Here, both dummy conductor patterns DP7 and DP8 are printed on the mother sheets BS7 and BS8 so as to extend along the cut groove GR. The mother sheets BS7 and BS8 are inserted between the mother sheet BS6 on which the coil conductor pattern CP6 closest to the outermost layer is printed and the mother sheet BS10 forming the outermost layer (insertion step).

積層型インダクタ素子10のより内側にコイル導体が埋め込まれるように設計すれば、外部からの湿気の影響がコイル導体に及ぶのを抑制することができる。ただし、こうして作製された積層基板は、個片化時に予期しない方向に割れるおそれがある。   If the coil conductor is designed to be embedded inside the multilayer inductor element 10, it is possible to suppress the influence of moisture from the outside on the coil conductor. However, the laminated substrate manufactured in this way may be broken in an unexpected direction when separated.

これを踏まえて、ダミー導体パターンDP7およびDP8がそれぞれ印刷されたマザーシートBS7およびBS8が準備される。ダミー導体パターンDP7およびDP8は切り込み溝GRに沿って延び、マザーシートBS7およびBS8は最外層に最も近いコイル導体パターンCP6が印刷されたマザーシートBS6と、最外層をなすマザーシートBS10との間に挿入される。   Based on this, mother sheets BS7 and BS8 on which dummy conductor patterns DP7 and DP8 are respectively printed are prepared. The dummy conductor patterns DP7 and DP8 extend along the cut groove GR, and the mother sheets BS7 and BS8 are disposed between the mother sheet BS6 on which the coil conductor pattern CP6 closest to the outermost layer is printed and the mother sheet BS10 forming the outermost layer. Inserted.

これによって、コイル導体パターンCP3,CP4およびCP6とマザーシートBS3,BS4およびBS6との膨張係数の相違に起因する応力に加えて、ダミー導体パターンDP7およびDP8とマザーシートBS7およびBS8との膨張係数の相違に起因する応力が発生する。これらの応力が発生することで、積層基板LB1を切り込み溝GRに沿って個片化するときにクラックの入り方を均一化することができ、個片化時の歩留まりが向上する。   Thus, in addition to the stress caused by the difference in expansion coefficient between the coil conductor patterns CP3, CP4 and CP6 and the mother sheets BS3, BS4 and BS6, the expansion coefficient of the dummy conductor patterns DP7 and DP8 and the mother sheets BS7 and BS8 Stress due to the difference occurs. By generating these stresses, the cracks can be made uniform when the multilayer substrate LB1 is separated into pieces along the cut grooves GR, and the yield at the time of separation is improved.

また、積層方向から眺めて、ダミー導体パターンDP7およびDP8の各々は、コイル導体パターンCP3,CP4およびCP6よりも外方に設けられる。これによって、ダミー導体パターンDP7およびDP8がコイル導体による磁界の形成を大きく妨げることがなく、コイル導体のQ値が向上する。   Further, when viewed from the stacking direction, each of the dummy conductor patterns DP7 and DP8 is provided outside the coil conductor patterns CP3, CP4, and CP6. Thereby, the dummy conductor patterns DP7 and DP8 do not greatly hinder the formation of the magnetic field by the coil conductor, and the Q value of the coil conductor is improved.

図16を参照して、他の実施例の積層型インダクタ素子10は、セラミック層SH1およびSH2に代えてセラミック層SH1´およびSH2´が採用される点を除き、図1に示す積層型インダクタ素子10と同じであるため、同様の構成に関する重複した説明は省略する。   Referring to FIG. 16, the multilayer inductor element 10 of another embodiment is the multilayer inductor element shown in FIG. 1 except that ceramic layers SH1 ′ and SH2 ′ are employed instead of the ceramic layers SH1 and SH2. 10 is the same as in FIG.

図17を参照して、セラミック層SH1´の上面には、下面にまで達するビアホール導体VH1aおよびVH1bとダミー導体パターンDP1とが形成される。また、セラミック層SH2の上面には、下面にまで達するビアホール導体VH2aおよびVH2bとダミー導体パターンDP2とが形成される。   Referring to FIG. 17, via hole conductors VH1a and VH1b reaching to the lower surface and dummy conductor pattern DP1 are formed on the upper surface of ceramic layer SH1 ′. In addition, via hole conductors VH2a and VH2b and a dummy conductor pattern DP2 reaching the lower surface are formed on the upper surface of the ceramic layer SH2.

ビアホール導体VH1aおよびVH1bはそれぞれ、セラミック層SH1´をセラミック層SH0に積層したときにビアホール導体VH0aおよびVH0bと重なる位置に設けられる。同様に、ビアホール導体VH2aおよびVH2bはそれぞれ、セラミック層SH2´をセラミック層SH1´に積層したときにビアホール導体VH1aおよびVH1bと重なる位置に設けられる。   The via-hole conductors VH1a and VH1b are provided at positions that overlap with the via-hole conductors VH0a and VH0b when the ceramic layer SH1 ′ is stacked on the ceramic layer SH0, respectively. Similarly, via-hole conductors VH2a and VH2b are provided at positions that overlap with via-hole conductors VH1a and VH1b when ceramic layer SH2 ′ is laminated on ceramic layer SH1 ′, respectively.

ダミー導体パターンDP1は、厳密には4つの線状導体LC1a〜LC1dからなる。線状導体LC1aは、セラミック層SH1の上面中央よりもX軸方向における負側の位置をY軸に沿って延びる。線状導体LC1bは、セラミック層SH1の上面中央よりもY軸方向における正側の位置をX軸に沿って延びる。線状導体LC1cは、セラミック層SH1の上面中央よりもX軸方向における正側の位置をY軸に沿って延びる。線状導体LC1dは、セラミック層SH1の上面中央よりもY軸方向における負側の位置をX軸に沿って延びる。積層方向から眺めたとき、線状導体LC1a〜LC1dはそれぞれ、セラミック層SH7に設けられた線状導体LC7a〜LC7dと重なる位置に設けられる。   Strictly speaking, the dummy conductor pattern DP1 includes four linear conductors LC1a to LC1d. The linear conductor LC1a extends along the Y axis at a position on the negative side in the X axis direction from the center of the upper surface of the ceramic layer SH1. The linear conductor LC1b extends along the X axis at a position on the positive side in the Y axis direction from the center of the upper surface of the ceramic layer SH1. The linear conductor LC1c extends along the Y axis at a position on the positive side in the X axis direction from the center of the upper surface of the ceramic layer SH1. The linear conductor LC1d extends along the X axis at a position on the negative side in the Y axis direction from the center of the upper surface of the ceramic layer SH1. When viewed from the stacking direction, the linear conductors LC1a to LC1d are provided at positions overlapping the linear conductors LC7a to LC7d provided on the ceramic layer SH7, respectively.

ダミー導体パターンDP2は、厳密には4つの線状導体LC2a〜LC2dからなる。線状導体LC2aは、セラミック層SH2の上面中央よりもX軸方向における負側の位置をY軸に沿って延びる。線状導体LC2bは、セラミック層SH2の上面中央よりもY軸方向における正側の位置をX軸に沿って延びる。線状導体LC2cは、セラミック層SH2の上面中央よりもX軸方向における正側の位置をY軸に沿って延びる。線状導体LC2dは、セラミック層SH2の上面中央よりもY軸方向における負側の位置をX軸に沿って延びる。積層方向から眺めたとき、線状導体LC2a〜LC2dはそれぞれ、セラミック層SH1´に設けられた線状導体LC1a〜LC1dと重なる位置に設けられる。   Strictly speaking, the dummy conductor pattern DP2 includes four linear conductors LC2a to LC2d. The linear conductor LC2a extends along the Y axis at a position on the negative side in the X axis direction from the center of the upper surface of the ceramic layer SH2. The linear conductor LC2b extends along the X axis at a position on the positive side in the Y axis direction from the center of the upper surface of the ceramic layer SH2. The linear conductor LC2c extends along the Y axis at a position on the positive side in the X axis direction from the center of the upper surface of the ceramic layer SH2. The linear conductor LC2d extends along the X axis at a position on the negative side in the Y axis direction from the center of the upper surface of the ceramic layer SH2. When viewed from the stacking direction, the linear conductors LC2a to LC2d are provided at positions overlapping the linear conductors LC1a to LC1d provided on the ceramic layer SH1 ′, respectively.

図16に示すセラミック層SH0,SH1´,SH2´,SH3〜SH10を積層して作製された積層型インダクタ素子10の断面は、図18に示す構造をなす。   The cross section of the multilayer inductor element 10 produced by laminating the ceramic layers SH0, SH1 ′, SH2 ′, SH3 to SH10 shown in FIG. 16 has the structure shown in FIG.

セラミック層SH1´またはSH2´に対応する焼成前のシートは、図19(A)〜図19(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS1´またはBS2´として用意される(図19(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The unfired sheet corresponding to the ceramic layer SH1 ′ or SH2 ′ is produced in the manner shown in FIGS. 19 (A) to 19 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS1 ′ or BS2 ′ (see FIG. 19A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL1a〜HL1dまたは貫通孔HL2a〜HL2dが、分割ユニット毎にマザーシートBS1´またはBS2´に形成される(図19(B)参照)。各分割ユニットに注目したとき、貫通孔HL1aまたはHL2aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL1bまたはHL2bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられる。   Next, the through holes HL1a to HL1d or the through holes HL2a to HL2d are formed in the mother sheet BS1 ′ or BS2 ′ for each divided unit (see FIG. 19B). When attention is paid to each divided unit, the through hole HL1a or HL2a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL1b or HL2b is provided in the X axis direction. It is provided at a position corresponding to the positive side end and the positive side end in the Y-axis direction.

貫通孔HL1a〜HL1bまたは貫通孔HL2a〜HL2bにはその後、導電ペーストが充填される(図19(C)参照)。貫通孔HL1aまたはHL2aに充填された導電ペーストはビアホール導体VH1aまたはVH2aをなし、貫通孔HL1bまたはHL2bに充填された導電ペーストはビアホール導体VH1bまたはVH2bをなす。充填が完了すると、ダミー導体パターンDP1またはDP2が、各分割ユニットの上面にスクリーン印刷によって形成される(図19(D)参照)。   The through holes HL1a to HL1b or the through holes HL2a to HL2b are then filled with a conductive paste (see FIG. 19C). The conductive paste filled in the through hole HL1a or HL2a forms the via hole conductor VH1a or VH2a, and the conductive paste filled in the through hole HL1b or HL2b forms the via hole conductor VH1b or VH2b. When the filling is completed, a dummy conductor pattern DP1 or DP2 is formed on the upper surface of each divided unit by screen printing (see FIG. 19D).

マザーシートBS0,BS1´,BS2´,BS3〜BS10をベースとして上述の要領で作成された焼成前のシートは、この順序で積層されかつ圧着される。このとき、各シートの積層位置は、各シートに割り当てられた破線がZ軸方向から眺めて重なるように調整される。これによって、図20(A)に示す積層基板LB1が作製される。作製された積層基板LB1は、その後焼成される(図20(B)参照)。   The unfired sheets prepared in the above-described manner based on the mother sheets BS0, BS1 ′, BS2 ′, BS3 to BS10 are laminated and pressure-bonded in this order. At this time, the stacking positions of the sheets are adjusted so that the broken lines assigned to the sheets overlap when viewed from the Z-axis direction. As a result, the multilayer substrate LB1 shown in FIG. The laminated substrate LB1 thus manufactured is then fired (see FIG. 20B).

焼成が完了すると、各シートに割り当てられた破線に沿って延びる切り込み溝GRが、積層基板LB1の上面(=Z軸方向の正側を向く面)に形成される(図20(B)参照)。   When firing is completed, a cut groove GR extending along the broken line assigned to each sheet is formed on the upper surface of the laminated substrate LB1 (= the surface facing the positive side in the Z-axis direction) (see FIG. 20B). .

切り込み溝GRが形成されると、積層基板LB1が上下方向において反転され、パッド電極14aおよび14bが分割ユニット毎に積層基板LB1の上面に形成される。図20(C)には現れないが、パッド電極14aおよび14bは、分割ユニット毎に設けられたビアホール導体VH0aおよびVH0bをそれぞれ覆うように形成される。   When the cut groove GR is formed, the laminated substrate LB1 is inverted in the vertical direction, and the pad electrodes 14a and 14b are formed on the upper surface of the laminated substrate LB1 for each divided unit. Although not appearing in FIG. 20C, the pad electrodes 14a and 14b are formed so as to cover the via-hole conductors VH0a and VH0b provided for each divided unit, respectively.

その後、ダイヤモンドスクライバDSが、切り込み溝GRに沿って積層基板LB1の下面(=Z軸方向の負側を向く面)から押圧される(図20(C)参照)。これによって形成されたクラックの先端は、素材の相違から、非磁性のマザーシートBS5で留まる。積層基板LB1はその後、クラックが広がる方向に曲げられる。クラックは切り込み溝GRに達し、積層基板LB1は複数の積層型インダクタ素子10,10,…に個片化される。   Thereafter, the diamond scriber DS is pressed from the lower surface (= the surface facing the negative side in the Z-axis direction) of the multilayer substrate LB1 along the cut groove GR (see FIG. 20C). The tip of the crack formed thereby remains on the nonmagnetic mother sheet BS5 due to the difference in material. Thereafter, the multilayer substrate LB1 is bent in a direction in which cracks spread. The crack reaches the cut groove GR, and the multilayer substrate LB1 is separated into a plurality of multilayer inductor elements 10, 10,.

ダミー導体パターンDP7およびDP8に加えてダミー導体パターンDP2およびDP3を設けることで、個片化の起点から終点までの全域にわたってクラックの入り方を均一化することができる。   By providing the dummy conductor patterns DP2 and DP3 in addition to the dummy conductor patterns DP7 and DP8, it is possible to make the cracks uniform throughout the entire area from the starting point to the ending point of singulation.

図21を参照して、その他の実施例の積層型インダクタ素子10は、セラミック層SH5に代えてセラミック層SH5´が採用される点を除き、図1に示す積層型インダクタ素子10と同じであるため、同様の構成に関する重複した説明は省略する。   Referring to FIG. 21, the multilayer inductor element 10 of the other embodiments is the same as the multilayer inductor element 10 shown in FIG. 1 except that a ceramic layer SH5 ′ is employed instead of the ceramic layer SH5. Therefore, the duplicate description regarding the same configuration is omitted.

図22を参照して、非磁性のセラミック層SH5´の上面には、下面にまで達するビアホール導体VH5a〜VH5dが形成される。ビアホール導体VH5aおよびVH5bはそれぞれ、セラミック層SH5´をセラミック層SH4に積層したときにビアホール導体VH4aおよびVH4bと重なる位置に設けられる。また、ビアホール導体VH5cは、セラミック層SH5´の上面中央位置に設けられる。さらに、ビアホール導体VH5dは、セラミック層SH5´をセラミック層SH4に積層したときにビアホール導体VH4dと重なる位置に設けられる。   Referring to FIG. 22, via hole conductors VH5a to VH5d reaching the lower surface are formed on the upper surface of the nonmagnetic ceramic layer SH5 ′. The via-hole conductors VH5a and VH5b are provided at positions that overlap with the via-hole conductors VH4a and VH4b when the ceramic layer SH5 ′ is stacked on the ceramic layer SH4, respectively. The via-hole conductor VH5c is provided at the center position on the upper surface of the ceramic layer SH5 ′. Furthermore, the via-hole conductor VH5d is provided at a position overlapping the via-hole conductor VH4d when the ceramic layer SH5 ′ is stacked on the ceramic layer SH4.

セラミック層SH5´の主面をなす正方形の各辺には、磁性体MGa〜MGdが設けられる。詳しくは、X軸方向の負側をY軸に沿って延びる辺の中央に磁性体MGaが設けられ、Y軸方向の正側をX軸に沿って延びる辺の中央に磁性体MGbが設けられる。また、Y軸方向の負側をX軸に沿って延びる辺の中央に磁性体MGcが設けられ、X軸方向の負側をY軸に沿って延びる辺の中央に磁性体MGdが設けられる。   Magnetic bodies MGa to MGd are provided on each side of the square forming the main surface of the ceramic layer SH5 ′. Specifically, the magnetic body MGa is provided at the center of the side extending along the Y axis on the negative side in the X axis direction, and the magnetic body MGb is provided at the center of the side extending along the X axis on the positive side in the Y axis direction. . The magnetic body MGc is provided at the center of the side extending along the X axis on the negative side in the Y-axis direction, and the magnetic body MGd is provided at the center of the side extending along the Y axis on the negative side in the X-axis direction.

図21に示すセラミック層SH0〜SH4,SH5´,SH6〜SH10を積層して作製された積層型インダクタ素子10の断面は、図23に示す構造をなす。   The cross section of the multilayer inductor element 10 produced by laminating the ceramic layers SH0 to SH4, SH5 ', and SH6 to SH10 shown in FIG. 21 has the structure shown in FIG.

セラミック層SH5´に対応する焼成前のシートは、図24(A)〜図24(E)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS5´として用意される(図24(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The sheet before firing corresponding to the ceramic layer SH5 ′ is produced in the manner shown in FIGS. 24 (A) to 24 (E). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS5 ′ (see FIG. 24A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL5a〜HL5dが分割ユニット毎にマザーシートBS5´に形成される(図24(B)参照)。各分割ユニットに注目したとき、貫通孔HL5aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL5bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL5cは中央位置に設けられる。また、貫通孔HL5dは、セラミック層SH4に設けられたコイル導体パターンCP4の終端に相当する位置に形成される。   Next, through holes HL5a to HL5d are formed in the mother sheet BS5 ′ for each divided unit (see FIG. 24B). When attention is paid to each divided unit, the through hole HL5a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL5b is a positive side end in the X axis direction. In addition, the through hole HL5c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. The through hole HL5d is formed at a position corresponding to the end of the coil conductor pattern CP4 provided in the ceramic layer SH4.

貫通孔HL5a〜HL5dにはその後、導電ペーストが充填される(図24(C)参照)。貫通孔HL5aに充填された導電ペーストはビアホール導体VH5aをなし、貫通孔HL5bに充填された導電ペーストはビアホール導体VH5bをなす。また、貫通孔HL5cに充填された導電ペーストはビアホール導体VH5cをなし、貫通孔HL5dに充填された導電ペーストはビアホール導体VH5dをなす。   The through holes HL5a to HL5d are then filled with a conductive paste (see FIG. 24C). The conductive paste filled in the through hole HL5a forms the via hole conductor VH5a, and the conductive paste filled in the through hole HL5b forms the via hole conductor VH5b. The conductive paste filled in the through hole HL5c forms a via hole conductor VH5c, and the conductive paste filled in the through hole HL5d forms a via hole conductor VH5d.

続いて、X軸方向およびY軸方向の各々に延びる破線を跨ぐ位置に、矩形の貫通孔HL5eが形成される(図24(D)参照)。厳密には、貫通孔HL5eは、分割ユニットをなす各辺の中央に設けられる。貫通孔HL5eにはその後、磁性体ペーストが充填される。充填された磁性体ペーストは、上述した磁性体MGa〜MGdをなす。   Subsequently, a rectangular through hole HL5e is formed at a position straddling a broken line extending in each of the X-axis direction and the Y-axis direction (see FIG. 24D). Strictly speaking, the through hole HL5e is provided at the center of each side forming the division unit. The through hole HL5e is then filled with a magnetic paste. The filled magnetic paste forms the above-described magnetic bodies MGa to MGd.

上述の要領で作成されたマザーシートBS0〜BS4,BS5´,BS6〜BS10は、この順序で積層されかつ圧着される。このとき、各シートの積層位置は、各シートに割り当てられた破線がZ軸方向から眺めて重なるように調整される。これによって、図25(A)に示す積層基板LB1が作製される。作製された積層基板LB1は、その後焼成される(図25(B)参照)。   The mother sheets BS0 to BS4, BS5 ′ and BS6 to BS10 created in the above-described manner are stacked and pressure-bonded in this order. At this time, the stacking positions of the sheets are adjusted so that the broken lines assigned to the sheets overlap when viewed from the Z-axis direction. As a result, the multilayer substrate LB1 shown in FIG. The laminated substrate LB1 thus manufactured is then fired (see FIG. 25B).

焼成が完了すると、各シートに割り当てられた破線に沿って延びる切り込み溝GRが、積層基板LB1の上面(=Z軸方向の正側を向く面)に形成される(図25(B)参照)。   When firing is completed, a cut groove GR extending along the broken line assigned to each sheet is formed on the upper surface of the laminated substrate LB1 (= the surface facing the positive side in the Z-axis direction) (see FIG. 25B). .

切り込み溝GRが形成されると、積層基板LB1が上下方向において反転され、パッド電極14aおよび14bが分割ユニット毎に積層基板LB1の上面に形成される。図25(C)には現れないが、パッド電極14aおよび14bは、分割ユニット毎に設けられたビアホール導体VH0aおよびVH0bをそれぞれ覆うように形成される。   When the cut groove GR is formed, the laminated substrate LB1 is inverted in the vertical direction, and the pad electrodes 14a and 14b are formed on the upper surface of the laminated substrate LB1 for each divided unit. Although not appearing in FIG. 25C, the pad electrodes 14a and 14b are formed so as to cover the via-hole conductors VH0a and VH0b provided for each divided unit, respectively.

その後、ダイヤモンドスクライバDSが、切り込み溝GRに沿って積層基板LB1の下面(=Z軸方向の負側を向く面)から押圧される(図25(C)参照)。これによって形成されたクラックの先端は、素材の相違から、非磁性のマザーシートBS5´で留まる。積層基板LB1はその後、クラックが広がる方向に曲げられる。クラックは切り込み溝GRに達し、積層基板LB1は複数の積層型インダクタ素子10,10,…に個片化される。   Thereafter, the diamond scriber DS is pressed from the lower surface (= the surface facing the negative side in the Z-axis direction) of the multilayer substrate LB1 along the cut groove GR (see FIG. 25C). The tip of the crack formed thereby remains on the nonmagnetic mother sheet BS5 ′ due to the difference in material. Thereafter, the multilayer substrate LB1 is bent in a direction in which cracks spread. The crack reaches the cut groove GR, and the multilayer substrate LB1 is separated into a plurality of multilayer inductor elements 10, 10,.

このように、マザーシートBS5´には貫通孔HL5eが形成され、かつ磁性体ペーストが貫通孔HL5eに充填される。この結果、ダイヤモンドスクライバDSによって形成されたクラックは、積層基板LB1を曲げたときに容易に切り込み溝GRに達する。   Thus, the through hole HL5e is formed in the mother sheet BS5 ', and the through hole HL5e is filled with the magnetic paste. As a result, the crack formed by the diamond scriber DS easily reaches the cut groove GR when the laminated substrate LB1 is bent.

図26を参照して、さらにその他の実施例の積層型インダクタ素子10は、セラミック層SH8に代えてセラミック層SH8´が採用される点を除き、図1に示す積層型インダクタ素子10と同じであるため、同様の構成に関する重複した説明は省略する。   Referring to FIG. 26, the multilayer inductor element 10 of still another embodiment is the same as the multilayer inductor element 10 shown in FIG. 1 except that a ceramic layer SH8 ′ is employed instead of the ceramic layer SH8. For this reason, redundant description of the same configuration is omitted.

図27を参照して、セラミック層SH8´の上面には、下面にまで達するビアホール導体VH8a〜VH8dとダミー導体パターンDP8´とが形成される。ビアホール導体VH8a〜VH8dはそれぞれ、セラミック層SH8´をセラミック層SH7に積層したときにビアホール導体VH7a〜VH7dと重なる位置に設けられる。   Referring to FIG. 27, via hole conductors VH8a to VH8d and a dummy conductor pattern DP8 ′ reaching the lower surface are formed on the upper surface of the ceramic layer SH8 ′. The via-hole conductors VH8a to VH8d are provided at positions that overlap with the via-hole conductors VH7a to VH7d when the ceramic layer SH8 ′ is stacked on the ceramic layer SH7, respectively.

ダミー導体パターンDP8´は、厳密には4つの線状導体LC8a´〜LC8d´からなる。積層方向から眺めたとき、線状導体LC8a´は線状導体LC7aよりもX軸方向における負側の位置をY軸に沿って延び、線状導体LC8b´は線状導体LC7bよりもY軸方向における正側の位置をX軸に沿って延びる。また、線状導体LC8c´は線状導体LC7cよりもX軸方向における正側の位置をY軸に沿って延び、線状導体LC8d´は線状導体LC7dよりもY軸方向における負側の位置をX軸に沿って延びる。   Strictly speaking, the dummy conductor pattern DP8 ′ includes four linear conductors LC8a ′ to LC8d ′. When viewed from the stacking direction, the linear conductor LC8a ′ extends along the Y axis at a position on the negative side in the X-axis direction from the linear conductor LC7a, and the linear conductor LC8b ′ is in the Y-axis direction from the linear conductor LC7b. The position on the positive side of is extended along the X axis. Further, the linear conductor LC8c ′ extends along the Y axis in the X axis direction from the linear conductor LC7c, and the linear conductor LC8d ′ is in the negative position in the Y axis direction from the linear conductor LC7d. Extending along the X-axis.

図26に示すセラミック層SH0〜SH7,SH8´,SH9〜SH10を積層して作製された積層型インダクタ素子10の断面は、図28に示す構造をなす。   The cross section of the multilayer inductor element 10 produced by laminating the ceramic layers SH0 to SH7, SH8 ', and SH9 to SH10 shown in FIG. 26 has the structure shown in FIG.

セラミック層SH8´に対応する焼成前のシートは、図29(A)〜図29(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS8´として用意される(図29(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線は切り出し位置を示す。   The unfired sheet corresponding to the ceramic layer SH8 ′ is produced in the manner shown in FIGS. 29 (A) to 29 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS8 ′ (see FIG. 29A). Here, a plurality of broken lines extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、貫通孔HL8a〜HL8dが、分割ユニット毎にマザーシートBS8´に形成される(図29(B)参照)。各分割ユニットに注目したとき、貫通孔HL8aはX軸方向の負側端部でかつY軸方向の負側端部に相当する位置に設けられ、貫通孔HL8bはX軸方向の正側端部でかつY軸方向の正側端部に相当する位置に設けられ、貫通孔HL8cは中央位置に設けられる。また、貫通孔HL8dは、セラミック層SH7に設けられたビアホール導体VH7dに相当する位置に形成される。   Next, through holes HL8a to HL8d are formed in the mother sheet BS8 ′ for each divided unit (see FIG. 29B). When attention is paid to each divided unit, the through hole HL8a is provided at a position corresponding to the negative side end in the X axis direction and the negative side end in the Y axis direction, and the through hole HL8b is a positive side end in the X axis direction. In addition, the through hole HL8c is provided at the center position at a position corresponding to the positive side end in the Y-axis direction. The through hole HL8d is formed at a position corresponding to the via hole conductor VH7d provided in the ceramic layer SH7.

貫通孔HL8a〜HL8dにはその後、導電ペーストが充填される(図29(C)参照)。貫通孔HL8aに充填された導電ペーストはビアホール導体VH8aをなし、貫通孔HL8bに充填された導電ペーストはビアホール導体VH8bをなす。また、貫通孔HL8cに充填された導電ペーストはビアホール導体VH8cをなし、貫通孔HL8dに充填された導電ペーストはビアホール導体VH8dをなす。充填が完了すると、ダミー導体パターンDP8´が、各分割ユニットの上面にスクリーン印刷によって形成される(図29(D)参照)。   The through holes HL8a to HL8d are then filled with a conductive paste (see FIG. 29C). The conductive paste filled in the through hole HL8a forms the via hole conductor VH8a, and the conductive paste filled in the through hole HL8b forms the via hole conductor VH8b. The conductive paste filled in the through hole HL8c forms the via hole conductor VH8c, and the conductive paste filled in the through hole HL8d forms the via hole conductor VH8d. When the filling is completed, a dummy conductor pattern DP8 ′ is formed on the upper surface of each divided unit by screen printing (see FIG. 29D).

マザーシートBS0〜BS7,BS8´,BS9〜BS10をベースとして上述の要領で作成された焼成前のシートは、この順序で積層されかつ圧着される。このとき、各シートの積層位置は、各シートに割り当てられた破線がZ軸方向から眺めて重なるように調整される。特に、マザーシートBS7およびBS8´は、積層基板LB1の最外層に近づくほどダミー導体パターンDP7,DP8´から破線までの距離が短縮される順序で積層される。これによって、図30(A)に示す積層基板LB1が作製される。作製された積層基板LB1は、その後焼成される(図30(B)参照)。   The unfired sheets prepared in the above-described manner based on the mother sheets BS0 to BS7, BS8 ′, and BS9 to BS10 are laminated and pressure-bonded in this order. At this time, the stacking positions of the sheets are adjusted so that the broken lines assigned to the sheets overlap when viewed from the Z-axis direction. In particular, the mother sheets BS7 and BS8 ′ are stacked in the order in which the distance from the dummy conductor patterns DP7 and DP8 ′ to the broken line is shortened as the outermost layer of the multilayer substrate LB1 is approached. Thereby, the multilayer substrate LB1 shown in FIG. The laminated substrate LB1 thus manufactured is then fired (see FIG. 30B).

焼成が完了すると、各シートに割り当てられた破線に沿って延びる切り込み溝GRが、積層基板LB1の上面(=Z軸方向の正側を向く面)に形成される(図30(B)参照)。切り込み溝GRが形成されると、積層基板LB1が上下方向において反転され、パッド電極14aおよび14bが分割ユニット毎に積層基板LB1の上面に形成される。図30(C)には現れないが、パッド電極14aおよび14bは、分割ユニット毎に設けられたビアホール導体VH0aおよびVH0bをそれぞれ覆うように形成される。   When firing is completed, a cut groove GR extending along a broken line assigned to each sheet is formed on the upper surface of the laminated substrate LB1 (= the surface facing the positive side in the Z-axis direction) (see FIG. 30B). . When the cut groove GR is formed, the laminated substrate LB1 is inverted in the vertical direction, and the pad electrodes 14a and 14b are formed on the upper surface of the laminated substrate LB1 for each divided unit. Although not appearing in FIG. 30C, pad electrodes 14a and 14b are formed to cover via-hole conductors VH0a and VH0b provided for each divided unit, respectively.

その後、ダイヤモンドスクライバDSが、切り込み溝GRに沿って積層基板LB1の下面(=Z軸方向の負側を向く面)から押圧される(図30(C)参照)。これによって形成されたクラックの先端は、素材の相違から、非磁性のマザーシートBS5で留まる。積層基板LB1はその後、クラックが広がる方向に曲げられる。クラックは切り込み溝GRに達し、積層基板LB1は複数の積層型インダクタ素子10,10,…に個片化される。   Thereafter, the diamond scriber DS is pressed from the lower surface (= the surface facing the negative side in the Z-axis direction) of the multilayer substrate LB1 along the cut groove GR (see FIG. 30C). The tip of the crack formed thereby remains on the nonmagnetic mother sheet BS5 due to the difference in material. Thereafter, the multilayer substrate LB1 is bent in a direction in which cracks spread. The crack reaches the cut groove GR, and the multilayer substrate LB1 is separated into a plurality of multilayer inductor elements 10, 10,.

このように、積層基板LB1の上面に近いダミー導体パターンDP8´は、積層方向から眺めたとき、積層基板LB1の上面から遠いダミー導体パターンDP7よりも外方に形成される。これによって、積層基板LB1を曲げることで生じたクラックの軌道が途中でずれたとしても、そのずれがダミー導体パターンDP8´によって修正される。   As described above, the dummy conductor pattern DP8 ′ close to the upper surface of the multilayer substrate LB1 is formed outside the dummy conductor pattern DP7 far from the upper surface of the multilayer substrate LB1 when viewed from the stacking direction. As a result, even if the crack trajectory generated by bending the multilayer substrate LB1 is shifted in the middle, the shift is corrected by the dummy conductor pattern DP8 ′.

なお、上述のいずれの実施例においても、マザーシートBS5よりも上面側に形成するダミー導体パターンの層数が2層である。しかし、マザーシートBS5よりも上面側には3層以上のダミー導体パターンを形成するようにしてもよい。   In any of the above-described embodiments, the number of dummy conductor patterns formed on the upper surface side of the mother sheet BS5 is two. However, three or more layers of dummy conductor patterns may be formed on the upper surface side of the mother sheet BS5.

また、上述のいずれの実施例においても、非磁性層は積層基板LB1の厚み方向における中央に設けられる。しかし、非磁性層は、積層基板LB1の厚み方向中央よりも上面側または下面側にずらすようにしてもよい。   In any of the above-described embodiments, the nonmagnetic layer is provided at the center in the thickness direction of the multilayer substrate LB1. However, the nonmagnetic layer may be shifted to the upper surface side or the lower surface side from the center in the thickness direction of the multilayer substrate LB1.

10 …積層型インダクタ素子
12 …積層体
14a,14b,16a,16b …パッド電極
SH0〜SH10,SH1´,SH2´,SH5´,SH8´ …セラミック層
BS0〜BS10,BS1´,BS2´,BS5´,BS8´ …マザーシート(セラミックシート)
LB1 …積層基板
CP3〜CP4,CP6 …コイル導体パターン
DP2〜DP3,DP7〜DP8,DP8´ …ダミー導体パターン
GR …切り込み溝
DESCRIPTION OF SYMBOLS 10 ... Multilayer type inductor element 12 ... Multilayer body 14a, 14b, 16a, 16b ... Pad electrode SH0-SH10, SH1 ', SH2', SH5 ', SH8' ... Ceramic layer BS0-BS10, BS1 ', BS2', BS5 ' , BS8 '... Mother sheet (ceramic sheet)
LB1 ... Multilayer substrate CP3 to CP4, CP6 ... Coil conductor pattern DP2 to DP3, DP7 to DP8, DP8 '... Dummy conductor pattern GR ... Cut groove

Claims (6)

複数のコイル導体パターンが各々に印刷されかつ各々が磁性体を含む複数の第1セラミックシートを準備する第1準備工程と、
各々が非磁性体を含む複数の第2セラミックシートを準備する第2準備工程と、
前記複数の第1セラミックシートおよび前記複数の第2セラミックシートを積層しかつ焼成することで、複数のコイル導体が埋め込まれかつ最外層および中間層が非磁性層をなす積層基板を作製する作製工程と、
積層方向から眺めて前記複数のコイル導体を回避するように前記積層基板の最外層に切り込み溝を形成する溝形成工程と、
前記切り込み溝に沿って前記積層基板を切断して複数の個片を作製する個片化工程と、
を有する積層型インダクタ素子の製造方法であって、
前記複数の個片にそれぞれ割り当てられかつ前記積層方向から眺めて前記複数のコイル導体をそれぞれ取り囲むように前記切り込み溝に沿って延びる複数のダミー導体パターンが各々に印刷された1または2以上の第3セラミックシートを準備する第3準備工程をさらに有し、
前記積層工程は前記最外層に最も近い第1セラミックシートと前記最外層をなす第2セラミックシートとの間に前記1または2以上の第3セラミックシートを挿入する挿入工程を含むことを特徴とする、積層型インダクタ素子の製造方法。
A first preparation step of preparing a plurality of first ceramic sheets each having a plurality of coil conductor patterns printed thereon and each including a magnetic material;
A second preparation step of preparing a plurality of second ceramic sheets each including a non-magnetic material;
A production process of producing a laminated substrate in which a plurality of coil conductors are embedded and an outermost layer and an intermediate layer form a nonmagnetic layer by laminating and firing the plurality of first ceramic sheets and the plurality of second ceramic sheets. When,
A groove forming step of forming a cut groove in the outermost layer of the multilayer substrate so as to avoid the plurality of coil conductors as viewed from the lamination direction;
A singulation process for producing a plurality of pieces by cutting the laminated substrate along the cut grooves,
A method for manufacturing a multilayer inductor element comprising:
1 or 2 or more the plurality said pieces to said plurality of coil conductors are viewed from the respective assigned and the stacking direction so as to surround each cut number multiple of Ru extending along the groove of the dummy conductor pattern is printed on each A third preparation step of preparing a third ceramic sheet of
The laminating step includes an inserting step of inserting the one or more third ceramic sheets between a first ceramic sheet closest to the outermost layer and a second ceramic sheet forming the outermost layer. A method for manufacturing a multilayer inductor element.
前記第3セラミックシートは磁性体を含む、請求項1記載の積層型インダクタ素子の製造方法。   The method for manufacturing a multilayer inductor element according to claim 1, wherein the third ceramic sheet includes a magnetic material. 前記第3準備工程は前記切り込み溝までの距離がシート間で相違するように前記複数のダミー導体パターンを複数の第3セラミックシートの各々に印刷する印刷工程を含み、
前記挿入工程は前記最外層に近づくほど前記ダミー導体パターンから前記切り込み溝までの距離が短縮される順序で前記複数の第3セラミックシートを積層する工程である、請求項1または2記載の積層型インダクタ素子の製造方法。
The third preparatory step includes a printing step of printing the plurality of dummy conductor patterns on each of the plurality of third ceramic sheets so that the distance to the cut groove is different between the sheets,
The inserting step is a step of stacking a plurality of third ceramic sheet in the order in which the distance to the notch groove is shortened from the dummy conductor patterns closer to the outermost layer, according to claim 1 or 2 stacked according Inductor element manufacturing method.
積層方向から眺めて前記切り込み溝と重なるように、複数の貫通孔を前記中間層をなす第2セラミックシートに形成する孔形成工程をさらに備える、請求項1ないしのいずれかに記載の積層型インダクタ素子の製造方法。 The laminated mold according to any one of claims 1 to 3 , further comprising a hole forming step of forming a plurality of through holes in the second ceramic sheet forming the intermediate layer so as to overlap the cut grooves when viewed from the lamination direction. Inductor element manufacturing method. 前記複数の貫通孔に磁性体ペーストを充填する充填工程をさらに備える、請求項記載の積層型インダクタ素子の製造方法。 The method for manufacturing a multilayer inductor element according to claim 4 , further comprising a filling step of filling the plurality of through holes with a magnetic paste. 最外層および中間層が非磁性層をなすように複数の磁性セラミック層と複数の非磁性セラミック層とが積層され、かつコイル導体が埋め込まれた積層型インダクタ素子であって、
積層方向から眺めたときに前記コイル導体を取り囲むように側面に沿って延びるダミー導体パターンが前記最外層に最も近い磁性セラミック層と前記最外層をなす非磁性セラミック層との間に配されていることを特徴とする、積層型インダクタ素子。
A multilayer inductor element in which a plurality of magnetic ceramic layers and a plurality of nonmagnetic ceramic layers are laminated so that an outermost layer and an intermediate layer form a nonmagnetic layer, and a coil conductor is embedded,
A dummy conductor pattern extending along the side surface so as to surround the coil conductor when viewed from the stacking direction is disposed between the magnetic ceramic layer closest to the outermost layer and the nonmagnetic ceramic layer forming the outermost layer. A multilayer inductor element characterized by the above .
JP2015542559A 2013-10-15 2014-09-29 Manufacturing method of multilayer inductor element and multilayer inductor element Active JP6132027B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013214404 2013-10-15
JP2013214404 2013-10-15
PCT/JP2014/075792 WO2015056553A1 (en) 2013-10-15 2014-09-29 Method for manufacturing laminated inductor element

Publications (2)

Publication Number Publication Date
JPWO2015056553A1 JPWO2015056553A1 (en) 2017-03-09
JP6132027B2 true JP6132027B2 (en) 2017-05-24

Family

ID=52828002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015542559A Active JP6132027B2 (en) 2013-10-15 2014-09-29 Manufacturing method of multilayer inductor element and multilayer inductor element

Country Status (2)

Country Link
JP (1) JP6132027B2 (en)
WO (1) WO2015056553A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067429A (en) * 2017-12-07 2019-06-17 삼성전기주식회사 Coil component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151831A (en) * 2001-08-31 2003-05-23 Toko Inc Balance transformer
JP4041086B2 (en) * 2004-03-31 2008-01-30 Tdk株式会社 Manufacturing method of multilayer electronic component
JP5229095B2 (en) * 2009-05-07 2013-07-03 株式会社村田製作所 Electronic component and manufacturing method thereof
JP5459298B2 (en) * 2011-11-29 2014-04-02 株式会社村田製作所 Manufacturing method of multilayer inductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067429A (en) * 2017-12-07 2019-06-17 삼성전기주식회사 Coil component

Also Published As

Publication number Publication date
WO2015056553A1 (en) 2015-04-23
JPWO2015056553A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP5585740B1 (en) Multilayer inductor element and communication device
TWI466146B (en) Common mode filter and method of manufacturing the same
JP5482554B2 (en) Multilayer coil
JP5110178B2 (en) Semiconductor device and manufacturing method thereof
JP5807650B2 (en) Multilayer coil and manufacturing method thereof
JP5713148B2 (en) Manufacturing method of resin multilayer substrate with built-in magnetic core
JP2004128506A (en) Stacked coil component and its manufacturing method
KR20180073447A (en) Electronic component and method of manufacturing the same
JP4831101B2 (en) Multilayer transformer component and manufacturing method thereof
US20190156977A1 (en) Coil component
WO2012144103A1 (en) Laminated inductor element and method for manufacturing same
JP6070901B2 (en) Circuit module
WO2018225445A1 (en) Ceramic substrate with built-in coil
JP2010034171A (en) Laminated coil
JP6132027B2 (en) Manufacturing method of multilayer inductor element and multilayer inductor element
JP6212921B2 (en) Multilayer inductor element and manufacturing method thereof
JP5674077B2 (en) Inductor element
JP6090444B2 (en) Manufacturing method of multilayer inductor element
JP2019075402A (en) Core for winding and manufacturing method thereof and electronic component with winding
JP2009099698A (en) Stacked coil component
WO2015008611A1 (en) Method for manufacturing laminated inductor element
JP3189995U (en) Multilayer antenna element
JP6024826B2 (en) Multilayer inductor element and manufacturing method thereof
WO2014147881A1 (en) Laminated inductor element and production method therefor
JP6502635B2 (en) Laminated chip and method of manufacturing laminated chip

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6132027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150