JP2016045576A - 回路基板モデル生成装置 - Google Patents

回路基板モデル生成装置 Download PDF

Info

Publication number
JP2016045576A
JP2016045576A JP2014167664A JP2014167664A JP2016045576A JP 2016045576 A JP2016045576 A JP 2016045576A JP 2014167664 A JP2014167664 A JP 2014167664A JP 2014167664 A JP2014167664 A JP 2014167664A JP 2016045576 A JP2016045576 A JP 2016045576A
Authority
JP
Japan
Prior art keywords
data
circuit board
component
board model
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014167664A
Other languages
English (en)
Other versions
JP6435706B2 (ja
Inventor
哲久 小出
Norihisa Koide
哲久 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014167664A priority Critical patent/JP6435706B2/ja
Publication of JP2016045576A publication Critical patent/JP2016045576A/ja
Application granted granted Critical
Publication of JP6435706B2 publication Critical patent/JP6435706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】部品表データに基づいて各部品名を自動的に特定することで、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ生成可能な構成を提供する。
【解決手段】回路基板モデル生成装置10は、選定候補となる複数の候補部品と、各候補部品の各三次元情報及び特性値とをそれぞれ対応付けて記憶する記憶部32を備えている。また、CPU21は、部品記号データと部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定する。そして、CPU21は、配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号データに対応するそれぞれの候補部品の構成を、それぞれの候補部品の三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成するように機能する。
【選択図】図1

Description

本発明は、回路基板モデル生成装置に関するものである。
回路基板の動作や特性を評価するために、回路基板の具体的形状及び各電子部品の具体的位置を特定したモデルデータ(回路基板モデル)を生成し、そのデータに基づきシミュレーションを行う手法が知られている。例えば特許文献1では、回路基板のアートワークデータから部品情報(配線形状データ、部品位置データ、及び部品種別データ)を読み取り、部品モデルの生成候補となる各候補部品を記憶部(32)に記憶された三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成する技術が開示されている。
特願2013−156573号公報
ところで、上記特許文献の技術では、回路基板モデルのデータを生成する際に、各候補部品を記憶部(32)に記憶された三次元情報及び特性値を反映して自動的に配線構造に組み込むために、回路基板のアートワークデータに電子部品の部品種別を特定するデータ(部品種別データ)が含まれている必要がある。即ち、回路基板のアートワークデータに部品種別データが含まれていることで、部品種別データにそれぞれ対応する候補部品の三次元情報及び特性値を記憶部から検索することができるようになる。
ところで、このような部品種別データを予めアートワークデータに含めるためには、基板配線ツールを利用してアートワークデータを作成するデータ作成者が、回路基板モデルに使用する電子部品の仕様を正確に把握している必要がある。しかしながら、一般的に、上記データ作成者と回路基板モデル生成装置を利用してシミュレーションを行う設計者とは異なるために、データ作成者では、回路基板モデルに使用する電子部品の仕様を正確に把握することが困難である。例えば、上記データ作成者は、1つの電子部品としてコンデンサを採用することは把握できても、その部品名まで正確に把握することが困難である。一方で、設計者は、専門的な知識を必要とする基板配線ツールを十分に操作できないため、部品種別データを入力するようなアートワークデータの作成に関与することが難しかった。そのため、上記データ作成者に頼らずに部品種別データを予めアートワークデータに含めるためには、不慣れな作業下において非常に多くの工数が必要となり、回路基板モデルの生成のための作業負荷が大きく作業時間の長時間化が避けられなかった。
本発明は、上述した課題を解決するためになされたものであり、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ生成可能な構成を提供することを目的とする。
上記目的を達成するため、請求項1の発明は、
少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する複数の部品記号データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品記号データ、前記部品位置データをそれぞれ取得する基本データ取得部と、
複数の前記部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得する部品表取得部と、
選定候補となる複数の候補部品のそれぞれに対して、各候補部品の特性値を対応付けて記憶する記憶部と、
前記基本データ取得部によって取得された複数の前記部品記号データと、前記部品表取得部によって取得された前記部品表データとに基づき、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の特性値を前記記憶部から検索する検索部と、
前記基本データ取得部によって取得された前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部と、
を備えたことを特徴とする。
請求項1の発明では、回路基板のアートワークデータから、配線形状データ、部品記号データ、部品位置データがそれぞれ取得される。そして、別途取得した部品表データとアートワークデータから取得した部品記号データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の特性値を記憶部から検索する構成となっている。そして、生成部では、配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の特性値を反映して組み込むように回路基板モデルのデータを生成する。
この構成によれば、アートワークデータの配線形状データで特定される配線構造において、部品位置データによって特定される各電子部品の位置に、部品記号データに基づいて特定される各電子部品の特性値を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。特に、アートワークデータに含まれる各電子部品に対応する部品名を、部品表データに基づき記憶部を参照して自動的に読み出す構成であるため、別途部品表データを作成することで、アートワークデータ作成時に詳細仕様まで特定した部品名を入力する必要がない。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルのデータを、作業負担を抑えつつ生成することが可能となる。
図1は、本発明の第1実施形態に係る回路基板モデル生成装置の機能を説明する説明図である。 図2は、本発明の第1実施形態に係る回路基板モデル生成装置の電気的構成を概略的に例示するブロック図である。 図3は、図2の回路基板モデル生成装置による回路基板モデルの生成処理の流れを例示するフローチャートである。 図4は、基板配線ツールで生成されたアートワークデータで特定される回路を例示する回路図である。 図5は、基板配線ツールで生成されたアートワークデータに含まれる各電子部品の品番、位置等のデータ例を概念的に説明する説明図である。 図6は、図2の回路基板モデル生成装置に入力されるデータであって、部品Noと品番とが対応付けられた部品表データのデータ例を概念的に説明する説明図である。 図7は、図2の回路基板モデル生成装置の記憶部に記憶される各候補部品のデータ例を概念的に説明する説明図である。 図8は、図2の回路基板モデル生成装置で生成された回路基板モデルの例を概念的に説明する説明図である。 図9は、回路基板モデルにおける一部の部品モデルを概念的に説明する説明図であり、図9(A)は、その部品モデルの概略構造を斜め上方側から見た概念図であり、図9(B)は、その部品モデルの概略構造を平面視した概念図であり、図9(C)は、その部品モデルの概略構造を側方から見た概念図である。 図10は、図2の回路基板モデル生成装置で生成された回路基板モデル内での図9の部品モデル付近の構造を概略的に示す概念図である。 図11は、本発明の第2実施形態に係る回路基板モデル生成装置の機能を説明する説明図である。 図12は、本発明の第2実施形態に係る回路基板モデル生成装置による回路基板モデルの生成処理の流れを例示するフローチャートである。 図13は、本発明の第2実施形態に係る回路基板モデル生成装置に入力されるデータであって、部品Noと品番とが対応付けられた第1〜第6部品表データのデータ例を概念的に説明する説明図である。 図14は、本発明の第3実施形態に係る回路基板モデル生成装置による回路基板モデルの生成・解析処理の流れを例示するフローチャートである。 図15は、本発明の第3実施形態に係る回路基板モデル生成装置に入力されるデータであって、部品Noと、品番及び特性値の範囲の少なくともいずれかが対応付けられた部品表データのデータ例を概念的に説明する説明図である。 図16(A)は、本発明の第3実施形態に係る回路基板モデル生成装置で生成される構造モデルの例を概念的に説明する説明図であり、図16(B)は、電磁界シミュレーション実行時の回路基板モデルの概略構造を上方側から見た概念図であり、図16(C)は、その概略構造を斜め上方側から見た概念図である。 図17は、第1水準の回路基板モデルを用いたシミュレーションの解析結果を示すグラフであり、コネクタで検出されるノイズ量の周波数依存性を示している。 図18は、本発明の第3実施形態に係る回路基板モデル生成装置において、評価基準の設定方法を例示して概略的に説明する説明図であり、図18(A)は、基準の回路基板モデルのデータを反映して実空間に作成した回路基板においてコネクタに到達するノイズ量の周波数依存性を実測した結果を示す図であり、図18(B)は、基準の回路基板モデルのデータに基づき、コネクタに到達するノイズ量の周波数依存性を解析した結果を示す図である。 図19は、本発明の第3実施形態に係る回路基板モデル生成装置において、第1〜第3水準の回路基板モデルのデータに基づき解析したコネクタに到達するノイズ量の周波数依存性を示す図である。 図20は、本発明の第4実施形態に係る回路基板モデル生成装置による回路基板モデルの生成・解析処理の流れを例示するフローチャートである。 図21は、本発明の第4実施形態に係る回路基板モデル生成装置において、第1〜第5水準の回路基板モデルのデータに基づき解析したコネクタに到達するノイズ量の周波数依存性の解析結果を示す図である。
[第1実施形態]
以下、本発明を具現化した第1実施形態について、図面を参照して説明する。
(回路基板モデル生成装置の概要)
まず、図1、図2を参照し、回路基板モデル生成装置10の全体構成等について説明する。図2に示す回路基板モデル生成装置10は、回路基板のアートワークデータから読み取った情報に基づいて、回路基板モデルを生成する装置として構成されている。
回路基板モデル生成装置10で生成される「回路基板モデルのデータ」は、基板での配線構造及び複数の電子部品の各位置及び各構造を特定し、且つ各電子部品の具体的内容(特性等)を特定するデータである。そして、このようなデータで表現される回路基板の仮想的内容(回路基板の配線形状及び各電子部品の構成、特性等を仮想的に定めて表現される構成)が「回路基板モデル」である。この回路基板モデルは、例えば、回路基板において生じる電磁気的な影響を解析する電磁界シミュレーションなど、回路の動作や特性を評価する回路シミュレーションを行うためのモデルとなる。つまり、本構成の回路基板モデル生成装置10によって「回路基板モデルのデータ」が生成されれば、回路基板モデルの具体的内容(即ち、回路基板での配線パターンの形状、各電子部品の位置、各電子部品の構成(サイズや高さ等)、各電子部品の電気的特性(抵抗値や容量などの定数等)など)が特定でき、このような具体的内容を評価対象として、公知の電磁界シミュレーションなどを行うことができるのである。
ここで、回路基板モデル生成装置10の基本的機能について説明する。回路基板モデル生成装置10は、図1に示すように、基板配線ツールによって作成されたアートワークデータを取得する構成となっている。なお、基板配線ツールは、回路基板モデル生成装置10内に設けられていてもよく、回路基板モデル生成装置10とは異なる装置に設けられていてもよい。そして、回路基板モデル生成装置10は、その取得したアートワークデータから、回路基板の配線形状を特定する配線形状データと、回路基板に搭載される複数の電子部品の部品記号(後述する)をそれぞれ特定する複数の部品記号データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとをそれぞれ読み取る構成となっている。また、回路基板モデル生成装置10は、複数の部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報が定められた部品表データを読み取る構成となっている。更に、その読み取られた複数の部品記号データと部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ30の記憶部32から検索する。そして、その読み取られた配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだデータ(回路基板モデルのデータ)を生成するようになっている。以下、このような基本的機能を実現するための各構成について詳述する。
(回路基板モデル生成装置のハードウェア構成)
この回路基板モデル生成装置10は、図2に示すように、例えばコンピュータとして構成され、後述するプログラム(図3参照)を実行して回路基板モデルを生成する本体部20と、「回路基板モデル」の一部をなす「部品モデル」を生成するための候補となる多数の電子部品(候補部品)のデータを格納する部品モデルライブラリ保管サーバ30とを備えている。なお、「部品モデル」は、「回路基板モデル」で表現される各部品の仮想的内容(各電子部品の構成、特性等を仮想的に定めて表現される各構成)である。具体的には、各部品モデルは、少なくとも、「部品を特定する固有情報(例えば型番)」、「回路基板での位置」、「大きさ情報(高さ等)」、「向き」などの情報によって特定される回路基板での各部品の具体的内容となっている。そして、このような「部品モデル」を定めるためのデータとして、部品モデルライブラリ保管サーバ30に格納される各候補部品のデータが利用されるようになっている。
図2に示すように、本体部20は、CPU21、記憶部22、表示部23、操作部24、及び通信部25を備えた構成となっている。また、部品モデルライブラリ保管サーバ30は、同様に、CPU、記憶部32、表示部、操作部、及び通信部を備えた構成となっている(図2では、記憶部32以外の構成を省略して示す)。以下、回路基板モデル生成装置10の各構成について具体的に説明する。
CPU21は、各種情報処理を行うように構成されており、主に当該回路基板モデル生成装置10全体の制御を行うように機能する。また、記憶部22に記憶された様々なプログラムを実行し、プログラムに従った処理を行うように機能する。
記憶部22は、ROM、RAM、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成され、CPU21が読み出して実行する各種プログラム、回路基板のアートワークデータ、検索したデータ、部品表データ、その他のデータなどを記憶するように構成されている。例えば、図3に示す処理を行うためのプログラムなどが記憶部22に記憶されており、CPU21は、このプログラムを記憶部22から読み出して実行するように構成されている。
表示部23は、液晶表示装置などの公知の表示装置によって構成されており、各プログラムによる処理結果などを表示可能に構成されている。具体的には、例えば回路基板モデルの生成に用いる回路図(基板配線ツールによって作成された回路図(図4参照))や、図3に示す処理によって生成された回路基板モデル(図8参照)などを表示可能となっている。
操作部24は、キーボードやマウス等の公知の入力装置によって構成されており、ユーザ(回路基板モデル生成装置10の使用者など)による外部操作が可能となるように構成されている。
通信部25は、外部装置と通信を行うための通信インターフェースとして構成されている。この通信部25は、CPU21からの指令に応じて、部品モデルライブラリ保管サーバ30から候補部品の三次元情報及び特性値等のデータを受信するように構成されている。また、通信部25は、CPU21からの指令に応じて、部品モデルライブラリ保管サーバ30に候補部品の三次元情報及び特性値等のデータ等を送信するように構成されている。
部品モデルライブラリ保管サーバ30の記憶部32は、ROM、RAM、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成されている。この記憶部32には、図7に示すような、選定候補となる複数の候補部品の品番と、各候補部品の各三次元情報及び各特性値とをそれぞれ対応付けたデータ(部品ライブラリ)が格納されている。この部品ライブラリでは、登録された候補部品(選定候補となる電子部品)毎に、その品番と三次元情報及び特性値とが対応付けられており、このような候補部品のデータが多数リスト化されている。
(アートワークデータ)
次に、回路基板モデルの生成に利用する「回路基板のアートワークデータ」について説明する。回路基板のアートワークデータは、公知の基板設計ツール(基板配線ツール)で生成されたCADデータである。なお、コンピュータを基板設計ツールとして機能させるためのプログラムを記憶部22に記憶しておくこともできる。この場合、CPU21が当該プログラム(例えば、公知の手法でCADデータを生成するプログラム)を実行することで回路基板モデル生成装置10を基板設計ツールとして機能させることが可能である。この場合、「回路基板のアートワークデータ」も回路基板モデル生成装置10で生成されることになる。逆に、「回路基板のアートワークデータ」を、回路基板モデル生成装置10以外の装置で生成し、これを回路基板モデル生成装置10に受け渡すことも可能である。
回路基板モデル生成装置10で利用される「回路基板のアートワークデータ」は、少なくとも、回路基板の配線形状を特定する配線形状データと、回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する複数の部品記号データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとを含むデータとして構成されている。
具体的には、「回路基板のアートワークデータ」には、「配線形状データ」として、回路基板での配線パターンの位置及び形状を特定するデータが含まれており、これにより、図8に示すような配線パターンの配線構造50(図8の回路基板のレイアウトにおいて、電子部品のレイアウトを除いた配線部分の構造)が特定されるようになっている。即ち、「配線形状データ」を読み取ることで、図8のような配線構造50の図形を表現できるようになっている。具体的には、回路基板においてどの位置に配線パターンが配置されるかを特定し得るデータとなっている。本構成では、例えば、回路基板の基板上の所定位置を原点とし、基板表面に沿った所定方向をX方向、基板表面に沿った方向のうちX方向と直交する方向をY方向、X方向及びY方向と直交する方向をZ方向とした座標系を用いている。そして、「配線形状データ」は、このような座標空間における配線パターンの配置を特定できるデータとなっており、更に、配線パターンが配置される各位置での配線の幅や厚さなどを特定できるようになっている。なお、「配線形状データ」には、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれていてもよい。
また、「回路基板のアートワークデータ」には、回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する「部品記号データ」が含まれている。電子部品の「部品記号」とは、各電子部品の通し番号(「部品No」、図5参照)となっており、この「部品記号」によって、回路(図4)内のどの部品であるかを特定できるようになっている。
また、「回路基板のアートワークデータ」には、回路基板における各電子部品のそれぞれの位置を特定する「部品位置データ」が含まれている。この「部品位置データ」は、上述の「部品記号データ」によって特定される各電子部品の回路基板での位置を特定するデータとなっている。具体的には、上述したようにX方向、Y方向、Z方向が定められた座標空間において、「部品記号データ」によって特定される各電子部品の基板面上での位置(X座標及びY座標)及び各電子部品の向きを特定するデータとなっている(図5参照:後述)。
なお、アートワークデータには、上記配線形状データ、部品記号データ、部品位置データ以外のデータ、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれる構成であってもよい。なお、本構成で用いる「回路基板のアートワークデータ」は、最終的に上述した「配線形状データ」「部品記号データ」「部品位置データ」などが含まれていれば、公知のどのような手法で生成されたものであってもよく、どのようなソフトウェアで生成されたものであってもよい。
このようなアートワークデータは、回路基板モデル生成装置10によって取得或いは生成された後、記憶部22に一時的に記憶され、後述する生成処理(図3)に利用される。なお、このアートワークデータは、実際の基板製造時に用いるデータ(例えば各電子部品の表面実装時に用いるチップマウント用のデータ)として構成されるものであってもよい。
(部品表データ)
次に、回路基板モデルの生成に利用する「部品表データ」について説明する。「部品表データ」は、複数の部品記号にそれぞれ対応付けて電子部品の部品名を特定可能な部品名特定情報を定めるデータである。ここで、電子部品の「部品名」とは、電子部品としての機能や形状、その電子部品が有する抵抗値等の特性値等による電子部品の分類であり、具体的には、抵抗、コンデンサ、コイル等の機能や、製造するメーカ等の要素によって分類される構成である。また、「部品名」は、候補部品の部品種別を特定し得る固有データであればよく、本構成では、「部品名」として型番(部品メーカ品番(以下、単に品番ともいう))が用いられている(図5参照:後述)。
具体的には、図6に示すように、「部品表データ」は、部品記号に相当する電子部品の部品Noと、電子部品の部品名に相当する品番とが対応付けられたデータとして構成されている。この「部品表データ」は、例えば回路基板モデル生成装置10以外の装置で作成し、これを回路基板モデル生成装置10に受け渡し、記憶部22に一時的に記憶され、後述する生成処理(図3)に利用される。なお、「部品表データ」は、ユーザが操作部24に対して外部操作を行うことによって回路基板モデル生成装置10に入力され、記憶部22に一時的に記憶される構成であってもよい。
(回路基板モデルの生成処理)
次に、回路基板モデル生成装置10で行われる回路基板モデルの生成処理の流れについて、図3に示すフローチャート等を用いて説明する。図3の処理は、記憶部22に記憶されたプログラム(自動配置プログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
以下では、例えば、図4に示す回路図のアートワークデータと図6に示す部品表データとが予め入力されて記憶部22に予め入力されて記憶されている場合を代表例として説明する。図3の生成処理では、まず、CPU21が、記憶部22に記憶されている上述のアートワークデータ及び部品表データを読み出す(ステップS1)。そして、この読み出したアートワークデータから部品記号データ等の部品情報を取得する(ステップS2)。このアートワークデータには、図4の回路図を構成する複数の電子部品の部品情報(各電子部品の部品記号データ及び部品位置データ)が含まれており、S2ではこのような各電子部品の部品情報を取得することになる。
例えば、図4の回路では、IC、MOSトランジスタ、抵抗、コンデンサ、コイルなどの電子部品が配線に組み合わされて配置される構成となっており、各電子部品に対し、IC、MOS1、MOS2、R01、R02、C01、C02、C11、C12、C13、C14、C21、L1といった部品Noが割り当てられている。そして、アートワークデータに含まれる各電子部品の部品情報が図5のように構成されている。このように、アートワークデータでは、各電子部品が回路内においてどのように接続され、どのように電源端子(+B)、出力端子(OUT)、グランド端子(GND)が設けられているか特定できるようになっている。
アートワークデータに含まれる各電子部品の部品情報は、図5のように、上述した「部品No」に加えて、各部品の、部品No、品名、中心座標、向き(角度)などを特定する情報として構成されている。「品名」は、電子部品を機能で区別した種類の名称であり、例えばIC、MOS(MOSトランジスタ)、Resistor(抵抗)、Condensor(コンデンサ)、Coil(コイル)などである。また、「中心座標」は、取付対象となる基板で設定された上記座標系(XYZ座標系)におけるXY平面での各電子部品の中心位置である。なお、各電子部品の中心位置の座標としては、例えば、各電子部品の両端子を結ぶ線分の中点の位置を示す座標とすることができる。また、「向き(角度)」は、電子部品の回路図における配置角度である。なお、各電子部品には、それぞれ基準方向が定められており、この「向き(角度)」は、各電子部品に定められた基準方向と基板表面の所定方向(例えばY方向)とのなす角度となっている。例えば、図4、図8に示すIC(図5のAA1のIC)は、長手方向が基準方向となっており、図5の例では、このICの向きとして、この基準方向とY方向とのなす角度が0°となる向きが定められている。他の電子部品も同様に個別に基準方向が定められており、図5のデータでは、この基準方向とY方向とのなす角度を「向き(角度)」として定めている。
図3の生成処理では、ステップS2において、アートワークデータで特定される回路(図4参照)の全ての電子部品の部品記号データ及び部品位置データを取得する。例えばアートワークデータが図4のような回路を想定する場合、ステップS2では、「部品記号データ」として図5に示す各「部品No」を特定する。例えば図5の例では、部品記号としてC13の「部品No」を特定する。同様に、ステップS2では、図4に示す回路の他の部品の「部品No」も特定することになる。
ステップS2の後には、ステップS2にてアートワークデータから取得した部品記号データに対して、ステップS1にて読み出した部品表データに基づいて部品No(部品記号)と品番(部品名)の対応を取る(S3)。これによって、CPU21によって取得された複数の部品記号データと、CPU21によって取得された部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各品番(部品名)を特定する。具体的には、ステップS2で特定した「部品No」に基づいて、当該「部品No」に対応付けられた「品番」を部品表データから特定する。例えば、図5の例では、ステップS2で特定した「部品No」のC13に対して、ステップS3で図6に示す「品番」であるEE4を特定する。同様に、ステップS3では、図4に示す回路の他の部品の「品番」も特定することになる。
なお、本構成では、S1〜S3の処理を実行し得るCPU21が「基本データ取得部」の一例に相当し、上述の基板配線ツール(基板設計ツール)によって生成されたアートワークデータから、配線形状データ、部品記号データ、部品位置データをそれぞれ取得するように機能する。また、CPU21が「部品表取得部」の一例に相当し、複数の部品Noにそれぞれ対応付けて品番を特定可能な部品名特定情報が定められた部品表データを取得するように機能する。
ステップS3の後には、S3で特定した各品番(部品名)に基づいて記憶部32に格納された部品ライブラリの検索を行う(S4)。具体的には、ステップS3で特定された品番の内、未検索のいずれかの品番を部品ライブラリで検索する(S4)。そして、その検索対象の品番が部品ライブラリに存在するか否かを判断する(S5)。S4で検索対象となった品番がステップS5において存在しないと判断された場合には、ステップS5にてNoに進み、その品番の電子部品については部品モデルを配置しないように扱う(S6)。S4で検索対象となった品番がステップS5において存在すると判断された場合には、ステップS5にてYesに進み、その品番に紐づけられた各種情報(三次元情報及び各特性値)を図7に示す部品ライブラリから読み出す。
なお、CPU21は、「検索部」の一例に相当し、特定された各品番にそれぞれ対応する候補部品の三次元情報及び特性値を記憶部32から検索するように機能する。
部品モデルライブラリ保管サーバ30の記憶部32には、図7に示すような部品ライブラリが格納されており、回路基板モデル生成時の選定候補となる候補部品ごとに各種情報が対応付けられてデータベース化されている。部品ライブラリにデータが登録される「候補部品」は、回路基板モデルの生成処理の際に選定候補となりうる電子部品であり、本構成では、このような候補となる多数の電子部品(候補部品)の各種情報(三次元形状や特性値を特定し得るデータ)が予めデータベース化されている。候補部品の「三次元情報」は、回路基板モデルの生成時に部品モデルに反映されるデータであって、例えば部品モデルの三次元形状、サイズ(例えば回路基板モデルの基板上を占める面積、或いはX方向及びY方向のそれぞれの長さ等)、高さ(例えば回路基板モデルの基板からの高さ)などを特定するデータである。また、候補部品の「特性値」とは、回路基板モデルの生成時に部品モデルに反映される特性データであり、例えば候補部品の種類が抵抗であれば、特性値は抵抗値や耐圧値などであり、候補部品の種類がコンデンサであれば、特性値は容量値や耐圧値であり、候補部品の種類がコイルであれば、特性値はインダクタンス値や耐圧値である。
具体的には、図7に示す部品ライブラリでは、候補となる電子部品(候補部品)ごとに、品番、部品メーカ、種類、実装方法、諸元(容量、耐圧、サイズ、高さ)、LCR設定ポートの値(容量、ESL、ESR)、model‐pathなどが記録されている。ここで、「品番」は、候補部品の部品種別を特定する部品種別データに相当し、上述の部品メーカ品番(型番)と同じ概念である。「部品メーカ」は、候補部品を製造するメーカの名称である。また、「種類」は、候補部品を機能で区別した種類の名称であり、例えば抵抗、コイル、積層セラミックコンデンサなどである。また、「実装方法」は、候補部品の配線形状への実装方法であり、例えば候補部品が表面実装部品(SMD:Surface Mount Device)である場合に、SMDと示される。また、「諸元」は、候補部品の有する特性値(例えば、容量値、耐圧値等)や三次元情報(例えば、サイズ、高さ等)であり、「LCR設定ポートの値」は、集中定数素子として有する特性値の設定値(例えば、容量値、ESL(等価直列インダクタンス)の値、ESR(等価直列抵抗)の値等)であり、「model‐path」は、記憶部32の記憶領域における候補部品のデータの所在を示す文字列である。なお、「諸元」の「サイズ」は、例えば候補部品を基板に搭載する場合における基板上での部品搭載に要する面積のデータであり、「高さ」は、例えば候補部品における底部(各候補部品毎に定められる所定の底部)からの高さのデータである。
図3の生成処理では、例えば、S4での検索対象の部品が部品No「C13」の電子部品である場合、この「C13」の部品の部品メーカ品番(型番)である「EE4」を部品ライブラリから検索する。この場合、図7に示す部品ライブラリにおいて「EE4」の品番(型番)の電子部品(候補部品)が特定されるため、S5でYesに進み、S7では、まず、部品ライブラリから、「EE4」の品番(型番)の電子部品(候補部品)についての各部品情報を読み出す。具体的には、「EE4」の品番(型番)の三次元情報(サイズ及び高さ)と特性値(容量及び耐圧)を読み出す。そして、S1で読み出したアートワークデータの配線形状データで特定される配線構造50において、当該部品(S4で検索対象となった部品)をその読み出した三次元情報(サイズ及び高さ)を反映した形で配置した実装構造を特定するデータを生成する。即ち、ステップS6で生成されたデータにより、アートワークデータの配線形状データで特定される配線構造において、S4で検索対象となった部品がどの位置にどのような大きさ及び高さで配置されているかを特定できるようになる。
具体的には、C13の部品の三次元情報及び特性値を反映し、ステップS7にて部品モデルを組み込む場合、図8のように、アートワークデータ(S1で取得されたデータ)の配線形状データで特定される配線構造50において、C13の部品の位置(アートワークデータに含まれる部品位置データによって特定される位置であり、図5の例では、中心座標(X,Y)が(27.5,15.3)の位置)に、部品ライブラリで特定される当該C13の部品(品番「EE4」の部品)のサイズ及び高さの仮想的な構造体(「EE4」の部品の仮想的な三次元的図形)を配置する。また、このC13の部品(品番「EE4」の部品)は、高さがH5となっているため、当該部品のX方向、Y方向の中心座標だけでなく、Z方向の中心座標も特定できる。例えば、配線構造50の上面がZ方向の基準位置(零の位置)であれば、この部品のZ方向の中心位置の座標はH5/2となる。また、部品No.がC13である電子部品は、図5の部品位置データによって角度0°と特定されるため、当該電子部品において予め定められた基準方向と基板の所定方向(例えばY方向)とのなす角度が0°となるように配置する。なお、図8では、このC13の電子部品の配置位置を一点鎖線AR1として示している。
このように、配線形状データで特定される仮想的な配線構造50に、部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト(回路基板モデル)を特定し得るデータを生成すれば、このデータを利用して、回路基板での配線レイアウト及び部品のレイアウトを三次元的に特定できるようになる。特に、このように生成される回路基板モデルでは、回路基板での配線パターンの三次元構造(配線構造50)だけでなく、回路基板に実装される各部品の三次元構造(各部品のX方向、Y方向、Z方向の中心位置、高さ、サイズ)をも特定できるようになっている。なお、回路基板モデルを生成する際に配線構造50に対して組み込まれる部品モデルの図形(外形形状)は、例えば図7に示す部品ライブラリにおいて各候補部品毎に予め定められていればよい。
このように、ステップS7では、配線形状データで特定される仮想的な配線構造50に対してS4で検索対象となった部品についての部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品については当該部品に対応付けられた特性値(部品ライブラリで対応付けられた特性値)を対応付けておく。そして、ステップS6又はS7の後のステップS8では、S1で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけS4以降の処理を繰り返したか否か判定する。アートワークデータで特定される全電子部品の中で、S4以降の処理(検索処理等)を行っていない未処理の電子部品が存在する場合にはステップS8でNoに進み、その未処理の電子部品のいずれかに対してS4以降の処理を同様に行う。
例えば、上述したように部品NoがC13の電子部品に対してS4以降の処理を行った後のS8において、部品NoがL1、R01等の電子部品についてS4以降の処理が行われていないと判定された場合、未処理のL1の電子部品に対してS4〜S8の処理を行い、その後、未処理のR01の電子部品に対してS4〜S8の処理を行うといった具合に、各電子部品の部品モデルを生成する処理を行う。そして、S1で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけS4以降の処理を繰り返した場合には、S8にてYesに進み、最終的に生成されたレイアウト(配線形状データで特定される仮想的な配線構造50に対して、全ての電子部品の部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト)を最終的な「回路基板モデル」とし、このようなレイアウトを特定し、表示し得るデータを「回路基板モデルのデータ」として扱う(S9)。
なお、このように生成されたレイアウト(配線形状データで特定される仮想的な配線構造50に部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト)は、例えば表示部23で表示できるようになっている。即ち、表示部23は、生成された「回路基板モデルのデータ」を基に、アートワークデータに含まれる配線形状データによって特定される配線構造50(回路基板での配線パターンの仮想的図形)の表示と、図3の生成処理で生成された複数の部品モデルの図形(配線基板に実装される各部品の仮想的な図形)の表示とを組み合わせて表示するように機能する。
本構成では、S7等の処理を実行するCPU21が「生成部」の一例に相当し、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成するように機能する。
以下では、「回路基板モデル」の一部をなす「部品モデル」を更に詳しく説明する。
図3の生成処理で生成される「回路基板モデル」では、上述したように配線基板での各電子部品の位置及び向きを特定可能となっているが、より具体的には、各電子部品の仮想的な固定図形(ソリッドモデル)と各電子部品のLCRを設定するための設定ポートの位置とを特定可能となっている。
例えば、上述した部品No.「C13」の部品モデルとして、例えば図9に示すような部品モデル40が構成されるようになっている。この部品モデル40は、仮想的な設定ポート41と、仮想的な固定図形(ソリッドモデル)42とを備える構成となっている。また、固定図形42は、2つの内側部42A,42Aと、配線構造50と接続される電極部として構成される2つの外側部42B,42Bとによって構成される。なお、このような固定図形42(特に、内側部42A,42Aや外側部42B,42Bの形状及び当該部品内でのこれらの位置)は、部品ライブラリにおいて各部品毎に予め定められているとよい。そして、設定ポート41は、2つの内側部42A,42Aが向かい合う方向に延び、且つ部品モデル40の部品(ここでは、「C13」の部品)の中心位置(上述したように求められたX方向、Y方向、Z方向の中心位置)を通る線状の図形として配置される。
この例では、外側部42B,42Bが電極に相当するため、部品モデル40で特定される部品は、配線構造50においてこの外側部42B,42Bに重なる部分にそれぞれ接続されていることが特定される。また、設定ポート41は、配線構造50の表面よりも高い位置に設定されている場合、例えば図10のように、この設定ポート41と交差するように配線構造50の一部が延びていても、これらが上下に離間して配置されショートしていないことが特定される。このように本構成では、配線構造50の一部を跨ぐような部品モデル40を容易に実現することができる。従って、回路基板モデルで表現される仮想的な配線パターン及び電子部品において、意図しない相互干渉を回避することができ、実際に想定される構造(短絡が発生していない構造)に近いモデルを生成することができる。
例えば、図5に示す「部品No.」がC13である電子部品(品番EE4の電子部品)は、部品位置データである図5に示す座標(X,Y)=(27.5,15.3)及び図7のライブラリで特定される当該部品の高さ(H5)に基づいて、中心位置の座標(X,Y,Z)が(27.5,15.3,H5/2)と特定される。また、内側部42A,42Aが対向する方向が当該部品の基準方向である場合、部品位置データ(図5)により、この基準方向と基板の基準方向(例えばY方向)とのなす角度が0°となるように配置される。このような部品の部品モデルでは、設定ポート41は、Y方向に延び且つ中心位置の座標(27.5,15.3,H5/2)を通るように配置される。そして、設定ポート41では、例えばその中心位置の座標(27.5,15.3,H5/2)の位置に、部品ライブラリで特定される当該部品の特性値(例えば、L,C,R)が反映された成分が存在するように扱われる。例えば、C13の電子部品(品番EE4の電子部品)は、容量値(C)が2.2μFと設定されるため、(27.5,15.3,H5/2)の位置に2.2μFの容量成分が存在するものとして扱われる。なお、品番EE4の電子部品では、抵抗値やインダクタンスが特に定められていないため、抵抗値(R)やインダクタンス(L)は0と設定される。
(第1実施形態の主な効果)
以上のような本構成によれば、アートワークデータの配線形状データで特定される配線構造50において、部品位置データによって特定される各電子部品の位置に、部品記号データに基づいて特定される各電子部品の特性値を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。特に、アートワークデータに含まれる各電子部品に対応する部品名を、部品表データに基づき記憶部32を参照して自動的に読み出す構成であるため、別途部品表データを作成することで、アートワークデータ作成時に詳細仕様まで特定した部品名を入力する必要がない。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルのデータを、作業負担を抑えつつ生成することが可能となる。
また、本構成によれば、アートワークデータに含まれる各電子部品の三次元情報までも、記憶部32を参照して自動的に読み出すことができる。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、三次元的なデータとして生成することが可能となる。
なお、このように生成された「回路基板モデルのデータ」は、様々な解析に用いることができる。例えば、上述の生成処理(図3)によって生成された「回路基板モデル」を評価対象として回路の動作や特性を計算するような公知の回路シミュレータ(例えば、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータ)のプログラムが記憶部22に記憶されている場合、CPU21がこのプログラムを実行することで、上記「回路基板モデル」を公知の手法で評価することができる。この場合、回路基板モデル生成装置10は回路シミュレータとしても機能することになる。例えば、図3の処理で得られた「回路基板モデル」に対して公知の方法で電磁界シミュレーションを行った場合、回路基板に発生する電磁界の強度分布を色のグラデーション等によって回路基板モデルと組み合わせて表示部23に表示することで、電磁界シミュレーションの結果を可視化することもできる。
[第2実施形態]
次に、第2実施形態について、図11〜図13を用いて説明する。本第2実施形態の回路基板モデル生成装置10は、主に、複数種類の部品表データを取得して、各種類の部品表データ毎に種類別の回路基板モデルのデータを生成する点が第1実施形態と異なっており、それ以外の構成、例えばアートワークデータ、部品表データの基本構成は第1実施形態と同一である。そのため、第1実施形態と同様の構成については第1実施形態と同一の符号を付し、詳細な説明は省略する。
まず、図11等を参照し、第2実施形態に係る回路基板モデル生成装置10の基本的機能について説明する。回路基板モデル生成装置10は、図11に示すように、第1実施形態と同様に、基板配線ツールによって作成されたアートワークデータを取得する構成となっている。そして、回路基板モデル生成装置10は、その取得したアートワークデータから上述した配線形状データと、複数の部品記号データと、複数の部品位置データとをそれぞれ読み取る構成となっている。また、回路基板モデル生成装置10は、複数種類の部品表データを読み取る構成となっている。更に、その読み取られた複数の部品記号データと複数種類の部品表データとに基づき、各種類の部品表データ毎に、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ30の記憶部32から検索する。そして、各種類の部品表データ毎に回路基板モデルのデータをそれぞれ生成するようになっている。以下、このような基本的機能を実現するための各構成について詳述する。
(回路基板モデルの生成処理)
次に、回路基板モデル生成装置10で行われる回路基板モデルの生成処理の流れについて、図12に示すフローチャート等を用いて説明する。図12の処理は、記憶部22に記憶されたプログラム(自動配置プログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
以下では、例えば、第1実施形態と同様に、図4に示す回路図のアートワークデータと図13に示す部品表データとが記憶部22に予め入力されて記憶されている場合を代表例として説明する。図12の生成処理において、S11、S12の処理は、それぞれ図3のS1、S2の処理と同様であるため、詳細な説明は省略する。図12の生成処理では、まず、CPU21が、記憶部22に記憶されている上述のアートワークデータ及び図13に示す複数種類の部品表データを読み出す(ステップS11)。そして、この読み出したアートワークデータから、図4の回路図を構成する電子部品の情報(各電子部品の部品記号データ及び部品位置データ)を取得する(S12)。
なお、本構成でもCPU21が「部品表取得部」の一例に相当し、複数の部品記号に対する部品名特定情報の対応付けが異なる複数種類の部品表データを取得するように機能する。
ここで、複数種類の部品表データは、それぞれ複数の部品記号に対する部品名特定情報(「部品名」)の対応付けが異なる構成となっている。具体的には、S11では、図13に示すような第1〜第6部品表データを読み出す。第1〜第6部品表データでは、部品No「C11」〜「C14」と対応付けられる部品名の組み合わせが異なっている。例えば、第1部品表データでは、部品Noの「C11」及び「C12」にそれぞれ部品メーカ品番(以下、単に品番ともいう)の「EE3」が対応付けられ、「C13」及び「C14」にそれぞれ品番の、「EE4」が対応付けられている。また、第2部品表データでは、部品Noの「C11」及び「C12」にそれぞれ品番の「EE5」が対応付けられ、「C13」及び「C14」にそれぞれ品番の「EE4」が対応付けられている。
ステップS12の後には、S11で読み出した複数の部品表データの内、未処理のいずれかの部品表データを選択する(S13)。そして、ステップS12にてアートワークデータから取得した部品記号データに対して、ステップS13にて選択した部品表データに基づいて部品No(部品記号)と品番(部品名)の対応を取る(S14)。例えば、ステップS13で第1部品表データを選択した場合、ステップS12で特定した「部品No」のC11〜C14に対して、それぞれ図13に示す「品番」であるEE3、EE3、EE4、EE4を特定する。同様に、ステップS14では、第1実施形態と同様の回路(図4参照)の他の部品の「品番」も特定することになる。
ステップS14の後には、S13で選択した第1部品表データに関して、S14で特定した各品番(部品名)に基づいて記憶部32に格納された部品ライブラリ(図7参照)の検索を行う(S15)。なお、S15〜S19の処理は、第1実施形態のS4〜S8(図3参照)と同様であるため、詳細な説明は省略する。そして、その検索対象の品番が部品ライブラリに存在するか否かを判断する(S16)。S15で検索対象となった品番がステップS16において存在しないと判断された場合には、ステップS16にてNoに進み、その品番の電子部品については部品モデルを配置しないように扱う(S17)。S15で検索対象となった品番がステップS16において存在すると判断された場合には、ステップS16にてYesに進み、その品番に紐づけられた情報を第1実施形態と同様の部品ライブラリ(図7参照)から読み出す。そして、ステップS18では、配線形状データで特定される仮想的な配線構造50(図8参照)に対してS16で検索対象となった部品についての部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品については当該部品に対応付けられた特性値(部品ライブラリで対応付けられた特性値)を対応付けておく。
なお、CPU21は、本第2実施形態において「検索部」の一例に相当し、各種類の部品表データ毎に、特定された各品番にそれぞれ対応する候補部品の三次元情報及び特性値を記憶部32から検索するように機能する。
次に、ステップS17又はS18の後のステップS19では、S11で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけS15以降の処理を繰り返したか否か判定する。アートワークデータで特定される全電子部品の中で、S15以降の処理(検索処理等)を行っていない未処理の電子部品が存在する場合にはステップS19でNoに進み、その未処理の電子部品のいずれかに対してS15以降の処理を同様に行う。そして、S11で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけS15以降の処理を繰り返した場合には、S19にてYesに進む。そして、配線形状データで特定される配線構造50(図8参照)に対して、全ての電子部品の部品モデルを組み込んだ回路基板モデルを生成し、このようなレイアウトを特定して表示し得るデータを回路基板モデルのデータとして扱う(S20)。
次に、ステップS11で読み出したすべての部品表データ(図13の例では第1〜第6部品表データ)についてS13以降の処理を繰り返したか否か判定する(S21)。すべての部品表データの中で、S13以降の処理(部品表データに基づく検索処理等)を行っていない未処理の部品表データが存在する場合にはS21でNoに進み、その未処理の部品表データのいずれかに対してS13以降の処理を同様に行う。
例えば、上述したように第1部品表データに対してS13以降の処理を行った後のS21において、第2〜第6部品表データについてS13以降の処理が行われていないと判定された場合、未処理の第2部品表データに対してS13〜S20の処理を行い、その後、未処理の第3部品表データに対してS13〜S20の処理を行うといった具合に、各部品表データ(例えば第2〜第6部品表データ)に基づいた回路基板モデルを生成する処理を行う。そして、全ての部品表データに基づいて回路基板モデルを生成した場合には、S21でYesに進み、それぞれの部品表データに対応する回路基板モデルのレイアウトを特定して表示し得るデータを種類別の回路基板モデルのデータとして扱い、回路基板モデルの生成処理を終了する。
なお、本第2実施形態において、S18等の処理を実行するCPU21が「生成部」の一例に相当し、各種類の前記部品表データ毎に、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んでなる、種類別の回路基板モデルのデータを生成するように機能する。
(第2実施形態の主な効果)
この構成によれば、異なる複数種類の部品表データを用意することで、それぞれの部品表データに対応する種類別の回路基板モデルのデータを一括して生成することができる。そのため、種類が異なる複数の回路基板モデルのデータを個別に生成する場合に比べて、作業負荷の増大及び作業時間の長時間化を抑えることができる。そして、このように種類別の回路基板モデルのデータを一括して生成することで、これら回路基板モデルに関するシミュレーションを効率的に行うことができるようになる。即ち、一部の部品の詳細仕様のみを変更してシミュレーションを繰り返し行いたい場合、従来のようにアートワークデータ作成時に異なる部品名を繰り返し入力するような負担を回避できる。
[第3実施形態]
次に、第3実施形態について、図14〜図19を用いて説明する。本第3実施形態の回路基板モデル生成装置10は、アートワークデータから読み取った情報に基づいて回路基板モデルを生成するだけでなく、生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成となっている。特に、最適な解析結果が得られるまで特性値の範囲内で候補部品を変更して回路基板モデルのデータを生成し、シミュレーションによる解析を繰り返す構成である。この点が主に第1実施形態と異なっており、それ以外の構成、例えばアートワークデータの基本構成等は第1実施形態と同一である。そのため、第1実施形態と同様の構成については第1実施形態と同一の符号を付し、詳細な説明は省略する。
(回路基板モデル生成装置の構成)
本第3実施形態の回路基板モデル生成装置10は、回路シミュレータとしても機能する構成である。例えば、以下で説明する回路基板モデルの生成処理によって生成された「回路基板モデル」を評価対象として、回路の動作や特性を計算するような公知の回路シミュレータ(例えば、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータ)のプログラムが記憶部22に記憶されている。そして、CPU21がこのようなプログラムを実行することで、「回路基板モデル」を公知の手法で評価する構成となっている。なお、回路基板モデル生成装置10以外の装置に回路シミュレータの機能を持たせる構成としてもよい。そして、回路基板モデル生成装置10で生成した回路基板モデルのデータを、このようなシミュレータ装置に通信部25を介して受け渡してシミュレーションを実行させる構成としてもよい。
(部品表データ)
本第3実施形態の部品表データは、図15に示すように、各部品Noに対して品番及び候補部品の特性値の範囲(以下、単に特性値の範囲という)のいずれか一方が対応付けられた情報として構成されている。即ち、部品表データに定められる複数の部品Noのうち少なくとも1つには、部品名特定条件として1つの部品Noに対して複数の部品名を特定可能な特性値の範囲が設定されている。例えば、部品Noである「C11」に対して、下限値が1μFであり上限値が10μFである特性値の範囲が対応付けられている。また、部品No「C12」、「C13」、「C14」に対して、それぞれ1μF〜10μF、1μF〜2.2μF、1μF〜2.2μFである特性値の範囲が対応付けられている。なお、「特性値の範囲」は、部品名特定可能条件の一例に相当し、部品名を特定可能なデータとして構成されている。
(回路基板モデルの生成・解析処理)
次に、回路基板モデル生成装置10で行われる回路基板モデルのデータの生成・解析処理について図14に示すフローチャート等を用いて説明する。図14の処理は、記憶部22に記憶されたプログラム(自動配置プログラム及びシミュレータプログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
以下では、例えば、第1実施形態と同様に、図4に示す回路図のアートワークデータと図15に示す部品表データとが記憶部22に予め入力されて記憶されている場合を代表例として説明する。図14の生成処理において、S31、S32の処理は、それぞれ図3のS1、S2の処理と同様であるため、詳細な説明は省略する。図14の生成処理では、まず、CPU21が、記憶部22に記憶されている上述のアートワークデータ及び図15に示す部品表データを読み出す(ステップS31)。そして、この読み出したアートワークデータから、図4の回路図を構成する電子部品の情報(各電子部品の部品記号データ及び部品位置データ)を取得する(S32)。
ステップS32の後には、部品表データと部品ライブラリ(図7参照)から生成可能な回路基板モデルのモデル数(品番の組み合わせパターンの数)Nを導出する(S33)。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と品番(部品名)の対応を取る。部品表データにおいて特性値の範囲が定められていない部品Noに対しては、部品表データに基づいて直接品番を特定する。一方で、部品表データにおいて特性値の範囲が定められている部品Noに対しては、部品ライブラリから「特性値の範囲」に含まれる特性値を備えた候補部品に対応する品番をすべて特定する。例えば、部品No「C11」に対して、部品表データに特性値の範囲1μF〜10μFが定められているため、部品ライブラリに記憶されている1μF〜10μFの範囲の容量を持つコンデンサの品番をすべて特定する。同様に部品No「C12」〜「C14」に対して、部品表データの特性値の範囲から該当する品番をすべて特定する。このようにして、部品表データに基づいて導出可能な各部品Noに対する品番の組み合わせパターンの数Nを特定する。例えば、部品ライブラリにおいて種類がコンデンサであり容量が1μFの候補部品の品番が記憶されている場合には、部品No「C11」〜「C14」に対して、それぞれ容量が1μFの当該候補部品の品番が特定され、部品表データの品番によって必然的に1つに特定されるその他の部品No(例えば、「C01」等)に対する品番と合わせて1つの品番の組み合わせパターンが特定される。同様に、部品Noに対する品番のその他の組み合わせ可能なパターンを特定することで数値Nを導出する。なお、以下、品番の組み合わせパターンをそれぞれ第1〜第N水準と称して識別する。
また、回路基板モデルの生成・解析回数を示す変数をnとして、S33では、nを1に初期化する。なお、回路基板モデルの生成・解析処理を繰り返す工程は、第1水準、第2水準、第3水準…第N水準の順に行われるものとする。即ち、n番目に行われる生成・解析処理は、第n水準の回路基板モデルのデータに基づいて行われる。例えば、以下の説明では、上述した構成で、部品No「C11」〜「C14」に対してそれぞれ容量が1μFの候補部品の品番が特定される品番の組み合わせパターンを、第1水準として識別する。
次に、第n水準について回路基板モデルの生成処理を行う(S34)。なお、S34の処理は、第1実施形態における回路基板モデルの生成処理S3〜S9と同様の処理であり、詳細な説明は省略する。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と部品名の対応を取る(図3のS3参照)。例えば、第1水準の回路基板モデル生成処理の場合、部品No「IC」「MOS1」等は図15の部品表データに特性値の範囲が定められていないため、「AA1」「BB1」等の品番が対応付けられる。また、部品No「C11」〜「C14」に対しては、それぞれ容量が上記特性値の範囲を満たす数値のうちもっとも小さな値となる候補部品の品番が対応付けられることになる。その後、第1実施形態のS4〜S8と同様の処理を行い、配線形状データで特定される仮想的な配線構造50(図8参照)に対して部品モデルを組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品に部品ライブラリで特定した特性値を対応付けることで回路基板モデルが生成される。
なお、CPU21は、「検索部」の一例に相当し、特性値の範囲が設定されていない部品Noについて記憶部32に記憶される候補部品の特性値を検索すると共に、特性値の範囲が設定された部品Noについて当該特性値の範囲に対応して記憶部32に記憶される全ての候補部品の特性値を検索するように機能する。また、CPU21は、「生成部」の一例に相当し、特性値の範囲に対応して検索された候補部品の特性値毎に、回路基板モデルのデータをそれぞれ生成可能な構成である。
図16(A)は、回路基板モデル生成装置10で生成された第1水準の回路基板モデルの一部を構成する構造モデルを示している。以下、回路基板モデルを生成する際に、S34の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データなどによって特定される構造を組み合わせた図16(A)のような仮想的構造(構造モデル)を用いる構成を採用する。即ち、図16(A)に示すように、回路基板60(回路基板の仮想的構造)に対して、ヒートシンク形状データによって特定されるヒートシンク70のレイアウト(ヒートシンクの仮想的構造)、ハーネス80のレイアウト(ハーネスの仮想的構造)、筐体90のレイアウト(筐体の仮想的構造)が特定されるようになっている。そして、各電子部品の具体的内容(三次元情報及び特性値)を図16(A)に示す構造モデルにおいて、部品位置データによって特定される各電子部品の位置に組み込むことで、図16(B)(C)のような図形(一部の部品モデルを省略し、部品モデルのソリッドモデル部分を省略)として表示される回路基板モデルのデータが生成される。
S34の処理の後、S34で生成した回路基板モデルを評価対象として、回路の動作や特性を計算するようなシミュレーションに基づいて解析を行う(S35)。以下では、回路基板において生じる電磁気的な影響を解析する電磁界シミュレーションを行う構成について説明する。まず、図16(A)に示す構造モデルにおいて、ノイズ源を模擬した解析ポートをその位置及び向きを特定可能に回路基板モデルのデータに組み込む。ここで、解析ポートは、ノイズ源の特性値を設定可能な仮想的な設定ポートとして構成され、図16(B)の符号P1,P2にて例示するように、構造モデルにおいて設定した位置座標に配置される図形となっている。ここで、ノイズ源としては、例えば、マイコンのクロックやDC−DCコンバータなどのスイッチング電源、MOSFETのドレイン‐ソース間部分などが想定される。
同様に、図16(A)に示す構造モデルにおいて、コネクタをその位置座標及び特性値を反映して組み込む処理を行う。即ち、図16(B)(C)に示すように、構造モデルにおいて、コネクタを模擬した解析ポートP3をその位置及び向きを特定可能に回路基板モデルのデータに組み込む。ここで、解析ポートP3は、コネクタの特性値を設定可能な仮想的な設定ポートとして構成され、構造モデルにおいて設定した位置座標に配置される図形(矩形枠状の図形)となっている。
そして、ノイズ源を組み込んだ回路基板モデルのデータを評価対象として、CPU21が、記憶部22に記憶されている電磁界シミュレータ(回路基板において生じる電磁気的な影響を解析する公知のシミュレータ)のプログラムを実行する。電磁界シミュレータでは、例えばノイズ源(解析ポートP1,P2)から図16(B)(C)に示すコネクタ(解析ポートP3)の位置まで伝播するノイズ(電磁波ノイズ)の量を計算する。図17は、第1水準の回路基板モデルを用いたシミュレーションの解析結果を示すグラフであり、コネクタで検出されるノイズ量(ノイズ電流量(単位dBμA))の周波数依存性を示している。なお、ノイズ量の検出位置は、図16(C)に示すようなコネクタの接続が想定される位置であり、このコネクタは、例えばバッテリ端子、モータ端子、信号線(ハーネス等)等と接続することを想定される。また、例えばヒートシンク70は、図16(C)に示すように、アートワークデータから読み取られるグランドプレーン形状データによって特定されるグランドプレーン72(グランドプレーンの仮想的構造)と接続され、アース用導体として機能するように回路基板モデルのデータに組み込まれている。なお、その他にもターミナルやリードフレームを模擬した解析ポートを回路基板モデルに組み込んでもよく、例えばこれらの解析ポートに電気的な物性値(電気抵抗率、誘電損失、誘電率など)を設定する。図17に示すノイズ量が大きいほど、その回路基板モデルのノイズ性能が悪いことになる。S35の処理では、シミュレーションによる解析結果を図17のようなノイズ量の周波数依存性として導出する。
なお、CPU21は、「解析部」の一例に相当し、CPU21によって生成された1又は複数の回路基板モデルのデータに基づいて、回路基板の動作又は特性をシミュレーションによって解析するように機能する。
S35の後に、S35で導出した解析結果が予め定めた評価基準を満たすか否か判断する(S36)。ここで、評価基準の設定方法の例について説明する。まず、基準となる回路基板モデルのデータを反映して実空間に作成された回路基板を用意する。そして、その回路基板の回路の動作時にコネクタから検出されるノイズ量を実測する。ここでは、例えば第1水準の回路基板モデルを基準となる回路基板モデルとする場合について説明する。図18(A)は、第1水準の回路基板モデルのデータを反映して実空間に作成した回路基板において、コネクタに到達するノイズ量の周波数依存性を実測した結果を示す図である。図18(A)のように得られる基準回路の実測したノイズ量の周波数依存性において、所定の周波数の範囲(例えば15MHz〜25MHz)における最大値と所定の規格値(例えば20dBμA)との差(図18(A)では5dBμA)を導出し、これを基準幅とする。また、図18(B)は、第1水準の回路基板モデルのデータに基づき、コネクタに到達するノイズ量の周波数依存性を解析した結果を示す図である。そして、図18(B)に示すように、基準回路の解析したノイズ量の周波数依存性において、所定の周波数の範囲(上述の例では15MHz〜25MHz)における最大値から基準幅(上述の例では5dBμA)分だけ低いノイズ量の値を評価基準値として設定する。なお、基準となる回路基板モデルは、第1水準の回路基板モデル以外の第2〜第N水準の回路基板モデルや、その他の解析処理に用いない回路基板モデルであってもよく、この場合、評価基準の設定を例えば回路基板モデルの生成・解析処理の開始前に行うことになる。
なお、CPU21は、「評価部」の一例に相当し、CPU21にて1つの回路基板モデルのデータが解析される毎に予め定められた評価基準を用いて解析結果を評価するように機能する。
そして、S35で導出した解析結果が設定した評価基準を満たすか否か判断する(S36)。例えば、S35で導出した第1水準の回路基板モデルを用いた解析結果(図19参照)において、周波数の範囲15MHz〜25MHzにおける最大値は、図19に示すように評価基準値を上回っているため、評価基準を満たさないと判断する(S36でNo)。そして、S37で現在の水準番号nの値に1を加えて(即ち、nをインクリメント)、nの値がNの値以下であれば(S38でYes)、S34の処理に戻り、S34以降の処理を繰り返す。このように、本構成では、S34まで進んだ後、第n水準の回路基板モデルを用いた解析結果が評価基準を満たすまでの間(ノイズ量の周波数依存性において、周波数の範囲15MHz〜25MHzにおける最大値が評価基準値を下回るまでの間)、またはnの値が全パターン数Nの値を上回るまでの間、S34〜S38の処理を繰り返す。一方、S36の処理において、第n水準の回路基板モデルを用いた解析結果が評価基準を満たすと判断された場合、S36でYesに進み、S39の処理を行う。
例えば、n=2としてS34で生成した第2水準の回路基板モデルをS35で解析した結果は、図19に示すようになり、周波数の範囲15MHz〜25MHzにおける最大値は、評価基準値を上回っているため、評価基準を満たさないと判断する(S36でNo)。さらに、n=3としてS34で生成した第3水準の回路基板モデルをS35で解析した結果は、図19に示すようになり、周波数の範囲15MHz〜25MHzにおける最大値は、評価基準値を下回っているため、評価基準を満たすと判断する(S36でYes)。
そして、S36でYesに進み、評価基準を満たした回路基板モデルの水準を出力し(S39)、回路基板モデルの生成・解析処理を終了する。例えば、第3水準の回路基板モデルが評価基準を満たした場合、「第3水準の回路基板モデルが評価基準を満たす」などの文章や、第3水準の回路基板モデルの図形等を表示部23に表示する。
なお、表示部23は、「出力部」の一例に相当し、CPU21により解析結果が評価基準を満たすと評価されると、当該解析結果に関する情報を評価結果として出力するように機能する。
一方で、S38でNoに進んだ場合、回路基板モデルの生成・解析処理を終了する。ここで、例えば、それぞれの回路基板モデルのデータの解析結果の中から最適な解析結果を報知する構成であってもよい。例えば、ノイズ量の周波数依存性において周波数の範囲15MHz〜25MHzにおける最大値が最も小さい回路基板モデルの水準を、S39と同様の表示方法によって出力する構成であってもよい。
(第3実施形態の主な効果)
このように、候補部品の特性値の範囲に対応した全ての特性値を検索することが可能であるため、より多くの候補部品の組み合わせパターンで回路基板モデルのデータを生成することが可能となる。
特に、CPU21によって回路基板モデルのデータが解析される毎に評価基準を用いて評価を行い出力するため、全ての回路基板モデルのデータについて解析を終えた後に評価がなされる場合と比較して、短い処理時間で評価基準を満たす回路基板モデルのデータに関する解析結果の情報を自動的に導出することが可能になる。
[第4実施形態]
次に、第4実施形態について、図20、図21を用いて説明する。本第4実施形態の回路基板モデル生成装置10は、上記第3実施形態と同様に、アートワークデータから読み取った情報に基づいて回路基板モデルを生成するだけでなく、生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成となっている。特に、本第4実施形態の回路基板モデル生成装置10は、候補部品の特性値のすべての組み合わせパターンにおいて、それぞれの回路基板モデルのデータの解析結果の中から最適な解析結果(評価の高い解析結果)を導出する構成である点が主に第3実施形態と異なる。それ以外の構成、例えば回路基板モデル生成装置10の構成や、アートワークデータの基本構成等は第3実施形態と同一である。そのため、第3実施形態と同様の構成については第3実施形態と同一の符号を付し、詳細な説明は省略する。
(回路基板モデルの生成・解析処理)
次に、回路基板モデル生成装置10で行われる回路基板モデルのデータの生成・解析処理について図20に示すフローチャート等を用いて説明する。図20の処理は、記憶部22に記憶されたプログラム(自動配置プログラム及びシミュレータプログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
以下では、例えば、第3実施形態と同様に、図4に示す回路図のアートワークデータと図15に示す部品表データとが記憶部22に記憶されている場合を代表例として説明する。図20の生成処理において、S41〜S45の処理は、それぞれ図14のS31〜S35の処理と同様であるため、詳細な説明は省略する。図20の生成処理では、まず、CPU21が、記憶部22に記憶されている上述のアートワークデータ及び第3実施形態と同様の部品表データ(図15参照)を読み出す(ステップS41)。そして、この読み出したアートワークデータから部品記号データ等の部品情報を取得する(S42)。
ステップS42の後には、第3実施形態と同様に、部品表データと部品ライブラリ(図7参照)から生成可能な回路基板モデルのモデル数(品番の組み合わせパターンの数)Nを導出する(S43)。また、回路基板モデルの生成・解析回数を示す変数をnとして、S43では、nを1に初期化する。なお、第3実施形態と同様に、回路基板モデルの生成・解析処理を繰り返す工程は、第1水準、第2水準、第3水準…第N水準の順に行われるものとする。即ち、n番目に行われる生成・解析処理は、第n水準の回路基板モデルのデータに基づいて行われる。例えば、以下の説明では、上述した構成で、部品No「C11」〜「C14」に対してそれぞれ容量値が上記特性値の範囲を満たす数値のうち最も小さな値となる候補部品の品番の組み合わせパターンを、第1水準として識別する。
次に、第n水準について回路基板モデルの生成処理を行う(S44)。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と品番(部品名)の対応を取る(図3のS3の処理を参照)。そして、第1実施形態のS4〜S8と同様の処理を行い、配線形状データで特定される仮想的な配線構造50(図8参照)に対して部品モデルを組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品に部品ライブラリで特定した特性値を対応付けることで回路基板モデルが生成される。
本構成では、第3実施形態と同様に、回路基板モデルを生成する際に、S44の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データによって特定される構造とを組み合わせた仮想的構造(構造モデル)を用いる構成を採用する(図16(A)参照)。そして、各電子部品の具体的内容(三次元情報及び特性値)を、構造モデルにおいて、部品位置データによって特定される各電子部品の位置に組み込むことで、具現化した図形(部品モデルのソリッドモデル部分は省略)として表示される回路基板モデルのデータが生成される(図16(B)(C)参照)。
S44の処理の後、S44で生成した回路基板モデルを評価対象として、回路の動作や特性を計算するようなシミュレーションに基づいて解析を行う(S45)。なお、本構成でも、ノイズ源を組み込んだ回路基板モデルのデータを評価対象として、CPU21が、記憶部22に記憶されている第3実施形態と同様の電磁界シミュレータのプログラムを実行する構成とする。そのため、詳細な説明は省略する。例えば、第1水準の回路基板モデルのシミュレーションによる解析結果は、S45の処理によって、図21の「第1水準」に示すようなノイズ量の周波数依存性として導出される。図21は、複数の水準の回路基板モデルを用いたシミュレーションの解析結果をまとめて示すグラフであり、コネクタで検出されるノイズ量(ノイズ電流量(単位dBμA))の周波数依存性を示している。
S45の後に、第1〜第n水準の回路基板モデルのそれぞれの解析結果を、予め定めた評価基準に基づいて比較し、現段階までに解析された水準のうちノイズ量が最小となる最適な水準(最も評価が高い水準)を特定する(S46)。具体的には、所定の周波数の範囲(例えば15MHz〜25MHz)において、ノイズ量の最大値が最も小さい水準を特定し、そのノイズ量の最大値をAminとする。
S46の後に、nの値がNの値よりも小さいか否か(即ち、S46で第1〜第N水準の回路基板モデルの全てについて他の水準と比較を行ったか否か)判断する(S47)。そして、nの値がNの値よりも小さい場合には(S47でYes)、現在の水準番号nの値に1を加えて(即ち、nをインクリメント)、S44の処理に戻り、S44以降の処理を繰り返す。このように、本構成では、S44まで進んだ後、nの値が全パターン数Nの値を上回るまでの間、S44〜S48の処理を繰り返す。
例えば、S43で品番の組み合わせパターンの数Nが5と特定された場合、まず、S46では、S45で導出した第1水準の回路基板モデルを用いた解析結果(図21参照)において、周波数の範囲15MHz〜25MHzにおける最大値を最小値Aminとする。そして、この時点でn=1であるため、S47でYesに進み、n=2として(S48)、第2水準の回路基板モデルについて解析を行う(S44〜S46)。S46では、第2水準に関する解析におけるノイズ量の最大値A2は、第1水準に関する解析におけるノイズ量の最大値A1よりも小さいため(図21参照)、第2水準の最大値A2をAminとする。そして、この時点でn=2であるため、S47でYesに進み、n=3として(S48)、第3水準の回路基板モデルについて解析を行う(S44〜S46)。S46では、第3水準に関する解析におけるノイズ量の最大値A3は、第2水準に関する解析におけるノイズ量の最大値A2より小さいため(図21参照)、第3水準の最大値A3をAminとする。同様に、n=4での比較処理(S46)では、第4水準の最大値A4がAminとなり、n=5での比較処理(S46)では、第5水準の最大値A5がAminとなる。
なお、CPU21は、「評価部」の一例に相当し、CPU21にて解析された全ての回路基板モデルのデータについて評価して、最も評価が高い回路基板モデルのデータを抽出するように機能する。
S49では、特定された最適な回路基板モデルの水準を出力し、回路基板モデルの生成・解析処理を終了する。例えば、S43で品番の組み合わせパターンの数Nが5と特定され、上述したように図21に示すような解析結果が得られた場合、「第5水準の回路基板モデルが最適な回路基板モデルである」などの文章や、第5水準の回路基板モデルの図形等を表示部23に表示する。
なお、表示部23は、「出力部」の一例に相当し、CPU21により抽出された最も評価が高い回路基板モデルのデータに関する情報を評価結果として出力するように機能する。
(第4実施形態の主な効果)
このように、候補部品の特性値の範囲に対応した全ての特性値を検索することが可能であるため、より多くの候補部品の組み合わせパターンで回路基板モデルのデータを生成することが可能となる。
また、全ての回路基板モデルのデータの中から、所望の評価内容に関する評価が最も高い回路基板モデルのデータを特定することができる。そのため、確実に少なくとも一つの最適な回路基板モデルのデータ(例えば、ノイズの伝播が最小となる回路基板モデルのデータ)を導出することができる。また、全ての回路基板モデルのデータについて評価を行うため、比較対象が多くなり、より評価の高い回路基板モデルのデータの特定が可能になる。
[他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記各実施形態では、部品表データにおいて、部品記号に対応付けて部品名を特定可能な部品名特定情報として「品番」が定められている構成を例示した。しかしながら、部品表データにおいて、部品名を特定可能なデータとして「品番」以外のデータを用いる構成としてもよい。例えば、部品表データに、部品記号に対応付けて容量値などの「定数」が、部品名特定条件として定められている構成であってもよい。即ち、部品記号「C11」に容量値「Q11」が対応付けられる構成である。このような構成によっても、取得された部品記号データと、本構成のような部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定することができる。
このような構成では、CPU21が「部品表取得部」の一例に相当し、複数の部品Noにそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得するように機能する。
上記第1実施形態では、「回路基板のアートワークデータ」として、配線形状データ、部品種別データ、及び部品位置データを含む構成を例示したが、これら以外のデータを含んでいてもよい。例えば、アートワークデータには、回路基板に組み合わされるヒートシンクの形状及び当該ヒートシンクの回路基板に対する相対位置を特定するヒートシンク形状データ、及び回路基板に組み合わされるハーネスの形状及び当該ハーネスの回路基板に対する相対位置を特定するハーネス形状データ、若しくは回路基板に組み合わされる筐体の形状及び当該筐体の回路基板に対する相対位置を特定する筐体形状データ、の少なくともいずれかを含む構成としてもよい。この場合、「回路基板モデル」は、基板、配線、各電子部品の仮想的な構造だけでなく、第3実施形態で示した構成(図16(A)参照)と同様に、ヒートシンクやハーネスの仮想的な構造をも表現した内容となる。例えば、アートワークデータにヒートシンク形状データ及びハーネス形状データが両方含まれる場合、「回路基板モデルのデータ」が生成されれば、回路基板での配線構造や、回路基板での各電子部品の位置、向き、構造、特性だけでなく、回路基板に対するヒートシンクの相対位置及び形状も特定でき、回路基板に対するハーネスの相対位置及び形状も特定できるようになる。このように、ヒートシンクやハーネス或いは筐体などを組み込んだ回路基板モデルを生成することで、これらの影響を考慮したより高精度なシミュレーションが可能となる。
具体的には、「ヒートシンク形状データ」は、回路基板に対するヒートシンクの相対位置(例えば、上述のXYZ座標系におけるヒートシンクの中心位置及びヒートシンクの向き)及びヒートシンクの外形形状を特定するデータが含まれている。また、ヒートシンクの材質を特定するデータなどが含まれていてもよい。このデータにより、図16(A)に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対するヒートシンク70のレイアウト(ヒートシンクの仮想的構造)が特定されるようになっている。即ち、「ヒートシンク形状データ」を読み取ることで、図16(A)のようなヒートシンク70の図形を表現できるようになっている。
「ハーネス形状データ」は、回路基板に対するハーネスの相対位置(例えば、上述のXYZ座標系における各ハーネスの中心位置及び各ハーネスの向き)及び各ハーネスの外形形状を特定するデータが含まれている。また、ハーネスの材質を特定するデータなどが含まれていてもよい。このデータにより、図16(A)に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各ハーネス80のレイアウト(ハーネスの仮想的構造)が特定されるようになっている。即ち、「ハーネス形状データ」を読み取ることで、図16(A)のようなハーネス80の図形を表現できるようになっている。
「筐体形状データ」は、回路基板に対する筐体の相対位置(例えば、上述のXYZ座標系における筐体の中心位置及び筐体の向き)及び筐体の外形形状を特定するデータが含まれている。また、筐体の材質を特定するデータなどが含まれていてもよい。このデータにより、図16(A)に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各筐体90のレイアウト(筐体の仮想的構造)が特定されるようになっている。即ち、「筐体形状データ」を読み取ることで、図16(A)のような筐体90の図形を表現できるようになっている。
また、上記各実施形態では、基板設計ツール(基板配線ツール)として機能するプログラムが記憶部22に記憶され、回路基板モデル生成装置10内でアートワークデータが生成される構成を例示したが、この例に限られない。例えば、図3の処理に用いるアートワークデータが外部装置から通信部25を介して回路基板モデル生成装置10に入力されるような構成であってもよい。この場合、外部から取得したアートワークデータが図3の処理に用いられることになる。
また、上記各実施形態では、部品モデルライブラリ保管サーバ30の記憶部32に図7のような部品ライブラリ(各候補部品と各候補部品の各三次元情報とを対応付けてリスト化したデータ)が記憶される構成を示したが、このような部品ライブラリが本体部20の記憶部22に記憶されていてもよい。
また、上記第3,4実施形態では、回路基板モデル生成装置10が回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成を示したが、別途、回路基板モデル解析装置を用意することによって、回路基板モデル生成装置10が生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成としてもよい。すなわち、回路基板モデル生成装置10とこの回路基板モデル生成装置10が生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う回路基板モデル解析装置とを備える回路基板モデル解析システムとして構成することもできる。この場合、回路基板モデル解析装置は、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータのプログラムを記憶する記憶部と、このプログラムを実行性して回路基板モデルの評価を行うCPUと、CPUによる評価結果を出力する出力部とを少なくとも備える構成とすることができる。
10…回路基板モデル生成装置
21…CPU(基本データ取得部、部品表取得部、検索部、生成部、解析部、評価部)
23…表示部(出力部)
32…記憶部
50…配線構造

Claims (7)

  1. 少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する複数の部品記号データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品記号データ、前記部品位置データをそれぞれ取得する基本データ取得部(21)と、
    複数の前記部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得する部品表取得部(21)と、
    選定候補となる複数の候補部品のそれぞれに対して、各候補部品の特性値を対応付けて記憶する記憶部(32)と、
    前記基本データ取得部によって取得された複数の前記部品記号データと、前記部品表取得部によって取得された前記部品表データとに基づき、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の前記特性値を前記記憶部から検索する検索部(21)と、
    前記基本データ取得部によって取得された前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部(21)と、
    を備えたことを特徴とする回路基板モデル生成装置(10)。
  2. 前記部品表取得部は、前記部品表データを複数種類取得し、
    前記検索部は、複数の前記部品記号データと、前記部品表取得部によって取得された複数種類の前記部品表データとに基づき、各種類の前記部品表データ毎に、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の前記特性値を前記記憶部から検索し、
    前記生成部は、各種類の前記部品表データ毎に前記回路基板モデルのデータをそれぞれ生成することを特徴とする請求項1に記載の回路基板モデル生成装置。
  3. 前記記憶部には、選定候補となる複数の前記候補部品のそれぞれに対して、各候補部品の前記特性値及び三次元情報が対応付けられて記憶されており、
    前記生成部は、前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の前記特性値及び前記三次元情報を反映して組み込むことで前記回路基板モデルのデータを生成することを特徴とする請求項1又は2に記載の回路基板モデル生成装置。
  4. 前記生成部によって生成された1又は複数の前記回路基板モデルのデータに基づいて、前記回路基板の動作又は特性をシミュレーションによって解析する解析部(21)と、
    前記解析部の解析結果を評価する評価部(21)と、
    前記評価部の評価結果を出力する出力部(23)と、
    を備えたことを特徴とする請求項1から請求項3のいずれか一項に記載の回路基板モデル生成装置。
  5. 前記部品表データに定められる複数の前記部品記号のうち少なくとも1つには、前記部品名特定条件として1つの前記部品記号に対して複数の部品名を特定可能な前記特性値の範囲が設定され、
    前記検索部は、前記特性値の範囲が設定されていない前記部品記号について前記記憶部に記憶される前記候補部品の前記特性値を検索すると共に、前記特性値の範囲が設定された前記部品記号について当該特性値の範囲に対応して前記記憶部に記憶される全ての前記候補部品の前記特性値を検索し、
    前記生成部は、前記特性値の範囲に対応して検索された前記候補部品の前記特性値毎に、前記回路基板モデルのデータをそれぞれ生成可能であることを特徴とする請求項4に記載の回路基板モデル生成装置。
  6. 前記評価部にて用いる評価基準が予め定められ、
    前記評価部は、前記解析部にて1つの前記回路基板モデルのデータが解析される毎に前記評価基準を用いて評価し、
    前記出力部は、前記評価部により前記解析結果が前記評価基準を満たすと評価されると、当該解析結果に関する情報を前記評価結果として出力することを特徴とする請求項5に記載の回路基板モデル生成装置。
  7. 前記評価部は、前記解析部にて解析された全ての前記回路基板モデルのデータについて評価して、最も評価が高い前記回路基板モデルのデータを抽出し、
    前記出力部は、前記評価部により抽出された前記最も評価が高い前記回路基板モデルのデータに関する情報を前記評価結果として出力することを特徴とする請求項5に記載の回路基板モデル生成装置。
JP2014167664A 2014-08-20 2014-08-20 回路基板モデル生成装置 Expired - Fee Related JP6435706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014167664A JP6435706B2 (ja) 2014-08-20 2014-08-20 回路基板モデル生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014167664A JP6435706B2 (ja) 2014-08-20 2014-08-20 回路基板モデル生成装置

Publications (2)

Publication Number Publication Date
JP2016045576A true JP2016045576A (ja) 2016-04-04
JP6435706B2 JP6435706B2 (ja) 2018-12-12

Family

ID=55636123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014167664A Expired - Fee Related JP6435706B2 (ja) 2014-08-20 2014-08-20 回路基板モデル生成装置

Country Status (1)

Country Link
JP (1) JP6435706B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109657374A (zh) * 2018-12-25 2019-04-19 曙光信息产业(北京)有限公司 印刷电路板的建模系统以及建模方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01271879A (ja) * 1988-04-22 1989-10-30 Fujitsu Ltd 部品手配図番の自動選択方式
JPH07105266A (ja) * 1993-10-07 1995-04-21 Yokogawa Electric Corp 部品表作成システム
JPH10105594A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 実装製品の設計品質解析方法及び実装製品の設計品質解析システム
JP2005107870A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 解析モデル作成装置
JP2006154983A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム
JP2009075993A (ja) * 2007-09-25 2009-04-09 Hitachi Ltd 設計支援システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01271879A (ja) * 1988-04-22 1989-10-30 Fujitsu Ltd 部品手配図番の自動選択方式
JPH07105266A (ja) * 1993-10-07 1995-04-21 Yokogawa Electric Corp 部品表作成システム
JPH10105594A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 実装製品の設計品質解析方法及び実装製品の設計品質解析システム
JP2005107870A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 解析モデル作成装置
JP2006154983A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム
JP2009075993A (ja) * 2007-09-25 2009-04-09 Hitachi Ltd 設計支援システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109657374A (zh) * 2018-12-25 2019-04-19 曙光信息产业(北京)有限公司 印刷电路板的建模系统以及建模方法
CN109657374B (zh) * 2018-12-25 2023-10-27 中科曙光信息产业成都有限公司 印刷电路板的建模系统以及建模方法

Also Published As

Publication number Publication date
JP6435706B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
US8104003B2 (en) Technique for creating analysis model and technique for creating circuit board model
US20150269297A1 (en) Methods for reducing post layout circuit simulation results
JP5121757B2 (ja) 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
CN1667814B (zh) 干扰分析方法及干扰分析装置
JP2006209590A (ja) 電磁界解析装置および解析方法、ならびに解析プログラム
US20070057380A1 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
Koo et al. Fast algorithm for minimizing the number of decap in power distribution networks
CN104933214A (zh) 集成电路设计方法和装置
JP4401135B2 (ja) 解析モデル作成装置
JP4858702B2 (ja) 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム
EP2151774A1 (en) Library for electric circuit simulation, recording medium storing it, and library generation system
JP6435706B2 (ja) 回路基板モデル生成装置
JP2001175702A (ja) 回路設計方法
JP5262176B2 (ja) 電源回路の設計支援装置と設計支援方法
JP4444140B2 (ja) 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体
US20040225487A1 (en) Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program
US10755008B2 (en) Circuit comparing method and electronic device
JP5304460B2 (ja) プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム
JP6136709B2 (ja) 回路基板モデル生成装置
KR20090072939A (ko) 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법
US7882468B2 (en) Integrated circuit device evaluation device, evaluation method, and evaluation program
JP4614094B2 (ja) 共振周波数算出装置および共振周波数算出方法
JP5003407B2 (ja) プリント回路基板設計システム、プリント回路基板設計方法及びプログラム
JP4283647B2 (ja) レイアウトチェックシステム
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R151 Written notification of patent or utility model registration

Ref document number: 6435706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees