JP2016019079A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2016019079A
JP2016019079A JP2014139605A JP2014139605A JP2016019079A JP 2016019079 A JP2016019079 A JP 2016019079A JP 2014139605 A JP2014139605 A JP 2014139605A JP 2014139605 A JP2014139605 A JP 2014139605A JP 2016019079 A JP2016019079 A JP 2016019079A
Authority
JP
Japan
Prior art keywords
pixel
transistor
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014139605A
Other languages
English (en)
Other versions
JP2016019079A5 (ja
JP6415141B2 (ja
Inventor
小倉　正徳
Masanori Ogura
正徳 小倉
誉浩 白井
Yoshihiro Shirai
誉浩 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014139605A priority Critical patent/JP6415141B2/ja
Priority to US14/788,858 priority patent/US20160005788A1/en
Publication of JP2016019079A publication Critical patent/JP2016019079A/ja
Publication of JP2016019079A5 publication Critical patent/JP2016019079A5/ja
Application granted granted Critical
Publication of JP6415141B2 publication Critical patent/JP6415141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Computer Vision & Pattern Recognition (AREA)

Abstract

【課題】複数の画素信号の平均化機能を有する固体撮像装置において、画素信号の平均化の有無によらず、感度低下を抑制すること。【解決手段】フローティングディフュージョンノードに一端が接続される、第１の画素連結トランジスタ及び第２の画素連結トランジスタと、前記第１の画素連結トランジスタの他端に接続される第１の画素連結配線と、前記第２の画素連結トランジスタの他端に接続される第２の画素連結配線とを各々が有する画素を複数備え、前記複数の画素のうちの第１の画素が備える第１の画素連結配線は、前記複数の画素のうちの第２の画素が備える第２の画素連結配線と接続され、前記第１の画素が備える第２の画素連結配線は、前記複数の画素のうちの第３の画素が備える第１の画素連結配線と接続されることを特徴とする。【選択図】図１

Description

本発明は固体撮像装置に関する。
複数の光電変換素子から出力される画素信号を平均化する機能を有する固体撮像装置として、特許文献１及び特許文献２が開示されている。
特許文献１に記載されている固体撮像装置は、画素ブロック内の複数の画素のフローティングディフュージョンを相互に接続するための画素連結配線を有している。フローティングディフュージョンと画素連結配線との接続又は非接続は、スイッチにより切り替えが可能である。よって、特許文献１の固体撮像装置は、画素信号の平均化を行うモード（混合・間引き走査読み出しモード）と各画素信号を個別に読み出すモード（非混合・全画素読み出しモード）の２つのモードでの動作が可能である。
特許文献２に記載されている固体撮像装置は、フローティングディフュージョンを相互に接続又は非接続にする接続トランジスタを有している。接続トランジスタをオンにするとフローティングディフュージョンが相互に接続され、画素信号が平均化される。
特開２００９−１６９７２号公報 特開２０１３−１９７９５１号公報
特許文献１の固体撮像装置において、非混合・全画素読み出しモードの場合は、個々のフローティングディフュージョンには画素連結配線は接続されない。一方、混合・間引き走査読み出しモードの場合は、各フローティングディフュージョンに画素連結配線が接続される。画素連結配線は寄生容量を有しており、各フローティングディフュージョンに画素連結配線が接続されると、フローティングディフュージョンの容量に当該寄生容量が合成され、容量値は大きくなる。特許文献１の構成では画素ブロック内の画素の個数Ａに応じた個数の画素連結配線が必要であり、画素の個数Ａが多いほど画素連結配線による寄生容量は大きくなる。
例えば、Ａ個より少ない、２個のフローティングディフュージョンを連結する場合を考える。画素連結配線の１画素あたりの容量をＣＣ、フローティングディフュージョンの容量をＣＦＤ、各光電変換素子から出力される信号電荷をＱとする。このとき、信号電荷の合計値は２Ｑ、２個のフローティングディフュージョンの容量値が２ＣＦＤであり、画素連結配線の容量はＡ×ＣＣとなる。よって、フローティングディフュージョンの電圧は、２Ｑ／（２ＣＦＤ＋Ａ×ＣＣ）になり、寄生容量がない場合の電圧２Ｑ／２ＣＦＤと比べ、感度が低下する。したがって、特許文献１の固体撮像装置では、平均化を行うモードで動作させる際に感度の低下が問題となり得る。この問題は、画素ブロック内の画素の個数Ａが多く、画素信号の平均化される個数が少ない場合に特に顕著となる。
また、特許文献２の固体撮像装置においては、１つの接続トランジスタによりフローティングディフュージョン間の接続又は非接続が制御される。この構成では、画素信号の平均を行わない場合もフローティングディフュージョンと接続トランジスタの間を接続する配線の寄生容量がフローティングディフュージョンの容量に付加される。そのため、特許文献２の固体撮像装置では、平均化を行わないモードにおいても、感度の低下が問題となり得る。
本発明は、上述した課題に鑑みてなされたものであって、複数の画素信号の平均化機能を有する固体撮像装置において、画素信号の平均化の有無によらず、感度低下を抑制することを目的とする。
本発明の一実施形態に係る固体撮像装置は、光電変換により電荷を生成する光電変換素子と、前記生成された電荷を転送する転送トランジスタと、前記転送された電荷を保持するフローティングディフュージョンノードと、前記フローティングディフュージョンノードの電位に基づく信号を出力するソースフォロワトランジスタと、前記フローティングディフュージョンノードにドレイン又はソースのうちの一端が接続される、第１の画素連結トランジスタ及び第２の画素連結トランジスタと、前記第１の画素連結トランジスタの他端に接続される第１の画素連結配線と、前記第２の画素連結トランジスタの他端に接続される第２の画素連結配線とを各々が有する画素を複数備え、前記複数の画素のうちの第１の画素が備える第１の画素連結配線は、前記複数の画素のうちの第２の画素が備える第２の画素連結配線と接続され、前記第１の画素が備える第２の画素連結配線は、前記複数の画素のうちの第３の画素が備える第１の画素連結配線と接続されることを特徴とする。
本発明によれば、複数の画素信号の平均化機能を有する固体撮像装置において、画素信号の平均化の有無によらず、感度低下を抑制することができる。
本発明の第１の実施形態に係る固体撮像装置の構成を示す回路図である。 本発明の第１の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第１の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第１の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第１の実施形態に係る固体撮像装置の構成を示す平面図である。 本発明の第１の実施形態に係る固体撮像装置の構成を示す平面図である。 本発明の第２の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第３の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第４の実施形態に係る固体撮像装置の構成を示す回路図である。 本発明の第４の実施形態に係る固体撮像装置の駆動タイミングチャートである。 本発明の第４の実施形態に係る固体撮像装置の構成を示す平面図である。 本発明の第５の実施形態に係る撮像システムの構成を示すブロック図である。
図面を参照しつつ本発明の実施形態を説明する。各実施形態の図面において、同様な機能を有する要素には同一の符号を付し、重複した説明を省略することもある。
＜第１の実施形態＞
図１（Ａ）及び図１（Ｂ）は本発明の第１の実施形態に係る固体撮像装置の構成を示す回路図である。図１（Ａ）に示される固体撮像装置は、行列状に配置された複数の画素１０１−１、１０１−２、・・・１０１−ｎ（添字は行番号を示す。以下同様。）と、画素列ごとに共通に接続された垂直信号線１１２と、電流源１１３とを備える。本実施形態の固体撮像装置は、例えばＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）を用いた装置であり、シリコン等の半導体基板上に形成される。図１（Ａ）において、５行×４列が示されているが、これは例示であり、行及び列の数は任意の数とすることができる。例えば、数千行×数千列の画素数とすることができる。本実施形態においては、ある１列に着目して回路構成を説明するが、他の列も同様の回路構成を有しているものとし、その説明を省略する。
以下、図１（Ａ）中の１行目の画素１０１−１の回路構成について説明する。なお、他の行の画素１０１−２、・・・１０１−ｎも画素１０１−１と同様の回路を備えているものとし、説明を省略する。図１（Ｂ）は、画素１０１−１の回路構成を示す図である。画素１０１−１は、光電変換素子１０２−１、転送トランジスタ１０３−１、リセットトランジスタ１０５−１、ソースフォロワトランジスタ（以下、ＳＦトランジスタ）１０６−１及び行選択トランジスタ１０７−１を備える。画素１０１−１内の各トランジスタはＭＯＳＦＥＴ（MOS Field Effect Transistor）等により構成される。以下の説明では各トランジスタはＮ型のＭＯＳＦＥＴであるものとする。
光電変換素子１０２−１は、入射した光量に応じた電荷を生成する素子であり、フォトダイオード等により構成される。光電変換素子１０２−１は、転送トランジスタ１０３−１を介して、ＳＦトランジスタ１０６−１のゲートノードであるフローティングディフュージョンノード（以下、ＦＤノード）１０４−１に接続される。
画素１０１−１はさらにＦＤノード１０４−１にソース又はドレインのうちの一端が接続された画素連結トランジスタ１０８−１、１０９−１を備える。画素連結トランジスタ１０８−１、１０９−１の他端は画素連結配線１１０−１、１１１−１にそれぞれ接続される。以下、単に「画素連結トランジスタに接続されている」等と表現した場合、接続される端子はソース又はドレインのうちのいずれか一方を指すものとする。
画素連結配線１１０−１、１１１−１は列方向に隣接する画素の画素連結配線と接続される。例えば、画素連結トランジスタ１０９−１は、画素連結配線１１１−１を介して隣接する画素１０１−２の画素連結配線１１０−２に接続される。画素連結配線１１０−２は画素連結トランジスタ１０８−２を介してＦＤノード１０４−２と接続される。このようにして、列方向に隣接する画素のＦＤノード同士が２つの画素連結トランジスタを介して互いに接続されている。なお、画素連結トランジスタ１０９−１は、画素連結配線１１１−１、１１０−２の２つの符号が付された別の配線を介して画素連結トランジスタ１０８−２に接続されるように図示されているが、実際には共通化された１つの配線により構成されていてもよい。
ＳＦトランジスタ１０６−１のドレインには電源電圧ＶＤＤが入力され、ＳＦトランジスタ１０６−１のソースは行選択トランジスタ１０７−１のドレインに接続される。行選択トランジスタ１０７−１のソースは垂直信号線１１２に接続される。リセットトランジスタ１０５−１のドレインには、ＦＤノードのリセット電圧として電源電圧ＶＤＤが入力され、リセットトランジスタ１０５−１のソースは画素連結配線１１１−１に接続される。なお、リセットトランジスタ１０５−１のソースは画素連結配線１１０−１に接続されるように変形することもできる。
各画素１０１−１には、行ごとに配置された制御線を介して、各トランジスタを接続（オン）又は非接続（オフ）にするための制御信号ＴＸ１、ＲＥＳ１、ＡＤＤＵ１、ＡＤＤＢ１、ＳＥＬ１が供給される。各トランジスタは各制御信号がＨｉレベルのときにオンになり、Ｌｏレベルのときにオフになるものとする。
転送トランジスタ１０３−１のゲートには制御信号ＴＸ１が入力される。制御信号ＴＸ１がＨｉレベルになると、転送トランジスタ１０３−１はオンになり、光電変換素子１０２−１で生成された電荷はＦＤノード１０４−１に転送される。ＦＤノード１０４−１は容量を有しており、転送された電荷は当該容量に保持される。
リセットトランジスタ１０５−１のゲートには制御信号ＲＥＳ１が入力される。制御信号ＲＥＳ１がＨｉレベルになると、リセットトランジスタ１０５−１がオンになり、画素連結配線１１１−１の電圧は電源電圧ＶＤＤにリセットされる。
行選択トランジスタ１０７−１のゲートには制御信号ＳＥＬ１が入力される。１行目の制御信号ＳＥＬ１がＨｉレベルになると、行選択トランジスタ１０７−１がオンになり、ＦＤノード１０４−１に転送された電荷に応じた電圧信号が垂直信号線１１２に出力される。垂直信号線１１２には、電圧信号を次段の信号処理回路に伝達するために電流を供給する電流源１１３が設けられている。信号処理回路は、電圧信号をサンプリングしてデジタル値に変換するＡ／Ｄ（Analog/Digital）変換、画素信号とノイズとの差分を取得してノイズを除去するＣＤＳ（Correlated Double Sampling）等の信号処理を行う。
画素連結トランジスタ１０８−１、１０９−１にはそれぞれ制御信号ＡＤＤＵ１、ＡＤＤＢ１が入力される。制御信号ＡＤＤＵ１がＨｉレベルになると、画素連結トランジスタ１０８−１がオンになり、ＦＤノード１０４−１と画素連結配線１１０−１が接続される。同様に、制御信号ＡＤＤＢ１がＨｉレベルになると、画素連結トランジスタ１０９−１がオンになり、ＦＤノード１０４−１と画素連結配線１１１−１が接続される。
このように、本実施形態の画素１０１−１は、画素連結トランジスタ及び画素連結配線を複数備えている。画素連結トランジスタ及び画素連結配線を介してＦＤノード同士を接続することにより、複数の光電変換素子から出力された画素信号が平均化される。なお、本明細書において、画素信号に対する「平均」又は「平均化」とは、複数の光電変換素子から出力された電荷を加算等することにより、複数の信号が混合された１つの信号を得る処理全般を指すものであり、相加平均の意味に限定されるものではない。例えば、加算されるＦＤノードの容量値が異なっている場合は厳密には相加平均にはならず重み付け平均になり得るが、このような場合も「平均」又は「平均化」に含まれるものとする。また、画素連結配線等による寄生容量が存在する場合、寄生容量にも電荷が保持されるため、出力される信号電圧は寄生容量がない場合と比べて小さくなり、相加平均とは一致しないことがあるが、これも「平均」又は「平均化」に含まれるものとする。
以下の説明において、画素１０１−１、１０１−２、・・・１０１−ｎが属する画素行をそれぞれＶ１行、Ｖ２行、・・・Ｖｎ行とする。
本実施形態の固体撮像装置は、各トランジスタの動作タイミングを変更することにより平均化する画素数が異なる複数の動作モードにより動作可能である。以下、各動作モードの動作タイミングを図２乃至４のタイミングチャートを用いて説明する。
図２は、図１の固体撮像装置において、各画素行の信号を順に読み出す動作を示すタイミングチャートである。図２には、Ｖ１行からＶ３行までの各画素１０１−１、１０１−２、１０１−３におけるリセット開始からの動作が示されている。Ｖ４行以降の動作タイミングは同様であるため、図示を省略している。
Ｖ１行において、時刻ｔ１から時刻ｔ２の間は光電変換素子１０２−１のリセット期間Ｔｃであり、時刻ｔ２から時刻ｔ５の間は蓄積期間Ｔｅであり、時刻ｔ５から時刻ｔ６の間は光電変換素子１０２−１の電荷転送期間Ｔｔである。時刻ｔ６以降は再び蓄積期間Ｔｅとなる。すなわち、各行において、リセット期間Ｔｃの経過後は、光電変換素子１０２−１に電荷が蓄積される蓄積期間Ｔｅと蓄積された電荷が転送される電荷転送期間Ｔｔが繰り返される。また、時刻ｔ３から時刻ｔ８の間の、画素における電荷転送などの信号読み出しを行う期間を行制御期間（画素信号読み出し期間）Ｔｈとする。
Ｖ１行のリセット期間Ｔｃが開始する時刻ｔ１から期間Ｔｄが経過した後に、Ｖ２行のリセット期間Ｔｃが開始する。Ｖ２行におけるこれ以降の動作はＶ１行と同様である。Ｖ３行以降についても同様に期間Ｔｄが経過するごとに順次同様の動作が行われる。以下、Ｖ１行の駆動タイミング図を参照しながら動作を詳細に説明する。
時刻ｔ１以前の期間において、制御信号ＳＥＬ１、ＴＸ１、ＡＤＤＵ１はＬｏレベルであり、制御信号ＲＥＳ１、ＡＤＤＢ１はＨｉレベルである。よって、リセットトランジスタ１０５−１及び画素連結トランジスタ１０９−１がオンとなっているため、ＦＤノード１０４−１及び画素連結配線１１１−１には電源電圧ＶＤＤが印加される。
時刻ｔ１から時刻ｔ２のリセット期間Ｔｃにおいて、制御信号ＴＸ１がＨｉレベルになり、転送トランジスタ１０３−１がオンになりＦＤノード１０４−１と接続される。これにより、光電変換素子１０２−１に蓄積された電荷がリセットされる。時刻ｔ２において、制御信号ＴＸ１がＬｏレベルに戻り、光電変換素子１０２−１のリセットが終了する。
リセットが終了した時刻ｔ２以降の蓄積期間Ｔｅにおいて、光電変換素子１０２−１は入射光に応じた電荷の蓄積を行う。時刻ｔ５において、蓄積期間Ｔｅが終了し、光電変換素子１０２−１に蓄積された電荷の転送が開始される。なお、時刻ｔ５から時刻ｔ６の間の電荷転送期間Ｔｔにおいても光電変換素子１０２−１における光電変換は行われるが、通常は蓄積期間Ｔｅに対して電荷転送期間Ｔｔが非常に短時間であるため、蓄積期間には含めていない。
時刻ｔ３から時刻ｔ８の行制御期間Ｔｈにおいて、制御信号ＳＥＬ１がＨｉレベルになり、行選択トランジスタ１０７−１がオンになる。時刻ｔ４において、制御信号ＡＤＤＢ１がＬｏレベルになり、画素連結トランジスタ１０９−１がオフになり、ＦＤノード１０４−１のリセット状態が解除される。これにより、ＦＤノード１０４−１は電気的にフローティングとなる。このとき、ＦＤノード１０４−１に転送された電荷に応じて出力されるＳＦトランジスタ１０６−１の出力電圧には、リセット解除時のｋＴＣノイズが重畳する。このようにして発生するノイズが画素ノイズＶｎとして垂直信号線１１２に読み出される。
時刻ｔ４から制御信号ＴＸ１がＨｉレベルに遷移する時刻ｔ５までの期間Ｔ１が画素ノイズの読み出し期間である。期間Ｔ１内において、垂直信号線１１２の後段の信号処理回路によって画素ノイズＶｎがサンプリングされる。図２に示されているサンプリング信号ＳＨ１は、画素ノイズＶｎのサンプリングのための制御信号である。
時刻ｔ５から時刻ｔ６までの電荷転送期間Ｔｔにおいて、制御信号ＴＸ１がＨｉレベルになり、転送トランジスタ１０３−１がオン状態になる。これにより、光電変換素子１０２−１で光電変換によって発生した信号電荷がＦＤノード１０４−１に転送される。電荷の転送が終了すると、再び蓄積期間Ｔｅに戻り、光電変換素子１０２−１は次のフレームのための電荷蓄積を開始する。
蓄積期間Ｔｅにおいて、光電変換素子１０２−１が光電変換により発生した電荷をＱ１とする。ＦＤノード１０４−１のフローティングディフュージョン容量をＣ１とすると、ＦＤノード１０４−１には電圧Ｑ１／Ｃ１が現れる。この電圧に対応する信号をＶｓとすると、ＳＦトランジスタ１０６−１、行選択トランジスタ１０７−１を介して垂直信号線１１２に出力される画素信号は、前述の画素ノイズが重畳した（Ｖｓ＋Ｖｎ）となる。
時刻ｔ６から時刻ｔ７までの期間Ｔ２が画素信号（Ｖｓ＋Ｖｎ）の読み出し期間となる。上述の画素ノイズＶｎと同様にして、サンプリング信号ＳＨ２に基づいて、画素信号（Ｖｓ＋Ｖｎ）が信号処理回路によってサンプリングされる。
時刻ｔ７において、制御信号ＡＤＤＢ１が再びＨｉレベルになり、ＦＤノード１０４−１はリセット状態に戻る。時刻ｔ８において、制御信号ＳＥＬ１がＬｏレベルになり、行選択トランジスタ１０７−１がオフに制御される。
各列に配置された信号処理回路において、期間Ｔ１に読み出された画素ノイズＶｎと、期間Ｔ２に読み出された画素信号（Ｖｓ＋Ｖｎ）とが、それぞれサンプリング信号ＳＨ１、ＳＨ２によってサンプリングされる。信号処理回路は、画素信号（Ｖｓ＋Ｖｎ）と画素ノイズＶｎとの差分処理を行うことにより、信号成分Ｖｓを取得する。
図２に示された動作タイミングでは画素信号の読み出し時において、画素連結トランジスタ１０８−１、１０９−１がオフである。したがって、画素連結配線１１０−１、１１１−１の寄生容量のＦＤノード１０４−１の容量への影響は十分に低減されており、画素連結配線に起因する感度低下は抑制されている。
上述の動作タイミングに関して、以下のような変形例も考えられる。時刻ｔ４において、制御信号ＲＥＳ１をＬｏレベルとし、リセットトランジスタ１０５−１をオフにすることで、ＦＤノード１０４−１を電気的にフローティングにする。その後、制御信号ＡＤＤＢ１をＬｏレベルにして画素連結トランジスタ１０９−１をオフにする。この変形例においても同様に画素信号を得ることができる。
この変形例においては、リセットトランジスタ１０５−１と画素連結トランジスタ１０９−１のゲートとソース又はドレインとの間には寄生容量が存在する。そのため、制御信号ＲＥＳ１をＬｏレベルにするときと制御信号ＡＤＤＢ１にするときの２回、ＦＤノード１０４−１の電位が低下する。その結果、ＦＤノード１０４−１の電位の変化幅が制限され、ダイナミックレンジが狭くなり得る。
これに対し、図２に示した動作タイミングでは、時刻ｔ４において、制御信号ＡＤＤＢ１をＬｏレベルとし、画素連結トランジスタ１０９−１をオフにすることで、ＦＤノード１０４−１を電気的にフローティングにしている。この動作タイミングによれば、ＦＤノードの電位の低下は１回のみとなる。したがって、上述した変形例も実現可能ではあるが、図２に示した動作タイミングの方がダイナミックレンジの確保の面でより好ましい。
また、制御信号ＲＥＳ１は、動作期間中Ｈｉレベルを維持してリセットトランジスタ１０５−１のオン状態を保ち、不使用となる画素連結配線１１１−１、１１０−２の電位を固定することが好ましい。画素連結配線１１１−１、１１０−２に接続される画素連結トランジスタ１０９−１、１０８−２のソース又はドレインの不純物拡散領域が接合リークにより順バイアスになる問題を抑制するためである。また、電気的にフローティングになった配線を介する画素間の電気的なクロストークを抑制することもできる。
次に、図３は、図１の固体撮像装置において、２画素の平均信号を読み出す動作を示すタイミングチャートである。図３には、Ｖ１行とＶ２行の画素１０１−１、１０１−２からの画素信号の平均、及びＶ３行とＶ４行の画素１０１−３、１０１−４からの画素信号の平均を行う場合の動作タイミングが例示されている。なお、Ｖ５行以降も２行ずつ同様の動作を行うものとする。
以下、主に図２に示したタイミングチャートと異なる点について、図３のタイミングチャートの動作を説明する。初期状態において、制御信号ＡＤＤＢ１、ＡＤＤＵ２はＨｉレベルとする。また、制御信号ＡＤＤＵ１、ＡＤＤＢ２はＬｏレベルとする。同様に、制御信号ＡＤＤＢ３、ＡＤＤＵ４はＨｉレベルとし、制御信号ＡＤＤＵ３、ＡＤＤＢ４はＬｏレベルとする。以上の設定により、画素連結トランジスタ１０９−１、１０８−２、１０９−３、１０８−４がオンになる。これにより、ＦＤノード１０４−１とＦＤノード１０４−２が電気的に接続され、ＦＤノード１０４−３とＦＤノード１０４−４も電気的に接続される。また、画素連結トランジスタ１０９−２、１０８−３、１０９−４、１０８−５はオフになる。これにより、ＦＤノード１０４−２とＦＤノード１０４−３は電気的に非接続となり、ＦＤノード１０４−４とＦＤノード１０４−５も電気的に非接続となる。
時刻ｔ１から時刻ｔ２のリセット期間Ｔｃにおいて、制御信号ＴＸ１、ＴＸ２がＨｉレベルとなり、転送トランジスタ１０３−１、１０３−２がオンになる。これにより、光電変換素子１０２−１、１０２−２がリセットされる。時刻ｔ２において、制御信号ＴＸ１、ＴＸ２がＬｏレベルに戻り、光電変換素子１０２−１、１０２−２のリセットが終了する。その後、時刻ｔ２から時刻ｔ３は電荷を蓄積する蓄積期間Ｔｅとなる。
時刻ｔ３から時刻ｔ８の行制御期間Ｔｈにおいて、制御信号ＳＥＬ１およびＳＥＬ２がＨｉレベルになり、行選択トランジスタ１０７−１、１０７−２がオンになる。これにより、１行目と２行目のＳＦトランジスタ１０６−１、１０６−２から垂直信号線１１２に電圧信号を出力可能になる。
次に時刻ｔ４において、制御信号ＲＥＳ１がＬｏレベルになり、リセットトランジスタ１０５−１がオフになる。これにより、電気的に短絡されたＦＤノード１０４−１と１０４−２はリセット状態から解除され、電気的にフローティングになる。
次に、時刻ｔ５から時刻ｔ６までの電荷転送期間Ｔｔにおいて、制御信号ＴＸ１、ＴＸ２がＨｉレベルになり、転送トランジスタ１０３−１、１０３−２がオン状態になる。これにより、光電変換素子１０２−１、１０２−２で光電変換によって発生した信号電荷がＦＤノード１０４−１、１０４−２に転送される。電荷の転送が終了すると、再び蓄積期間Ｔｅに戻り、光電変換素子１０２−１、１０２−２は次のフレームのための電荷蓄積を開始する。
蓄積期間Ｔｅにおいて、光電変換素子１０２−１、１０２−２が光電変換により発生した電荷をそれぞれＱ１、Ｑ２とする。電気的に接続されたＦＤノード１０４−１、１０４−２及びこれらを接続する画素連結配線等の合成容量をＣ１２とする。このとき、ＦＤノード１０４−１、１０４−２には、光電変換素子１０２−１、１０２−２からの信号電荷が平均された電圧（Ｑ１＋Ｑ２）／Ｃ１２が現れる。すなわち、図３に示された動作タイミングによれば、画素１０１−１、１０１−２の２画素分の信号電荷が平均化され、出力される。
時刻ｔ３から時刻ｔ８の期間において、平均化された画素信号が垂直信号線１１２に読み出される。上述の容量Ｃ１２は、ＦＤノード１０４−１、１０４−２の容量、画素連結配線１１１−１、１１０−２の容量、画素連結トランジスタ１０９−１、１０８−２のソースドレイン間容量、チャネル間容量などを含む。画素連結トランジスタ１０９−２をオフにすることにより、ＦＤノード１０４−１、１０４−２から、画素連結配線１１１−２、１１０−３の容量を切り離すことができる。同様に画素連結トランジスタ１０８−１をオフにすることにより、画素連結配線１１０−１の容量を切り離すことができる。これにより、容量Ｃ１２に含まれる配線等に起因する容量は、平均化される画素１０１−１、１０１−２のＦＤノード１０４−１、１０４−２を接続する画素連結配線１１１−１、１１０−２の容量のみになる。したがって、合成容量Ｃ１２を低減することができ、ＦＤノードの信号電圧（Ｑ１＋Ｑ２）／Ｃ１２を大きくすることができる。よって、画素信号の平均化時における感度低下を抑制することができる。
垂直信号線１１２への画素信号の読み出しにおいて、行選択トランジスタ１０７−１及び行選択トランジスタ１０７−２いずれか一方をオンにすることにより平均化された画素信号を読み出してもよい。しかしながら、図３のタイミングチャートの時刻ｔ３から時刻ｔ８に示されるように、行選択トランジスタ１０７−１、１０７−２の両方をオンにする方がより好ましい。行選択トランジスタ１０７−１、１０７−２の両方をオンにすることで、実効的にチャネル幅が大きくなり、垂直信号線１１２に信号が出力されるまでに要する時間が短縮されるためである。さらに、実効的にゲート面積が大きくなるのでノイズも低減され得る。
画素連結配線１１１−２、１１０−３等はいずれのＦＤノードにも接続されないため、時刻ｔ４から時刻ｔ７の期間において、制御信号ＲＥＳ２、ＲＥＳ４はＬｏレベルであっても同様の読み出しが可能である。しかしながら、図３のタイミングチャートに示されるように、制御信号ＲＥＳ２、ＲＥＳ４はＨｉレベルとする方がより好ましい。制御信号ＲＥＳ２、ＲＥＳ４をＨｉレベルにすることにより、ＦＤノードに接続されない画素連結配線１１１−２、１１０−３、１１１−４、１１０−５等には電源電圧ＶＤＤが印加され、電位が固定される。これにより、前述の画素連結配線に接続される画素連結トランジスタ１０９−２、１０８−３、１０９−４、１０８−５のソース又はドレインの不純物拡散領域が接合リークにより順バイアスになる問題が抑制される。また、電気的にフローティングになった配線を介する画素間の電気的なクロストークを抑制することもできる。
次に図４は、図１の固体撮像装置において、３画素の平均信号を読み出す動作を示すタイミングチャートである。図４には、Ｖ１行、Ｖ２行、Ｖ３行の画素１０１−１、１０１−２、１０１−３からの画素信号の平均及びＶ４行、Ｖ５行、Ｖ６行の画素１０１−４、１０１−５、１０１−６からの画素信号の平均を行う場合の動作タイミングが例示されている。なお、Ｖ７行以降も３行ずつ同様の動作を行うものとする。
以下、主に図２及び図３に示したタイミングチャートと異なる点について、図４のタイミングチャートの動作を説明する。Ｖ４行、Ｖ５行、Ｖ６行の動作は、期間Ｔｄの時間差を除きＶ１行、Ｖ２行、Ｖ３行の動作とほぼ同様なので、Ｖ４行、Ｖ５行、Ｖ６行の動作の説明は省略する。
初期状態において、制御信号ＡＤＤＵ１、ＡＤＤＢ３はＬｏレベルとし、画素連結トランジスタ１０８−１、１０９−３はオフに設定する。また、制御信号ＡＤＤＢ１、ＡＤＤＵ２、ＡＤＤＢ２、ＡＤＤＵ３はＨｉレベルとし、画素連結トランジスタ１０９−１、１０８−２、１０９−２、１０８−３はオンに設定する。これにより、ＦＤノード１０４−１、１０４−２、１０４−３が電気的に接続される。
時刻ｔ１からｔ２のリセット期間Ｔｃにおいて、制御信号ＴＸ１、ＴＸ２、ＴＸ３がＨｉレベルとなり、転送トランジスタ１０３−１、１０３−２、１０３−３がオンになる。これにより、光電変換素子１０２−１、１０２−２、１０２−３がリセットされる。時刻ｔ２において、制御信号ＴＸ１、ＴＸ２、ＴＸ３がＬｏレベルに戻り、光電変換素子１０２−１、１０２−２、１０２−３のリセットが終了する。その後、時刻ｔ２から時刻ｔ３は電荷を蓄積する蓄積期間Ｔｅとなる。
次に行制御期間Ｔｈの時刻ｔ３からｔ８において、制御信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３がＨｉレベルになり行選択トランジスタ１０７−１、１０７−２、１０７−３がオンになる。これにより、１行目、２行目、３行目のＳＦトランジスタ１０６−１、１０６−２、１０６−３が垂直信号線１１２に接続される。
時刻ｔ４において制御信号ＲＥＳ１、ＲＥＳ２がＬｏレベルになり、リセットトランジスタ１０５−１、１０５−２がオフ状態になる。これにより、ＦＤノード１０４−１、１０４−２、１０４−３はリセット状態から解除され、電気的にフローティングになる。
次に、時刻ｔ５からｔ６までの電荷転送期間Ｔｔにおいて、制御信号ＴＸ１、ＴＸ２、ＴＸ３がＨｉレベルになり、転送トランジスタ１０３−１、１０３−２、１０３−３がオンになる。これにより、光電変換素子１０２−１、１０２−２、１０２−３で光電変換によって発生した信号電荷がＦＤノード１０４−１、１０４−２、１０４−３に転送される。電荷の転送が終了すると、再び蓄積期間Ｔｅに戻り、光電変換素子１０２−１、１０２−２、１０２−３は次のフレームのための電荷蓄積を開始する。
蓄積期間Ｔｅにおいて、光電変換素子１０２−１、１０２−２、１０２−３が光電変換により発生した電荷をそれぞれＱ１、Ｑ２、Ｑ３とする。互いに接続されたＦＤノード１０４−１、１０４−２、１０４−３及びこれらを接続する画素連結配線等の合成容量をＣ１２３とする。ＦＤノード１０４−１、１０４−２、１０４−３には、信号電荷が平均された電圧（Ｑ１＋Ｑ２＋Ｑ３）／Ｃ１２３が現れる。すなわち、図４に示された動作タイミングによれば、画素１０１−１、１０１−２、１０１−３の３画素分の信号電荷が平均化され、出力される。
画素連結トランジスタ１０９−３をオフにすることにより、ＦＤノード１０４−１、１０４−２、１０４−３から、画素連結配線１１１−３、１１０−４の容量を切り離すことができる。同様に画素連結トランジスタ１０８−１をオフにすることにより、画素連結配線１１０−１の容量を切り離すことができる。これにより、容量Ｃ１２３に含まれる配線等に起因する容量は、ＦＤノード１０４−１、１０４−２、１０４−３を接続する画素連結配線１１１−１、１１０−２、１１１−２、１１０−３の容量のみになる。したがって、合成容量Ｃ１２３を低減することができ、ＦＤノードの信号電圧（Ｑ１＋Ｑ２＋Ｑ３）／Ｃ１２３を大きくすることができる。よって、画素信号の平均化時における感度低下を抑制することができる。
垂直信号線１１２への画素信号の読み出しにおいて、行選択トランジスタ１０７−１、１０７−２、１０７−３のうちの少なくとも１つをオンにすることにより平均化された画素信号を読み出すことができ、全てをオンにすることは必須ではない。しかしながら、図４のタイミングチャートの時刻ｔ３から時刻ｔ８に示されるように、行選択トランジスタ１０７−１、１０７−２、１０７−３の全てをオンにする方がより好ましい。行選択トランジスタ１０７−１、１０７−２、１０７−３の全てをオンにすることで、実効的にチャネル幅が大きくなり、垂直信号線１１２に信号が出力されるまでに要する時間が短縮されるためである。さらに、実効的にゲート面積が大きくなるのでノイズも低減され得る。
画素連結配線１１１−３、１１０−４等はいずれのＦＤノードにも接続されないため、時刻ｔ４から時刻ｔ７の期間において、制御信号ＲＥＳ３、ＲＥＳ６はＬｏレベルであっても同様の読み出しが可能である。しかしながら、図４のタイミングチャートに示されるように、制御信号ＲＥＳ３、ＲＥＳ６はＨｉレベルとする方がより好ましい。制御信号ＲＥＳ３、ＲＥＳ６をＨｉレベルにすることにより、ＦＤノードに接続されない画素連結配線１１１−３、１１０−４、１１１−６、１１０−７等には電源電圧ＶＤＤが印加され、電位が固定される。これにより、前述の画素連結配線に接続される画素連結トランジスタ１０９−３、１０８−４、１０９−６、１０８−７のソース又はドレインの不純物拡散領域が接合リークにより順バイアスになる問題が抑制される。また、電気的にフローティングになった配線を介する画素間の電気的なクロストークを抑制することもできる。
上述の図３又は図４のタイミングチャートによる平均化は２つ又は３つの画素の画素信号を平均するものであるが、平均化する画素の個数は任意であり、例えば４個以上とすることもできる。例えば、ｋ個の画素を平均化する場合、Ｖ２行からＶ（ｋ−１）行の動作を図４のＶ２行と同様なものにすればよい。この場合も上述の２画素又は３画素の平均化の場合と同様の効果が得られる。
画素連結トランジスタ１０８−１、・・・１０８−ｎ、１０９−１、・・・１０９−ｎのチャネル幅を、リセットトランジスタ１０５−１、・・・１０５−ｎのチャネル幅より小さくすることがより好適である。このようにチャネル幅を設定することで、さらに合成容量を低減でき、感度を向上させることができる。
図５は固体撮像装置に含まれる複数の画素のパターンレイアウト図である。図５には、図１に示されている複数の画素１０１−１、１０１−２、・・・１０１−ｎの半導体基板上でのレイアウトが示されている。図５において、光電変換素子１０２−１、ＦＤノード１０４−１を示すハッチング部は半導体基板上の不純物拡散領域を示している。転送トランジスタ１０３−１、リセットトランジスタ１０５−１、画素連結トランジスタ１０８−１、１０９−１を示すハッチング部は、各トランジスタのゲート電極を示している。画素連結配線１１０−１、１１１−１を示す線は、不純物拡散領域を電気的に接続する配線を示している。この配線は、例えば酸化シリコンなどの層間絶縁膜を介して基板表面とは異なるレイヤに形成することができ、図中の丸部において不純物拡散領域と電気的に接続されるように構成可能である。なお、ＳＦトランジスタ１０６−１、行選択トランジスタ１０７−１等については図示を省略している。
画素連結トランジスタ１０８−１、１０９−１は、ＦＤノード１０４−１にできる限り近い位置に配置することが好ましい。より具体的には、画素連結トランジスタ１０９−１は、ＦＤノード１０４−１と１０４−２の中心位置よりもＦＤノード１０４−１に近い側に配置されることが好ましい。これにより、画素から出力される信号を平均化して読み出す場合、平均化しない場合のいずれにおいても、ＦＤノード１０４−１に接続される画素連結トランジスタ１０８−１及び画素連結配線１１０−１の容量を低減できる。よって、合成容量を低減できるため、さらなる固体撮像装置の高感度化が可能となる。
図６は、複数の画素のパターンレイアウトの変形例を示す図である。ＦＤノード１０４−１の不純物拡散領域と、画素連結トランジスタ１０８−１、１０９−１のソース又はドレインを構成する不純物拡散領域との少なくとも一部が共有されている。この構成によれば、配線を用いることなく接続できるので、画素連結トランジスタ１０８−１、１０９−１をさらにＦＤノード１０４−１に近づけることができる。そのため、ＦＤノード１０４−１の容量をさらに低減することができ、合成容量を低減できるためさらに固体撮像装置の高感度化が可能となる。図６では画素連結トランジスタ１０８−１、１０９−１の両方の不純物拡散領域をＦＤノード１０４−１の不純物拡散領域と接続させているが、どちらか一方だけであってもよい。
以上のように、本実施形態の固体撮像装置は、画素のＦＤノード間をオン状態またはオフ状態にする画素連結トランジスタを各画素に備えている。画素連結トランジスタのオン又はオフの切り替えにより、平均化する画素の個数を変化させることができる。平均化する画素のＦＤノード間の接続に寄与しない画素連結配線はＦＤノードに接続されないようにすることができるので、フローティングディフュージョン、画素連結配線等による合成容量を低減することができる。よって、平均化のための接続配線に起因する感度低下を抑制しつつ、２画素から全画素までの任意の個数の画素による画素平均が可能である。さらに本実施形態では、画素連結トランジスタをオフにしてＦＤノード同士を接続しないようにすることで画素平均をしないことも可能である。この場合もＦＤノードに画素連結配線が接続されないようにすることができるので、接続配線に起因する感度低下が抑制される。
なお、本実施形態では、リセットトランジスタ１０５−１のソースが画素連結配線１１１−１に接続されている例を説明した。他の例として、リセットトランジスタ１０５−１のソースが、当該リセットトランジスタ１０５−１が設けられた画素１０１−１と同じ画素１０１−１のＦＤノード１０４−１に接続されていても良い。この場合においても、ＦＤノード１０４−１に画素連結配線が接続されないようにすることができるので、接続配線に起因する感度低下が抑制される。ただし、本実施形態で述べたように、リセットトランジスタ１０５−１のソースが画素連結配線１１１−１に接続する構成はさらに次の効果を有する。本実施形態の固体撮像装置は、ＦＤノード同士を接続しないようにすることで画素平均をしない場合においても、リセットトランジスタ１０５−１のソースに付随する寄生容量がＦＤノード１０４−１から切り離されている。これにより、本実施形態の固体撮像装置は、リセットトランジスタ１０５−１のソースがＦＤノード１０４−１に接続されている構成に比して、感度低下を抑制することができる。
＜第２の実施形態＞
図７は３画素の平均信号を読み出すための、第２の実施形態に係るタイミングチャートである。Ｖ４行以降の動作は、図４のタイミングチャートのように期間Ｔｄが経過するごとに順次同様の動作を繰り返すものであるため、図示を省略している。
第１の実施形態として図４に示したタイミングチャートにおいては、３画素の信号を平均するために、ＦＤノード１０４−１、１０４−２、１０４−３が互いに接続されている。制御信号ＲＥＳ１、ＲＥＳ２をＨｉレベルにすることによりリセットトランジスタ１０５−１、１０５−２をオンにして、ＦＤノード１０４−１、１０４−２、１０４−３のリセットが行われる。時刻ｔ４において制御信号ＲＥＳ１、ＲＥＳ２をＬｏレベルにしてＦＤノードをフローティングにする際、制御信号ＲＥＳ１、ＲＥＳ２の制御線の電圧は同時にＨｉからＬｏに遷移する。したがって、ＦＤノード１０４−１、１０４−２、１０４−３の電位の低下量が大きくなり、ダイナミックレンジが狭くなり得る。
そのため、本実施形態の図７に示されたタイミングチャートでは、制御信号ＲＥＳ１を画素信号の読み出し期間中、常にＬｏレベルの電位にしている。リセットトランジスタ１０５−２のみによりリセットが行われるため、上記電位の低下量は約１／２に低減される。これにより、ダイナミックレンジが狭くなることを抑制できる。なお、これとは逆に、制御信号ＲＥＳ２の方を常にＬｏレベルの電位にして、リセットトランジスタ１０５−１のみによりリセットを行う構成としてもよい。
＜第３の実施形態＞
図８は３画素の平均信号を読み出すための、第３の実施形態に係るタイミングチャートである。Ｖ４行以降の動作は、図４のタイミングチャートと同様に期間Ｔｄが経過するごとに順次同様の動作を繰り返すものであるため、図示を省略している。図４のタイミングチャートとの違いは、Ｖ２行の制御信号ＡＤＤＵ２が、初期状態でＬｏレベルであり、時刻ｔ４と時刻ｔ５の間の時刻ｔ４’にＨｉレベルに遷移する点である。ずなわち、時刻ｔ４’以前の期間においては、画素連結トランジスタ１０８−２はオフであり、ＦＤノード１０４−１と、ＦＤノード１０４−２、１０４−３とが接続されていない。したがって、リセットトランジスタ１０５−１がＦＤノード１０４−１のリセットを行い、リセットトランジスタ１０５−２がＦＤノード１０４−２、１０４−３のリセットを行う。
第２の実施形態で説明したように、時刻ｔ４において、リセットトランジスタ１０５−１がオフになるときに、ＦＤノード１０４−１の電位が低下する。同様に、時刻ｔ４において、リセットトランジスタ１０５−２がオフになるときに、ＦＤノード１０４−２、１０４−３の電位が低下する。しかし、その後、時刻ｔ４’において制御信号ＡＤＤＵ２をＨｉレベルにして、画素連結トランジスタ１０８−２をオンにすることによって、ＦＤノード１０４−１、１０４−２、１０４−３の電位が上昇する。これにより、リセットトランジスタをオフにしたことによる電位の低下が緩和又は解消され、ＦＤノードのダイナミックレンジが狭くなることが抑制される。
＜第４の実施形態＞
図９（Ａ）及び図９（Ｂ）は本発明の第４の実施形態に係る固体撮像装置の構成を示す回路図である。図１（Ａ）及び図１（Ｂ）と重複する説明は省略する。本実施形態の固体撮像装置は、各画素がカラーフィルタを備えている。カラーフィルタは、光電変換素子に入射される光に対し、特定の範囲の波長の光を選択的に透過させる機能を有する。複数の異なる波長選択性（色）を有するカラーフィルタを備えた画素を所定の規則で配列させることで、色情報を含む画像情報を得ることができる。本実施形態では、Ｇｒｅｅｎ（緑）、Ｒｅｄ（赤）、Ｂｌｕｅ（青）の３色のカラーフィルタを有する画素がベイヤー（Bayer）配列に基づいて配列されているものとする。
図９（Ａ）に示されている４列を左から順にＨ１列、Ｈ２列、Ｈ３列、Ｈ４列と呼ぶ。Ｖ１行のＨ１列及びＶ２行のＨ２列の画素がＧｒｅｅｎ、Ｖ２行のＨ１列の画素がＲｅｄ、Ｖ１行のＨ２列の画素がＢｌｕｅとする。この４画素を１単位として、他の画素も同様に規則的に配列されている。このような配列はベイヤー配列と呼ばれている。
図９（Ｂ）において、画素１０１−１はさらに画素連結配線１１２−１を備える。画素連結配線１１２−１は列方向に隣接する画素の画素連結配線同士を中継する配線であり、例えば、画素連結配線１１２−２は画素連結配線１１１−１、１１０−３と接続される。
Ｈ４列において、画素連結トランジスタ１０９−１は、画素連結配線１１１−１、１１２−２、１１０−３を介して画素連結トランジスタ１０８−３と接続されている。すなわち、Ｂｌｕｅの画素１０１−１のＦＤノード１０４−１は、同じくＢｌｕｅの画素１０１−３のＦＤノード１０４−３と接続されるように構成されている。同様に画素連結トランジスタ１０９−２は、画素連結配線１１１−２、１１２−３、１１０−４を介して画素連結トランジスタ１０８−４と接続されている。すなわち、Ｇｒｅｅｎの画素１０１−２のＦＤノード１０４−２は、同じくＧｒｅｅｎの画素１０１−４のＦＤノード１０４−４と接続されるように構成されている。他の画素も同様の規則によりＦＤノード同士が画素連結トランジスタと画素連絡配線を介して接続されている。換言すれば、列方向に並ぶ画素のうち、同色の画素のＦＤノード同士が接続されるが、異なる色の画素のＦＤノード同士は接続されないように画素連結トランジスタ及び画素連結配線が配置されている。
上記のようにして画素のＦＤノードが接続される構成とすることにより、ベイヤー配列において同色画素の画素信号を平均化することができる。例えば、まず、奇数行（Ｈ４列の場合はＢｌｕｅ）のＶｊ行、Ｖ（ｊ＋２）行、Ｖ（ｊ＋４）行（ただし、ｊは奇数）の画素平均を行う。次に、偶数行（Ｈ４列の場合はＧｒｅｅｎ）のＶ（ｊ＋１）行、Ｖ（ｊ＋３）行、Ｖ（ｊ＋５）行の画素平均を行う。このようにすることで、列方向に並ぶ３画素の画素信号を画素の色ごとに分けて平均化することができる。
図１０は、ベイヤー配列のカラーフィルタを備えた固体撮像装置において、３画素の平均信号を読み出す動作を示すタイミングチャートである。本タイミングチャートの動作タイミングは図４に示されているものと同様であるが、各制御信号が入力され、読み出しの駆動が行われる画素行の平均化の組合せが異なっている。本実施形態では、最初に、Ｖ１行、Ｖ３行、Ｖ５行の３つの行の画素信号の読み出しが開始される。次に期間Ｔｄの経過後、Ｖ２行、Ｖ４行、Ｖ６行の３つの行の画素信号の読み出しが行われる。Ｖ７行以降も同様に読み出しが行われる。この読み出し方法によれば、上述のように奇数行と偶数行に分けて画素平均を行うことができるので、画素信号を画素の色ごとに分けて平均化することができる。
図１１は、本実施形態の固体撮像装置に含まれる複数の画素のパターンレイアウト図である。第１の実施形態と同様の理由により、画素連結トランジスタ１０８−１、１０９−１はＦＤノード１０４−１に近い位置に配置することが好ましい。
また、本実施形態において、第１の実施形態とほぼ同様なタイミングチャートに基づく動作が可能であることから、第２及び第３の実施形態の動作タイミングによる読み出しも同様に適用可能である。
以上のように、本実施形態の構成によれば、カラーでの撮像に対応するために複数色のカラーフィルタを有する固体撮像装置においても第１乃至第３の実施形態と同様の構成を適用可能であり、同様の効果を得ることができる。なお、画素の色ごとにＦＤノードを接続し、色ごとに分けて平均化できるように画素連結配線を設ければ、ベイヤー配列以外の画素配列に対しても第１乃至第３の実施形態と同様の構成を適用可能である。
＜第５の実施形態＞
上記の第１乃至第４の実施形態で述べた固体撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１２に、撮像システムの一例としてデジタルスチルカメラに本発明の第１乃至第４の実施形態のいずれかの固体撮像装置を適用した撮像システムの模式図を示す。
図１２に例示した撮像システムは、固体撮像装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を固体撮像装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は固体撮像装置１５４に光を集光する光学系である。また、図１２に例示した撮像システムは固体撮像装置１５４より出力される出力信号の処理を行う信号処理部である信号処理回路１５５を有する。
信号処理回路１５５は、固体撮像装置１５４が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換を行う。また、信号処理回路１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図１２に例示した撮像システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は撮像システムに内蔵されていてもよく、着脱可能であってもよい。
さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、固体撮像装置１５４と信号処理回路１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１５４と、固体撮像装置１５４から出力された出力信号を処理する信号処理回路１５５とを有すればよい。以上のように、本実施形態の撮像システムは、固体撮像装置１５４を適用して撮像動作を行うことが可能である。
１０１ 画素
１０２ 光電変換素子
１０３ 転送トランジスタ
１０４ ＦＤノード
１０５ リセットトランジスタ
１０６ ソースフォロワトランジスタ
１０７ 行選択トランジスタ
１０８，１０９ 画素連結トランジスタ
１１０，１１１ 画素連結配線
１１２ 垂直信号線
１１３ 電流源

Claims (12)

  1. 光電変換により電荷を生成する光電変換素子と、
    前記生成された電荷を転送する転送トランジスタと、
    前記転送された電荷を保持するフローティングディフュージョンノードと、
    前記フローティングディフュージョンノードの電位に基づく信号を出力するソースフォロワトランジスタと、
    前記フローティングディフュージョンノードにドレイン又はソースのうちの一端が接続される、第１の画素連結トランジスタ及び第２の画素連結トランジスタと、
    前記第１の画素連結トランジスタの他端に接続される第１の画素連結配線と、
    前記第２の画素連結トランジスタの他端に接続される第２の画素連結配線と
    を各々が有する画素を複数備え、
    前記複数の画素のうちの第１の画素が備える第１の画素連結配線は、前記複数の画素のうちの第２の画素が備える第２の画素連結配線と接続され、
    前記第１の画素が備える第２の画素連結配線は、前記複数の画素のうちの第３の画素が備える第１の画素連結配線と接続される
    ことを特徴とする固体撮像装置。
  2. 前記第１の画素の光電変換素子からフローティングディフュージョンノードに電荷が転送される前に、前記第１の画素の第１の画素連結トランジスタ及び第２の画素連結トランジスタがいずれもオンになる動作モードを有することを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１の画素の光電変換素子からフローティングディフュージョンノードに電荷が転送される前に、前記第１の画素の第１の画素連結トランジスタ及び第２の画素連結トランジスタがいずれもオフになる動作モードを有することを特徴とする請求項１に記載の固体撮像装置。
  4. 前記複数の画素は行列状に配置されており、
    前記第１の画素と前記第２の画素は列方向に隣接し、かつ、
    前記第１の画素と前記第３の画素は列方向に隣接している
    ことを特徴とする請求項１に記載の固体撮像装置。
  5. 前記第１の画素の前記第１の画素連結トランジスタは、前記第１の画素のフローティングディフュージョンノードと、前記第２の画素のフローティングディフュージョンノードとの中心位置に対して、前記第１の画素のフローティングディフュージョンノードに近い側に配置されることを特徴とする請求項１に記載の固体撮像装置。
  6. 前記第１の画素の第１の画素連結トランジスタ又は第２の画素連結トランジスタのソース又はドレインを構成する不純物拡散領域は、前記第１の画素のフローティングディフュージョンノードの不純物拡散領域の少なくとも一部と共通化されていることを特徴とする請求項５に記載の固体撮像装置。
  7. 前記各画素は、前記光電変換素子に入射される光に対し、特定の範囲の波長の光を選択的に透過させるカラーフィルタをさらに備え、
    前記複数の画素は、複数の異なる波長選択性を有するカラーフィルタを備えた画素が所定の配列で配置されており、
    前記第１の画素、前記第２の画素、及び前記第３の画素は同じ波長選択性を有するカラーフィルタを備えることを特徴とする請求項１に記載の固体撮像装置。
  8. 前記複数の画素の各々は、リセットトランジスタをさらに備え、
    前記各画素のリセットトランジスタのドレイン又はソースのうちの一端にはリセット電圧が入力され、他端は各画素が備える第１の画素連結配線又は第２の画素連結配線に接続されることを特徴とする請求項１に記載の固体撮像装置。
  9. 前記第１の画素、前記第２の画素、又は前記第３の画素のリセットトランジスタであって、前記第１の画素のフローティングディフュージョンノードに電気的に接続されるリセットトランジスタのうちの少なくとも１つが、画素信号読み出し期間中、常にオフである動作モードを有することを特徴とする請求項８に記載の固体撮像装置。
  10. 画素信号読み出し期間であって、前記第１の画素の光電変換素子からフローティングディフュージョンノードに電荷が転送される前に、前記第１の画素の第１の画素連結トランジスタ又は第２の画素連結トランジスタのいずれか１つがオフからオンに変化する動作モードを有することを特徴とする請求項８に記載の固体撮像装置。
  11. 前記各画素の第１の画素連結トランジスタ又は第２の画素連結トランジスタのチャネル幅は、前記各画素のリセットトランジスタのチャネル幅よりも小さいことを特徴とする請求項１に記載の固体撮像装置。
  12. 請求項１乃至１１のいずれか１項に記載の固体撮像装置と、前記固体撮像装置が出力する信号を用いて画像を生成する信号処理部とを備えることを特徴とする撮像システム。
JP2014139605A 2014-07-07 2014-07-07 固体撮像装置 Expired - Fee Related JP6415141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014139605A JP6415141B2 (ja) 2014-07-07 2014-07-07 固体撮像装置
US14/788,858 US20160005788A1 (en) 2014-07-07 2015-07-01 Solid-state imaging apparatus and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014139605A JP6415141B2 (ja) 2014-07-07 2014-07-07 固体撮像装置

Publications (3)

Publication Number Publication Date
JP2016019079A true JP2016019079A (ja) 2016-02-01
JP2016019079A5 JP2016019079A5 (ja) 2017-08-17
JP6415141B2 JP6415141B2 (ja) 2018-10-31

Family

ID=55017574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014139605A Expired - Fee Related JP6415141B2 (ja) 2014-07-07 2014-07-07 固体撮像装置

Country Status (2)

Country Link
US (1) US20160005788A1 (ja)
JP (1) JP6415141B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090460A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
US12477855B2 (en) 2022-06-29 2025-11-18 Canon Kabushiki Kaisha Photoelectric conversion device having signal readout circuits and photoelectric conversion system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732468B2 (ja) 2016-02-16 2020-07-29 キヤノン株式会社 光電変換装置及びその駆動方法
JP7214454B2 (ja) * 2018-12-06 2023-01-30 キヤノン株式会社 光電変換素子及び撮像装置
JP7336206B2 (ja) 2019-02-27 2023-08-31 キヤノン株式会社 光電変換装置の製造方法
US11050956B2 (en) * 2019-03-29 2021-06-29 Pixart Imaging Inc. Image sensor and method for increasing signal-noise-ratio thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137755A (ja) * 2013-01-17 2014-07-28 Ricoh Co Ltd プリントサーバ、プログラム、および印刷設定方法
JP2015100004A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2016015680A (ja) * 2014-07-03 2016-01-28 株式会社ニコン 固体撮像素子および撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
JP5581116B2 (ja) * 2010-05-31 2014-08-27 富士フイルム株式会社 光電変換素子、撮像素子及び光電変換素子の駆動方法
JP2013005396A (ja) * 2011-06-21 2013-01-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US9093351B2 (en) * 2012-03-21 2015-07-28 Canon Kabushiki Kaisha Solid-state imaging apparatus
FR3005205A1 (fr) * 2013-04-26 2014-10-31 St Microelectronics Grenoble 2 Capteur d'image a gain de conversion multiple

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137755A (ja) * 2013-01-17 2014-07-28 Ricoh Co Ltd プリントサーバ、プログラム、および印刷設定方法
JP2015100004A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2016015680A (ja) * 2014-07-03 2016-01-28 株式会社ニコン 固体撮像素子および撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090460A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
US11425318B2 (en) 2018-10-30 2022-08-23 Sony Semiconductor Solutions Corporation Sensor and control method
US12477855B2 (en) 2022-06-29 2025-11-18 Canon Kabushiki Kaisha Photoelectric conversion device having signal readout circuits and photoelectric conversion system

Also Published As

Publication number Publication date
US20160005788A1 (en) 2016-01-07
JP6415141B2 (ja) 2018-10-31

Similar Documents

Publication Publication Date Title
US9241117B2 (en) Image pickup apparatus
CN102036020B (zh) 固态图像传感器和摄像装置
JP6415141B2 (ja) 固体撮像装置
US20190158767A1 (en) Image sensor and method for operating an image sensor
JP5267867B2 (ja) 撮像装置
KR102492853B1 (ko) 촬상 장치 및 전자 기기
CN104795416B (zh) 固态成像器件和电子装置
CN105917644B (zh) 固态成像元件及成像装置
JP5924923B2 (ja) 光電変換装置、及び光電変換装置の駆動方法
JP5963450B2 (ja) 撮像装置および撮像システム
CN102780859A (zh) 固态成像设备、驱动固态成像设备的方法和固态成像系统
US9118858B2 (en) Image pickup apparatus, image pickup system and driving method of image pickup apparatus
JP6702371B2 (ja) 撮像素子及び撮像装置
JP2017195583A (ja) 撮像装置及び撮像装置の駆動方法
CN109804617B (zh) 图像传感器及其控制方法
JP7156330B2 (ja) 撮像素子及び撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
KR100790582B1 (ko) 씨모스 이미지 센서 픽셀
US20260052323A1 (en) Image sensor
JPH11346332A (ja) 固体撮像装置
JP2025146783A (ja) イメージセンサー及びその動作方法
JP2025081246A (ja) イメージセンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170707

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R151 Written notification of patent or utility model registration

Ref document number: 6415141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees