JP2016010071A - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP2016010071A JP2016010071A JP2014130738A JP2014130738A JP2016010071A JP 2016010071 A JP2016010071 A JP 2016010071A JP 2014130738 A JP2014130738 A JP 2014130738A JP 2014130738 A JP2014130738 A JP 2014130738A JP 2016010071 A JP2016010071 A JP 2016010071A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- constant current
- emitter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】出力周波数の線形特性の確保と電源電圧の低電圧化の両立を可能とする。
【解決手段】第1及び第2のトランジスタ1,2が、その各々のエミッタでコンデンサ40を介して相互に接続されてマルチバイブレータを構成すると共に、電流経路切換回路101によって、オン状態にあるいずれかのトランジスタ1,2のエミッタへコンデンサ40を介して第1の定電流源21が接続せしめるられる一方、そのエミッタに第2の定電流源22が接続せしめられ、外部から入力される制御電圧に応じて電圧入力差動電流制御回路102によって、第1及び第2の定電流源21,22の出力電流の和が一定となるようにして差動制御されるものとなっている。
【選択図】図1
【解決手段】第1及び第2のトランジスタ1,2が、その各々のエミッタでコンデンサ40を介して相互に接続されてマルチバイブレータを構成すると共に、電流経路切換回路101によって、オン状態にあるいずれかのトランジスタ1,2のエミッタへコンデンサ40を介して第1の定電流源21が接続せしめるられる一方、そのエミッタに第2の定電流源22が接続せしめられ、外部から入力される制御電圧に応じて電圧入力差動電流制御回路102によって、第1及び第2の定電流源21,22の出力電流の和が一定となるようにして差動制御されるものとなっている。
【選択図】図1
Description
本発明は、電圧制御発振器に係り、特に、動作電圧の低電圧化と共に、出力周波数の線形性の向上等を図ったものに関する。
この種の従来装置としては、例えば、エミッタ結合マルチバイブレータを用いてなるもの等が知られている(例えば、特許文献1等参照)。
図4には、従来のエミッタ結合マルチバイブレータを用いた電圧制御発振器の一例が示されており、以下、同図を参照しつつ従来回路について概括的に説明する。
この電圧制御発振器は、NPN型トランジスタQ1,Q2が、コンデンサCを介してエミッタ結合されてマルチバイブレータを構成しており、その発振周波数fは、f=I1/(4×C×VBE(ON))となる。
図4には、従来のエミッタ結合マルチバイブレータを用いた電圧制御発振器の一例が示されており、以下、同図を参照しつつ従来回路について概括的に説明する。
この電圧制御発振器は、NPN型トランジスタQ1,Q2が、コンデンサCを介してエミッタ結合されてマルチバイブレータを構成しており、その発振周波数fは、f=I1/(4×C×VBE(ON))となる。
ここで、I1はトランジスタQ1,Q2のエミッタ電流、Cはコンデンサの容量、VBE(ON)はトランジスタQ1,Q2のオン状態におけるベース・エミッタ間電圧である。
図4に示された回路においては、制御電圧Vinによって電流I1を変えることができるようになっており、上述の式より、電流I1を制御することで発振周波数を変化させることが可能となっている。
図4に示された回路においては、制御電圧Vinによって電流I1を変えることができるようになっており、上述の式より、電流I1を制御することで発振周波数を変化させることが可能となっている。
また、図5には、MOSトランジスタM1,M2を用いた回路例が示されており、かかる回路においては、電流源の電流ISSを制御することによって発振周波数が可変可能となっている。
理想的な回路であれば、上述の電流I1やISSを制御するることで、出力周波数は線形に変化する。
理想的な回路であれば、上述の電流I1やISSを制御するることで、出力周波数は線形に変化する。
しかしながら、図4に示された従来回路においては、周波数が変化することによって出力電圧振幅となるVBE(ON)の値が変化するため、実際には、出力周波数は、理想的な線形特性とはならない。
また、図5に示された従来回路においては、VBE(ON)に相当するゲート・ソース間電圧が変化するだけでなく、MOSトランジスタM1,M2の負荷抵抗器R1,R2に生ずる電圧降下(2×ISS×R)が出力電圧振幅の主成分となるため、電流制御によって出力電圧振幅が比較的大きく変化し、出力周波数の線形性が維持できない。なお、上述の電圧降下(2×ISS×R)を表す式中、”R”は負荷抵抗器R1,R2の抵抗値とする。
また、図5に示された従来回路においては、VBE(ON)に相当するゲート・ソース間電圧が変化するだけでなく、MOSトランジスタM1,M2の負荷抵抗器R1,R2に生ずる電圧降下(2×ISS×R)が出力電圧振幅の主成分となるため、電流制御によって出力電圧振幅が比較的大きく変化し、出力周波数の線形性が維持できない。なお、上述の電圧降下(2×ISS×R)を表す式中、”R”は負荷抵抗器R1,R2の抵抗値とする。
ところで、図4に示された従来回路において、トランジスタのベース・エミッタ間電圧Vbeが0.7V、コレクタ・エミッタ間電圧Vceが0.3Vであるとすると、動作に必要とされる電圧は、3Vbe+Vceとなるため、電源電圧は2.4V以上必要となる。一方、図5に示された従来回路においては、負荷抵抗器R1,R2における電圧降下を0.1Vとすると、動作に必要な電圧は、Vbe+Vds+0.1Vとなるため、電源電圧は1.1以上あれば足りる。
しかして、図4に示された従来回路は、図5に示された従来回路に比して、出力周波数の線形性は良好であるが、図5に示された従来回路のような低電圧での駆動ができず、結局、従来回路においては、出力周波数の線形性と電源電圧の低電圧化の両立が困難であるという問題がある。
本発明は、上記実状に鑑みてなされたもので、出力周波数の線形特性と電源電圧の低電圧化の両立を可能とする電圧制御発振器を提供するものである。
上記本発明の目的を達成するため、本発明に係る電圧制御発振器は、
2つのトランジスタが、その各々のエミッタでコンデンサを介して相互に接続されると共に、第1及び第2の定電流源が前記エミッタに接続されてマルチバイブレータが構成されてなる電圧制御発振器であって、
前記2つのトランジスタの内、オン状態にあるトランジスタのエミッタへ前記コンデンサを介して前記第1の定電流源を接続せしめると共に、前記第2の定電流源を前記エミッタに接続せしめる電流経路切換回路と、
前記第1及び第2の定電流源の出力電流の和が一定となるよう外部から入力される制御電圧に応じて前記第1及び第2の定電流源の出力電流を差動制御する電圧入力差動電流制御回路とを具備してなるものである。
2つのトランジスタが、その各々のエミッタでコンデンサを介して相互に接続されると共に、第1及び第2の定電流源が前記エミッタに接続されてマルチバイブレータが構成されてなる電圧制御発振器であって、
前記2つのトランジスタの内、オン状態にあるトランジスタのエミッタへ前記コンデンサを介して前記第1の定電流源を接続せしめると共に、前記第2の定電流源を前記エミッタに接続せしめる電流経路切換回路と、
前記第1及び第2の定電流源の出力電流の和が一定となるよう外部から入力される制御電圧に応じて前記第1及び第2の定電流源の出力電流を差動制御する電圧入力差動電流制御回路とを具備してなるものである。
本発明によれば、第1及び第2の定電流源の出力電流の和を一定にしつつ、トランジスタのオン・オフに応じて第1及び第2の定電流源の接続を切り換えることで、一方の定電流源のみをコンデンサの充放電のため用いるようにしたので、従来と異なり、制御電圧に対する出力周波数の変化を線形とすると共に、低電圧動作可能な電圧制御発振器を提供することができるという効果を奏するものである。
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電圧制御発振器の基本構成例について、図1を参照しつつ説明する。
本発明の実施の形態における電圧制御発振器は、第1及び第2のトランジスタ1,2を用いたエミッタ結合マルチバイブレータで構成されると共に、電流経路切換回路101と、電圧入力差動電流制御回路(図1においては「V−I・CONT」と表記)102とが設けられ、電流経路切換回路101により、2つの定電流出力の経路切り換え(詳細は後述)を可能としてなるものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電圧制御発振器の基本構成例について、図1を参照しつつ説明する。
本発明の実施の形態における電圧制御発振器は、第1及び第2のトランジスタ1,2を用いたエミッタ結合マルチバイブレータで構成されると共に、電流経路切換回路101と、電圧入力差動電流制御回路(図1においては「V−I・CONT」と表記)102とが設けられ、電流経路切換回路101により、2つの定電流出力の経路切り換え(詳細は後述)を可能としてなるものである。
以下、図1における電圧制御発振器の具体的な回路構成について説明する。
まず、第1及び第2のトランジタ(図1においては、それぞれ「Q1」、「Q2」と表記)1,2には、NPN型トランジスタが用いられており、各々のエミッタは、コンデンサ(図1においては「Cf」と表記)40を介して接続されている。
まず、第1及び第2のトランジタ(図1においては、それぞれ「Q1」、「Q2」と表記)1,2には、NPN型トランジスタが用いられており、各々のエミッタは、コンデンサ(図1においては「Cf」と表記)40を介して接続されている。
また、第1及び第2のトランジスタ1,2のコレクタは、それぞれ負荷抵抗器31,32を介して電源電圧VCCが印加されるようになっていると共に、第1のトランジスタ1のコレクタは、第2のトランジスタ2のベースに、第2のトランジスタ2のコレクタは、第1のトランジスタ1のベースに、それぞれ接続されている。
そして、第1及び第2のトランジスタ1,2のエミッタは、電流経路切換回路101を介して電圧入力差動電流制御回路102による定電流の供給を受けるようになっている。
まず、電流経路切換回路101は、第1のトランジスタ用第1定電流源接続スイッチ41と、第1のトランジスタ用第2定電流源接続スイッチ42、第2のトランジスタ用第1定電流源接続スイッチ43、及び、第2のトランジスタ用第2定電流源接続スイッチ44を主たる構成要素としてなるものである。
まず、電流経路切換回路101は、第1のトランジスタ用第1定電流源接続スイッチ41と、第1のトランジスタ用第2定電流源接続スイッチ42、第2のトランジスタ用第1定電流源接続スイッチ43、及び、第2のトランジスタ用第2定電流源接続スイッチ44を主たる構成要素としてなるものである。
第1のトランジスタ用第1定電流源接続スイッチ41と第1のトランジスタ用第2定電流源接続スイッチ42は、第2のトランジスタ2のコレクタ電圧VC2によって、そのオン・オフが制御されるようになっており、第1のトランジスタ1がオン状態にある際に、オン状態とされて第1のトランジスタ1のエミッタと電圧入力差動電流制御回路102の出力段とを接続し、定電流の供給を可能とするものである(詳細は後述)。
第1のトランジスタ用第1定電流源接続スイッチ41の一端は第2のトランジスタ2のエミッタに、第1のトランジスタ用第2定電流源接続スイッチ42の一端は第1のトランジスタ1のエミッタに、それぞれ接続される一方、第1のトランジスタ用第1定電流源接続スイッチ41の他端は電圧入力差動電流制御回路102の一方の出力段としての第1の定電流源21に、第1のトランジスタ用第2定電流源接続スイッチ42の他端は電圧入力差動電流制御回路102の他方の出力段としての第2の定電流源22に、それぞれ接続されている。
また、第2のトランジスタ用第1定電流源接続スイッチ43の一端は第1のトランジスタ1のエミッタに、第2のトランジスタ用第2定電流源接続スイッチ44の一端は第2のトランジスタ2のエミッタに、それぞれ接続される一方、第2のトランジスタ用第1定電流源接続スイッチ43の他端は電圧入力差動電流制御回路102の第1の定電流源21に、第2のトランジスタ用第2定電流源接続スイッチ44の他端は電圧入力差動電流制御回路102の第2の定電流源22に、それぞれ接続されている。
電圧入力差動電流制御回路102は、第1の定電流Id1を出力する第1の定電流源21と、第2の定電流Id2を出力する第2の定電流源22とを有し、外部から印加される制御電圧に応じて、第1の定電流Id1と第2の定電流Id2の和が一定値となるようにして、それぞれの電流を差動制御するよう構成されてなるものである。
かかる構成において、第1及び第2のトランジスタ1,2のオン・オフ動作は、従来から良く知られているマルチバイブレータにおける基本的な動作と同様であるので、ここでの詳細は説明は省略することとする。
しかして、第1のトランジスタ1がオン状態となった場合、第2のトランジスタ2はオフ状態となり、そのコレクタ電圧VC2によって、第1のトランジスタ用第1定電流源接続スイッチ41及び第1のトランジスタ用第2定電流源接続スイッチ42は、共にオン状態とされる。
これによって、コンデンサ40には第1のトランジスタ1のエミッタから第1の定電流Id1が充電電流として流入する一方、第1のトランジスタ1のエミッタから第1のトランジスタ用第2定電流源接続スイッチ42へ第2の定電流Id2が流れることとなる。
しかして、第1のトランジスタ1がオン状態となった場合、第2のトランジスタ2はオフ状態となり、そのコレクタ電圧VC2によって、第1のトランジスタ用第1定電流源接続スイッチ41及び第1のトランジスタ用第2定電流源接続スイッチ42は、共にオン状態とされる。
これによって、コンデンサ40には第1のトランジスタ1のエミッタから第1の定電流Id1が充電電流として流入する一方、第1のトランジスタ1のエミッタから第1のトランジスタ用第2定電流源接続スイッチ42へ第2の定電流Id2が流れることとなる。
したがって、第1のトランジスタ1のコレクタには、負荷抵抗31を介してId1+Id2の一定電流が流れるため、制御電圧に関わらずコレクタ電圧VC1の振幅値は一定となる。
一方、第1のトランジスタ1に代わって第2のトランジスタ2がオン状態となった場合、第1のトランジスタ1はオフ状態となり、そのコレクタ電圧VC1によって、第2のトランジスタ用第1定電流源接続スイッチ43及び第2のトランジスタ用第2定電流源接続スイッチ44は、共にオン状態とされる。
一方、第1のトランジスタ1に代わって第2のトランジスタ2がオン状態となった場合、第1のトランジスタ1はオフ状態となり、そのコレクタ電圧VC1によって、第2のトランジスタ用第1定電流源接続スイッチ43及び第2のトランジスタ用第2定電流源接続スイッチ44は、共にオン状態とされる。
これによって、コンデンサ40には第2のトランジスタ2のエミッタから第1の定電流Id1が充電電流として流入する一方、第2のトランジスタ2のエミッタから第2のトランジスタ用第2定電流源接続スイッチ44へ第2の定電流Id2が流れることとなる。
したがって、第2のトランジスタ2のコレクタには、負荷抵抗32を介してId1+Id2の一定電流が流れるため、制御電圧に関わらずコレクタ電圧VC2の振幅値は一定となる。
したがって、第2のトランジスタ2のコレクタには、負荷抵抗32を介してId1+Id2の一定電流が流れるため、制御電圧に関わらずコレクタ電圧VC2の振幅値は一定となる。
このように、電流経路切換回路101による動作によって、コンデンサ40の充放電する電流は第1の定電流Id1のみとされている。
また、この回路における発振周波数fは、下記する式1により定まるものとなる。
また、この回路における発振周波数fは、下記する式1により定まるものとなる。
f=Id1/[4×Cf×{(Id1+Id2)×R+Vt×ln(Vt/((Id1+Id2)×R)}]・・・式1
この発振周波数fの変化は、制御電圧による第1の定電流Id1の変化がそのまま反映されるので、線形な周波数特性が得られるものとなっている。
なお、式1において、Cfはコンデンサ40の容量値、Vtは熱電圧、Rは負荷抵抗器31(又は負荷抵抗器32)の抵抗値である。
なお、式1において、Cfはコンデンサ40の容量値、Vtは熱電圧、Rは負荷抵抗器31(又は負荷抵抗器32)の抵抗値である。
次に、より具体的な回路構成例について、図2を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
まず、電流経路切換回路101は、第3乃至第8のトランジスタ3〜8を用いて、以下に説明するように構成されたものとなっている。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
まず、電流経路切換回路101は、第3乃至第8のトランジスタ3〜8を用いて、以下に説明するように構成されたものとなっている。
最初に、第1のトランジスタ1のコレクタには、第3のトランジスタ3のベースが接続され、第3のトランジスタ3のコレクタには、電源電圧VCCが印加されるようになっている一方、エミッタとグランドとの間には、スイッチ用第1の定電流源24が直列接続されて設けられている。
また、第2のトランジスタ2のコレクタには、第4のトランジスタ4のベースが接続され、第4のトランジスタ4のコレクタには、電源電圧VCCが印加されるようになっている一方、エミッタとグランドとの間には、スイッチ用第2の定電流源25が直列接続されて設けられている。
本発明の実施の形態において、第3乃至第8のトランジスタ3〜8には、NPN型トランジスタが用いられている。
本発明の実施の形態において、第3乃至第8のトランジスタ3〜8には、NPN型トランジスタが用いられている。
そして、この具体回路構成例においては、第1のトランジスタ用第1定電流源接続スイッチ41(図1参照)が第5のトランジスタ5により、第1のトランジスタ用第2定電流源接続スイッチ42(図1参照)が第6のトランジスタ6により、第2のトランジスタ用第1定電流源接続スイッチ43(図1参照)が第7のトランジスタ7により、第2のトランジスタ用第2定電流源接続スイッチ44(図1参照)が第8のトランジスタ8により、それぞれ実現されたものとなっている。
第5のトランジスタ5のコレクタは、第2のトランジスタ2のエミッタに接続される一方、第5のトランジスタ5のエミッタは、第7のトランジスタ7のエミッタと共に電圧入力差動電流制御回路102の第1の定電流源21を構成する第12のトランジスタ12のコレクタに接続されている。
また、第5のトランジスタ5のベースは、第6のトランジスタ6のベースと相互に接続されると共に、第4のトランジスタ4のエミッタに接続されている。
また、第5のトランジスタ5のベースは、第6のトランジスタ6のベースと相互に接続されると共に、第4のトランジスタ4のエミッタに接続されている。
第6のトランジスタ6のコレクタは、第1のトランジスタ1のエミッタに接続される一方、第6のトランジスタ6のエミッタは、第8のトランジスタ8のエミッタと共に、電圧入力差動電流制御回路102の第2の定電流源22を構成する第14のトランジスタ14のコレクタに接続されている。
一方、第7のトランジスタ7のコレクタは、第1のトランジスタ1のエミッタに接続され、ベースは第8のトランジスタ8のベースと相互に接続されると共に、第3のトランジスタ3のエミッタに接続されている。
また、第8のトランジスタ8のコレクタは、第2のトランジスタ2のエミッタに接続されている。
また、第8のトランジスタ8のコレクタは、第2のトランジスタ2のエミッタに接続されている。
電圧入力差動電流制御回路102は、第9乃至第14のトランジスタ9〜14と、差動トランジスタ用定電流源26を主たる構成要素として構成されたものとなっている。
図2に示された構成例においては、第9及び第10のトランジスタ9,10には、PNP型トランジスタが、第11乃至第14のトランジスタ11〜14には、NPN型トランジスタが、ぞれぞれ用いられている。
図2に示された構成例においては、第9及び第10のトランジスタ9,10には、PNP型トランジスタが、第11乃至第14のトランジスタ11〜14には、NPN型トランジスタが、ぞれぞれ用いられている。
第9のトランジスタ9のエミッタは、第1のエミッタ抵抗器33の一端に、第10のトランジスタ10のエミッタは、第1のエミッタ抵抗器34の一端に、それぞれ接続される一方、第1及び第2のエミッタ抵抗器33,34の他端は、相互に接続され、その接続点は、差動トランジスタ用定電流源26に接続されており、この接続点には後述するように定電流が流入するようになっている。
また、第9のトランジスタ9のベースには、外部からの制御電圧が印加可能とされる一方、第10のトランジスタ10のベースには定電圧が印加されるようになっている。
さらに、第9のトランジスタ9のコレクタとグランドとの間には、ダイオード接続された第11のトランジスタ11が直列接続されて設けられている。
すなわち、第11のトランジスタ11は、そのベースとコレクタが相互に接続されると共に、第9のトランジスタ9のコレクタに接続される一方、エミッタはグランドに接続されている。
さらに、第9のトランジスタ9のコレクタとグランドとの間には、ダイオード接続された第11のトランジスタ11が直列接続されて設けられている。
すなわち、第11のトランジスタ11は、そのベースとコレクタが相互に接続されると共に、第9のトランジスタ9のコレクタに接続される一方、エミッタはグランドに接続されている。
また、第10のトランジスタ10のコレクタとグランドとの間には、ダイオード接続された第13のトランジスタ13が直列接続されて設けられている。
すなわち、第13のトランジスタ13は、そのベースとコレクタが相互に接続されると共に、第10のトランジスタ10のコレクタに接続される一方、エミッタはグランドに接続されている。
すなわち、第13のトランジスタ13は、そのベースとコレクタが相互に接続されると共に、第10のトランジスタ10のコレクタに接続される一方、エミッタはグランドに接続されている。
一方、第12のトランジスタ12は、第1の定電流源21を構成しており、そのエミッタはグランドに接続される一方、ベースは第11のトランジスタ11のベースに接続されている。
第14のトランジスタ14は、第2の定電流源22を構成しており、そのエミッタはグランドに接続される一方、ベースは第13のトランジスタ13のベースに接続されている。
第14のトランジスタ14は、第2の定電流源22を構成しており、そのエミッタはグランドに接続される一方、ベースは第13のトランジスタ13のベースに接続されている。
かかる構成において、発振周波数fは、図1に示された基本回路構成例同様、先の式1に基づいて定まるものとなっている。
また、動作電圧は、第1及び第2の負荷抵抗器31,32の電圧降下が同一で0.1Vとした場合、2Vbe+Vce+0.1V=1.8Vとなり、十分に低電圧での動作が可能なものとなっている。
また、動作電圧は、第1及び第2の負荷抵抗器31,32の電圧降下が同一で0.1Vとした場合、2Vbe+Vce+0.1V=1.8Vとなり、十分に低電圧での動作が可能なものとなっている。
電圧入力差動電流制御回路102は、第9及び第10のトランジスタ9,10の差動動作により、第9のトランジスタ9のベースに印加される制御電圧が第10のトランジスタ10のベース電圧を超えるに従い第14のトランジスタ14に流れる電流Id2が電流Id1より大となる一方、第9のトランジスタ9のベースに印加される制御電圧が第10のトランジスタ10のベース電圧を下回るに従い、第12のトランジスタ12に流れる電流Id1がId2より大となるように、且つ、電流Id1+電流Id2は一定となるよう差動動作するものとなっている。
図1に示された基本回路構成例同様、第1のトランジスタ1がオンとなると、第2のトランジスタ2がオフとなり、そのコレクタ電圧がほぼ電源電圧VCCとなるため第4のトランジスタ4がオンとなる共に、第5及び第6のトランジスタ5,6がオンとなる。
その結果、先の基本回路構成例と同様に、第1のトランジスタ1のコレクタには電流(Id1+Id2)が流れ、エミッタにおいて分岐してコンデンサ40には電流Id1が流れ込み、第5のトランジスタ5及び第12のトランジスタ12を介してグランドへ至る。
その結果、先の基本回路構成例と同様に、第1のトランジスタ1のコレクタには電流(Id1+Id2)が流れ、エミッタにおいて分岐してコンデンサ40には電流Id1が流れ込み、第5のトランジスタ5及び第12のトランジスタ12を介してグランドへ至る。
一方、第1のトランジスタ1のコレクタからエミッタへ流れる電流(Id1+Id2)からコンデンサ40へ流れ込んだ電流Id1を差し引いた残りの電流Id2は、第6及び第14のトランジスタ6,14を介してグランドへ至ることとなる。
一方、バイブレータ動作によって、第1のトランジスタ1に代わって第2のトランジスタ2がオン、第1のトランジスタ1がオフとなると、第1のトランジスタ1のコレクタ電圧がほぼ電源電圧VCCとなるため第3のトランジスタ4がオンとなる共に、第5及び第6のトランジスタ5,6に代わって第8及び第7のトランジスタ5,6がオンとなる。
その結果、上述の場合とは逆に、第2のトランジスタ2のエミッタからコンデンサ40へ電流Id1が流れ込み、第7のトランジスタ7及び第12のトランジスタ12を介してグランドへ至る。
また、残りの電流Id2は、第8及び第14のトランジスタ8,14を介してグランドへ至ることとなる。
また、残りの電流Id2は、第8及び第14のトランジスタ8,14を介してグランドへ至ることとなる。
次に、本発明の実施の形態における電圧制御発振器をインジェクションロックFM変調回路に適用した場合について、図3を参照しつつ説明する。
なお、図1、図2に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
図3に示されたインジェクションロックFM変調回路は、本発明の実施の形態における電圧制御発振器201とミキサ202とローパスフィルタ(図3においては「LPF」と表記)203を主たる構成要素として構成されたものとなっている。
なお、図1、図2に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
図3に示されたインジェクションロックFM変調回路は、本発明の実施の形態における電圧制御発振器201とミキサ202とローパスフィルタ(図3においては「LPF」と表記)203を主たる構成要素として構成されたものとなっている。
インジェクションロックFM変調回路は、復調の対象となるFM信号が、ミキサ202に入力されると共に、電圧制御発振器201の制御電圧として入力され、ミキサ202には、FM信号と共に電圧制御発振器201の出力信号が入力され、ミキサ202により得られたFM信号と電圧制御発振器201の出力信号の周波数混合の結果がローパスフィルタ203により平均化されて、FM復調信号が得られるよう構成されたものとなっている。
この図3に示された構成例において、電圧制御発振器201は、先の図2に示された電圧入力差動電流制御回路102に代わる電圧入力差動電流制御回路102Aを用いた構成となっている。
この電圧入力差動電流制御回路102Aは、NPN型の第15及び第16のトランジスタ15,16と、切換用第1乃至第3の定電流源27〜29を有して構成されたものとなっている。
この電圧入力差動電流制御回路102Aは、NPN型の第15及び第16のトランジスタ15,16と、切換用第1乃至第3の定電流源27〜29を有して構成されたものとなっている。
第15及び第16のトランジスタ15,16は、エミッタが相互に接続されると共に、その接続点とグランドとの間には、切換用第3の定電流源29が直列接続されて設けられている。
また、第15のトランジスタ15のコレクタには、切換用第1の定電流源27が、第16のトランジスタ16のコレクタには、切換用第2の定電流源28が、それぞれ接続されており、いずれのトランジスタ15,16もそれぞれ電流Iiが供給されるようになっている。
また、第15のトランジスタ15のコレクタには、切換用第1の定電流源27が、第16のトランジスタ16のコレクタには、切換用第2の定電流源28が、それぞれ接続されており、いずれのトランジスタ15,16もそれぞれ電流Iiが供給されるようになっている。
さらに、第15のトランジスタ15のコレクタは、第2のトランジスタ2のエミッタに、第16のトランジスタ16のコレクタは、第1のトランジスタ1のエミッタに、それぞれ接続されている。
そして、第15のトランジスタ15のベースと第16のトランジスタ16のベースの間には、FM信号が印加されるようになっている。
そして、第15のトランジスタ15のベースと第16のトランジスタ16のベースの間には、FM信号が印加されるようになっている。
第15及び第16のトランジスタ15,16は、FM信号のレベル変化に応じて交互にオン・オフされるようになっており、それに応じて、第1のトランジスタ1のエミッタとコンデンサ40との接続点、又は、第2のトランジスタ2のエミッタとコンデンサ40との接続点のいずれかに、電流Iiが流入せしめられるようになっている。
一方、第5及び第7のトランジスタ5,7のエミッタとグランドとの間には、バイブレータ用第1の定電流源21が、第6及び第8のトランジスタ6,8のエミッタとグランドとの間には、バイブレータ用第2の定電流源22が、それぞれ設けられたものとなっている。
そして、第5及び第6のトランジスタ5,6のベースと、第7及び第8のトランジスタ7,8のベースの間に、電圧制御発振器201の発振出力が得られるようになっており、その出力信号は、ミキサ202に印加されるようになっている。
ミキサ202の出力段には、ローパスフィルタ203が接続されており、ローパスフィルタ203を介して復調出力が得られるものとなっている。
そして、第5及び第6のトランジスタ5,6のベースと、第7及び第8のトランジスタ7,8のベースの間に、電圧制御発振器201の発振出力が得られるようになっており、その出力信号は、ミキサ202に印加されるようになっている。
ミキサ202の出力段には、ローパスフィルタ203が接続されており、ローパスフィルタ203を介して復調出力が得られるものとなっている。
次に、かかる構成におけるインジェクションロックFM変調回路について説明する。
最初に、インジェクションロックFM変調回路の従来回路としては、例えば、図6に示された構成を有するものが一般的である。
すなわち、従来のインジェクションロックFM変調回路は、マルチバイブレータを用いた従来構成の電圧制御発振器301とミキサ302を有してなり、入力端子51a,51b間に入力されたFM信号が、ミキサ302において電圧制御発振器301の出力信号との周波数混合を受けることで、復調出力端子52a,52bに復調信号が得られるよう構成されたものである。
最初に、インジェクションロックFM変調回路の従来回路としては、例えば、図6に示された構成を有するものが一般的である。
すなわち、従来のインジェクションロックFM変調回路は、マルチバイブレータを用いた従来構成の電圧制御発振器301とミキサ302を有してなり、入力端子51a,51b間に入力されたFM信号が、ミキサ302において電圧制御発振器301の出力信号との周波数混合を受けることで、復調出力端子52a,52bに復調信号が得られるよう構成されたものである。
かかる従来回路において、電圧制御発振器301の発振周波数をf0、ミキサ302の検波利得をGmix、FM信号の周波数偏移をfdevとすると、復調出力振幅Vdemは、下記する式2によって表される。
Vdem=Gmix×(If/Ii)×(fdev/f0)・・・式2
なお、式2において、Iiは、図6における定電流源53の出力電流値、Ifは、図6における定電流源54,55の出力電流値である。
かかる式2によれば、復調出力のDC電圧は、マルチバイブレータの発振周波数と、入力されるFM信号のキャリア周波数との関係で定めることが解る。
また、マルチバイブレータの発振周波数は、コンデンサや抵抗器等の製造ばらつきによって誤差が生ずるため、当然に復調出力DC電圧の変動を招く原因となる。
かかる式2によれば、復調出力のDC電圧は、マルチバイブレータの発振周波数と、入力されるFM信号のキャリア周波数との関係で定めることが解る。
また、マルチバイブレータの発振周波数は、コンデンサや抵抗器等の製造ばらつきによって誤差が生ずるため、当然に復調出力DC電圧の変動を招く原因となる。
そして、復調出力DC電圧の変動量によっては、正常な復調信号が得られなくなる事態も発生し得るため、マルチバイブレータの発振周波数の制御や、さらには、入力されるFM信号のキャリア周波数が変化する場合においても同様な制御が必要となる。
また、かかる従来回路のマルチバイブレータでは電流Ifの変化に対して出力周波数f0の変化が線形とならないため、復調振幅はf0によって変化してしまうこととなる。
また、かかる従来回路のマルチバイブレータでは電流Ifの変化に対して出力周波数f0の変化が線形とならないため、復調振幅はf0によって変化してしまうこととなる。
これに対して、図3に示された本発明の実施の形態におけるインジュクションロックFM変調回路においては、先に述べたように電圧制御発振器201の周波数が電圧変化に対して線形に制御されるため、周波数を制御しても、従来回路と異なり、一定の復調振幅が得られることが理解できる。
しかして、復調出力振幅は、式1及び式2に基づいて、下記する式3によって表されるものとなる。
しかして、復調出力振幅は、式1及び式2に基づいて、下記する式3によって表されるものとなる。
Vdem=Gmix×(Id1/Ii)×(fdev/f)=Gmix×(fdev/Ii)×4×Cf×[{(Id1+Id2)×R+Vt×ln(Vt/((Id1+Id2)×R)}]・・・式3
出力周波数の線形特性と電源電圧の低電圧化の両立が所望される電圧制御発振器に適用できる。
101…電流経路切換回路
102…電圧入力差動電流制御回路
201…電圧制御発振器
202…ミキサ
203…ローパスフィルタ
102…電圧入力差動電流制御回路
201…電圧制御発振器
202…ミキサ
203…ローパスフィルタ
Claims (1)
- 2つのトランジスタが、その各々のエミッタでコンデンサを介して相互に接続されると共に、第1及び第2の定電流源が前記エミッタに接続されてマルチバイブレータが構成されてなる電圧制御発振器であって、
前記2つのトランジスタの内、オン状態にあるトランジスタのエミッタへ前記コンデンサを介して前記第1の定電流源を接続せしめると共に、前記第2の定電流源を前記エミッタに接続せしめる電流経路切換回路と、
前記第1及び第2の定電流源の出力電流の和が一定となるよう外部から入力される制御電圧に応じて前記第1及び第2の定電流源の出力電流を差動制御する電圧入力差動電流制御回路とを具備してなることを特徴とする電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130738A JP2016010071A (ja) | 2014-06-25 | 2014-06-25 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130738A JP2016010071A (ja) | 2014-06-25 | 2014-06-25 | 電圧制御発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016010071A true JP2016010071A (ja) | 2016-01-18 |
Family
ID=55227341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014130738A Pending JP2016010071A (ja) | 2014-06-25 | 2014-06-25 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016010071A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4863661A (ja) * | 1971-11-17 | 1973-09-04 | ||
JPS5154353A (ja) * | 1974-11-06 | 1976-05-13 | Matsushita Electric Ind Co Ltd | Denatsuseigyomaruchibaibureeta |
JPS5214339A (en) * | 1975-07-22 | 1977-02-03 | Matsushita Electric Ind Co Ltd | Voltage controlled type multivibrator |
JPH01114212A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 電圧制御発振器 |
US5896070A (en) * | 1996-05-09 | 1999-04-20 | Tchamov; Nikolay | Voltage or current controlled emitter-coupled multivibrator with pull-down amplifiers |
-
2014
- 2014-06-25 JP JP2014130738A patent/JP2016010071A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4863661A (ja) * | 1971-11-17 | 1973-09-04 | ||
JPS5154353A (ja) * | 1974-11-06 | 1976-05-13 | Matsushita Electric Ind Co Ltd | Denatsuseigyomaruchibaibureeta |
JPS5214339A (en) * | 1975-07-22 | 1977-02-03 | Matsushita Electric Ind Co Ltd | Voltage controlled type multivibrator |
JPH01114212A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 電圧制御発振器 |
US5896070A (en) * | 1996-05-09 | 1999-04-20 | Tchamov; Nikolay | Voltage or current controlled emitter-coupled multivibrator with pull-down amplifiers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0119294B2 (ja) | ||
CN105429612A (zh) | 集成电路与自偏压电阻电容振荡器和斜坡产生器电路 | |
JPH0324813A (ja) | 差動し張発振器 | |
CN101876836A (zh) | 参考电压产生电路 | |
JPS58205335A (ja) | 論理レベル変換回路 | |
CN1963715A (zh) | 基准电压发生器 | |
JPH0766643A (ja) | 電圧−電流変換器 | |
JP2002185279A (ja) | オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 | |
JP2016010071A (ja) | 電圧制御発振器 | |
JPS5938773B2 (ja) | レベルシフト回路 | |
US5831454A (en) | Emitter coupled logic (ECL) gate | |
JP2017059056A (ja) | 基準電流源回路 | |
TW201020561A (en) | Oscillation detecting circuit | |
JPH03214808A (ja) | 電圧比較回路 | |
US4255721A (en) | Temperature compensated integratable RC oscillator | |
US10644699B2 (en) | Lower voltage switching of current mode logic circuits | |
CN210536610U (zh) | 电平转换电路 | |
CN112104354B (zh) | 基于单极型晶体管的电压频率转换器电路、方法及芯片 | |
JPS60113A (ja) | Vco | |
JP4389655B2 (ja) | 電圧制御型発振回路 | |
JP2903213B2 (ja) | レベル変換回路 | |
JP2006094610A (ja) | 電源リップルフィルタ回路 | |
JPH08293785A (ja) | 論理回路 | |
JPH11112315A (ja) | 不感応コンパレータ回路 | |
JP2003289242A (ja) | ディレイ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180821 |