JP2016009755A - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2016009755A JP2016009755A JP2014129375A JP2014129375A JP2016009755A JP 2016009755 A JP2016009755 A JP 2016009755A JP 2014129375 A JP2014129375 A JP 2014129375A JP 2014129375 A JP2014129375 A JP 2014129375A JP 2016009755 A JP2016009755 A JP 2016009755A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- field effect
- effect transistor
- junction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】電荷転送効率を高水準に維持しつつ、接合型電界効果トランジスタのドレイン領域における電圧降下を抑制することを可能とする信頼性の高い固体撮像装置を提供する。
【解決手段】入射光に応じて電荷を生成する光電変換部101と、光電変換部101で生成された電荷を保持する電荷保持部102と、JFET103と、光電変換部101と電荷保持部102との間のポテンシャルを制御する第1の転送ゲート電極105と、電荷保持部102とJFET103のゲート領域201との間のポテンシャルを制御する第2の転送ゲート電極106と、電荷保持部102の下部に配されて電荷保持部102とPN接合を構成する半導体領域204とを含み、半導体領域204の不純物濃度は、第1の転送ゲート電極105の下方領域における半導体領域204と同じ深さの部位の不純物濃度よりも高く、且つJFET103のチャネル部202の不純物濃度よりも高い。
【選択図】図2
【解決手段】入射光に応じて電荷を生成する光電変換部101と、光電変換部101で生成された電荷を保持する電荷保持部102と、JFET103と、光電変換部101と電荷保持部102との間のポテンシャルを制御する第1の転送ゲート電極105と、電荷保持部102とJFET103のゲート領域201との間のポテンシャルを制御する第2の転送ゲート電極106と、電荷保持部102の下部に配されて電荷保持部102とPN接合を構成する半導体領域204とを含み、半導体領域204の不純物濃度は、第1の転送ゲート電極105の下方領域における半導体領域204と同じ深さの部位の不純物濃度よりも高く、且つJFET103のチャネル部202の不純物濃度よりも高い。
【選択図】図2
Description
本発明は、固体撮像装置及びその駆動方法に関する。
固体撮像装置であるCMOSイメージセンサにおいては、全画素同時の電子シャッター動作を実現するため、画素内に光電変換部及びフローティングディフュージョン(以下、FDと言う。)とは別に電荷保持部を有する構成が知られている。また、信号増幅用のトランジスタとして、接合型電界効果トランジスタ(以下、JFETと言う。)を用いることにより、増幅動作中に信号電荷が界面準位に捕われることなく、ノイズを小さくすることができる(特許文献1を参照)。
CMOSイメージセンサにおいて、N型ウェル層はJFETのドレイン領域として機能する。そのため、濃度の低いN型ウェル層を介してJFETのソース領域へ電流が流れる際には、N型ウェル層内における電圧降下によってJFETの駆動力が低下する可能性がある。
JFETの駆動力を向上させるためには、導電型がN型のN型ウェル層を高不純物濃度に形成することが考えられる。この場合、光電変換部から電荷保持部に信号電荷を転送する転送トランジスタのゲート電極下に高濃度なN型不純物層が存在することになる。そのため、ポテンシャル障壁が生じ、信号電荷の転送の妨げとなる可能性があり、電荷の転送が困難になるという課題がある。
本発明は、上記の課題に鑑みてなされたものであり、電荷転送効率を向上しつつ、接合型電界効果トランジスタのドレイン領域における電圧降下を抑制することを可能とする固体撮像装置を提供することを目的とする。
本発明の固体撮像装置は、第1導電型の第1の半導体領域を含み、入射光に応じて電荷を生成する光電変換部と、第1導電型の第2の半導体領域を含み、前記光電変換部で生成された電荷を保持する電荷保持部と、接合型電界効果トランジスタと、前記光電変換部と前記電荷保持部との間のポテンシャルを制御する第1の転送ゲート電極と、前記電荷保持部と前記接合型電界効果トランジスタのゲート領域との間のポテンシャルを制御する第2の転送ゲート電極と、前記第2の半導体領域の下部に配されて前記電荷保持部とPN接合を構成する第2導電型の第3の半導体領域とを有し、前記第3の半導体領域の不純物濃度は、前記第1の転送ゲート電極の下方領域における前記第3の半導体領域と同じ深さの部位の不純物濃度よりも高く、且つ前記接合型電界効果トランジスタのチャネル部の不純物濃度よりも高い。
本発明の固体撮像装置の駆動方法は、上記の固体撮像装置の駆動方法であって、前記光電変換部に蓄積された電荷を前記接合型電界効果トランジスタのゲート領域に転送する前に、前記接合型電界効果トランジスタのゲート領域をリセットする手順と、前記接合型電界効果トランジスタの出力を第1の信号として読み出す手順と、前記光電変換部に蓄積された電荷を前記接合型電界効果トランジスタのゲート領域に転送して、前記接合型電界効果トランジスタの出力を第2の信号として読み出す手順と、前記第1の信号と前記第2の信号との減算処理を行う手順とを含む。
本発明によれば、電荷転送効率を高水準に維持しつつ、接合型電界効果トランジスタのドレイン領域における電圧降下を抑制することが可能となり、信頼性の高い固体撮像装置が実現する。
以下、固体撮像装置及びその駆動方法の好適な諸実施形態について、図面を参照しながら詳細に説明する。
(第1の実施形態)
図1〜図4は、第1の実施形態による固体撮像装置の構成を示す概略図である。図1はその平面図、図2は図1の線分X1−X2に沿った断面図、図3は図1の線分Y1−Y2に沿った断面図、図4は線分Y3−Y4に沿った断面図である。
図1〜図4は、第1の実施形態による固体撮像装置の構成を示す概略図である。図1はその平面図、図2は図1の線分X1−X2に沿った断面図、図3は図1の線分Y1−Y2に沿った断面図、図4は線分Y3−Y4に沿った断面図である。
固体撮像装置は、複数の画素を備えて構成されている。各画素は、図1に示すように、光電変換部101、電荷保持部102、JFET103、リセットトランジスタのドレイン領域104、第1及び第2の転送トランジスタのゲート電極105,106を有している。光電変換部101、電荷保持部102、JFET103、リセットトランジスタのドレイン領域104、第1及び第2の転送トランジスタのゲート電極105,106は、素子分離部108により画定されている。素子分離部108は、例えばSTI(Shallow Trench Isolation)分離、或いはLOCOS(Local Oxidation of Silicon)分離等により形成される。
光電変換部101は、入射光に応じた電荷を生成して蓄積する。JFET103は、光電変換部101に蓄積された電荷を受け取り、これを増幅して出力する接合型電界効果トランジスタである。電荷保持部102は、光電変換部101により生成及び蓄積された電荷をJFET103に転送する前に、一時的に電荷を蓄積する。ゲート電極105は、電変換部101から電荷保持部102への電荷の転送を制御(光電変換部101と電荷保持部102との間のポテンシャルを制御)する第1の転送トランジスタの転送ゲート電極である。ゲート電極106は、電荷保持部102からJFET103への電荷の転送を制御(電荷保持部102とJFET103のゲート領域201との間のポテンシャルを制御)する第2の転送トランジスタの転送ゲート電極である。ドレイン領域104は、JFET103へ転送された電荷を排出するためのリセットトランジスタのドレイン領域である。ゲート電極107は、ドレイン領域4を制御するリセットトランジスタのゲート電極である。
図2は、JFET103及び電荷保持部102の断面構造を示している。JFET103は、導電型がN型のN型ウェル層207中に形成された、導電型がP型のP型ゲート領域201と、このP型ゲート領域201中に形成されたN型ソース領域203及びP型ゲート領域201に上下から挟まれたN型チャネル領域202とを備えて構成されている。N型ソース領域203上には、コンタクト部208が形成されている。JFET103は、N型ウェル層207上にゲート絶縁膜106aを介して形成された第2の転送トランジスタのゲート電極106に所定の電圧が印加されることにより、電荷保持部102で保持された電荷をゲート領域201へ転送し、これを増幅して出力する。
JFET103の動作時において、JFET103のオン電流は、N型ウェル層207及びN型半導体領域204を通って、JFET103のソース領域203へ流れる。N型半導体領域204は、高濃度のN型半導体領域であり、本実施形態の特徴部分である。N型半導体領域204は、P型半導体領域205の下部に配されており、N型半導体領域204とP型半導体領域205は、N型ウェル層207を介することなく直接的にPN接合を構成している。N型半導体領域204の不純物濃度は、N型ウェル層207の不純物濃度より高い。N型半導体領域204には、深さ方向に沿ってピークを有する不純物濃度の分布が形成される。当該ピークにおける不純物濃度が、N型ウェル層207の不純物濃度より高い。また、隣接画素におけるそれぞれのN型半導体領域204は、互いに接続している。また、P型半導体領域205の上部には、遮光部材206が設けられており、P型半導体領域205内へ入射する光を低減、好ましくは入射する光を完全に遮蔽する。
図3は、光電変換部101及び電荷保持部102の断面構造を示している。光電変換部101は、N型ウェル層207中に形成されたP型電荷蓄積領域301と、P型電荷蓄積領域301上部の半導体表面近傍に形成された高濃度のN型半導体領域302とを有して構成されており、入射光に応じた電荷を生成して蓄積する。N型ウェル層207上にゲート絶縁膜105aを介して形成された第1の転送トランジスタのゲート電極105に所定の電圧を印加することによって、P型電荷蓄積領域301に蓄積された電荷を電荷保持部205へ転送する。
図4は、リセットトランジスタのドレイン領域104及びJFET103の断面構造を示している。401はリセットトランジスタのドレイン領域のコンタクト部、402はP型半導体領域である。リセットトランジスタは、N型ウェル層207上にゲート絶縁膜107aを介して形成されたゲート電極107に所定の電圧が印加されることにより、JFET103のP型ゲート領域201に蓄積された電荷をリセットする機能を有する。
図5は、電荷保持部102及び第1の転送トランジスタのゲート電極105下部の夫々における、深さ方向に沿った不純物濃度プロファイルを示す特性図である。図5において、深さ方向は半導体表面に垂直な方向である。N型半導体領域204の不純物濃度は、N型ウェル層207の不純物濃度より高い。また、N型半導体領域204の不純物濃度のピークが位置する深さにおいて、N型半導体領域204の不純物濃度の方が、同じ深さの第1の転送トランジスタのゲート電極105の下方領域の不純物濃度より高い。換言すれば、第1の転送トランジスタのゲート電極105の少なくとも一部の下部においては、N型半導体領域204が存在していないか、或いはその不純物濃度が低い。また、JFET103のチャネル領域202の不純物濃度よりも、N型半導体領域204の不純物濃度は高い。
N型チャネル領域202、N型ソース領域203、N型半導体領域204、N型ウェル層207、及びN型半導体領域302は、N型不純物であるリン(P)や砒素(As)等をイオン注入又は熱拡散させることで形成する。
例えば、N型チャネル領域202をイオン注入で形成するには、N型チャネル領域202の形成予定部位を開口するレジストマスクを形成し、これを用いてN型不純物を所定のドーズ量及び加速エネルギーでイオン注入する。N型ソース領域203、N型半導体領域204、N型ウェル層207、及びN型半導体領域302も同様に、それぞれの形成予定部位を開口するレジストマスクを用いて、N型不純物を所定のドーズ量及び加速エネルギーでイオン注入することで形成される。
例えば、N型チャネル領域202をイオン注入で形成するには、N型チャネル領域202の形成予定部位を開口するレジストマスクを形成し、これを用いてN型不純物を所定のドーズ量及び加速エネルギーでイオン注入する。N型ソース領域203、N型半導体領域204、N型ウェル層207、及びN型半導体領域302も同様に、それぞれの形成予定部位を開口するレジストマスクを用いて、N型不純物を所定のドーズ量及び加速エネルギーでイオン注入することで形成される。
P型ゲート領域201、P型半導体領域205、P型電荷蓄積領域301、及びP型半導体領域401は、P型不純物であるホウ素(B)等をイオン注入又は熱拡散させることで形成する。
例えば、P型ゲート領域201をイオン注入で形成するには、P型ゲート領域201の形成予定部位を開口するレジストマスクを形成し、これを用いてP型不純物を所定のドーズ量及び加速エネルギーでイオン注入する。P型半導体領域205、P型電荷蓄積領域301、及びP型半導体領域401も同様に、それぞれの形成予定部位を開口するレジストマスクを用いて、P型不純物を所定のドーズ量及び加速エネルギーでイオン注入することで形成される。
例えば、P型ゲート領域201をイオン注入で形成するには、P型ゲート領域201の形成予定部位を開口するレジストマスクを形成し、これを用いてP型不純物を所定のドーズ量及び加速エネルギーでイオン注入する。P型半導体領域205、P型電荷蓄積領域301、及びP型半導体領域401も同様に、それぞれの形成予定部位を開口するレジストマスクを用いて、P型不純物を所定のドーズ量及び加速エネルギーでイオン注入することで形成される。
以上のように構成された本実施形態の固体撮像装置では、電荷保持部102からJFET103ヘの低電圧での電荷転送及びJFET103のドレイン領域の一部としてN型半導体領域204が機能する。これにより、JFET103のドレイン領域内の電圧降下を抑制することが可能となる。以下、この効果について詳細に説明する。
先ず、電荷保持部102からJFET103ヘの電荷転送の仕組みを説明する。光電変換部101で生成された信号電荷がP型半導体領域205で保持される前に、P型半導体領域205はJFET103のゲート領域201を介してリセット電圧が供給される。その後、JFET103のゲート領域201の電位を浮遊状態として、光電変換部101の電荷がP型半導体領域205へ転送される。そして、順次、P型半導体領域205からJFET103のゲート領域201ヘ電荷が転送される。通常、画素行ごとに転送が行なわれる。この時、P型半導体領域205は、第2の転送トランジスタのゲート電極106に所定の電圧を印加することによって電荷が転送される。P型半導体領域205に保持された電荷の殆ど、好ましくは全てをJFET103のート領域201へ転送するためには、P型半導体領域205の大部分、好ましくは全領域が空乏化される必要がある。
P型半導体領域205が空乏化される際には、P型半導体領域205の下部のN型半導体領域に空乏層が広がる。P型半導体領域205からの空乏層の広がり量は、P型半導体領域205とPN接合を形成するN型半導体領域の不純物濃度に応じて変化する。P型半導体領域205が低濃度のN型ウェル層とPN接合を構成していると、空乏層はN型ウェル層に大きく広がる。この場合、P型半導体領域205を十分に空乏化するために、第2の転送トランジスタのゲート電極106に印加する電圧が大きくなければならない。これに対して本実施形態では、P型半導体領域205が、N型ウェル層207を介することなく直接に、N型半導体領域204とPN接合を構成している。P型半導体領域205とPN接合を形成するN型半導体領域204の不純物濃度が高いため、N型半導体領域204への空乏層の広がりが抑制される。従って、第2の転送トランジスタのゲート電極106を介して供給される逆バイアス電圧が小さくても、P型半導体領域205の大部分、或いは全領域が空乏化される。
また、N型半導体領域204が存在しない場合には、JFET103の動作時において、JFET103のオン電流は、N型ウェル層207内を電流経路として、JFET103のソース領域203へ流れることになる。そのため、ドレイン領域となるN型ウェル層207内において電圧降下が生じる。本実施形態では、JFET103の動作時には、N型ウェル層207に比べて、より低抵抗なN型半導体領域204の大半を電流経路として、JFET103のソース領域203までオン電流が流れる。以上のように、JFET103のドレイン領域の一部としてN型半導体領域204が機能することにより、JFET103のドレイン領域内の電圧降下が抑制される。
以上説明したように、本実施形態によれば、電荷転送効率を高水準に維持しつつ、JFET103のドレイン領域における電圧降下を抑制することが可能となり、信頼性の高い固体撮像装置が実現する。
(第2の実施形態)
図6は、第2の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分X1−X2に沿った断面に対応する。第1の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
図6は、第2の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分X1−X2に沿った断面に対応する。第1の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
本実施形態の第1の実施形態との主な相違点は、図6に示すように、JFET103のチャネル領域202とN型半導体領域204とが、N型ウェル層207を介することなく直接的に接続されていることである。
本実施形態の構成によれば、JFET103の動作時において、JFET103のオン電流は、N型ウェル層内207を介することなく、低抵抗なN型半導体領域204内を流れる。そのため、第1の実施形態の構成に比べて、JFET103のドレイン領域内における電圧降下を更に抑制することができる。
(第3の実施形態)
図7は、第3の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分Y3−Y4に沿った断面に対応する。第1及び第2の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
図7は、第3の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分Y3−Y4に沿った断面に対応する。第1及び第2の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
本実施形態の第2の実施形態との主な相違点は、図7に示すように、リセットトランジスタのドレイン領域104の下方において、N型半導体領域204が非形成状態とされている(存在しない)ことである。つまり、N型半導体領域204は、リセットトランジスタのドレイン領域104の下まで延在していない。
互いに高濃度なP型半導体領域402とN型半導体領域204とが直接的にPN接合を構成する場合、条件によってはPN接合の界面付近に形成される空乏層内に高電界が生じる。これにより、インパクトイオン化によって発生した電荷が隣接する光電変換部101内に混入し易い構造となる。本実施形態の構成によれば、N型半導体領域204がリセットトランジスタのドレイン領域104の下方で非形成状態とされている。そのため、ドレイン領域104の近傍におけるインパクトイオン化を抑制し、ノイズを低減することが可能となる。
(第4の実施形態)
図8は、第4の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分X1−X2に沿った断面に対応する。図9は、第4の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分Y3−Y4に沿った断面に対応する。第1〜第3の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
図8は、第4の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分X1−X2に沿った断面に対応する。図9は、第4の実施形態による固体撮像装置の概略構成を示す断面図であり、図1の線分Y3−Y4に沿った断面に対応する。第1〜第3の実施形態と同様の機能を有する構成部材については同符号を付し、詳細な説明を省略する。
本実施形態の第3の実施形態との主な相違点は、図8及び図9に示すように、JFET103のチャネル領域202の延伸方向が、電荷保持部102からJFET103へ電荷を転送する方向と直交していることである。
JFET103の動作時においては、チャネル領域202内のピンチオフ領域において高電界が生じるため、インパクトイオン化によって発生した電荷が電荷保持部102内に混入し易くなる。本実施形態の構成によれば、インパクトイオン化によって生じた電荷は、リセットトランジスタのドレイン領域104へ排出される。そのため、電荷保持部102内への電荷混入を抑制し、ノイズを低減することができる。
(第5の実施形態)
本実施形態では、第1〜第4の実施形態による固体撮像装置の何れにも適用される、固体撮像装置の駆動方法について説明する。
本実施形態では、第1〜第4の実施形態による固体撮像装置の何れにも適用される、固体撮像装置の駆動方法について説明する。
固体撮像装置におけるノイズの1つとして、増幅トランジスタのゲート電極をリセットした際、ゲート電極に取り込まれるランダムノイズが知られている。このランダムノイズを除去するためには、電荷の蓄積開始直後の出力(ノイズ信号)から蓄積後の出力(光信号)を減算すれば良い。
固体撮像装置の駆動の具体的な手順としては、先ず光電変換部101に蓄積された電荷をJFET103のゲート領域201に転送する前に、JFET103のゲート領域201をリセットした後、JFET103の出力を第1の信号として読み出す。その後、光電変換部101に蓄積された電荷をJFET103のゲート領域201へ転送して、JFET103の出力を第2の信号として読み出す。そして、第1の信号と第2の信号との減算処理を行うというものである。
JFET103のゲート領域201で電荷を保持することによって、電子シャッターとして機能させることも可能ではあるが、JFET103と第2の電荷保持部の双方を有する構成の方が、前述の減算処理を行うことが可能となるため、ノイズ特性に優れる。
また、一般的なCMOSセンサにおいては、増幅トランジスタとしてMOSトランジスタを用いるため、増幅トランジスタの入力ノードであるFDにはコンタクトプラグが配されている。FDで信号電荷を保持している期間中に、コンタクトプラグから発生する暗電流が問題となることが知られているが、増幅トランジスタとしてJFETを用いる場合は、FD(JFETのゲート領域)にコンタクトプラグを設ける必要がない。そのため、暗電流の抑制が可能となる。
101:光電変換部 102:電荷保持部 103:接合型電界効果トランジスタ 104:ドレイン領域 105,106,107:ゲート電極 105a,06a,107a:ゲート絶縁膜 108:素子分離部 201:ゲート領域 202:チャネル領域 203:ソース領域 204,302:N型半導体領域 205,301,402:P型半導体領域 206:遮光部材 207:N型ウェル層 208,401:コンタクト部
Claims (5)
- 第1導電型の第1の半導体領域を含み、入射光に応じて電荷を生成する光電変換部と、
第1導電型の第2の半導体領域を含み、前記光電変換部で生成された電荷を保持する電荷保持部と、
接合型電界効果トランジスタと、
前記光電変換部と前記電荷保持部との間のポテンシャルを制御する第1の転送ゲート電極と、
前記電荷保持部と前記接合型電界効果トランジスタのゲート領域との間のポテンシャルを制御する第2の転送ゲート電極と、
前記第2の半導体領域の下部に配されて前記電荷保持部とPN接合を構成する第2導電型の第3の半導体領域と
を有し、
前記第3の半導体領域の不純物濃度は、前記第1の転送ゲート電極の下方領域における前記第3の半導体領域と同じ深さの部位の不純物濃度よりも高く、且つ前記接合型電界効果トランジスタのチャネル部の不純物濃度よりも高いことを特徴とする固体撮像装置。 - 前記第3の半導体領域は、前記接合型電界効果トランジスタのチャネル部と連続して配されていることを特徴とする請求項1に記載の固体撮像装置。
- 前記接合型電界効果トランジスタのゲート領域に蓄積された電荷をリセットするリセットトランジスタを更に含み、
前記第3の半導体領域は、前記接合型電界効果トランジスタのドレイン領域の下方で非形成状態とされていることを特徴とする請求項1に記載の固体撮像装置。 - 前記接合型電界効果トランジスタの前記チャネル部の延伸方向と、前記電荷保持部から前記接合型電界効果トランジスタに電荷を転送する方向とは直交することを特徴とする請求項1に記載の固体撮像装置。
- 請求項1〜4のいずれか1項に記載の固体撮像装置の駆動方法であって、
前記光電変換部に蓄積された電荷を前記接合型電界効果トランジスタのゲート領域に転送する前に、前記接合型電界効果トランジスタのゲート領域をリセットする手順と、
前記接合型電界効果トランジスタの出力を第1の信号として読み出す手順と、
前記光電変換部に蓄積された電荷を前記接合型電界効果トランジスタのゲート領域に転送して、前記接合型電界効果トランジスタの出力を第2の信号として読み出す手順と、
前記第1の信号と前記第2の信号との減算処理を行う手順と
を含むことを特徴とする固体撮像装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129375A JP2016009755A (ja) | 2014-06-24 | 2014-06-24 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129375A JP2016009755A (ja) | 2014-06-24 | 2014-06-24 | 固体撮像装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016009755A true JP2016009755A (ja) | 2016-01-18 |
Family
ID=55227128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014129375A Pending JP2016009755A (ja) | 2014-06-24 | 2014-06-24 | 固体撮像装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016009755A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112534579A (zh) * | 2018-07-31 | 2021-03-19 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
-
2014
- 2014-06-24 JP JP2014129375A patent/JP2016009755A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112534579A (zh) * | 2018-07-31 | 2021-03-19 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
US11923387B2 (en) | 2018-07-31 | 2024-03-05 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6406585B2 (ja) | 撮像装置 | |
US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
JP4785963B2 (ja) | 固体撮像装置 | |
KR20100126543A (ko) | 블루밍과 혼색을 감소시킨 고체 화상 센서 | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2011114302A (ja) | 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置 | |
JP5539373B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2009283649A (ja) | 固体撮像装置及びその製造方法 | |
JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010137269A1 (ja) | 固体撮像装置 | |
JP2007073544A (ja) | 固体撮像装置およびその製造方法 | |
JP2017220603A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
JP6347677B2 (ja) | 固体撮像装置 | |
JP5274118B2 (ja) | 固体撮像装置 | |
JP2016009755A (ja) | 固体撮像装置及びその駆動方法 | |
JP2004356246A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
JP5355740B2 (ja) | 光電変換装置の製造方法 | |
JP2017054947A (ja) | 固体撮像素子及びその製造方法、並びに、電子機器 | |
JP5312511B2 (ja) | 固体撮像装置 | |
JP2007281344A (ja) | 固体撮像装置とその製造方法 | |
JP2006147758A (ja) | 固体撮像装置およびその製造方法 | |
JP2007123680A (ja) | 固体撮像装置 | |
JP2016051813A (ja) | 半導体装置の製造方法、半導体装置、撮像装置および撮像装置の製造方法 | |
JP4779575B2 (ja) | 固体撮像素子 |