JP2016009320A - 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム - Google Patents
電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム Download PDFInfo
- Publication number
- JP2016009320A JP2016009320A JP2014129255A JP2014129255A JP2016009320A JP 2016009320 A JP2016009320 A JP 2016009320A JP 2014129255 A JP2014129255 A JP 2014129255A JP 2014129255 A JP2014129255 A JP 2014129255A JP 2016009320 A JP2016009320 A JP 2016009320A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- value
- linear
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】非線形回路を含む第1回路と前記第1回路を除く第2回路とを有する模擬回路を、前記第1回路と前記第2回路とに分割する分割装置と、前記第1及び第2回路を解析する解析装置と、を備える。
【選択図】図1
Description
以下、図1及び図2を参照して、本実施形態におけるシミュレーション装置について説明する。図1は、本実施形態におけるシミュレーション装置の機能を示す図である。図2は、本実施形態におけるシミュレーション装置のハードウエアを示す図である。
選択装置に対応する。
以下、図3を参照して、本実施形態における模擬回路について説明する。図3は、本実施形態における模擬回路を示す回路図である。
非線形抵抗22は、非線形特性を有する受動素子であり、例えば遮断器の接点抵抗を模擬している。非線形抵抗22の抵抗値rsは、遮断器がオンしたとき対応する第1の値ron、及び、遮断器がオフしたときに対応する第2の値roffの一方の値とみなされる。尚、第1の値ronと第2の値roffとは互いに異なる値である。つまり、非線形抵抗22は、遮断器のオンオフの状態に基づいて抵抗値rsが異なる2つの値とみなされる可変抵抗である。よって、模擬回路100では、抵抗値rsが遮断器の動作状態に応じて領域分割数が2個となるように区分線形化されている。尚、非線形抵抗22の抵抗値rsについての区分線形化は、例えば後述する回路分割部12で行われることとしてもよい。
非線形抵抗22、抵抗23、45、43、インダクタ24、44、42は、交流電源21と交流電源41との間において直列に接続されている。キャパシタ31、非線形インダクタ46は、交流電源21と交流電源41との間において並列に接続されている。
以下、図1及び図3を参照して、本実施形態における回路方程式生成部について説明する。
回路方程式生成部11は、例えばキルヒホッフの第1及び第2法則を用いて、模擬回路100から例えば4個の回路方程式(1)―(4)を生成する。
この後、回路方程式生成部11は、回路方程式(1)―(4)から例えば状態方程式(7)を生成する。
以下、図1、図4及び図5を参照して、本実施形態における回路分割部について説明する。図4は、本実施形態における分割される位置と模擬回路とを示す回路図である。尚、模擬回路100における、回路分割部12によって分割される位置が破線で示されている。図5は、本実施形態における第1乃至第3分割回路を示す回路図である。
回路分割部12は、回路方程式生成部11によって生成された状態方程式(例えば、状態方程式(7))の基としての回路方程式(例えば、回路方程式(1)−(4))の並べ替えに基づいて、ブロック対角化の判断を行う。具体的には、インダクタンス行列がブロック対角行列となるように回路方程式を並べ替えることが可能である場合、回路分割部12は、インダクタンス行列をブロック対角行列とすることが可能であると判断する。一方、インダクタンス行列がブロック対角行列となるように回路方程式を並べ替えることが可能でない場合、回路分割部12は、インダクタンス行列をブロック対角行列とすることが可能でないと判断する。
回路方程式生成部11によって生成された状態方程式のインダクタンス行列をブロック対角行列とすることが可能であると判断した場合、回路分割部12は、インダクタンス行列及び抵抗行列がブロック対角行列となるように当該状態方程式を変換する。尚、抵抗行列は、例えば、状態方程式(7)においては、右辺における抵抗値及びキャパシタンス値が要素となっている4行4列の行列を示している。一方、回路方程式生成部11によって生成された状態方程式のインダクタンス行列をブロック対角行列とすることが可能でないと判断した場合、回路分割部12は、当該状態方程式を変換しない。
状態方程式(8)は、夫々独立した状態方程式(9)―(11)(状態方程式群)に対応している。そして、状態方程式(9)―(11)は夫々、第1分割回路2、第2分割回路3、第3分割回路4に対応している。
第1分割回路2と第2分割回路3とは、第1結合回路としての交流電源201及び電流源301によって関連付けられている。交流電源201は、電流源301の両端に発生する電圧に対応する電圧を供給する。電流源301は、交流電源201からインダクタ24等を介して交流電源21に供給される電流に対応する電流を出力する。
以下、図1及び図6を参照して、本実施形態における実装部及び演算部について説明する。図6は、本実施形態における演算部を示すブロック図である。
実装部13は、回路分割部12によって分割された各分割回路を、演算部14に実装する。具体的には、実装部13は、非線形素子が含まれている第1分割回路2及び第3分割回路4を夫々、区分線形回路演算部141、143に実装する。更に、実装部13は、非線形素子が含まれていない第2分割回路3を、線形回路演算部142に実装する。
演算部14は、前述したように、実装部13によって実装された分割回路の演算を行う。演算部14は、区分線形回路演算部141、143、線形回路演算部142を有する。
区分線形回路演算部141は、例えば線形回路演算部142との間において通信を行い、情報の入出力が行われる。区分線形回路演算部141は、第1時間における電圧値V1を示す情報が線形回路演算部142から入力され、当該入力された情報に基づいて第1時間よりも後の第2時間において第1分割回路2の演算を行う。この場合の電圧値V1は、電圧値Vに対応しているために、区分線形回路演算部141は、状態方程式(9)についての演算を行い、電流値I1を示す情報を例えば線形回路演算部142に出力する。尚、線形回路演算部142に出力された電流値I1を示す情報は、線形回路演算部142での演算で用いられる。
区分線形回路演算部143は、例えば線形回路演算部142との間において通信を行い、情報の入出力が行われる。区分線形回路演算部143は、第1時間における電圧値V2を示す情報が線形回路演算部142から入力され、当該入力された情報に基づいて第1時間よりも後の第2時間において第3分割回路4の演算を行う。この場合の電圧値V2は、電圧値Vに対応しているために、区分線形回路演算部143は、状態方程式(11)についての演算を行い、電流値I2を示す情報を例えば線形回路演算部142に出力する。尚、線形回路演算部142に出力された電流値I2を示す情報は、線形回路演算部142での演算で用いられる。
線形回路演算部142は、例えば区分線形回路演算部141、143との間において通信を行い、情報の入出力が行われる。線形回路演算部142は、第1時間における電流値I1を示す情報が区分線形回路演算部141から入力され、更に、第1時間における電流値I2を示す情報が区分線形回路演算部143から入力される。線形回路演算部142は、これらの入力された情報に基づいて、第1時間よりも後の第2時間において第2分割回路3の演算を行う。この場合の電圧値V1、V2は、電圧値Vに対応しているために、線形回路演算部142は、状態方程式(10)についての演算を行い、電圧値V1、V2を示す情報を夫々、例えば区分線形回路演算部141、143に出力する。尚、区分線形回路演算部141、143夫々に出力された電圧V1、V2を示す情報は、区分線形回路141、143での演算で用いられる。
以下、図1及び図7を参照して、本実施形態におけるシミュレーション装置の動作について説明する。図7は、本実施形態におけるシミュレーション装置の動作を示すフローチャートである。
以下、図8を参照して、本実施形態におけるシミュレーション装置のリソースと処理速度について説明する。図8は、シミュレーション装置のリソースを示す図である。
状態変数の値を求める場合、他のシミュレーション装置は、例えば状態方程式(7)の演算を行う。この場合、他のシミュレーション装置は、例えば、状態方程式(7)のインダクタンス行列の逆行列の演算を、各非線形素子の領域毎に行って、状態変数の値を求める。つまり、他のシミュレーション装置は、模擬回路100から状態変数の値を求める際に、数式(12)が示す個数の方程式について演算を行う。
状態変数の値を求める場合、シミュレーション装置1は、前述したようにS1乃至S9(図7)の動作を行う。シミュレーション装置1については、模擬回路100から状態変数の値を求める際に、数式(13)が示す個数の方程式が演算の候補となる。
又、回路分割部12は、インダクタンス行列がブロック対角行列となっている状態方程式(8)に基づいて、模擬回路100を各分割回路に分割する。よって、模擬回路100を解析するための方程式の数を減少させることにより、模擬回路100を解析するためのリソースを減少させると共に、模擬回路100を解析する速度を向上させることができる。
12 回路分割部
14 演算部
100 模擬回路
141、143 区分線形回路演算部
142 線形回路演算部
Claims (9)
- 非線形回路を含む第1回路と前記第1回路を除く第2回路とを有する模擬回路を、前記第1回路と前記第2回路とに分割する分割装置と、
前記第1及び第2回路を解析する解析装置と、
を備えたことを特徴とする電気回路のシミュレーション装置。 - 前記解析装置は、
前記第1回路を解析する第1解析装置と、
前記第2回路を解析する第2解析装置と、を有し、
前記第1解析装置は、前記非線形回路を、前記非線形回路の動作範囲に応じて定まる複数の線形回路とみなして前記第1回路を解析する
ことを特徴とする請求項1に記載の電気回路のシミュレーション装置。 - 前記第1解析装置は、第1時間における前記第2解析装置の解析結果に基づいて、前記第1時間よりも後の第2時間において前記第1回路を解析する
ことを特徴とする請求項2に記載の電気回路のシミュレーション装置。 - 前記第1解析装置は、
前記非線形回路の動作点に基づいて、前記複数の線形回路のうちの所定の線形回路を選択する選択装置と、
前記非線形回路を前記選択装置によって選択された前記所定の線形回路とみなして、前記第1回路を解析する第3解析装置と、を有する
ことを特徴とする請求項3に記載の電気回路のシミュレーション装置。 - 前記第1及び第2解析装置は、互いに並列に動作する
ことを特徴とする請求項2乃至4の何れかに記載の電気回路のシミュレーション装置。 - 前記分割装置は、前記模擬回路に対応する状態方程式のインダクタンス行列がブロック対角行列となっている場合に、前記インダクタンス行列における第1ブロック対角部分及び前記第1ブロック対角部分を除く第2ブロック対角部分の一方に対応する前記第1回路と、前記第1及び第2ブロック対角部分の他方に対応する前記第2回路とに分割する
ことを特徴とする請求項1乃至5の何れかに記載の電気回路のシミュレーション装置。 - 前記模擬回路に対応する状態方程式のインダクタンス行列がブロック対角行列となるように、前記状態方程式を生成する生成装置、を更に備え、
前記分割装置は、前記生成装置が生成した前記状態方程式の前記インダクタンス行列における第1ブロック対角部分及び前記第1ブロック対角部分を除く第2ブロック対角部分の一方に対応する前記第1回路と、前記第1及び第2ブロック対角部分の他方に対応する前記第2回路とに分割する
ことを特徴とする請求項1乃至5の何れかに記載の電気回路のシミュレーション装置。 - 非線形回路を含む第1回路と前記第1回路を除く第2回路とを有する模擬回路を、前記第1回路と前記第2回路とに分割する第1ステップと、
前記第1及び第2回路を解析する第2ステップと、
を含む特徴とする電気回路のシミュレーション方法。 - 電気回路のシミュレーション装置に対して、
非線形回路を含む第1回路と前記第1回路を除く第2回路とを有する模擬回路を、前記第1回路と前記第2回路とに分割する第1機能と、
前記第1及び第2回路を解析する第2機能と、
を実現させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129255A JP6379722B2 (ja) | 2014-06-24 | 2014-06-24 | 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129255A JP6379722B2 (ja) | 2014-06-24 | 2014-06-24 | 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016009320A true JP2016009320A (ja) | 2016-01-18 |
JP6379722B2 JP6379722B2 (ja) | 2018-08-29 |
Family
ID=55226840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014129255A Active JP6379722B2 (ja) | 2014-06-24 | 2014-06-24 | 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379722B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107171830A (zh) * | 2017-04-25 | 2017-09-15 | 上海科梁信息工程股份有限公司 | 电力信息物理硬件在环安全性仿真测试平台 |
JP2019008794A (ja) * | 2017-06-20 | 2019-01-17 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 電気全体回路のシミュレーションのためのコンピュータ実装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0916640A (ja) * | 1995-06-10 | 1997-01-17 | Fujitsu Ltd | 回路シミュレータ及びブロック緩和反復シミュレーション方法 |
JP2004240541A (ja) * | 2003-02-04 | 2004-08-26 | Hitachi Ltd | 並列分散環境におけるネットワーク回路のシミュレーション方法および装置 |
WO2007110910A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | 回路シミュレータ |
JP2009512910A (ja) * | 2005-08-15 | 2009-03-26 | ズームシス・インコーポレイテッド | システムのシミュレーション |
-
2014
- 2014-06-24 JP JP2014129255A patent/JP6379722B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0916640A (ja) * | 1995-06-10 | 1997-01-17 | Fujitsu Ltd | 回路シミュレータ及びブロック緩和反復シミュレーション方法 |
JP2004240541A (ja) * | 2003-02-04 | 2004-08-26 | Hitachi Ltd | 並列分散環境におけるネットワーク回路のシミュレーション方法および装置 |
JP2009512910A (ja) * | 2005-08-15 | 2009-03-26 | ズームシス・インコーポレイテッド | システムのシミュレーション |
WO2007110910A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | 回路シミュレータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107171830A (zh) * | 2017-04-25 | 2017-09-15 | 上海科梁信息工程股份有限公司 | 电力信息物理硬件在环安全性仿真测试平台 |
JP2019008794A (ja) * | 2017-06-20 | 2019-01-17 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 電気全体回路のシミュレーションのためのコンピュータ実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6379722B2 (ja) | 2018-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huynh | A flux reconstruction approach to high-order schemes including discontinuous Galerkin methods | |
Benner et al. | Efficient balancing-based MOR for large-scale second-order systems | |
JP6379722B2 (ja) | 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム | |
US20180365361A1 (en) | Computer-implemented method for simulation of an electrical circuit | |
JP6197314B2 (ja) | 電力系統のシミュレーション方法および電力系統シミュレータ | |
JP6650333B2 (ja) | 周波数特性解析装置、方法、及びプログラム | |
KR102438976B1 (ko) | 유효 상정고장 검출 장치 및 방법 | |
CN113039548A (zh) | 由计算机实现的用于对电路进行仿真的方法 | |
US8098249B2 (en) | Apparatus and method for automatic scaling of tick marks | |
JP6096001B2 (ja) | 構造解析装置 | |
JPWO2016132684A1 (ja) | 影響度可視化システム、方法およびプログラム | |
JP5602273B1 (ja) | 電力系統シミュレータならびに電力系統のシミュレーションプログラムおよびシミュレーション方法 | |
EP3502932A1 (en) | Simulation method, simulation unit, and program | |
IRANDOUST | Exact solutions for some of the fractional differential equations by using modification of He's variational iteration method | |
US10740910B1 (en) | Volume fraction apparatuses and methods | |
Mazziotta et al. | Non-compensatory aggregation of social indicators: An icon representation | |
JP6300022B2 (ja) | スパースタブロー法を利用した電力系統の瞬時値解析システム | |
CN102508984A (zh) | 一种面向电路微调的仿真加速方法、设备和系统 | |
Yu et al. | Periodic BVPs for fractional order impulsive evolution equations | |
JP2012181669A (ja) | 素子解析システム、素子解析方法及び素子解析プログラム | |
CN113221397B (zh) | 电气设备铁心的振动位移计算方法、装置及终端设备 | |
JP2013214299A (ja) | 物理量シミュレーション方法及びそれを用いた物理量シミュレーションシステム | |
JP5830370B2 (ja) | 潮流計算装置、潮流計算プログラムおよび潮流計算方法 | |
JP2012242986A (ja) | パラメトリックシミュレーションシステム | |
CN109254670B (zh) | 汉字输入方法、存储介质及计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |