JP2016009230A - 電圧レギュレータ - Google Patents
電圧レギュレータ Download PDFInfo
- Publication number
- JP2016009230A JP2016009230A JP2014127939A JP2014127939A JP2016009230A JP 2016009230 A JP2016009230 A JP 2016009230A JP 2014127939 A JP2014127939 A JP 2014127939A JP 2014127939 A JP2014127939 A JP 2014127939A JP 2016009230 A JP2016009230 A JP 2016009230A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection circuit
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
図9には、特許文献1に開示されているリニアレギュレータ回路が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このリニアレギュレータ回路は、誤差増幅器11A、とバッファ回路12Aと、出力トランジスタTr1とを主たる構成要素として構成されたものとなっている。
また、出力電圧Voが上昇すると、誤差増幅器11Aの動作により、出力トランジスタTr1のゲート電圧が上昇して、出力トランジスタTr1のオン抵抗が増大し、出力電圧Voが引き下げられる。
また、出力端子Toとグランドとの間に設けられている容量C1は、出力端子Toに接続される負荷による出力電圧Voの変動を抑圧するよう作用するものとなっている。
さらに、出力電圧Voの低周波数の変動は、誤差増幅器11Aの変動により抑圧され、高周波数の変動は容量C1により抑制されるものとなっている。
基準電圧e1と抵抗器R1a,R2aの相互の接続点に得られるフィードバック電圧は、差動増幅回路を構成する入力トランジスタTr2,Tr3に入力される。
そして、トランジスタTr2のドレイン電流に基づいてトランジスタTr4,Tr5がカレントミラー動作をなすと共に、トランジスタTr5のドレイン電流に基づいてトランジスタTr6,Tr7がカレントミラー動作をなすようになっている。
そして、トランジスタTr7,Tr9のドレインがバッファ回路12AのトランジスタTr10のゲートに接続されている。
トランジスタTr10には、PチャンネルMOSトランジスタが用いられており、そのソースには定電流I3aが供給され、ドレインはグランドに接続されている。
また、出力端子ToとトランジスタTr4,Tr5のゲートとの間には、容量C4aが接続されており、出力電圧Voの高周波の変動に対する誤差増幅器11Aの応答性が向上されるようになっている。
外部からの電圧が印加される入力ノードと、安定化された電圧が出力される出力ノードとの間に、入出力電位差の最小値が最小飽和電圧となるメイントランジスタが設けられると共に、前記入力ノードに印加される入力電圧に応じたバイアス電流を出力するバイアス回路と、出力電圧の変動を検出する電圧検出回路が設けられ、前記電圧検出回路の出力段は、前記電圧検出回路の出力に応じて定電流を発生する電圧制御電流源に接続され、前記電圧制御電流源の出力段は、電流減算回路の入力段に接続され、前記電流減算回路の出力段は、前記メイントランジスタの動作を制御するトランジスタ駆動回路に接続され、
前記電流減算回路は、前記バイアス回路から供給される前記バイアス電流と前記電圧制御電流源の出力電流の差分に応じた電流を出力可能に構成され、
前記トランジスタ駆動回路は、前記電流減算回路の出力電流を前記メイントランジスタの制御電圧に変換して前記メイントランジスタの動作を制御するよう構成され、前記トランジスタ駆動回路による前記メイントランジスタの動作制御により一定の出力電圧を出力可能としてなるものである。
また、フィードバック回路において、出力電圧の変動を電流変化の信号に変換し、その電流変化の信号をトランジスタ駆動回路において電圧信号に変換しているので、電圧検出回路からトランジスタ駆動回路へ至る経路において発生するポール周波数を高くすることができ、それ故、位相補償の複雑化を回避することができる。
また、バイアス回路がスタータの機能を果たすため、回路の確実な起動が可能となる。
さらに、電流減算回路にカレントミラー回路を用いることにより、回路に発生するポール周波数を高くすることができ、また、カレントミラー回路の構成によってフィードバックループの利得調整が可能となる。
またさらに、トランジスタ駆動回路を、抵抗成分を有する電流・電圧変換回路を用いた構成とすることにより、出力トランジスタの制御電圧を入力電圧の変動に関わらず一定に保持することができるので、入力電圧変動に対して一定の負荷電流を供給することができ、出力電圧の変動を抑圧して入力リップル除去比を高くすることが可能となる。
また、電圧検出回路において、差動増幅器を用い、その入力端子の一方に基準電圧を、他方に出力電圧に対応した電圧を、それぞれ印加する構成とすることで、基準電圧と差動増幅器とで出力電圧の検出を行うことから出力電圧の精度を確保することが可能となる。
さらに、電圧検出回路及び電圧制御電流源に、バンドギャップ回路を適用することで、先に述べたように出力電圧の変動を抑圧して高い入力リップル除去比を得ることができるという基本的な効果に加えて、温度変動に殆ど依存することがない安定した出力電圧を得ることができる電圧レギュレータを提供することが可能となる。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施例における電圧レギュレータの基本回路構成例について、図1を参照しつつ説明する。
本発明の実施の形態における電圧レギュレータは、電圧検出回路101と、電圧制御電流源102と、電流減算回路103と、バイアス回路104と、トランジスタ駆動回路105と、出力トランジスタ(図1においては「Mp1」と表記)1とを主たる構成要素として構成されたものとなっている。
電圧制御電流源102は、電圧検出回路101の出力電圧に応じた電流を出力するよう構成されてなるもので、その出力段は電流減算回路103の入力段に接続されたものとなっている(詳細は後述)。
電流減算回路103は、バイアス回路104から供給される電流と電圧制御電流源102の出力電流との減算結果に比例した電流をトランジスタ駆動回路105へ供給するよう構成されてなるものである。
バイアス回路104は、入力電圧VINが印加される入力ノードとしての入力端子45と電流減算回路103との間に接続されて、後述するように所定のバイアス電流を電流減算回路103へ供給するよう構成されたものである。
本発明の実施の形態において、出力トランジスタ1には、P型MOSトランジスタが用いられており、そのソースには、入力端子45を介して入力電圧VINが印加されるようになっている一方、ドレインとグランドとの間には、出力コンデンサ(図1においては「COUT」と表記)41が直列接続されて設けられている。
入力電圧VINが印加されると、バイアス回路104からバイアス電流Ibias1が電流減算回路103へ供給開始される。このとき、出力電圧VOUTの電圧上昇が生じておらず、電圧制御電流源102には電流は流れていないとする。
電流減算回路103からバイアス電流Ibias1に比例した電流Ibias2が出力されてトランジスタ駆動回路105へ入力されて、出力トランジスタ1のゲートには、電流Ibias2に応じた電圧が印加される。
電圧制御電流源102にフィードバック電流IFBが流れると、電流減算回路103の出力電流は、下記する式1で表されるように、起動時の出力電流Ibias2より少なくなる。
この式1で表されるバイアス電流Ibias2により、トランジスタ駆動回路105は、出力トランジスタ1のゲート・ソース間電圧を低下させて出力トランジスタ1を飽和領域で動作せしめる電圧を、出力トランジスタ1へ出力することとなり、そのため、出力トランジスタ1に流れる電流は、一定電流に制限されることとなる。
かかる出力トランジスタ1の動作により、出力電圧VOUTは、電圧検出回路101において設定されている電圧で安定することとなる。
なお、出力トランジスタ1は、入力端子45と出力端子46の間の電位差(入出力電位差)の最小値が、最小飽和電圧となるものを用いると好適である。
この場合の電圧検出回路101の出力電圧V1は、下記する式2により表される。
一般的に、出力端子46に負荷RL(図示せず)が接続されると、出力電圧VOUTと出力電流IOUTの関係は、下記する式7で表されるものとなる。
負荷RLが小さくなった際に、出力電圧VOUTを一定にしようとすると、式7から出力電流IOUTを増やす必要があることが解る。負荷RLが小さくなった瞬間においては、負荷RLが小さくなる直前の出力電流IOUTが流れ続けているので、出力電圧VOUTがΔVOUT低下することとなる。つまり、ΔVOUTが負となって、電圧検出回路101からのフィードバックにより、出力トランジスタ1の出力電流IOUTが制御されて、式6に示されたようにΔIOUTの電流が増える。
このようにして、本発明の実施の形態における電圧レギュレータは一定電圧を出力する動作を実現するものとなっている。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第1の具体回路構成例は、特に、電流減算回路103と、トランジスタ駆動回路105の具体回路例を示したものである。
電流減算回路103は、減算用第1及び第2のMOSトランジスタ(図2においては、それぞれ「Mn1」、「Mn2」と表記)2,3によるカレントミラー回路で構成されたものとなっている。
また、減算用第1及び第2のMOSトランジスタ2,3の各々のソースは、共にグランドに接続される一方、減算用第1のMOSトランジスタ2のドレインは、電圧制御電流源102の出力段及びバイアス回路104の出力段に接続されたものとなっている。また、減算用第2のMOSトランジスタ3のドレインは、トランジスタ駆動回路105を構成する第1の抵抗器(図2においては「R1」と表記)31の一端に接続されると共に、出力トランジスタ1のゲートに接続されている。
まず、減算用第1のMOSトランジスタ2のチャンネル長をL1、チャンネル幅をW1とし、また、減算用第2のMOSトランジスタ3のチャンネル長をL2、チャンネル幅をW2とし、減算用第1のMOSトランジスタ2のアスペクト比(W1/L1)に対する減算用第2のMOSトランジスタ3のアスペクト比(W2/L2)の比率を表すサイズ比をmとすると、mは、下記する式8で表される。
また、基本的な回路動作は、図1に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
なお、図1、図2に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の具体回路構成例は、特に、電圧検出回路101の具体回路例を示したものである。
差動増幅器20は、非反転入力端子が出力端子46に接続される一方、反転端子には、基準電圧Vref1が印加されるようになっている。そして、差動増幅器20の出力端子は、電圧制御電流源102の入力段に接続されたものとなっている。
差動増幅器20の入力において、出力電圧VOUTの変動分ΔVOUTが検出されるが、かかる変動分ΔVOUTは、下記する式10で表される。
なお、上述の点を除けば、他の基本的な回路動作は、図1に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
なお、図1乃至図3に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の具体回路構成例は、特に、次述するような構成の電圧検出回路101Aを有する点が、先の図2に示された第2の具体回路構成例と異なるものである。
具体的には、まず、出力端子46とグランドとの間に、出力端子46側から第1の分圧抵抗器(図4においては「RA」と表記)37、第2の分圧抵抗器(図4においては「RB」と表記)38が直列接続されて設けられており、相互の接続点が、差動増幅器20の非反転入力端子に接続されたものとなっている。
かかる構成においては、出力電圧VOUTの変動分ΔVOUTが生ずると、差動増幅器20の出力は、下記する式12で表される値となる。
なお、上述の点を除けば、他の基本的な回路動作は、図1に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
差動増幅器20は、増幅器用第1及び第2のP型MOSトランジスタ(図5においては、それぞれ「Mp11」、「Mp12」と表記)4,5と、増幅器用第1及び第2のN型MOSトランジスタ(図5においては、それぞれ「Mn11」、「Mn12」と表記)6,7と、定電流源9とを有して構成されたものとなっている。
増幅器用第1のP型MOSトランジスタ4のゲートは,非反転入力端子として、増幅器用第2のP型MOSトランジスタ5のゲートは,反転入力端子として、それぞれ用いられるようになっており、増幅器用第1及び第2のP型MOSトランジスタ4,5は、差動増幅器20の差動入力段を構成するものとなっている。
すなわち、増幅器用第1及び第2のN型MOSトランジスタ6,7は、各々のゲートが相互に接続されると共に、増幅器用第1のN型MOSトランジスタ6のドレインと共に増幅器用第1のP型MOSトランジスタ4のドレインに接続されている。
一方、電圧制御電流源102は、電流源用N型MOSトランジスタ(図5においては「Mn21」と表記)8を用いて構成されたものとなっている。
すなわち、電流源用N型MOSトランジスタ8のドレインは電流減算回路103の減算用第1のMOSトランジスタ2のソースに接続される一方(図3、図4参照)、電流源用N型MOSトランジスタ8のソースはグランドに接続されたものとなっている。
かかる電圧制御電流源102は、電流源用N型MOSトランジスタ8のトランスコンダクタにより、電流源用N型MOSトランジスタ8のゲート電圧を出力電流IFBに変換して出力するものとなっている。
入力電圧VINが印加されて差動増幅器20の非反転入力端子の電圧が、未だ基準電圧Vref1に達していない場合は、増幅器用第1のP型MOSトランジスタ4のドレイン電流が、増幅器用第2のP型MOSトランジスタ5のドレイン電流より大となるので、増幅器用第2のN型MOSトランジスタ7のドレイン電圧は、論理値Lowに相当するレベルとなり、同時に、電圧制御電流源102の電流源用N型MOSトランジスタ8ゲートも論理値Lowに相当するレベルとなるため、電流源用N型MOSトランジスタ8のドレイン電流IFBは流れない。
入力端子45に接続されているのは、バイアス回路104とトランジスタ駆動回路105であり、他の回路は、電圧検出回路101は出力端子46に接続され、電圧制御電流源102と電流減算回路103はグランドのみ接続されており、入力端子45とは接続されていない。
入力電圧VINが変動した際、バイアス回路104のバイアス電流Ibias1は定電流源104aから得られるものであるので、入力電圧VINが変動の影響を受けることは殆ど無い。
そのため、電流減算回路103の出力電流Ibias2も入力電圧VINの変動の影響を殆ど受けず、トランジスタ駆動回路105の第1の抵抗器31の電圧もあまり変化せず、出力トランジスタ1のゲート・ソース間電圧は、力電圧VINが変動してもほぼ一定となり、結局、出力電流IOUTは殆ど変化しない。
つまり、本発明の実施の形態における回路は、入力電圧VINの変動に対する出力電圧VOUTの変動は僅かとなり、いわゆる入力リップル除去比を高くすることが可能となっている。
電圧制御電流源102の電流源用N型MOSトランシスタ8のドレイン側から見た小信号抵抗は、減算用第1のMOSトランジスタ2のトランスコンダクタンスgmn1の逆数1/gmn1となり、ゲートやドレインの寄生容量で生ずるポール周波数は高くなる。
したがって、位相補償を複雑にすることなく、リップル除去比を高めることが可能となる。
なお、図1乃至図5に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路101の他の具体回路構成例として、電圧検出回路101Bを示すと共に、電圧制御電流源102及びバイアス回路104の具体回路構成例を示したものである。
すなわち、検出回路用第1及び第2のPNP型トランジスタ12,13は、各々のベースが相互に接続されると共に、検出回路用第1のPNP型トランジスタ12のコレクタと接続されている。
一方、検出回路用第1のPNP型トランジスタ12のコレクタは、検出回路用第2の抵抗器(図6においては「R5」と表記)35を介して、検出回路用第2のPNP型トランジスタ13のコレクタは、検出回路用第3の抵抗器(図6においては「R6」と表記)36を介して、共に検出回路用第3のPNP型トランジスタ(図6においては「Qp5」と表記)15のエミッタに接続されている。
そして、検出回路用第3のPNP型トランジスタ15のベースとコレクタは、共にグランドに接続されたものとなっている。
電流源用PNP型トランジスタ14は、エミッタが出力端子46に接続される一方、コレクタは、次述するようにカレントミラー回路を構成する電流源用第1のN型MOSトランジスタ16のドレインに接続され、ベースは、先の検出回路用第2のPNP型トランジスタ13のコレクタと接続されている。
また、電流源用第1及び第2のN型MOSトランジスタ16,17は、各々のソースが共にグランドに接続される一方、電流源用第2のN型MOSトランジスタ17のドレインは、電流減算回路103を構成する減算用第1のMOSトランジスタ2のドレインに接続されている。かかる電流源用第1及び第2のN型MOSトランジスタ16,17により、電流源用カレントミラー回路が構成されたものとなっている。
第2の抵抗器32は、その一端が入力端子45に接続される一方、他端が第3の抵抗器33の一端と接続され、第3の抵抗器33の他端は、電流減算回路103を構成する減算用第1のMOSトランジスタ2のドレインに接続されている。
また、バイアス回路用PNP型トランジスタ11は、そのコレクタがグランドに接続される一方、エミッタは、第2の抵抗器32と第3の抵抗器33の接続点に接続され、ベースは、第3の抵抗器33と共に、減算用第1のMOSトランジスタ2のドレインに接続されている。
この構成例においては、電圧検出回路101Bと電圧制御電流源102は、バンドギャップ回路が構成されたものとなっており、検出回路用第1のPNP型トランジスタ12と検出回路用第2のPNP型トランジスタ13の面積比率を1対nとすると検出回路用第1の抵抗器34に流れる電流IR4は、下記する式13により表される値となる。なお、検出回路用第1の抵抗器34の抵抗値をR4とする。
検出回路用第3の抵抗器36には、上述の電流IR4が流れるので、検出回路用第3の抵抗器36に発生する電圧VR6は、下記する式15により表される値となる。
バイポーラトランジスタのベース・エミッタ間電圧VBEは、負の温度特性があり、熱電圧VTは正の温度特性となることから、式16より、第4及び第6の抵抗器34,36、並びに、面積比nの値を調整することで、出力電圧OUTの温度特性の相殺が可能であることが理解できる。
なお、第2の抵抗器32に流れる電流IR2は、バイアス回路用PNP型トランジスタ11のエミッタに生じる電圧が、電圧VBE1と減算用第1のMOSトランジスタ2のゲート・ソース間電圧VGSn1との和となるので、下記する式18で表される値となる。
しかして、この構成例においては、電流減算回路103の動作により、バイアス回路104からの電流Ibias1から電圧制御電流源102のフィードバック電流IFBを差し引いた差分の電流に比例した電流Ibias2を、トランジスタ回路105に出力して、出力トランジスタ1を制御することで、出力電圧が電圧検出回路101Bで設定された電圧に一定に維持されることとなる。
電流減算回路103による制御による出力トランジスタ1の動作の詳細は、先に図1、図2で説明した通りであるので、ここでの再度の詳細な説明は省略する。
なお、図1乃至図6に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路101及び電圧制御電流源102の他の具体回路構成例として、電圧検出回路101C及び電圧制御電流源102Aの具体回路構成例を示したもので、他の具体回路構成部分は、図6に示されたものと同一である。
検出回路用第1及び第2のNPN型トランジスタ21,22は、カレントミラー回路を構成するよう設けられたものとなっている。
すなわち、検出回路用第1及び第2のNPN型トランジスタ21,22は、各々のベースが相互に接続されると共に、検出回路用第1及び第2のNPN型トランジスタ21のコレクタと接続されている。
さらに、検出回路用第1のNPN型トランジスタ21のコレクタは、検出回路用第2の抵抗器35を介して、検出回路用第2のNPN型トランジスタ22のコレクタは、検出回路用第3の抵抗器36を介して、共に検出回路用第3のNPN型トランジスタ24のエミッタに接続されると共に、検出回路用第2のNPN型トランジスタ22のコレクタは、電圧制御電流源102Aの入力段に後述するように接続されている。
すなわち、電流源用NPN型トランジスタ23は、コレクタが電流減算回路103の減算用第1のMOSトランジスタ2のドレインに接続される一方、エミッタは、グランドに接続されている。
そして、電流源用NPN型トランジスタ23のベースには、先の検出回路用第2のNPN型トランジスタ22のコレクタが接続されている。
この構成例も、図6に示された構成例同様、電圧検出回路101Cと電圧制御電流源102Aは、バンドギャップ回路の構成を用いたものとなっている。
第1及び第2の分圧抵抗器37,38による分圧電圧をVABとすると、下記する式19により表される。
また、分圧電圧VABは、検出回路用第3のNPN型トランジスタ24のベース・エミッタ間電圧VBE4と、検出回路用第3の抵抗器36の電圧降下VR6と、電流源用NPN型トランジスタ23のベース・エミッタ間電圧VBE3とを加算した電圧として表すことができる(式20参照)。
検出回路用第3の抵抗器36に流れる電流IR6は、電流IR4とほぼ同じであるので、検出回路用第3の抵抗器36の電圧VR6は下記する式22により表される。
電圧制御電流源102Aの電流源用NPN型トランジスタ23のコレクタからフィードバック電流IFBが流れ、電流減算回路103とトランジスタ駆動回路105、並びに、出力トランジスタ1の動作により、出力電圧VOUTは式24で表される値に保持されることとなる、
なお、図1乃至図7に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路101の他の具体回路構成例として、電圧検出回路101Dの具体回路構成例を示したもので、他の具体回路構成部分は、図6に示されたものと同一である。
この構成例も、先の図7の構成例同様、電圧検出回路101Dは、バンドギャップ回路を適用したものである。
以下、具体的に説明すれば、まず、検出回路用第1及び第2のNPN型トランジスタ21,22は、各々のベースが相互に接続されると共に、その接続点は、第1及び第2の分圧抵抗器37,38の相互の接続点に接続されている。
すなわち、検出回路用第1及び第2のPNP型トランジスタ12,13の各々のベースは相互に接続されると共に、検出回路用第1のPNP型トランジスタ12のコレクタに接続されている。
電圧検出回路101Dにおける第1及び第2の分圧抵抗器37,38による分圧電圧をVABは、図7に示された構成例と同様、先の式19により表される。
電圧VABは、検出回路用第2のNPN型トランジスタ22のベース・エミッタ電圧VBE2と、検出回路用第2の抵抗器35の電圧VR5との和となるので、下記する式25により表される。
検出回路用第1及び第2のPNP型トランジスタ12,13により構成されたカレントミラー回路の電流比を1対1とすると電流IR5は、下記する式26により表される。
したがって、出力電圧VOUTは、下記する式28により表される。
102…電圧制御電流源
103…電流減算回路
104…バイアス回路
105…トランジスタ駆動回路
Claims (7)
- 外部からの電圧が印加される入力ノードと、安定化された電圧が出力される出力ノードとの間に、入出力電位差の最小値が最小飽和電圧となるメイントランジスタが設けられると共に、前記入力ノードに印加される入力電圧に応じたバイアス電流を出力するバイアス回路と、出力電圧の変動を検出する電圧検出回路が設けられ、前記電圧検出回路の出力段は、前記電圧検出回路の出力に応じて定電流を発生する電圧制御電流源に接続され、前記電圧制御電流源の出力段は、電流減算回路の入力段に接続され、前記電流減算回路の出力段は、前記メイントランジスタの動作を制御するトランジスタ駆動回路に接続され、
前記電流減算回路は、前記バイアス回路から供給される前記バイアス電流と前記電圧制御電流源の出力電流の差分に応じた電流を出力可能に構成され、
前記トランジスタ駆動回路は、前記電流減算回路の出力電流を前記メイントランジスタの制御電圧に変換して前記メイントランジスタの動作を制御するよう構成され、前記トランジスタ駆動回路による前記メイントランジスタの動作制御により一定の出力電圧を出力可能としたことを特徴とする電圧レギュレータ。 - 前記電流減算回路は、カレントミラー回路を有して構成される一方、前記トランジスタ駆動回路は、抵抗素子を用いた電流・電圧変換回路を用いてなることを特徴とする請求項1記載の電圧レギュレータ。
- 前記電圧検出回路は、一方の入力端子に基準電圧が印加され、他方の入力端子に出力電圧が印加されるよう設けられた差動増幅器を用いてなることを特徴とする請求項1記載の電圧レギュレータ。
- 前記電圧検出回路は、一方の入力端子に基準電圧が印加され、他方の入力端子に出力電圧の分圧電圧が印加されるよう設けられた差動増幅器を用いてなることを特徴とする請求項1記載の電圧レギュレータ。
- 前記電圧検出回路は、検出回路用第1乃至第3のPNP型トランジスタを有し、前記検出回路用第1及び第2のPNP型トランジスタは、各々のベースが相互に接続されると共に、前記検出回路用第1のPNP型トランジスタのコレクタに接続され、前記検出回路用第1のPNP型トランジスタのエミッタは、前記出力ノードに接続され、前記検出回路用第2のPNP型トランジスタのエミッタは、検出回路用第1の抵抗器を介して前記出力ノードに接続され、
前記検出回路用第1のPNP型トランジスタのコレクタは、検出回路用第2の抵抗器を介して、前記検出回路用第2のPNP型トランジスタのコレクタは、検出回路用第3の抵抗器を介して、共に前記検出回路用第3のPNP型トランジスタのエミッタに接続され、前記検出回路用第3のPNP型トランジスタのベース及びコレクタは、共にグランドに接続されてなる一方、
前記電圧制御電流源は、電流源用PNP型トランジスタと電流源用カレントミラー回路を有し、前記電流源用PNP型トランジスタのベースは前記電圧検出回路の前記検出回路用第2のPNP型トランジスタのコレクタに接続され、エミッタは、前記出力ノードに接続される一方、コレクタは、前記電流源用カレントミラー回路の入力段に接続され、前記電流源用カレントミラー回路の出力段に、電圧制御電流を出力可能としてなることを特徴とする請求項1記載の電圧レギュレータ。 - 前記電圧検出回路は、検出回路用第1乃至第3のNPN型トランジスタを有し、前記検出回路用第3のNPN型トランジスのベースは、前記出力ノードにおける出力電圧を分圧した分圧電圧が印加可能とされる一方、コレクタは前記出力ノードに接続され、エミッタは検出回路用第2の抵抗器を介して検出回路用第1のNPN型トランジスタのコレクタに接続されると共に、検出回路用第3の抵抗器を介して検出回路用第2のNPN型トランジスタのコレクタに接続され、
前記検出回路用第1及び第2のNPN型トランジスタは、各々のベースが相互に接続されると共に、前記検出回路用第1のNPN型トランジスタのコレクタに接続され、前記検出回路用第1のNPN型トランジスタのエミッタはグランドに、前記検出回路用第2のNPN型トランジスタのエミッタは、検出回路用第3の抵抗器を介してグランドに、それぞれ接続されてなる一方、
前記電圧制御電流源は、電流源用NPN型トランジスタを有し、前記電流源用NPN型トランジスタのベースは前記電圧検出回路の前記検出回路用第2のNPN型トランジスタのコレクタに接続され、エミッタは、グランドに接続される一方、コレクタに電圧制御電流を出力可能としてなることを特徴とする請求項1記載の電圧レギュレータ。 - 前記電圧検出回路は、検出回路用第1及び第2のPNP型トランジスタと検出回路用第1及び第2のNPN型トランジスタを有し、
前記検出回路用第1及び第2のPNP型トランジスタは、各々のベースが相互に接続されると共に、前記検出回路用第1のPNP型トランジスタのコレクタに接続され、前記検出回路用第1及び第2のPNP型トランジスタのエミッタは、共に前記出力ノードに接続される一方、
前記検出回路用第1及び第2のNPN型トランジスタは、各々のベースが相互に接続されると共に、前記出力ノードにおける出力電圧を分圧した分圧電圧が印加可能とされ、前記検出回路用第1のNPN型トランジスタのコレクタは、前記検出回路用第1のPNP型トランジスタのコレクタに、前記検出回路用第2のNPN型トランジスタのコレクタは、前記検出回路用第2のPNP型トランジスタのコレクタに、それぞれ接続され、
前記検出回路用第1のNPN型トランジスタのエミッタは、検出回路用第1及び第2の抵抗器を介してグランドに接続され、前記検出回路用第2のNPN型トランジスタのエミッタは、前記検出回路用第1及び第2の抵抗器の相互の接続点に接続されてなる一方、
前記電圧制御電流源は、電流源用PNP型トランジスタと電流源用カレントミラー回路を有し、前記電流源用PNP型トランジスタのベースは前記電圧検出回路の前記検出回路用第2のPNP型トランジスタのコレクタに接続され、エミッタは、前記出力ノードに接続される一方、コレクタは、前記電流源用カレントミラー回路の入力段に接続され、前記電流源用カレントミラー回路の出力段に、電圧制御電流を出力可能としてなることを特徴とする請求項1記載の電圧レギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014127939A JP6370126B2 (ja) | 2014-06-23 | 2014-06-23 | 電圧レギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014127939A JP6370126B2 (ja) | 2014-06-23 | 2014-06-23 | 電圧レギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016009230A true JP2016009230A (ja) | 2016-01-18 |
JP6370126B2 JP6370126B2 (ja) | 2018-08-08 |
Family
ID=55226765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014127939A Active JP6370126B2 (ja) | 2014-06-23 | 2014-06-23 | 電圧レギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6370126B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101796769B1 (ko) | 2016-04-27 | 2017-11-10 | 한양대학교 산학협력단 | 캡리스 로우 드랍 아웃 레귤레이터 및 그 제어 회로 |
KR101878091B1 (ko) * | 2017-01-13 | 2018-07-12 | 울산과학기술원 | 저 전압 강하 전압 안정 장치 및 방법 |
WO2020075376A1 (ja) * | 2018-10-10 | 2020-04-16 | ソニーセミコンダクタソリューションズ株式会社 | 電源回路及び送信装置 |
JP2020071681A (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
JP2020071710A (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001506040A (ja) * | 1997-10-17 | 2001-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧調整回路及び半導体回路装置 |
US6271652B1 (en) * | 2000-09-29 | 2001-08-07 | International Business Machines Corporation | Voltage regulator with gain boosting |
-
2014
- 2014-06-23 JP JP2014127939A patent/JP6370126B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001506040A (ja) * | 1997-10-17 | 2001-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧調整回路及び半導体回路装置 |
US6271652B1 (en) * | 2000-09-29 | 2001-08-07 | International Business Machines Corporation | Voltage regulator with gain boosting |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101796769B1 (ko) | 2016-04-27 | 2017-11-10 | 한양대학교 산학협력단 | 캡리스 로우 드랍 아웃 레귤레이터 및 그 제어 회로 |
KR101878091B1 (ko) * | 2017-01-13 | 2018-07-12 | 울산과학기술원 | 저 전압 강하 전압 안정 장치 및 방법 |
WO2020075376A1 (ja) * | 2018-10-10 | 2020-04-16 | ソニーセミコンダクタソリューションズ株式会社 | 電源回路及び送信装置 |
CN112805655A (zh) * | 2018-10-10 | 2021-05-14 | 索尼半导体解决方案公司 | 电源电路和发射装置 |
JP2020071681A (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
JP2020071710A (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6370126B2 (ja) | 2018-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722502B2 (ja) | バンドギャップ回路 | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
JP6370126B2 (ja) | 電圧レギュレータ | |
JP5527056B2 (ja) | 差動増幅回路およびシリーズレギュレータ | |
CN108664072B (zh) | 一种高阶温度补偿带隙基准电路 | |
US9740229B2 (en) | Curvature-corrected bandgap reference | |
US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
JP2008108009A (ja) | 基準電圧発生回路 | |
WO2012160734A1 (ja) | 基準電圧生成回路および基準電圧源 | |
Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
TWI612408B (zh) | Pmos功率電晶體線性降壓穩壓電路 | |
JP2010056889A (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
JP2007219856A (ja) | 定電圧電源回路 | |
JP6097582B2 (ja) | 定電圧源 | |
US7436245B2 (en) | Variable sub-bandgap reference voltage generator | |
CN113253788B (zh) | 基准电压电路 | |
US20070200623A1 (en) | Amplifier, and step-down regulator and operational amplifier using the amplifier | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
JP4761361B2 (ja) | リファレンス回路 | |
US11860659B2 (en) | Low drop-out (LDO) linear regulator | |
JP2019033386A (ja) | 差動増幅回路 | |
JP4859389B2 (ja) | 差動増幅回路 | |
JP2007148561A (ja) | 安定化電源回路 | |
Zhang et al. | High precision low power CMOS bandgap for RFID | |
JP5169419B2 (ja) | 差動増幅回路及びそれを用いた電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |