JP2016007018A - 改善されたノイズ低減を備えた増幅器 - Google Patents

改善されたノイズ低減を備えた増幅器 Download PDF

Info

Publication number
JP2016007018A
JP2016007018A JP2015155258A JP2015155258A JP2016007018A JP 2016007018 A JP2016007018 A JP 2016007018A JP 2015155258 A JP2015155258 A JP 2015155258A JP 2015155258 A JP2015155258 A JP 2015155258A JP 2016007018 A JP2016007018 A JP 2016007018A
Authority
JP
Japan
Prior art keywords
signal
output terminal
output stage
secondary output
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2015155258A
Other languages
English (en)
Inventor
ビジャヤクマー・ダナセカラン
Dhanasekaran Vijayakumar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016007018A publication Critical patent/JP2016007018A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/381—An active variable resistor, e.g. controlled transistor, being coupled in the output circuit of an amplifier to control the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

【課題】ポップノイズ低減を備えた増幅器を提供する。【解決手段】増幅器１００は、主出力端子１１２において、増幅された信号を出力するように構成された主出力段１０６と、二次出力端子１１６において、増幅された信号のコピーを出力するように構成された二次出力段１０８と、主出力端子においてクリック及びポップノイズを低減させるために、二次出力端子と主出力端子との間に可変抵抗結合を提供するように構成された信号結合器１１８とを含む。【選択図】図１

Description

優先権の主張
[0001] 本願は、本譲受人にその権利が譲渡され、ここに参照により明確に組み込まれる、２０１１年６月２８日に出願された、「ノイズ低減を備えた増幅器（"AMPLIFIER WITH NOISE REDUCTION"）」と題された米国仮特許出願第６１／５０２，２６６号からの優先権の利益を主張する。
[0002] 本願は、一般的には増幅器の動作および設計に関し、より詳細には、改善されたノイズ低減を備えた増幅器に関する。
[0003] 様々なユーザデバイスから高品質のオーディオおよびビデオを提供する需要が高まっている。例えば、ハンドヘルドデバイスは、現在、高精細度ビデオをレンダリングすることおよび高品質マルチチャネルオーディオを出力することが可能である。このようなデバイスは、典型的に高品質の信号増幅を提供するように設計されたオーディオ増幅器を必要とする。
[0004] スタートアップ中および／またはシャットダウン中のクリックおよびポップノイズ（ＣｎＰ：click and pop noise）は、オーディオ増幅器における共通の問題である。例えば、パワーアップおよびパワーダウン中に生じる誤作動（glitches）、増幅器オフセット電圧、および信号ソースと関連付けられる誤作動または電圧オフセットなどの、様々な要因がこのタイプのノイズを生成する一因となる。極めて低いレベルの誤作動およびポップノイズ（即ち、１００マイクロボルト未満）が、特にヘッドホン増幅器に必要とされうる。
[0005] したがって、改善されたノイズ低減を備えた増幅器を有することが望ましい。
[0006］ ここで説明される前述の態様は、添付図面と併せて考慮されるとき、以下の説明を参照することによって、より容易に明らかになるであろう。
図１は、様々な実施形態に従って、増幅器のノイズ低減を提供する典型的な回路を示す。 図２は、典型的な波形ジェネレータを示す。 図３は、増幅器のスタートアップと関連付けられるノイズを低減させるための典型的な方法を示す。 図４は、増幅器のシャットダウンと関連付けられるノイズを低減させるための典型的な方法を示す。 図５は、様々な実施形態に従って、どのように二次出力段が主出力段に結合されるかを例示する典型的なグラフを示す。 図６は、低減されたノイズを伴う信号増幅を提供するように構成された典型的な増幅器回路を示す。 図７は、低減されたノイズを伴って動作するように構成された増幅器装置を示す。
詳細な説明
[0014] 添付図面に関連して以下に記載される詳細な説明は、本発明の典型的な実施形態の説明として意図され、本発明が実現されうる唯一の実施形態を表すようには意図されない。本明細書の全体にわたって用いられる「典型的（exemplary）」という用語は、「例、実例、または例示を提供する」を意味し、他の典型的な実施形態に対して、必ずしも好ましいまたは有利であるようには解釈されるべきではない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の典型的な実施形態は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、ここに示される典型的な実施形態の新規性を曖昧にすることを避けるために、ブロック図形式で示される。
[0015] 典型的な実施形態では、主出力段と二次出力段を有する増幅器が提供される。また、増幅器の出力端子においてノイズを低減させるために、スタートアップおよびシャットダウンの動作中に、二次出力段と主出力段との間の抵抗結合を制御する結合波形を出力する波形ジェネレータが提供される。波形ジェネレータはまた、ノイズ低減を容易にするために、他の回路機能をイネーブル／ディスエーブルする。
[0016] 図１は、様々な実施形態に従って、ノイズ低減を備えた増幅器を提供する典型的な回路１００を示す。例えば、回路１００は、ノイズ低減とともにオーディ信号増幅を提供するデバイスでの使用に適している。回路１００は、主出力段１０６と二次出力段１０８との両方に結合された入力段１０４を備えた増幅器１０２を備える。入力段１０４は、入力信号を受信するように接続され、これは、１つのインプリメンテーションでは、増幅されるオーディオ信号を備える。入力信号は、入力ソース１１０によって供給される。入力段１０２は、入力信号を増幅して、主出力段１０６と二次出力段１０８との両方に結合される中間信号を生成する。単一の入力段として説明されているが、他の実施では、入力段１０２は、複数の段を備える。
[0017] 主出力段１０６は、主出力端子１１２において主増幅された信号（Ｖｏｕｔ）を生成するために、中間信号を増幅するように構成される。主出力端子１１２は、増幅された信号が他の回路コンポーネントにルーティングされることを可能にする、増幅器の出力端子１１４に接続される。二次出力段１０８は、二次出力端子１１６において二次増幅された信号（Ｖｏｕｔ＿ｓｅｃ）を生成するために、中間信号を増幅するように構成される。二次増幅された信号は、主増幅された信号のコピー（または第２のバージョン）である。
[0018] 主出力端子１１２および二次出力端子１１６は、信号結合器１１８に接続される。様々な実施では、信号結合器１１８は、Ｖｙに接続されたゲート端子と、主出力端子１１２および二次出力端子１１６に接続されたソース端子／ドレイン端子とを有するＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ（または両方の組み合わせ）を備える。例えば、詳細図１３４は、信号結合器１１８の典型的なインプリメンテーションを例示する。示されるように、トランジスタ１３６は、負荷抵抗器ＲＬと様々な信号端子とに接続される。信号結合器の他のインプリメンテーションも可能であることに留意されたい。
[0019] 信号結合器１１８は、二次出力端子１１６と主出力端子１１２の間に可変結合抵抗を提供する。信号結合器１１８は、波形ジェネレータ１２０から受信される結合波形（Ｖｙ）に基づいて、結合抵抗を設定するように動作する。例えば、結合波形Ｖｙの電圧レベルが増大するにつれて、信号結合器１１８の結合抵抗は低減し、それによって、どのように端子１１６における二次増幅された信号が、主出力端子１１２に出現するように結合されるかを調整する。したがって、結合波形Ｖｙが、信号結合器１１８の抵抗を、最小抵抗値に設定して完全結合（full coupling）を提供し、また、最大抵抗値に設定して完全非結合を提供することが可能である。
[0020] 主出力段１０６は、主出力段１０６の動作をイネーブル／ディスエーブルする第１のイネーブル信号（イネーブル１）を受信するように構成される。ディスエーブル状態では、主出力段１０６は、高インピーダンス状態にある。二次出力段１０８は、二次出力段１０８の動作をイネーブル／ディスエーブルする第２のイネーブル信号（イネーブル２）を受信するように構成される。ディスエーブル状態では、二次出力段１０８は、高インピーダンス状態にある。典型的な実施形態では、二次出力段１０８と信号結合器１１８は、オフセットコントリビュータ（offset contributors）が主出力段１０６と実質的に同じままであるように選ばれたトポロジを有する。
[0021] 増幅される入力信号は、入力抵抗１２２および１２４に結合される。抵抗１２２の出力は、入力段１０４の反転入力に接続される。フィードバック抵抗器１２６が、二次出力段１０８の二次出力端子１１６と、入力段１０４の反転入力との間に接続される。抵抗１２４の出力は、入力段１０４の非反転入力に接続される。抵抗１３０は、端子１３２において現れるオフセット入力電圧を受信するように結合される。抵抗１３０はまた、入力段１０４の非反転入力に接続される。
[0022] 増幅器のスタートアップ（ここではパワーアップとも称される）およびシャットダウン（ここではパワーダウンとも称される）の動作中、主出力段１０６および二次出力段１０８は、出力端子１１４においてノイズを低減させるように制御される。例えば、２つの段は、クリックおよびポップノイズを低減させるように制御されて、このノイズが増幅器の出力端子１１４において現れないようにする。動作中、次の機能のうちの１つまたは複数が、入力信号を増幅し、増幅器の出力端子１１４においてノイズを低減させるために、パワーアップ時に実行される。
１．主出力段１０６がディスエーブルされ、二次出力段１０８がイネーブルされる。
２．波形ジェネレータ１２０からの結合波形出力に基づいて、二次出力端子１１６が主出力端子１１２に結合される。
３．結合波形に基づく結合中、増幅器の出力端子１１４においてクリックおよびポップノイズが低減される。
４．選択された結合間隔が完了した後、主出力段１０６はイネーブルされ、二次出力段１０８はディスエーブルされる。
[0023] 同様に、パワーダウン中、増幅器の出力端子１１４においてノイズを低減させるために、次の機能のうちの１つまたは複数が実行される。
１．二次出力段１０８がイネーブルされ、主出力段１０６がディスエーブルされる。
２．波形ジェネレータからの結合波形出力に基づいて、二次出力端子１１６が主出力端子１１２から減結合される。
３．結合波形に基づく減結合中、増幅器の出力端子１１４においてクリックおよびポップノイズが低減される。
４．選択された減結合間隔が完了した後、二次出力段１０８はディスエーブルされる。
[0024] したがって、たとえ実際にはすべてのノイズ源を除去することが不可能であったとしても、回路１００は、ノイズを低減させ、それを増幅器の出力から減結合するように動作する。したがって、二次出力段において現れるノイズは、信号結合器１１８の動作により、増幅器の出力から減結合される。たとえ信号オフセットが存在しても、ノイズが効果的にフィルタおよび／または低減されるように、このノイズは、結合波形によって徐々に増幅器の出力へとランプ（ramped）されうる。ノイズ低減とともに信号増幅を達成するための回路１００の動作のより詳細な説明が、以下に提供される。
[0025] 図２は、典型的な波形ジェネレータ２００を示す。例えば、波形ジェネレータ２００は、図１に示された波形ジェネレータ１２０としての使用に適している。波形ジェネレータ２００は、その反転入力において入力信号を受信し、その出力において、結合波形Ｖｙを生成するように結合された増幅器２０２を備える。結合波形Ｖｙは、信号結合器１１８に入力される。
[0026] レプリカ回路２０４が、結合波形Ｖｙを受信して、レプリカ出力信号２０６を生成する。レプリカ出力信号２０６は、キャパシタＣｓに入力されて、増幅器２０２の反転入力（−）に入力される入力信号の一部を形成する。レプリカ回路２０４は、結合波形Ｖｙを受信するように接続されたゲート端子と、基準電圧を受信するように接続されたドレイン端子とを有するトランジスタ（ＳＷ）を備える。トランジスタＳＷはまた、負荷抵抗器ＲＬに接続され、かつレプリカ出力信号２０６を出力するソース端子を備える。
[0027] 結合波形Ｖｙはまた、インナーループフィードバックキャパシタＣＩの第１の端子に入力される。キャパシタＣＩの第２の端子は、増幅器２０２の反転入力に接続される。
[0028] ２つの初期化スイッチ（ｉｎｉｔ１およびｉｎｉｔ２）は、結合波形Ｖｙを受信するように接続され、結合波形Ｖｙに関する初期電圧レベルを設定するように動作する。例えば、ｉｎｉｔ１スイッチはまた、正電圧供給を受信するように接続され、また、結合波形Ｖｙをこの正電圧供給レベルに初期化するために使用される。ｉｎｉｔ２スイッチは、負電圧供給を受信するように接続され、また、結合波形Ｖｙをこの負電圧供給レベルに初期化するために使用される。
[0029] 追加のスイッチが、増幅器２０２の反転入力に接続される。グラウンドに反転入力を選択的に接続するオフスイッチが提供され、それによって、増幅器２０２の動作をディスエーブルする。増幅器２０２の反転入力からの電流をシンクする（sinks）、基準電流２０８に反転入力を選択的に接続するプルアップスイッチが提供される。増幅器２０２の反転入力へと電流を注入する、基準電流２１０に反転入力を選択的に接続するプルダウンスイッチが提供される。プルアップスイッチおよびプルダウンスイッチの動作は、スタートアップ動作またはシャットダウン動作が実行されているかどうかに基づいて決定される。これらスイッチの動作は、コントローラ２１４から出力される１つまたは複数のスイッチ制御信号２１２によって制御される。
[0030] コントローラ２１４は、プロセッサ、ＣＰＵ、メモリ、および／またはハードウェア（図示せず）を備え、図２に示されるスイッチを制御する１つまたは複数のスイッチ制御信号２１２を生成するように動作する。コントローラ２１４はまた、図１に示された主出力段１０６および二次出力段１０８をイネーブル／ディスエーブルするために使用されるイネーブル１信号およびイネーブル２信号を生成する。１つの実施では、コントローラ２１４は、増幅器回路１００の所望の状態または動作を示す、外部回路からの状態信号を受信する。例えば、状態信号は、スタートアップ動作またはシャットダウン動作が望ましいことを示しうる。コントローラ２１４は、状態信号に基づいて、これらイネーブル信号およびスイッチ制御信号を生成する。コントローラ２１４の動作のより詳細な説明が、以下に提供される。
[0031] 図３は、増幅器のスタートアップと関連付けられるノイズを低減させるための典型的な方法３００を示す。例えば、方法３００は、図１に示された増幅器回路１００および図２に示された波形ジェネレータ２００での使用に適している。スタートアップに先立ち、主出力段１０６および二次出力段１０８はディスエーブルされ、信号結合器１１８はその最大抵抗値に設定されていると仮定される。
[0032] ブロック３０２では、回路１００は、結合波形Ｖｙを値Ｖ−に設定するために、ｉｎｉｔ１スイッチが開いて、ｉｎｉｔ２スイッチが閉じたパワーダウン状態にあり、これは、信号結合器１１８をその最大抵抗値に設定するように動作する。一態様では、コントローラ２１４は、ｉｎｉｔ１スイッチ設定およびｉｎｉｔ２スイッチ設定を設定するように動作する。
[0033] ブロック３０４では、Ｐｕｐスイッチが閉じられ、Ｐｄｎスイッチが開いて、波形ジェネレータがパワーアップ波形を生成することを可能にする。一態様では、コントローラ２１４は、Ｐｕｐスイッチ設定およびＰｄｎスイッチ設定を設定するように動作する。
[0034] ブロック３０６では、主出力段をディスエーブルするために、イネーブル１信号が設定される。例えば、コントローラ２１４は、主出力段をディスエーブルするために、イネーブル１信号を設定するように動作する。
[0035] ブロック３０８では、入力信号を増幅するために、増幅器回路１００がパワーアップすべきことを示す状態信号が受信される。一態様では、コントローラ２１４は、デバイスにおける別の処理エンティティからこの状態信号を受信する。
[0036] ブロック３１０では、二次出力段をイネーブルするために、イネーブル２信号が設定される。例えば、コントローラ２１４は、二次出力段をイネーブルするために、イネーブル２信号を設定するように動作する。
[0037] ブロック３１２では、結合波形Ｖｙの生成をイネーブルするために、波形ジェネレータのオフスイッチが開かれる。例えば、コントローラ２１４は、結合波形Ｖｙの生成をイネーブルするために、オフスイッチを設定するスイッチ制御信号２１２を出力するように動作する。
[0038] ブロック３１４では、ｉｎｉｔ２スイッチが開かれて、信号結合器１１８を制御するために、結合波形Ｖｙがランプアップする（ramp up）ことを可能にする。例えば、コントローラ２１４は、ｉｎｉｔ２スイッチを設定するように動作して、信号結合器１１８を制御するために、結合波形Ｖｙがランプアップすることを可能にする。
[0039] ブロック３１６では、増幅される入力信号が受信される。例えば、入力信号は、オーディオヘッドセットでの使用のために増幅されるオーディオ信号でありうる。１つのインプリメンテーションでは、入力信号は、ソース１１０によって生成され、抵抗器１２２および１２４に結合される。
[0040] ブロック３１８では、信号結合器は、Ｖｏｕｔ端子１１４に二次出力段１０８の出力を結合するために、結合波形Ｖｙに基づいて制御される。
[0041] ブロック３２０では、Ｖｏｕｔ １１４への二次出力段１０８の出力の結合が完了したかどうかの決定が行なわれる。例えば、結合は、選択された結合時間間隔の間、生じることができ、または、特定のしきい値に達するまで生じることができる。結合が完了していない場合、この方法は、ブロック３１８に進む。結合が完了した場合、この方法は、ブロック３２２に進む。
[0042] ブロック３２２では、主出力段がイネーブルされる。例えば、コントローラ２１４は、信号結合器１１８がその完全に結合された設定に達した後、主出力段１０６をイネーブルするために、イネーブル１信号を生成する。例えば、完全に結合された設定では、信号結合器１１８は、その最小抵抗値に設定される。
[0043] ブロック３２４では、二次出力段がディスエーブルされる。例えば、コントローラ２１４は、二次出力段１０８をディスエーブルするために、イネーブル２信号を生成する。
[0044] したがって、方法３００は、スタートアップ中に実行されて、入力信号を増幅するとともに、ノイズを低減させる。例えば、典型的な実施形態では、この方法は、クリック、ポップ、および／または他のノイズのレベルが低減されるように、スタートアップ中に、二次出力段１０８の出力が主出力段１０６（Ｖｏｕｔ）に徐々に結合されるように動作する。初期結合時間間隔の後に、増幅器の主出力段１０６がイネーブルされ、二次出力段１０８がディスエーブルされる。
[0045] 図４は、増幅器のシャットダウンと関連付けられるノイズを低減させるための典型的な方法４００を示す。例えば、方法４００は、図１に示された増幅器回路１００および図２に示された波形ジェネレータ２００での使用に適している。シャットダウンに先立ち、主出力段１０６がイネーブルされ、二次出力段１０８がディスエーブルされ、信号結合器１１８はその最小抵抗値を提供するように設定されていると仮定される。
[0046] ブロック４０２では、パワーオン状態において、結合信号ＶｙをＶ＋に設定するために、ｉｎｉｔ２スイッチが開くに設定され、ｉｎｉｔ１スイッチが閉じられて、信号結合器をその最小抵抗値に設定する。例えば、コントローラ２１４は、ｉｎｉｔ１スイッチを閉位置に設定するように動作する。
[0047] ブロック４０４では、スイッチＰｄｎが閉じられ、スイッチＰｕＰが開かれる。このスイッチ構成は、増幅器のパワーダウン機能を実行するために、結合波形Ｖｙを生成するように波形ジェネレータ２００を設定する。
[0048] ブロック４０６では、増幅器のパワーダウンが望ましいことを示す状態信号が受信される。例えば、コントローラ２１４は、増幅器のパワーダウンが望ましいことを示す状態信号を受信するように動作する。
[0049] ブロック４０８では、二次出力段をイネーブルするために、イネーブル２信号が設定される。例えば、コントローラ２１４は、二次出力段１０８をイネーブルするために、イネーブル２信号を生成する。
[0050] ブロック４１０では、主出力段をディスエーブルするために、イネーブル１信号が設定される。例えば、コントローラ２１４は、主出力段１０６をディスエーブルするために、イネーブル１信号を生成する。
[0051] ブロック４１２では、ｉｎｉｔ２スイッチが開かれて、結合波形Ｖｙの生成を可能にする。例えば、コントローラ２１４は、ｉｎｉｔ２スイッチを開くために、スイッチ制御信号２１２を生成する。
[0052] ブロック４１４では、信号結合器は、Ｖｏｕｔ １１４から二次出力段１０８の出力を減結合するために、結合波形Ｖｙに基づいて制御される。
[0053] ブロック４１６では、Ｖｏｕｔ １１４に対する二次出力段１０８の出力の減結合が完了したかどうかの決定が行なわれる。例えば、減結合は、選択された減結合時間間隔の間、生じることができ、または、特定のしきい値に達するまで生じることができる。減結合が完了していない場合、この方法は、ブロック４１４に進む。減結合が完了した場合、この方法は、ブロック４１８に進む。
[0054] ブロック４１８では、二次出力段がディスエーブルされる。例えば、コントローラ２１４は、二次出力段１０８をディスエーブルするために、イネーブル２信号を生成する。
[0055] したがって、増幅器回路１００は、増幅器のシャットダウン中にノイズを低減させるように動作する。例えば、典型的な実施形態では、クリック、ポップ、および／または他のノイズのレベルが低減されるように、シャットダウン中に、二次出力段１０８の出力は主出力段１０６（Ｖｏｕｔ）から徐々に減結合される。
[0056] 図５は、様々な実施形態に従って、スタートアップ中の増幅器回路１００の動作を例示する典型的なグラフ５００を示す。例えば、グラフ５００は、パワーアップ中の増幅器回路１００の動作を例示する。
[0057] 第１のグラフ５０２は、水平軸上にミリ秒を備え、垂直軸上にミリボルトを備える。プロット線５０４は、出力端子１１４において測定された出力電圧を表す。
[0058] 第２のグラフ５０６は、水平軸上にミリ秒を備え、垂直軸上にマイクロボルトを備える。プロット線５０８は、Ｖｎｏｕｔを表し、これは、出力端子１１４におけるピーク・ツー・ピークＡ特性ノイズ（peak-to-peak A-weighted noise）を表し、これは、クリックおよびポップノイズを測定するために使用される業界標準の方法である。
[0059] 第３のグラフ５１０は、水平軸上にミリ秒を備え、垂直軸上にボルトを備える。プロット線５１２は、結合波形Ｖｙを表す。
[0060] したがって、これらのグラフ５００は、スタートアップ中に増幅された出力に対するクリックおよびポップノイズのようなノイズを低減および／または除去するために、どのように波形Ｖｙが、選択された結合時間間隔にわたって二次出力を主出力に結合するように動作するかを例示する。１つのインプリメンテーションでは、シャットダウンと関連付けられるこれらの波形は、単純にスタートアップ波形を時間反転させたバージョンであることに留意されたい。
[0061] 図６は、低減されたノイズを伴う増幅を提供するように構成された典型的な増幅器回路６００を示す。例えば、回路６００は、図１に示された増幅器１０２としての使用に適している。回路６００は、増幅される入力信号を受信して、中間信号６０４を生成する１つまたは複数の入力段６０２を備える。中間信号６０４は、主出力段６０６と二次出力段６０８の両方に入力される。主出力段６０６は、増幅された信号Ｖｏｕｔを出力する。二次出力段６０８は、増幅された信号のコピーＶｏｕｔ＿ｓｅｃを出力する。様々なインプリメンテーションでは、主出力段６０６の出力と二次出力段６０８の出力は、図１に示された信号結合器１１８によって組み合わされて、増幅器のスタートアップおよびシャットダウン中に低減されたクリックおよびポップノイズを提供する。
[0062] 図７は、低減されたノイズを伴って動作するように構成された増幅器装置７００を示す。例えば、装置７００は、ユーザデバイスにおいて信号を増幅する使用に適している。一態様では、装置７００は、ここに説明されるような機能を提供するように構成された１つまたは複数のモジュールによって実施される。例えば、一態様では、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
[0063] 装置７００は、主出力端子において増幅された信号を出力する手段（７０２）を備える第１のモジュールを備え、これは、一態様では、主出力段１０６を備える。
[0064] 装置７００はまた、二次出力端子において増幅された信号のコピーを出力する手段（７０４）を備える第２のモジュールを備え、これは、一態様では、二次出力段１０８を備える。
[0065] 装置７００はまた、二次出力端子と主出力端子との間に可変抵抗結合を提供する手段（７０６）を備える第３のモジュールを備え、これは、一態様では、信号結合器１１８を備える。
[0066] 当業者であれば、情報および信号は、様々な異なる技術および技法のうちの任意のものを用いて処理または表されうることを理解するであろう。例えば、上記説明の全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはこれらの任意の組み合わせによって表されうる。トランジスタのタイプおよび技術は、同じ結果を達成するために、代用、再配置、または他の方法で修正されうることに、さらに留意されたい。例えば、ＰＭＯＳトランジスタを用いて示される回路は、ＮＭＯＳトランジスタを使用するように修正されることができ、逆もまた同様である。したがって、ここに開示された増幅器は、様々なトランジスタのタイプおよび技術を使用して実現されることができ、図面に例示されるこれらトランジスタのタイプおよび技術に限定されない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴのようなトランジスタのタイプまたはその他任意のトランジスタ技術が使用されうる。
[0067] 当業者であれば、ここに開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組み合わせとしてインプリメントされうることをさらに理解するであろう。ハードウェアおよびソフトウェアの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能の観点から上記に説明された。このような機能が、ハードウェアとしてインプリメントされるか、あるいはソフトウェアとしてインプリメントされるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して、多様な方法で、説明された機能をインプリメントしうるが、このようなインプリメンテーションの決定は、本発明の典型的な実施形態の範囲から逸脱を引き起こしていると解釈されるべきでない。
[0068] ここに開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはここに説明された機能を実行するように設計されるこれらの任意の組み合わせで、インプリメントまたは実行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替において、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシン（state machine）でありうる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つまたは複数のマイクロプロセッサ、あるいはその他任意のこのような構成であるコンピューティングデバイスの組み合わせとしてインプリメントされうる。
[0069] ここに開示された実施形態に関連して説明された方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組み合わせで、具現化（embodied）されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知であるその他任意の形状の記憶媒体において存在しうる。典型的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、またこの記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替において、記憶媒体は、プロセッサと一体化されうる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。代替において、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリートコンポーネントとして存在しうる。
[0070] １つまたは複数の典型的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせでインプリメントされうる。ソフトウェアでインプリメントされる場合、これら機能は、コンピュータ可読媒体上で、１つまたは複数の命令またはコードとして送信または記憶されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体と非一時的なコンピュータ記憶媒体との両方を含む。非一時的な記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、コンピュータ可読媒体と厳密には称されうる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、電波、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、電波、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
[0071] 開示された典型的な実施形態の上記説明は、いかなる当業者であっても、本発明の製造または使用を可能にするように提供される。これら典型的な実施形態への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の主旨または範囲から逸脱することなく、他の実施形態にも適用されうる。したがって、本発明は、ここに示された典型的な実施形態に限定されるようには意図されず、ここに開示される原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
[0071] 開示された典型的な実施形態の上記説明は、いかなる当業者であっても、本発明の製造または使用を可能にするように提供される。これら典型的な実施形態への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の主旨または範囲から逸脱することなく、他の実施形態にも適用されうる。したがって、本発明は、ここに示された典型的な実施形態に限定されるようには意図されず、ここに開示される原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[１] 主出力端子において、増幅された信号を出力するように構成された主出力段と,二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段と,前記二次出力端子と前記主出力端子との間に可変抵抗結合を提供するように構成された信号結合器とを備える装置。
[２] 前記信号結合器は、前記主出力端子においてノイズを低減させるために、前記可変抵抗結合を制御する結合波形を受信するように構成される、［１］に記載の装置。
[３] 前記結合波形を出力するように構成された波形ジェネレータをさらに備える、［２］に記載の装置。
[４] 前記波形ジェネレータは,前記結合波形を出力するように構成された増幅器と,前記結合波形を受信し、前記増幅器の反転入力に結合されるレプリカ出力信号を出力するように構成されたレプリカ回路とを備える、［３］に記載の装置。
[５] パワーアップ機能を開始するために、前記反転入力に基準電流を結合するように構成されたパワーアップスイッチをさらに備える、［４］に記載の装置。
[６] パワーダウン機能を開始するために、前記反転入力に基準電流を結合するように構成されたパワーダウンスイッチをさらに備える、［４］に記載の装置。
[７] 入力信号を受信し、前記主出力段と前記二次出力段とに入力される中間信号を生成するために、前記入力信号を増幅するように構成された少なくとも１つの入力段をさらに備える、［１］に記載の装置。
[８] 前記二次出力端子と、前記少なくとも１つの入力段の反転入力との間に結合されたフィードバック抵抗をさらに備える、［７］に記載の装置。
[９] 前記主出力段を選択的にイネーブルする第１のイネーブル信号および前記二次出力段を選択的にイネーブルする第２のイネーブル信号を出力するように構成されたコントローラをさらに備える、［１］に記載の装置。
[１０] 主出力端子において、増幅された信号を出力する手段と,二次出力端子において、前記増幅された信号のコピーを出力する手段と,前記二次出力端子と前記主出力端子との間に可変抵抗結合を提供する手段とを備える装置。
[１１] 前記提供する手段は、前記主出力端子においてノイズを低減させるために、前記可変抵抗結合を調整するように前記提供する手段を制御する結合波形を受信する手段をさらに備える、［１０］に記載の装置。
[１２] 前記結合波形を生成する手段をさらに備える、［１１］に記載の装置。
[１３] 前記生成する手段は,前記結合波形を生成するために入力信号を増幅する手段と,前記結合波形に基づいてレプリカ出力信号を生成する手段とを備え,前記レプリカ出力信号は、前記入力信号に結合される、［１２］に記載の装置。
[１４] パワーアップ機能を開始するために、前記入力信号に基準電流を結合する手段をさらに備える、［１３］に記載の装置。
[１５] パワーダウン機能を開始するために、前記入力信号に基準電流を結合する手段をさらに備える、［１３］に記載の装置。
[１６] 前記出力する手段の両方に入力される中間信号を生成するために入力信号を増幅する手段をさらに備える、［１０］に記載の装置。
[１７] 前記主出力端子において、前記増幅された信号を出力する手段を選択的にイネーブルするために、第１のイネーブル信号を生成する手段と,前記二次出力端子において、前記増幅された信号のコピーを出力する手段を選択的にイネーブルするために、第２のイネーブル信号を生成する手段と,をさらに備える、［１０］に記載の装置。
[１８] パワーアップ動作中に増幅器のノイズを低減させるための方法であって,主出力端子において、増幅された信号を出力するように構成された主出力段をディスエーブルすることと,二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段をイネーブルすることと,前記パワーアップ動作を実行するために、結合波形に基づいて、前記主出力端子に前記二次出力端子を結合することと,前記結合が完了するのを待つことと,前記主出力段をイネーブルすることと,前記二次出力段をディスエーブルすることとを備える方法。
[１９] パワーダウン動作中に増幅器のノイズを低減させるための方法であって,増幅された信号のコピーを出力するように構成された二次出力段をイネーブルすることと,前記増幅された信号を出力するように構成された主出力段をディスエーブルすることと,前記パワーダウン動作を実行するために、結合波形に基づいて、前記主出力段から前記二次出力段を減結合することと,前記減結合が完了するのを待つことと,前記二次出力段をディスエーブルすることとを備える方法。
[２０] コンピュータプログラム製品であって,プロセッサによって実行可能な命令を具現化する非一時的なコンピュータ読取可能な媒体を備え,前記命令は, 主出力端子において、増幅された信号を出力するように構成された主出力段をディスエーブルし, 二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段をイネーブルし, パワーアップ動作を実行するために、結合波形に基づいて、前記主出力端子に前記二次出力端子を結合し, 前記主出力段をイネーブルし, 前記二次出力段をディスエーブルする
ためにプロセッサによって実行可能である,コンピュータプログラム製品。

Claims (20)

  1. 主出力端子において、増幅された信号を出力するように構成された主出力段と、
    二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段と、
    前記二次出力端子と前記主出力端子との間に可変抵抗結合を提供するように構成された信号結合器と
    を備える装置。
  2. 前記信号結合器は、前記主出力端子においてノイズを低減させるために、前記可変抵抗結合を制御する結合波形を受信するように構成される、請求項１に記載の装置。
  3. 前記結合波形を出力するように構成された波形ジェネレータをさらに備える、請求項２に記載の装置。
  4. 前記波形ジェネレータは、
    前記結合波形を出力するように構成された増幅器と、
    前記結合波形を受信し、前記増幅器の反転入力に結合されるレプリカ出力信号を出力するように構成されたレプリカ回路と
    を備える、請求項３に記載の装置。
  5. パワーアップ機能を開始するために、前記反転入力に基準電流を結合するように構成されたパワーアップスイッチをさらに備える、請求項４に記載の装置。
  6. パワーダウン機能を開始するために、前記反転入力に基準電流を結合するように構成されたパワーダウンスイッチをさらに備える、請求項４に記載の装置。
  7. 入力信号を受信し、前記主出力段と前記二次出力段とに入力される中間信号を生成するために、前記入力信号を増幅するように構成された少なくとも１つの入力段をさらに備える、請求項１に記載の装置。
  8. 前記二次出力端子と、前記少なくとも１つの入力段の反転入力との間に結合されたフィードバック抵抗をさらに備える、請求項７に記載の装置。
  9. 前記主出力段を選択的にイネーブルする第１のイネーブル信号および前記二次出力段を選択的にイネーブルする第２のイネーブル信号を出力するように構成されたコントローラをさらに備える、請求項１に記載の装置。
  10. 主出力端子において、増幅された信号を出力する手段と、
    二次出力端子において、前記増幅された信号のコピーを出力する手段と、
    前記二次出力端子と前記主出力端子との間に可変抵抗結合を提供する手段と
    を備える装置。
  11. 前記提供する手段は、前記主出力端子においてノイズを低減させるために、前記可変抵抗結合を調整するように前記提供する手段を制御する結合波形を受信する手段をさらに備える、請求項１０に記載の装置。
  12. 前記結合波形を生成する手段をさらに備える、請求項１１に記載の装置。
  13. 前記生成する手段は、
    前記結合波形を生成するために入力信号を増幅する手段と、
    前記結合波形に基づいてレプリカ出力信号を生成する手段と
    を備え、
    前記レプリカ出力信号は、前記入力信号に結合される、請求項１２に記載の装置。
  14. パワーアップ機能を開始するために、前記入力信号に基準電流を結合する手段をさらに備える、請求項１３に記載の装置。
  15. パワーダウン機能を開始するために、前記入力信号に基準電流を結合する手段をさらに備える、請求項１３に記載の装置。
  16. 前記出力する手段の両方に入力される中間信号を生成するために入力信号を増幅する手段をさらに備える、請求項１０に記載の装置。
  17. 前記主出力端子において、前記増幅された信号を出力する手段を選択的にイネーブルするために、第１のイネーブル信号を生成する手段と、
    前記二次出力端子において、前記増幅された信号のコピーを出力する手段を選択的にイネーブルするために、第２のイネーブル信号を生成する手段と、
    をさらに備える、請求項１０に記載の装置。
  18. パワーアップ動作中に増幅器のノイズを低減させるための方法であって、
    主出力端子において、増幅された信号を出力するように構成された主出力段をディスエーブルすることと、
    二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段をイネーブルすることと、
    前記パワーアップ動作を実行するために、結合波形に基づいて、前記主出力端子に前記二次出力端子を結合することと、
    前記結合が完了するのを待つことと、
    前記主出力段をイネーブルすることと、
    前記二次出力段をディスエーブルすることと
    を備える方法。
  19. パワーダウン動作中に増幅器のノイズを低減させるための方法であって、
    増幅された信号のコピーを出力するように構成された二次出力段をイネーブルすることと、
    前記増幅された信号を出力するように構成された主出力段をディスエーブルすることと、
    前記パワーダウン動作を実行するために、結合波形に基づいて、前記主出力段から前記二次出力段を減結合することと、
    前記減結合が完了するのを待つことと、
    前記二次出力段をディスエーブルすることと
    を備える方法。
  20. コンピュータプログラム製品であって、
    プロセッサによって実行可能な命令を具現化する非一時的なコンピュータ読取可能な媒体を備え、
    前記命令は、
    主出力端子において、増幅された信号を出力するように構成された主出力段をディスエーブルし、
    二次出力端子において、前記増幅された信号のコピーを出力するように構成された二次出力段をイネーブルし、
    パワーアップ動作を実行するために、結合波形に基づいて、前記主出力端子に前記二次出力端子を結合し、
    前記主出力段をイネーブルし、
    前記二次出力段をディスエーブルする
    ためにプロセッサによって実行可能である、
    コンピュータプログラム製品。
JP2015155258A 2011-06-28 2015-08-05 改善されたノイズ低減を備えた増幅器 Ceased JP2016007018A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161502266P 2011-06-28 2011-06-28
US61/502,266 2011-06-28
US13/235,273 2011-09-16
US13/235,273 US8717097B2 (en) 2011-06-28 2011-09-16 Amplifier with improved noise reduction

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014519041A Division JP5792383B2 (ja) 2011-06-28 2012-06-28 改善されたノイズ低減を備えた増幅器

Publications (1)

Publication Number Publication Date
JP2016007018A true JP2016007018A (ja) 2016-01-14

Family

ID=47390029

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014519041A Expired - Fee Related JP5792383B2 (ja) 2011-06-28 2012-06-28 改善されたノイズ低減を備えた増幅器
JP2015155258A Ceased JP2016007018A (ja) 2011-06-28 2015-08-05 改善されたノイズ低減を備えた増幅器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014519041A Expired - Fee Related JP5792383B2 (ja) 2011-06-28 2012-06-28 改善されたノイズ低減を備えた増幅器

Country Status (6)

Country Link
US (1) US8717097B2 (ja)
EP (1) EP2727241A1 (ja)
JP (2) JP5792383B2 (ja)
KR (1) KR101625768B1 (ja)
CN (1) CN103636120B (ja)
WO (1) WO2013012537A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020165B2 (en) * 2012-10-09 2015-04-28 Silicon Laboratories Inc. Pop/click noise reduction circuitry for power-up and power-down of audio output circuitry
US9225294B2 (en) * 2013-06-28 2015-12-29 Qualcomm Incorporated Amplifier with improved noise reduction
JP6325851B2 (ja) * 2014-03-14 2018-05-16 新日本無線株式会社 増幅装置
US9641128B2 (en) 2015-07-29 2017-05-02 Qualcomm Incorporated High linearity structure for amplifier
WO2019196065A1 (zh) * 2018-04-12 2019-10-17 深圳市汇顶科技股份有限公司 运算放大器及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087870A1 (ja) * 2005-02-17 2006-08-24 Rohm Co., Ltd オーディオ信号増幅回路およびそれを用いた電子機器
JP2009246741A (ja) * 2008-03-31 2009-10-22 Nec Electronics Corp 出力増幅回路及びそれを用いた表示装置のデータドライバ
JP2010118761A (ja) * 2008-11-11 2010-05-27 Sharp Corp 音声出力装置
JP2011511576A (ja) * 2008-01-31 2011-04-07 クゥアルコム・インコーポレイテッド オーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1561052A (en) * 1975-09-24 1980-02-13 Siemens Ag Transistor power amplifiers
US4155041A (en) * 1976-05-13 1979-05-15 Burns Richard C System for reducing noise transients
JPS5910119B2 (ja) * 1979-04-26 1984-03-07 日本ビクター株式会社 可変指向性マイクロホン
JP3186573B2 (ja) * 1996-03-29 2001-07-11 オンキヨー株式会社 信号出力調整装置
US5914591A (en) * 1996-12-25 1999-06-22 Matsushita Electric Industrial Co., Ltd. Switching power supply
EP0913926B1 (en) * 1997-10-31 2004-03-03 STMicroelectronics S.r.l. Integrated power amplifier which allows parallel connections
US6389139B1 (en) * 1997-11-18 2002-05-14 Dana Innovations Powered volume control for distributed audio system
US6472934B1 (en) * 2000-12-29 2002-10-29 Ericsson Inc. Triple class E Doherty amplifier topology for high efficiency signal transmitters
JP4765206B2 (ja) * 2001-06-22 2011-09-07 ヤマハ株式会社 ボリューム回路
US7068096B2 (en) * 2003-12-08 2006-06-27 Northrop Grumman Corporation EER modulator with power amplifier having feedback loop providing soft output impedance
US6995701B1 (en) * 2004-03-02 2006-02-07 Maxim Integrated Products, Inc. Multichannel high resolution segmented resistor string digital-to-analog converters
JP4397841B2 (ja) * 2005-03-18 2010-01-13 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
US7417508B1 (en) * 2007-03-08 2008-08-26 Sige Semiconductor (U.S.), Corp. Multiple RF path amplifiers
TWI331442B (en) 2007-04-23 2010-10-01 Novatek Microelectronics Corp Amplifier device capable of reducing offset voltage
JP2009141697A (ja) * 2007-12-06 2009-06-25 Panasonic Corp Ｄ級アンプ
CN201166689Y (zh) * 2008-01-24 2008-12-17 武汉安德瑞科技有限公司 高精度微波辐射计
US20090245541A1 (en) 2009-03-16 2009-10-01 Zhenwu Wang Audio Power Amplifier with Feedback-Shifting Technology
EP2317644B1 (en) 2009-10-30 2015-10-28 ST-Ericsson SA Amplifier activation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087870A1 (ja) * 2005-02-17 2006-08-24 Rohm Co., Ltd オーディオ信号増幅回路およびそれを用いた電子機器
JP2011511576A (ja) * 2008-01-31 2011-04-07 クゥアルコム・インコーポレイテッド オーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法
JP2009246741A (ja) * 2008-03-31 2009-10-22 Nec Electronics Corp 出力増幅回路及びそれを用いた表示装置のデータドライバ
JP2010118761A (ja) * 2008-11-11 2010-05-27 Sharp Corp 音声出力装置

Also Published As

Publication number Publication date
EP2727241A1 (en) 2014-05-07
JP5792383B2 (ja) 2015-10-14
WO2013012537A1 (en) 2013-01-24
JP2014518491A (ja) 2014-07-28
KR101625768B1 (ko) 2016-05-30
CN103636120B (zh) 2017-06-27
US8717097B2 (en) 2014-05-06
US20130002348A1 (en) 2013-01-03
CN103636120A (zh) 2014-03-12
KR20140040254A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
JP2016007018A (ja) 改善されたノイズ低減を備えた増幅器
EP2905974B1 (en) Devices and methods for headphone speaker impedance detection
CN101933224B (zh) 减少音频回放装置中的喀嗒声及砰声噪声的系统及方法
JP6271589B2 (ja) 逆電流防止
JP6185551B2 (ja) 効率が改善された再構成可能な入力電力分配ドハティ増幅器
US20050253650A1 (en) Amplifier circuit with reduced power-on transients and method thereof
US8325940B2 (en) Power management controller for drivers
US9832563B2 (en) Headphone driver for attenuating pop and click noises and system on chip having the same
CN107438962A (zh) 在音频放大器环路中通过噪声抵消来改进电源抑制率
JP2017531963A (ja) ポップ音雑音を最小限にし、または排除するための調節可能なランプアップ／ダウン利得を伴う増幅器
US9225294B2 (en) Amplifier with improved noise reduction
JP5415623B2 (ja) 増幅器バイアス技術
JP2011139444A (ja) オーディオ装置
JP7498554B2 (ja) システム、及び、方法
JP5859644B2 (ja) 高い電源ノイズ除去を備えた増幅器
US20230049670A1 (en) Methods and apparatus to generate a modulation protocol to output audio
US9299401B2 (en) Driver for DDR2/3 memory interfaces
US20170179893A1 (en) Mitigating amplifier pop noise

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170725