JP2016005104A - 撮像素子及び撮像装置 - Google Patents

Abstract

【課題】間引き手法よりもモアレを低減しつつ解像感の高い画像を取得可能な低画素化の手法を提供する
【解決手段】フォトダイオードと、フォトダイオードの信号を読み出すＭＯＳアンプとを各々が有し、行列状に配置された複数の画素と、複数の画素の信号が出力される列信号線と、それぞれの画素の前記ＭＯＳアンプを介して所定数の画素の信号を列信号線に同時に出力することが可能な選択部とを備え、選択部により列信号線に同時に信号が出力される所定数の画素のうち、少なくとも１つの画素のＭＯＳアンプの、酸化膜厚、ゲート長、ゲート幅のいずれかが他の画素と異なる。
【選択図】 図２

Description

本発明は、撮像素子における画素数を低画素化する技術に関するものである。

近年のデジタルカメラにおいては、ＣＭＯＳセンサー等の撮像素子の高画素化が進む一方で、例えばＦｕｌｌ−ＨＤ動画のように１９２０×１０８０の画素数を３０ｆｐｓまたは６０ｆｐｓで出力するといった高フレームレート撮影のニーズも高まっている。

このニーズに対し、動画撮影の場合に高画素の撮像素子を低画素化して高フレームレート撮影を実現させる方法として間引き手法が知られている。間引き手法では、特定の周期で画素を読み飛ばし、低画素化することでデータレートを下げて高フレームレート化している。この手法では特定の周期で画素を読み飛ばすので、撮像される画像の特徴として、被写体のエッジ検出に有利である反面、折り返しノイズの一種であるモアレが目立ちやすいという問題がある。そこで、モアレを低減する手法として、間引き手法では読み飛ばしていた画素を、隣接する読み出し画素と混合し、低画素化して出力する手法が提案されている。

特許文献１で提案されている画素混合手法は、行選択回路によって複数行を同時に選択し、出力させることで複数行の画素信号の混合出力を行っている。上記の手法では複数画素の混合出力を得ることで、モアレを低減し、またランダムノイズを収束させる効果もある。以上の効果から、一般的には単純な間引き手法より、ＣＭＯＳ撮像素子内で混合を行い、低画素化を行う画素混合手法のほうが画質の点で優れている。

特開２０１０−２５９０２７号公報

しかしながら、画素混合手法では、被写体のエッジ検出に不利となり、解像感の低い画像となる問題がある。

本発明は、上述した課題に鑑みてなされたものであり、その目的は、間引き手法よりもモアレを低減しつつ解像感の高い画像を取得可能な低画素化の手法を提供することである。

本発明に係わる撮像素子は、フォトダイオードと、前記フォトダイオードの信号を読み出すＭＯＳアンプとを各々が有し、行列状に配置された複数の画素と、前記複数の画素の信号が出力される列信号線と、それぞれの画素の前記ＭＯＳアンプを介して所定数の画素の信号を前記列信号線に同時に出力することが可能な選択手段とを備え、前記選択手段により前記列信号線に同時に信号が出力される前記所定数の画素のうち、少なくとも１つの画素の前記ＭＯＳアンプの、酸化膜厚、ゲート長、ゲート幅のいずれかが他の画素と異なることを特徴とする。

本発明によれば、間引き手法よりもモアレを低減しつつ解像感の高い画像を取得可能な低画素化の手法を提供することが可能となる。

本発明の第１の実施形態の撮像素子の全体構成を概略的に示す図。 画素の構成及びその画素から信号を読み出す回路の構成を示す図。 第１の実施形態の撮像素子の駆動方法を示すタイミングチャート。 第１の実施形態の撮像素子の画素配置を模式的に示す図。 画素を混合しない場合の駆動方法を模式的に説明する図。 画素の構成及びその画素から信号を読み出す回路の構成を示す図。 第２の実施形態の撮像素子の駆動方法を示すタイミングチャート。 画素を混合しない場合の駆動方法を示すタイミングチャート。 画素の構成及びその画素から信号を読み出す回路の構成を示す図。 第３の実施形態の撮像素子の画素配置を模式的に示す図。 第４の実施形態の撮像素子の駆動方法を示すタイミングチャート。 第５の実施形態の撮像素子の画素配置を模式的に示す図。 第５の実施形態の変形例の画素配置を模式的に示す図。 第５の実施形態の更なる変形例の画素配置を模式的に示す図。 実施形態の撮像素子を適用したデジタルカメラの構成図。

以下、本発明に実施形態について、添付図面を参照して詳細に説明する。

（第１の実施形態）
図１は本発明の第１の実施形態の撮像素子の概略を示す図である。図１において撮像素子１００は、画素アレイ１０１と、画素アレイ１０１における行を選択する垂直選択回路１０２と、画素アレイ１０１における列を選択する水平選択回路１０４とを含む。また、画素アレイ１０１中の画素のうち垂直選択回路１０２によって選択される画素の信号を読み出す読み出し回路１０３と、各回路の動作モードなどを外部から決定するためのシリアルインターフェイス１０５とをさらに含む。読み出し回路１０３は、信号を蓄積するメモリ、ゲインアンプ、ＡＤ変換器などを列毎に有する。なお、撮像素子１００は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０４、読み出し回路１０３等にタイミングを提供するタイミングジェネレータ或いは制御回路等を備える。

本実施形態では、垂直選択回路１０２は、画素アレイ１０１の複数の行を順に選択し、読み出し回路１０３に読み出す。水平選択回路１０４は、読み出し回路１０３に読み出された複数（所定数）の画素信号を列毎に順に選択し、外部に出力する。

図２は、本実施形態の撮像素子における画素の構成及びその画素から信号を読み出す回路の構成を示す図である。２次元の画像を提供する画素アレイは、複数の画素を行列状に配置して構成される。

各画素２０１は、フォトダイオード(以下、ＰＤとも記す)２０２と、転送スイッチ２０３と、フローティングディフュージョン部（以下、ＦＤとも記す）２０４と、リセットスイッチ２０７と、ＭＯＳアンプ２０５と、選択スイッチ２０６とを含んで構成される。

スイッチを駆動するためのパルスは垂直選択回路１０２から供給される。これらのパルス信号は、同一行の画素に対して同時に送られる。ｎ行目の画素を駆動するためのパルスφＴＸｎ、φＳＥＬｎ、φＲＥＳｎは、それぞれｎ行目の各画素に対して同時に供給される。

ＰＤ２０２は、光学系を通して入射する光を光電変換する光電変換部として機能する。ＰＤ２０２のアノードは接地ラインに接続され、カソードは転送スイッチ２０３のソースに接続される。転送スイッチ２０３は、そのゲート端子に入力される転送パルスφＴＸｎによって駆動され、ＰＤ２０２で発生した電荷をＦＤ２０４に転送する。ＦＤ２０４は、電荷を一時的に蓄積するとともに蓄積した電荷を電圧信号に変換する電荷電圧変換部として機能する。

ＭＯＳアンプ２０５は、ソースフォロアとして機能し、そのゲートにはＦＤ２０４で電荷電圧変換された信号が入力される。また、ＭＯＳアンプ２０５は、そのドレインが電源線ＶＤＤに接続され、そのソースが選択スイッチ２０６に接続されている。選択スイッチ２０６は、そのゲートに入力される選択パルスφＳＥＬｎによって駆動され、そのドレインが増幅ＭＯＳアンプ２０５に接続され、そのソースが列信号線２０８に接続されている。選択パルスφＳＥＬｎがアクティブレベル（ハイレベル）になると、画素アレイの該当するｎ行目に属する画素の選択スイッチ２０６が導通状態になり、ＭＯＳアンプ２０５のソースが列信号線２０８に接続される。

リセットスイッチ２０７は、そのドレインがＶＤＤに接続され、そのソースがＦＤ２０４に接続されていて、そのゲートに入力されるリセットパルスφＲＥＳｎによって駆動されて、ＦＤ２０４に蓄積されている電荷を除去する。ＦＤ２０４及びＭＯＳアンプ２０５および、列信号線２０８に定電流を供給する定電流源２０９によってフローティングディフュージョンアンプが構成される。選択スイッチ２０６で選択された行を構成する各画素において、ＦＤ２０４に転送される電荷がＦＤ２０４で電圧信号に変換されて、フローティングディフュージョンアンプを通じて対応する読み出し回路１０３に出力される。読み出し回路１０３に読み出された信号は、水平選択回路１０４で順次選択され、撮像素子外部に伝達される。

次に、図２で説明した回路構成図に対して、行選択回路によって複数行を同時に選択し、出力させることで複数行の画素信号の混合出力を行う駆動について図面を用いて説明する。

図３は、本実施形態の撮像素子１００の駆動タイミングを示すタイミングチャートである。ここでは、ｎ行目の画素を中心とし、ｎ−２行目、ｎ＋２行目の画素の３行分の画素信号を同時に選択して読み出すための説明を行うが、同時に選択する画素の数は３に限定されるものではない。

ＰＤ２０２に撮影信号が蓄積された所定時間経過後に、時刻ｔ３０１でリセットパルスφＲＥＳｎ−２、φＲＥＳｎ、φＲＥＳｎ＋２をローレベルにするとともに選択パルスφＳＥＬｎ−２、φＳＥＬｎ、φＳＥＬｎ＋２をハイレベルにすることで、リセットスイッチ２０７をオフする。同時に、選択スイッチ２０６を３行同時にオンし、画素２０１を列信号線２０８に接続する。上記動作が終わると、列信号線２０８には、ｎ−２、ｎ、ｎ＋２行目の各々のＦＤ２０４をリセットした電位が混合され出力される。ＦＤ２０４のリセット電位の混合出力を読み出し回路１０３で保持する。

次に、期間Ｔ３０２で転送パルスφＴｘｎ−２、φＴｘｎ、φＴｘｎ＋２をハイレベルに遷移後、ローレベルにすることで、３行分の画素のＰＤ２０２の信号が各々のＦＤ２０４に転送される。上記動作が終わると、列信号線２０８には、ｎ−２、ｎ、ｎ＋２行目の画素の各々のＰＤ２０２からＦＤ２０４に信号を転送した後のＦＤ２０４の信号電位が混合され出力され、読み出し回路１０３に保持される。信号電位の混合出力とリセット電位の混合出力のＣＤＳを行う。それによって、信号からリセット成分を差し引いた信号が取得でき、差分信号を水平選択回路１０４で外部に出力する。上記駆動を行うことで、複数の画素の信号を混合することが可能となる。

ここで、列信号線２０８に現れる信号電圧について説明する。列信号線２０８に現れる電圧ＶｏｕｔはＭＯＳアンプ２０５のパラメータｋと定電流源２０９で流す電流Ｉによって、以下の式で表される。

Ｉ＝ｋ／２ｘ（Ｖｆｄ−Ｖｔｈ−Ｖｏｕｔ）² …（式１）
ＶｔｈはＭＯＳアンプ２０５の閾値電圧、ＶｆｄはＦＤ２０４の電圧である。また、ｋは、
ｋ＝μｘＣｏｘＷ/Ｌ …（式２）
で表されるＭＯＳアンプ２０５のパラメータである。μは電子の移動度、Ｃｏはゲート酸化膜厚、Ｗはゲート幅、Ｌはゲート長である。

列信号線２０８に流れる電流は定電流源２０９で規定されるので、３画素の信号を同時に列信号線に接続する際には、
Ｉ＝ｋ（ｎ−２）／２ｘ（Ｖｆｄ（ｎ−２）−Ｖｔｈ−Ｖｏｕｔ）²＋ｋ（ｎ）／２ｘ（Ｖｆｄ（ｎ）−Ｖｔｈ−Ｖｏｕｔ）²＋ｋ（ｎ＋２）／２ｘ（Ｖｆｄ（ｎ＋２）−Ｖｔｈ−Ｖｏｕｔ）² …（式３）
となる。ｋ（ｎ−２）、ｋ（ｎ）、ｋ（ｎ＋２）は各々ｎ−２行目、ｎ行目、ｎ＋２行目の画素のＭＯＳアンプ２０５のパラメータを示す。Ｖｆｄ（ｎ−２）、Ｖｆｄ（ｎ）、Ｖｆｄ（ｎ＋２）は各々ｎ−２行目、ｎ行目、ｎ＋２行目の画素のＦＤ２０４の電圧を示す。

式３で示されるように、定電流源２０９で規定された電流を、同時に列信号線に接続した画素の増幅ＭＯＳ２０５で分け合っていることになり、結果として平均出力が得られる。

ここで、ｎ行目の画素のＭＯＳアンプ２０５のパラメータｋ（ｎ）をｎ−２行目、ｎ＋２行目の画素のＭＯＳアンプ２０５のパラメータｋ（ｎ−２）、ｋ（ｎ＋２）に対して大きくすることで、ｎ行目の画素のＭＯＳアンプ２０５に流れる電流の比率を多くする。そのようにすることで、ｎ行目の信号の影響をより大きくすることができ、画素で得られる信号の比率に対し、出力の信号比率を変えることが可能となる。

たとえば、ＭＯＳアンプ２０５のパラメータｋをｋ（ｎ−２）：ｋ（ｎ）：ｋ（ｎ＋２）＝１：２：１とすると、ｎ−２行目、ｎ行目、ｎ＋２行目の画素の信号が比率として、１：２：１で出力される。つまり、複数画素を同時に垂直線に接続する際に、同時に接続する画素のＭＯＳアンプ２０５のパラメータｋを変えておくことで、画素のＰＤ２０２で得られた信号に対して重みづけを行うフィルター効果を付与することが可能となる。具体的には、重みを大きく取りたい画素のＭＯＳアンプ２０５の、酸化膜厚をより薄くするか、ゲート幅Ｗを長くするか、ゲート長Ｌを短くすればよい。このように、重みづけを行うことで、単純に混合する方式に比べて、高周波成分を取り出すことが可能となり、解像度の高い画像が得られる。

次に、図面を用いて、どの画素の信号に重みをつけるかについて説明する。図４は、画素の配置を模式的に示した図である。模式的に８行８列の画素構成で示すが、実際にはより多くの画素が存在する。記号Ｖ０からＶ７は行を示す。また、記号Ｒ、Ｇｒ、Ｇｂ、Ｂは各画素に配置された色フィルターを示し、（）内の記号ａ、ｂは、ここではＭＯＳアンプ２０５のパラメータが異なることを示す。（ａ）で示される画素のＭＯＳアンプ２０５のＭＯＳパラメータをｋ１、（ｂ）で示される画素のＭＯＳアンプ２０５のＭＯＳパラメータをｋ２とする。通常は色フィルターが同色である画素に対して、混合を行う。Ｖ０、Ｖ２、Ｖ４行目の画素を同時に選択する。Ｖ０、Ｖ４行目のＭＯＳアンプ２０５のパラメータｋはｋ１であり、Ｖ２行目のＭＯＳアンプ２０５のパラメータｋはｋ２である。Ｖ０、Ｖ２、Ｖ４行目の画素信号を同時に読むには、図３で示したタイミングチャートに基づいて駆動すればよい。

ここで、ｋ１：ｋ２＝１：２としておくことで、Ｖ０、Ｖ２、Ｖ４行目の画素信号は、１：２：１の比率で重みづけされた信号となる。Ｖ３、Ｖ５、Ｖ７行目についても、Ｖ０、Ｖ２、Ｖ４行目と同様である。

以上説明したように、同色のカラーフィルターを有する列方向（垂直方向）に隣り合う画素の信号を同時に列信号線２０８に接続し、かつ、同時に選択する画素の中でＭＯＳアンプ２０５のパラメータを変えることによって、重みづけを行った混合信号を得ることが可能となる。

上記説明では、複数画素を同時に選択するタイミングと効果について述べたが、静止画の撮影の場合などに列方向（垂直方向）の画素を混合せずに読み出す際には、別の駆動が必要となる。図面を用いて説明を行う。

図５は、本実施形態の列方向（垂直方向）の画素を混合せずに読み出すタイミングチャートを示す。図３で示したタイミングチャートでは、ｎ−２行目、ｎ行目、ｎ＋２行目の画素の転送スイッチ２０３、リセットスイッチ２０７、選択スイッチ２０６を時刻ｔ３０１、期間Ｔ３０２で同時に駆動していた。図５で示すタイミングチャートでは、ｎ−２行目、ｎ行目、ｎ＋２行目の画素の転送スイッチ２０３、リセットスイッチ２０７、選択スイッチ２０６ともに、別々の時刻での駆動となる。

図３に照らし合わせると、時刻ｔ３０１で行っていたリセットスイッチ２０７、選択スイッチ２０６のハイレベル、ローレベルの遷移は、ｎ−２行目、ｎ行目、ｎ＋２行目で、それぞれ時刻ｔ５０１、ｔ５０３、ｔ５０５の別の時刻で行う。同様に、期間Ｔ３０２で行っていた転送スイッチ２０３のハイレベル、ローレベルの遷移は、ｎ−２行目、ｎ行目、ｎ＋２行目で、それぞれ期間Ｔ５０２、Ｔ５０４、Ｔ５０６の別の期間で行う。このようにして、同時に複数行の画素を選択せず、列方向（垂直方向）の画素を独立に読み出すことが可能となる。

列方向（垂直）の画素を独立に読み出す駆動を行った時に、ｎ−２行目、ｎ＋２行目の画素に対し、ｎ行目の画素のＭＯＳアンプ２０５のパラメータｋが異なるため、列信号線２０８での動作範囲が変わる。そのため、ｎ−２行目、ｎ＋２行目の画素に対し、ｎ行目の画素の暗時特性が変わる。そこで、列方向（垂直方向）の画素を独立に読み出す駆動では、ｎ−２行目、ｎ＋２行目の画素と、ｎ行目の画素の暗時特性を補正するための補正データ（補正値）を別々に有し、別々に補正を行う。

図４で示すＶ０からＶ７行目で説明すると、Ｖ０、Ｖ１、Ｖ３、Ｖ４、Ｖ６、Ｖ７行目の画素とＶ２、Ｖ５行目の画素の補正データを切り替えて補正する。また、暗時特性だけでなく、リニアリティーなど列信号線２０８での動作範囲が変わることによって変化する特性の補正をＶ０、Ｖ１、Ｖ３、Ｖ４、Ｖ６、Ｖ７行目の画素とＶ２、Ｖ５行目の画素の補正データを切り替えて行ってもよい。

上述したように、画素によってＭＯＳアンプ２０５のパラメータを変え、列方向（垂直方向）の画素を独立に混合せずに読み出すモードと複数画素を同時に列信号線に接続し混合するモードの両立を図りながら、複数画素を同時に接続するモード時に重みづけを行った信号を得ることが可能となる。重みづけを行うことで、単純に混合する方式に比べて、高周波成分を取り出すことが可能となり、解像度の高い画像が得られる。

図５で示した列方向（垂直方向）の画素を独立に混合せずに読み出すモードは、多画素・高精細が求められる静止画撮影において適切であり、図３で示した複数画素を同時に列信号線に接続し混合するモードは高フレームレートが求められる動画撮影において適切である。

（第２の実施形態）
次に、第１の実施形態で説明した補正を不要にしつつ重みづけを行う構成について説明する。

図６は、本発明の第２の実施形態の撮像素子における画素の構成及びその画素から信号を読み出す回路の構成を示す図である。画素６０１が図２で示した画素２０１と異なる点は、ＦＤ２０４の信号を読み出す回路が２つあることである。具体的には、ＭＯＳアンプ６０２、６０４の２つのＭＯＳアンプのゲートがＦＤ２０４に接続され、各々のＭＯＳアンプに対して、選択スイッチ６０３、６０５を有する。また、選択スイッチ６０３は選択パルスφＳＥＬＡｎで駆動され、選択スイッチ６０５は選択パルスφＳＥＬＢｎで駆動される。

選択スイッチ６０３により列信号線２０８と接続されるＭＯＳアンプ６０２のＭＯＳパラメータは全画素同じｋ１とする。選択スイッチ６０５により列信号線２０８と接続されるＭＯＳアンプ６０４のＭＯＳパラメータは重みづけをする画素をｋ２とし、重みづけをしない画素をｋ３とする。また、ｋ１とｋ３は同じでもよい。

図６で説明した回路構成図に対して、行選択回路によって複数行を同時に選択し、出力させることで複数行の画素信号の混合出力を行う駆動について図面を用いて説明する。図７は、本実施形態の混合出力を行う駆動のタイミングチャートを示す。

時刻ｔ７０１でのリセットパルスφＲＥＳｎ−２、φＲＥＳｎ、φＲＥＳｎ＋２の動作は時刻ｔ３０１と同じである。時刻ｔ７０１では選択パルスφＳＥＬＡｎ−２、φＳＥＬＡｎ、φＳＥＬＡｎ＋２はハイレベルに遷移しないので、選択スイッチ６０３はオンしない。また、選択パルスφＳＥＬＢｎ−２、φＳＥＬＢｎ、φＳＥＬＢｎ＋２はハイレベルに遷移し、選択スイッチ６０５はオンする。ここで、ｎ行目の画素のＭＯＳアンプ６０４のＭＯＳパラメータをｋ２とし、ｎ−２行目、ｎ＋２行目の画素のＭＯＳアンプ６０４のＭＯＳパラメータをｋ３とし、ｋ２＞ｋ３とすることで、ｎ行目の画素の信号に重みづけをすることが可能となる。具体的な配置は図４と同じ（ａ）で示される画素のＭＯＳアンプ６０４をｋ３、（ｂ）で示される画素のＭＯＳアンプ６０４をｋ２とすればよい。

一方、列方向（垂直方向）の画素を混合せずに読み出す時には、使用する選択スイッチを変更する。図８は、本実施形態の列方向（垂直方向）の画素を混合せずに読み出すタイミングチャートを示す。図５で示したタイミングチャートと異なる点は、選択パルスφＳＥＬＢｎ−２、φＳＥＬＢｎ、φＳＥＬＢｎ＋２がローレベル状態であることのみなので、説明は省略する。ここでは、画素毎にＭＯＳパラメータの異なるＭＯＳアンプ６０４は選択スイッチ６０５によって列信号線２０８に接続されず、全画素でＭＯＳパラメータの同じＭＯＳアンプ６０２が列信号線２０８に接続される。このように駆動することで、列方向（垂直方向）の画素を個別に読み出す駆動を行った際は、全ての画素のＭＯＳアンプのＭＯＳパラメータが同じ状態で読み出せるため、第１の実施形態に対して、ＭＯＳパラメータが行毎に異なることによる補正が不要となる。

本実施形態では、画素の中でＭＯＳアンプ６０２、ＭＯＳアンプ６０４のパラメータを変え、駆動モードで列信号線２０８に接続するＭＯＳアンプを変えた。これにより、全画素を混合せずに読み出すモードと複数画素を同時に接続するモードの両立を図りながら、複数画素を同時に接続するモード時に重みづけを行った信号を得ることが可能となる。

（第３の実施形態）
次に、行方向（水平方向）の重みづけも行う方法について説明する。図９は、本発明の第３の実施形態の撮像素子における画素の構成及びその画素から信号を読み出す回路の構成を示す図である。一画素の構成は第２の実施形態で説明した画素６０１と同じであるが、一つの列信号線２０８に対して、複数列の画素が接続される。第１および第２の実施形態では、垂直の列方向の混合、重みづけを行っていたが、この構成であれば、水平の行方向の混合、重みづけが可能となり、垂直水平の両方向の重みづけも可能となる。図９では２列分の画素について記載したが、３列以上がより好ましい。

次に、図面を用いて、どの画素の信号に重みをつけるかについて説明する。図１０は、画素の配置を模式的に示した図である。記号Ｖ０からＶ７は行を示し、記号Ｈ０からＨ７は列を示す。記号Ｒ、Ｇｒ、Ｇｂ、Ｂは各画素に配置された色フィルターを示し、（）内の記号ａ、ｂ、ｃはここでは、ＭＯＳアンプ６０４のパラメータが異なることを示す。（ａ）で示される画素のＭＯＳアンプ６０４のＭＯＳパラメータをｋ１、（ｂ）で示される画素のＭＯＳアンプ６０４のＭＯＳパラメータをｋ２、（ｃ）で示される画素のＭＯＳアンプ６０４のＭＯＳパラメータをｋ３とする。通常は色フィルターが同色である画素に対して、混合を行う。ここでは、Ｖ０、Ｖ２、Ｖ４行目に属し、かつＨ０、Ｈ２、Ｈ４列に属する９つの画素を同時に選択し、列信号線２０８に接続する。この場合の混合した画素の重心画素は、Ｖ２行Ｈ２列目の画素であるので、その画素をもっとも重みづけし、次にＶ２列Ｈ２列目の画素の上下左右に位置する、Ｖ２行Ｈ０列目、Ｖ２行Ｈ４列目、Ｖ０行Ｈ２列目、Ｖ４行Ｈ２列目の画素を次に重みづけする。すなわち、ｋ３＞ｋ２＞ｋ１とすることで、重心画素がもっとも重みづけされた信号を得ることが可能となる。

本実施形態では、列信号線２０８に行方向、列方向に同色で隣接する画素を接続し、画素の中でＭＯＳアンプ６０２、ＭＯＳアンプ６０４のパラメータを変えた。そして、ＭＯＳアンプ６０４を行列方向の重心画素のＭＯＳアンプ６０４ほど大きなＭＯＳパラメータをもつ構成とした。この構成であれば、行列方向ともに重心画素に近づくほど重みづけされた信号を得ることが可能となる。また、画素を混合せずに読み出す場合に、第２の実施形態と同じくＭＯＳパラメータが異なることによる補正も不要である。

（第４の実施形態）
次に、より簡単な画素構成で重みづけを行う方法について説明する。図６でＭＯＳアンプ６０２、６０４のＭＯＳパラメータｋ１、ｋ２を同一にする。この場合、図７に示すタイミングチャートでは重みづけは出来ないが、駆動方法を変更することで、重みづけをすることが可能となる。以下図面を用いて説明する。

図１１は、本発明の第４の実施形態の混合出力を行う駆動のタイミングチャートを示す。時刻ｔ１１０１でのリセットパルスφＲＥＳｎ−２、φＲＥＳｎ、φＲＥＳｎ＋２の動作は、時刻ｔ３０１と同じである。時刻ｔ１１０１では選択パルスφＳＥＬＢｎ−２、φＳＥＬＢｎ、φＳＥＬＢｎ＋２はハイレベルに遷移し、選択スイッチ６０５をオンすることは図７で示したタイミングチャートと同じである。異なるのは、時刻ｔ１１０１では選択パルスφＳＥＬＡｎ−２、φＳＥＬＡｎ、φＳＥＬＡｎ＋２の中で重みづけするｎ行目の画素の選択パルスφＳＥＬＡｎのみハイレベルに遷移し、選択パルスφＳＥＬＡｎ−２、φＳＥＬＡｎ＋２はローレベルということである。このようにすることで、重みづけするｎ行目の画素のみ、選択スイッチ６０３、６０５がオンし、ＭＯＳアンプ６０２、６０４が列信号線２０８に接続される。ｎ−２行目、ｎ＋２行目はＭＯＳアンプ６０４のみ列信号線２０８に接続される。このように駆動すると、ｎ行目の画素（一部の画素）が２つのＭＯＳアンプで駆動され、ｎ−２、ｎ＋２行目の画素は１つのＭＯＳアンプで駆動されることになり、ｎ行目の画素のみ１：２：１の比率で重みづけをすることが可能となる。期間Ｔ３０２での転送パルスφＴＸｎの動作については前述の説明と同じである。具体的な画素の配置は図４で示す配置と同じでよく、前述のｎ行目で示した駆動を（ｂ）で示す画素に対して行い、ｎ−２、ｎ＋２行目で示した駆動を（ａ）で示す画素に対して行えばよい。重みづけを１：２：１以上の比率、例えば１：３：１で行いたいときには、ＦＤ２０４の信号を読み出すＭＯＳアンプ、選択スイッチの数を増やして、同様の考え方で駆動を行えばよい。

上述の駆動であれば、画素のＭＯＳアンプ６０２、６０４のＭＯＳパラメータを同じにすることができるため、製造上の簡略化を行い、重みづけされた信号を得ることが可能となる。

（第５の実施形態）
次に、より画素の回路数を減らして、重みづけを実現する方法について説明する。第２及び第３の実施形態の構成では、１画素の中に、ＭＯＳアンプ６０４、選択スイッチ６０５が増えるため、画素の面積を圧迫してしまう。図２で示した画素２０１の信号と図６で示した画素６０１の信号を混合することで、スイッチの数を減らすことが可能となる。

図１２は、画素の配置を模式的に示した図である。（ａ）の画素は図２で示した画素２０１と同じ構成とし、（ｂ）、（ｃ）の画素は図６で示した画素６０１と同じ構成とする。Ｖ０、Ｖ２、Ｖ４、Ｖ６行目のカラーフィルターがＲ、Ｇｒの行はＭＯＳアンプ、選択スイッチともに１つの構成の画素、Ｖ１、Ｖ３、Ｖ５、Ｖ７行目のカラーフィルターがＧｂ、Ｂの行はＭＯＳアンプ、選択スイッチともに２つの構成の画素である。（ａ）、（ｂ）の画素の選択スイッチの動作を図１１のｎ−２、ｎ＋２行目で示した動作、（ｃ）の画素の選択スイッチの動作を図１１のｎ行目で示した動作にすると、重みづけをすることが可能となる。

ここでは、重みづけが可能なのは、カラーフィルターのＧｂ、Ｂが存在する行のみで、カラーフィルターのＲ、Ｇｒが存在する行では重みづけをすることが出来ないが、その分、スイッチの数を減らすことが可能となる。

図１３は、第５の実施形態の変形例の画素の配置を模式的に示した図である。（ａ）の画素は図２で示す画素２０１と同じ構成とし、（ｂ）の画素は図６で示す画素６０１と同じ構成とする。Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ６、Ｖ７行目はＭＯＳアンプ、選択スイッチともに１つの構成の画素、Ｖ５行目はＭＯＳアンプ、選択スイッチともに２つの構成の画素である。（ａ）の画素の選択スイッチの動作を図１１のｎ−２、ｎ＋２行目で示した動作、（ｂ）の画素の選択スイッチの動作を図１１のｎ行目で示した動作にすると、重みづけをすることが可能となる。図１２で示した構成と同じく、カラーフィルターのＲ、Ｇｒが存在する行では重みづけをすることが出来ない。また、カラーフィルターのＧｂ、Ｂが存在する行も、重みづけ出来る画素が固定のため、３行分の平均化、５行分の平均化といった選択が出来ないが、より、スイッチの数を減らすことが可能となる。

図１４は、第５の実施形態のさらなる変形例の画素の配置を模式的に示した図である。（ａ）の画素は図２で示す画素２０１と同じ構成とし、（ｂ）、（ｃ）の画素は図６で示す画素６０１と同じ構成とする。カラーフィルターがＲ、Ｂの画素はＭＯＳアンプ、選択スイッチともに１つの構成の画素、カラーフィルターがＧｒ、Ｇｂの画素はＭＯＳアンプ、選択スイッチともに２つの構成の画素である。（ａ）、（ｂ）の画素の選択スイッチの動作を図１１のｎ−２、ｎ＋２行目で示した動作、（ｃ）の画素の選択スイッチの動作を図１１のｎ行目で示した動作にすると、重みづけをすることが可能となる。

ここでは、重みづけが可能なのは、カラーフィルターのＧｒ、Ｇｂの画素のみで、カラーフィルターのＲ、Ｂの画素では重みづけをすることが出来ないが、その分、スイッチの数を減らすことが可能となる。カラーフィルターのＲ、Ｂの画素のみ重みづけを行い、Ｇｒ、Ｇｂの画素で重みづけを行わない構成であってもよい。また、（ｂ）の構成の画素は、（ａ）の構成と同じでもよい。

上述の画素構成、駆動であれば、画素内のスイッチの数を減らしつつ、重みづけを行うことが可能となる。重みづけを行う行や色フィルターが限定されるため、第３及び第４の実施形態の方法に対しては、解像度は下がってしまうが、画素内のスイッチの数を減らすことが可能となるので、より峡ピッチの画素の撮像装置において適切である。

上記の撮像素子の駆動方法を撮像装置であるデジタルカメラに適用した場合の一例について説明する。

図１５において、レンズ部１５０１は被写体の光学像を撮像素子１５０５に結像させ、レンズ駆動装置１５０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。メカニカルシャッター１５０３はシャッター駆動装置１５０４によって制御される。撮像素子１５０５はレンズ部１５０１で結像された被写体像を画像信号として取り込む。撮像信号処理回路１５０６は撮像素子１５０５より出力される画像信号に各種の補正を行ったり、データを圧縮したりする。タイミング発生部１５０７は撮像素子１５０５、撮像信号処理回路１５０６に、各種タイミング信号を出力する駆動手段である。全体制御・演算部１５０９は各種演算と撮像装置全体を制御する。メモリ１５０８は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１５１０は記録媒体に記録または読み出しを行うためのインターフェースである。記録媒体１５１１は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。表示部１５１２は各種情報や撮影画像を表示する。

次に、前述の構成における撮影時のデジタルカメラの動作について説明する。メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路１５０６などの撮像系回路の電源がオンされる。

その後、図示しないレリーズボタンが押されると、焦点検出装置１５１４から出力された信号をもとに高周波成分を取り出し、被写体の焦点検出演算を全体制御・演算部１５０９で行う。その後、レンズ駆動装置１５０２によりレンズ部を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部を駆動し焦点検出を行う。撮像素子１５０５にて焦点検出を行う際には、シャッター１５０３を開き撮像素子１５０５に被写体像を投影させ、撮像素子１５０５での焦点検出信号を用いて撮像信号処理回路１５０６および全体制御・演算部１５０９で焦点検出演算を行ってもよい。そして、合焦が確認された後に撮影動作が開始される。

撮影動作が終了すると、撮像素子１５０５から出力された画像信号は撮影信号処理回路１５０６で画像処理され、全体制御・演算部１５０９によりメモリ１５０８に書き込まれる。その後、メモリ１５０８に蓄積されたデータは、全体制御・演算部１５０９の制御により記録媒体制御Ｉ／Ｆ部１５１０を通り半導体メモリ等の着脱可能な記録媒体１５１１に記録される。また、図示しない外部Ｉ／Ｆ部を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１００：撮像素子、１０１：画素アレイ、１０２：垂直選択回路、１０３：読み出し回路、１０４：水平選択回路、２０２：フォトダイオード

Claims (9)

1. フォトダイオードと、前記フォトダイオードの信号を読み出すＭＯＳアンプとを各々が有し、行列状に配置された複数の画素と、
   前記複数の画素の信号が出力される列信号線と、
   それぞれの画素の前記ＭＯＳアンプを介して所定数の画素の信号を前記列信号線に同時に出力することが可能な選択手段とを備え、
   前記選択手段により前記列信号線に同時に信号が出力される前記所定数の画素のうち、少なくとも１つの画素の前記ＭＯＳアンプの、酸化膜厚、ゲート長、ゲート幅のいずれかが他の画素と異なることを特徴とする撮像素子。
2. 前記選択手段が、前記複数の画素の信号を別々に前記列信号線に出力させる場合に、前記ＭＯＳアンプの酸化膜厚、ゲート長、ゲート幅のいずれかが異なる画素と、前記ＭＯＳアンプの酸化膜厚、ゲート長、ゲート幅が同一の画素とで、異なる補正値を用いて画素の信号を補正する補正手段をさらに備えることを特徴とする請求項１に記載の撮像素子。
3. フォトダイオードと、前記フォトダイオードの信号を読み出す第１のＭＯＳアンプと、前記フォトダイオードの信号を読み出す第２のＭＯＳアンプとを各々が有し、行列状に配置された複数の画素と、
   前記画素の信号が出力される列信号線と、
   それぞれの画素の前記第１または第２のＭＯＳアンプを介して前記所定数の画素の信号を前記列信号線に同時に出力することが可能な選択手段とを備え、
   前記第１のＭＯＳアンプと、前記所定の数の画素の少なくとも一つの画素の前記第２のＭＯＳアンプとで、酸化膜厚、ゲート長、ゲート幅のいずれかが異なることを特徴とする撮像素子。
4. 前記第１のＭＯＳアンプと、前記第２のＭＯＳアンプとで、酸化膜厚、ゲート長、ゲート幅のいずれかが異なる画素は行方向に異なる位置に配置されていることを特徴とする請求項３に記載の撮像素子。
5. 前記第１のＭＯＳアンプと、前記第２のＭＯＳアンプとで、酸化膜厚、ゲート長、ゲート幅のいずれかが異なる画素は色フィルターが異なることを特徴とする請求項３に記載の撮像素子。
6. フォトダイオードと、前記フォトダイオードの信号を読み出す第１のＭＯＳアンプと、前記フォトダイオードの信号を読み出す第２のＭＯＳアンプとを各々が有し、行列状に配置された複数の画素と、
   前記画素の信号が出力される列信号線と、
   それぞれの画素の前記第１および第２のＭＯＳアンプの少なくとも一つを介して前記所定数の画素の信号を前記列信号線に同時に出力することが可能な選択手段とを備え、
   前記所定数の画素の内の一部の画素の信号を、それぞれの画素の前記第１および第２のＭＯＳアンプを介して前記列信号線に出力し、前記所定数の画素の内の他の画素の信号を、それぞれの画素の前記第１または第２のＭＯＳアンプを介して前記列信号線に出力することを特徴とする撮像素子。
7. 前記第１および第２のＭＯＳアンプを介して前記列信号線に信号を出力する画素は行方向に異なる位置に配置されていることを特徴とする請求項６に記載の撮像素子。
8. 前記第１および第２のＭＯＳアンプを介して前記列信号線に信号を出力する画素は色フィルターが異なることを特徴とする請求項６に記載の撮像素子。
9. 請求項１乃至８のいずれか１項に記載の撮像素子を備えることを特徴とする撮像装置。

Images