JP2015511208A - ナノ構造体及びその作成方法 - Google Patents

ナノ構造体及びその作成方法 Download PDF

Info

Publication number
JP2015511208A
JP2015511208A JP2014549562A JP2014549562A JP2015511208A JP 2015511208 A JP2015511208 A JP 2015511208A JP 2014549562 A JP2014549562 A JP 2014549562A JP 2014549562 A JP2014549562 A JP 2014549562A JP 2015511208 A JP2015511208 A JP 2015511208A
Authority
JP
Japan
Prior art keywords
groove
nanostructure
support
nanostructures
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014549562A
Other languages
English (en)
Inventor
フェルナンド パトルスキー，
フェルナンド パトルスキー，
アレキサンダー ペヴツナー，
アレキサンダー ペヴツナー，
ヨニ エンゲル，
ヨニ エンゲル，
ローイ エルナサン，
ローイ エルナサン，
アレキサンダー ツケルニク，
アレキサンダー ツケルニク，
ザハヴァ バルカイ，
ザハヴァ バルカイ，
Original Assignee
トラセンス システムズ リミテッド
トラセンス システムズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トラセンス システムズ リミテッド, トラセンス システムズ リミテッド filed Critical トラセンス システムズ リミテッド
Publication of JP2015511208A publication Critical patent/JP2015511208A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

ナノ構造体を作成する方法であって、ナノ構造体を、支持体中に形成された溝中でその場で、ナノ構造体の生長が前記溝によって案内される条件下で生長させることを含み、前記溝は、前記生長を触媒するために選択された金属触媒をその中に有することを特徴とする方法が開示される。また、第一主表面及び第二主表面を有する支持体と、前記第一主表面に埋め込まれ、前記第一主表面に対して実質的に平行であり、前記第一主表面と実質的に面一であるナノ構造体とを含むことを特徴とするナノ構造体システムが開示される。【選択図】 図１Ａ−１Ｋ

Description

本発明は、ある実施形態では、ナノテクノロジーに関し、特に、ナノ構造体、その作成方法、及びそれを含んで利用するシステムに関するが、これらに限定されない。
近年、カーボンナノチューブ及び半導体ナノワイヤー／ナノチューブなどの一次元（１Ｄ）ナノ材料が、多数の電子、光電子及びバイオセンシング用途のための潜在的な基礎単位として集中的に探求されている。寸法、化学組成、ドーピング、及び結晶構造などの制御された化学的及び物理的特性を有する半導体ナノワイヤーの合成のために、広範囲の努力がなされている。このような成形されて制御された半導体ナノワイヤーは、新規の電気的及び光学的特性を発揮することができ、少ない溶接接合部及び改良された電気接続を有する装置の作成において有効に利用されることができると認識されている。
しかしながら、いくつかの有意な合成の進展がなされたが、ナノワイヤーの幾何学的配列を制御する能力は、顕著に制限されている。
シリコンナノワイヤーの幾何学的配列におけるある制限された度合いの複雑さが、「ナノ電子」アプローチを使用して最近証明された［Ｔｉａｎら．Ｎａｔ Ｎａｎｏｔｅｃｈｎｏｌ ２００９，４，（１２），８２４−９］。この方法は、ナノワイヤーの核形成及び生長にわたる反復した制御を与え、制御可能な長さの直線部分が１２０°の三角形の接合部によって分離されたキンクを有するシリコンナノワイヤーを与える。この方法によって得られるナノワイヤーの幾何学的配列は、キンクを有する三角形のナノワイヤー構造体に限定される。
ＷＯ２０１１／０３８２２８は、一つ以上のキンク及び規定された結晶学上の配向を有する曲げられたナノワイヤーを開示する。かかるナノワイヤーの調製方法も開示されている。
別の報告［Ｃｈｅｎら．Ｎａｎｏ Ｌｅｔｔｅｒｓ ２０１０，１０，（３），８６４−８６８］では、金属補助された化学的エッチングアプローチが使用され、Ｓｉマザーウェハーの結晶学的配向、反応温度、及び腐食液濃度を制御することによって、１５０°、１２５°又は９０°の転換角度を有するジグザグのシリコンナノワイヤーの合成を可能にした。
波型カーボンナノチューブ蛇行構造も、結晶の表面に指向された「ナノチューブエピタクシー」法によって合成された［Ｇｅｂｌｉｎｇｅｒら．Ｎａｔ Ｎａｎｏ ２００８，３，（４），１９５−２００］。
合成されたナノワイヤーの全体的な品質は、かなり低く、得られたナノワイヤーの形状は、ウェハー表面に沿って変化する。従って、現在公知の方法は、制限された制御された形状のナノワイヤーに導き、さらには、もし装置のさらなる作成が必要ならドナー支持体から採取されなければならないナノワイヤーに導く。
追加の背景技術としては、米国特許第７５３８３３７号が挙げられる。
本発明者らは、合成されたナノ構造体の化学的特性及び物理的特性の両方を制御することを可能にし、さらにそれらの幾何学的配列にわたって完全で制限されない制御を可能にする、ナノ構造体（例えばナノワイヤー及び／又はナノリボン）を生長させるための制限案内された（ｃｏｎｆｉｎｅｍｅｎｔ−ｇｕｉｄｅｄ）方法を設計した。本明細書に開示される方法は、（様々な転換角度の）キンクを有する、正弦曲線形状、直線形状、及びらせん形状などの様々な二次元形状の半導体ナノ構造体（例えばナノワイヤー及び／又はナノリボン）の合成を可能にし、従って、いかなる所望の幾何学的配列も実際に得られることができる。形状制御されたナノ構造体は、シリコンウェハー、石英、及びガラススライド、さらにはプラスチック支持体（例えばＫａｐｔｏｎ ＨＮ）を含む任意の支持体上で生長させられることができる。
本発明のある実施形態の側面によれば、ナノ構造体を作成する方法であって、ナノ構造体を、支持体中に形成された溝中でその場で、ナノ構造体の生長が前記溝によって案内される条件下で生長させることを含み、前記溝は、前記生長を触媒するために選択された金属触媒をその中に有することを特徴とする方法が提供される。
本発明のある実施形態によれば、前記生長は、生長方向が前記支持体の対向する主表面に対して本質的に平行である条件下で行われる。
本発明のある実施形態によれば、前記溝は、前記生長中に前記主表面の一つを被覆する保護層の下で前記支持体中に少なくとも部分的に埋められる。
本発明のある実施形態によれば、前記溝は、開放端及び閉鎖端を有し、前記金属触媒は、前記閉鎖端に存在し、前記生長は、前記閉鎖端から前記開放端に向けられた方向に本質的に沿って行われる。
本発明のある実施形態によれば、前記方法は、前記保護層を除去して前記ナノ構造体を露出させることをさらに含む。
本発明のある実施形態によれば、前記金属触媒は、前記溝の長手方向に沿って最大３００ｎｍの長さを占める。
本発明のある実施形態によれば、前記溝の第一端と前記溝の第二端との間の直線距離は、少なくとも１μｍである。
本発明のある実施形態によれば、前記支持体は、複数の溝を持って形成され、前記方法は、ナノ構造体を、前記複数の溝のうちの少なくとも二つの中でその場で生長させる。
本発明のある実施形態によれば、前記方法は、前記生長の前に、前記金属触媒を前記溝中に配置することをさらに含む。
本発明のある実施形態によれば、前記配置することは、金属触媒材料を前記溝中に蒸発させて、前記溝を前記金属触媒材料によって少なくとも部分的に充填すること；及び前記金属触媒材料の残余が前記溝中に維持されるように選択された制御された条件下で、前記金属触媒材料の一部を前記溝からエッチングすることをさらに含む。
本発明のある実施形態によれば、前記金属触媒材料を前記溝中に蒸発させることは、前記溝を含む前記支持体の表面に前記金属触媒材料を蒸発させ、前記金属触媒材料を前記表面から除去し、それにより、前記溝中のみに前記金属触媒材料を残すことを含む。
本発明のある実施形態によれば、前記除去することは、リフトオフ（ｌｉｆｔｏｆｆ）プロセスによって行われる。
本発明のある実施形態によれば、前記方法は、前記支持体中に前記溝を形成することをさらに含む。
本発明のある実施形態によれば、前記溝は、リソグラフィープロセス及びそれに続くエッチングプロセスによって形成される。
本発明のある実施形態によれば、前記溝は、少なくとも一つの分岐点を有する分岐した溝であり、前記分岐点は、前記分岐点に入る第一溝部分を、前記分岐点を出る溝部分に接続する。
本発明のある実施形態によれば、前記生長は、前記第一溝部分から、前記分岐部分を通って、前記溝のそれぞれの中へ及び前記分岐点を出る前記溝部分のうちの少なくとも二つの中への方向に沿って行われる。
本発明のある実施形態によれば、前記方法は、前記溝を保護層の下に埋めるように、前記支持体の表面を前記保護層で被覆することをさらに含む。
本発明のある実施形態によれば、前記方法は、前記支持体の端で前記保護層に開口を形成して、開放端を有する溝を形成することをさらに含む。
本発明のある実施形態によれば、前記支持体は、複数の溝を持って形成され、これらの溝は、第一深さを有する第一群の溝、及び第一深さより小さい第二深さを有する第二群の溝を少なくとも有するクロスバー配列を形成するように配置されており、前記生長は、前記第二群の溝中でナノ構造体を生長させることなしに前記第一群の溝中でナノ構造体を生長させ、次に前記第二群の溝中でナノ構造体を生長させることを含む。
本発明のある実施形態によれば、前記第一群の溝中での前記ナノ構造体の生長中に、前記第一群の溝は、一端が開放されており、前記第二群の溝は、両端が閉鎖されており、前記方法は、前記第二群の溝中での前記ナノ構造体の生長の前に前記第二群の溝の一端に開口を形成することをさらに含む。
本発明のある実施形態によれば、前記生長は、化学的蒸着によって行われる。
本発明のある実施形態によれば、前記ナノ構造体は、半導体材料から構成される。
本発明のある実施形態によれば、前記半導体材料は、ケイ素、ゲルマニウム、ケイ素−ゲルマニウム合金、ケイ素−炭素合金、ケイ素−ゲルマニウム−炭素合金、窒化ガリウム、砒化ガリウム、砒化インジウム、燐化インジウム、窒化インジウム、ＩＩＩ−Ｖ化合物半導体材料、ＩＩ−ＶＩ化合物半導体材料、及び有機半導体材料からなる群から選択される少なくとも一種の材料を含む。
本発明のある実施形態によれば、前記金属触媒は、金、ニッケル、アルミニウム、コバルト、銀、銅、プラチナ、クロム、チタン、パラジウム及び鉄からなる群から選択される少なくとも一種の材料を含む。
本発明のある実施形態によれば、前記支持体は、シリカ、ケイ素、ＧａＮ，ＩｎＰ，ＧａＡｓ，ＩｎＧａＰ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＺｎＯ，ＺｒＯ２、石英、ガラス、ポリマー、コポリマー、及びプラスチック、及びこれらの任意の組み合わせからなる群から選択される少なくとも一種の材料から構成される。
本発明のある実施形態によれば、前記溝は、直線状、キンクを有する形状、波形状、曲線形状、らせん形状、蛇行形状、サイクロイド、及びこれらの任意の組み合わせからなる群から選択される形状を有する。
本発明のある実施形態によれば、前記溝の少なくとも一部は、間隔曲線（ｓｐａｃｅ ｃｕｒｖｅ）の形状を有する。
本発明のある実施形態によれば、前記ナノ構造体は、実質的に均一な結晶性を有する。
本発明のある実施形態によれば、前記ナノ構造体は、不均一な結晶性を有する。
本発明のある実施形態によれば、前記方法は、ナノ構造体が前記支持体の露出された表面にわたってレリーフパターンを形成するように前記溝の壁を選択的に除去することをさらに含む。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述される方法によって作成されたナノ構造体及び支持体を含むことを特徴とするナノ構造体システムが提供される。
本発明のある実施形態の側面によれば、第一主表面及び第二主表面を有する支持体と、前記第一主表面に埋め込まれ、前記第一主表面に対して実質的に平行であり、前記第一主表面と実質的に面一であるナノ構造体とを含むことを特徴とするナノ構造体システムが提供される。
本発明のある実施形態の側面によれば、第一主表面及び第二主表面を有する支持体、及び支持体の露出された表面にわたってレリーフパターンを形成するナノ構造体を含むことを特徴とするナノ構造体システムが提供される。
本発明のある実施形態によれば、前記システムは、複数のナノ構造体を含む。
本発明のある実施形態によれば、前記複数のナノ構造体は、三次元クロスバー配列として配置されている。
本発明のある実施形態によれば、前記クロスバー配列は、前記第一主表面に対して異なる垂直位置に少なくとも二つのレベルを有する三次元クロスバー配列であり、前記少なくとも二つのレベルのうち一つのナノ構造体は、前記少なくとも二つのレベルのうちの別のナノ構造体から間隔を置かれている。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする電子回路システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする光電システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とするセンサーが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とするダイオードシステムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とするトランジスターシステムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする記憶システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする撮像システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする表示システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする投影表示システムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とする識別タグシステムが提供される。
本発明のある実施形態の側面によれば、以上に規定されかつ以下にさらに詳述されるシステムを含むことを特徴とするスマートカードシステムが提供される。
本発明のある実施形態の側面によれば、ナノ構造体システムの作成方法であって、支持体中に溝を形成させること；前記溝中でのナノ構造体の生長を触媒することができる金属触媒材料を前記溝に付着させること；前記溝を保護層の下に少なくとも部分的に埋めるように前記支持体及び前記溝を前記保護層で少なくとも部分的に被覆すること；前記金属触媒材料の残余を前記溝中に維持するように前記金属触媒材料を部分的にエッチングすること；前記ナノ構造体を前記溝中で生長させること；及び前記保護層を除去することを含むことを特徴とする方法が提供される。
別途定義されない限り、本明細書で使用されるすべての技術的用語および／または科学的用語は、本発明が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。本明細書に記載される方法および材料と類似または同等である方法および材料を本発明の実施または試験において使用することができるが、例示的な方法および／または材料が下記に記載される。矛盾する場合には、定義を含めて、本特許明細書が優先する。加えて、材料、方法および実施例は例示にすぎず、限定であることは意図されない。
本明細書では本発明のいくつかの実施形態を単に例示し添付の図面を参照して説明する。特に詳細に図面を参照して、示されている詳細が例示として本発明の実施形態を例示考察することだけを目的としていることを強調するものである。この点について、図面について行う説明によって、本発明の実施形態を実施する方法は当業者には明らかになるであろう。
図１Ａ−１Ｋは、以下の実施例１に詳述されるように、本発明のある実施形態による形状案内されたナノワイヤーの例示的な製造方法を模式的に示す図である。
図２Ａ−２Ｋは、様々な２Ｄ形状を有する、本発明のある実施形態による例示的ナノワイヤーのＳＥＭ画像を示す。図２Ａは、１２０°の転換角度を有する、複数のキンクを有する二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｂは、１１０°の転換角度を有する、複数のキンクを有する二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｃは、９０°の転換角度を有する、複数のキンクを有する二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｄは、８０°の転換角度を有する、複数のキンクを有する二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｅ−２Ｇは、様々な周期を有する、正弦曲線形状の二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｅ中の黄色の矢印は、ナノクラスター触媒の位置を示す。図２Ｈは、らせん形状の二次元ＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｈ中の黄色の矢印は、ナノクラスター触媒の位置を示す。図２Ｉは、生長方向に沿ったナノトンネル形状の調節によって得られた、１Ｄの形状制御されたＳｉナノワイヤーのＳＥＭ画像（上側の画像；スケールバーは２５０ｎｍである）、及びその拡大画像（下側の画像）を示す。図２Ｊは、方形波形状のＳｉナノワイヤーのＳＥＭ画像を示す（スケールバーは２５０ｎｍである）。図２Ｋは、複数の正弦曲線形状のＳｉナノワイヤーを示すサンプルのＳＥＭ画像を示す（スケールバーは２．５μｍである）。
図３Ａ−３Ｂは、ナノトンネルの外に生長しつづけることを可能にされたナノワイヤーのＳＥＭ画像（図３Ａ；スケールバーは１μｍである）、及び（白四角によってマークされる）終了する生長端での金ナノ粒子触媒によって示されるようにＶＬＳ機構によって生長させられる表面制限ナノワイヤー（図３Ｂ；スケールバーは５μｍである）のＳＥＭ画像を示し、図中の挿入は、終了する生長端の拡大図を示す。
図４Ａ−４Ｄは、支持体中に形成された溝、及び溝中にナノワイヤーを生長させるために使用される金触媒の模式図を示し、蒸発された金層の厚さ及び溝の幅によって決定されるようなナノワイヤーの寸法をさらに示し；及び本明細書に記載される方法を使用して生長させられた直線形状のＳｉナノワイヤーであって、５０ｎｍの幅（図４Ｂ）、１００ｎｍの幅（図４Ｃ）、及び２００ｎｍの幅（図４Ｄ）をそれぞれ有するナノワイヤーのＳＥＭ画像を示す（スケールバーは５００ｎｍである）。
図５Ａ−５Ｂは、石英支持体上に生長させられた正弦曲線形状の二次元ＳｉナノワイヤーのＳＥＭ画像（図５Ａ；スケールバーは１μｍである）；及びプラスチック（Ｋａｐｔｏｎ ＨＮ）支持体上に生長させられた直線形状のＧｅナノワイヤーのＳＥＭ画像（図５Ｂ；スケールバーは１μｍである）を示す。両画像は、低減圧ＳＥＭモードを使用して得られた。
図６Ａ−６Ｂは、様々な形状のＳｉナノワイヤーの電子後方散乱回折（ＥＢＳＤ）分析で得られたデータを示す。左側のパネルは、試験されたナノワイヤーの二次電子画像（７０°の傾斜）を示し；中央及び右側のパネルはそれぞれ、対応する未加工の及びインデックスを付けられたＥＢＳＤ Ｋｉｋｕｃｈｉパターンを示す。スケールバーは２５０ｎｍである。 図６Ｃ−６Ｄは、様々な形状のＳｉナノワイヤーの（図６Ｃ）、及び複数のキンクを有するＧＥナノワイヤーの（図６Ｄ）電子後方散乱回折（ＥＢＳＤ）分析で得られたデータを示す。左側のパネルは、試験されたナノワイヤーの二次電子画像（７０°の傾斜）を示し；中央及び右側のパネルはそれぞれ、対応する未加工の及びインデックスを付けられたＥＢＳＤ Ｋｉｋｕｃｈｉパターンを示す。スケールバーは２５０ｎｍである。
図７は、ジグザグ形状のナノワイヤーの直線部分で行われたＶｓｄ対Ｉｓｄの電気測定（黒色曲線）、及び同じナノワイヤー構造体のキンクを有する部分で行われたＶｓｄ対Ｉｓｄの電気測定（赤色曲線）を示す。電気装置の上面及び側面ＳＥＭ画像が挿入において示されている。
図８Ａ−８Ｃは、本発明のある実施形態によるナノ構造体システムの模式図である。 図８Ｄ−８Ｅは、本発明のある実施形態によるナノ構造体システムの模式図である。
図９は、本発明のある実施形態による回路システム（例えば回路板）の模式図である。
図１０は、図９の回路システムを含む電気器具の模式図である。
図１１は、本発明のある実施形態による、ナノ構造体を作成するのに好適な方法を記述するフローチャートである。
図１２Ａ−１２Ｅは、本発明のある実施形態による分岐した形状を有するナノ構造体の模式図である。
図１３Ａ−１３Ｃは、本発明のある実施形態による分岐した形状を有するナノ構造体の生長方法を示す模式図である。
図１４Ａ−１４Ｄは、本発明のある実施形態によるクロスバー配列の生長方法を示す模式図である。
本発明は、ある実施形態では、ナノテクノロジーに関し、特に、ナノ構造体、その作成方法、及びそれを含んで利用するシステムに関するが、これらに限定されない。
本発明の少なくとも１つの実施形態を詳しく説明する前に、本発明は、その適用において、下記の説明に示されるか、および／または図面および／または実施例において例示される構成要素および／または方法の組み立ておよび構成の細部に必ずしも限定されないことを理解しなければならない。本発明は他の実施形態が可能であり、または様々な方法で実施または実行されることが可能である。
本発明のある実施形態の側面によれば、ナノ構造体を作成する方法が提供される。前記方法は、ナノ構造体を、支持体中に形成された溝中でその場で、ナノ構造体の生長方向が前記支持体の対向する主表面に対して本質的に平行である条件下で生長させることによって行われ、前記溝は、前記生長を触媒するために選択された金属触媒をその中に（つまり、溝中に）有する。
図面に言及すると、図１Ａ−１Ｋは、本発明のある実施形態によるナノ構造体の例示的な製造方法を模式的に示す。図２〜７は、この方法によって製造されたナノ構造体のいくつかの特徴的な特性を示す。
本発明のある実施形態の側面によれば、本明細書中で開示された方法によって作成されたナノ構造体及び支持体を含むことを特徴とするナノ構造体システムが提供される。
本発明のある実施形態の側面によれば、第一主表面及び第二主表面を有する支持体と、前記第一主表面に埋め込まれ、前記第一主表面に対して実質的に平行であり、前記第一主表面と実質的に面一であるナノ構造体とを含むことを特徴とするナノ構造体システムが提供される。
図８Ａ及び８Ｂは、本発明のある実施形態によるナノ構造体システム１０の透視図（図８Ａ）及び線Ａ‐‐‐Ａ′に沿った断面図（図８Ｂ）の模式図である。システム１０は、第一主表面１４ａ及び第二主表面１４ｂを有する支持体１２を含む。本発明の様々な例示的実施形態において、支持体１２は本質的に平面状である。支持体は所望により、剛性であるか又は可撓性であることができる。
本明細書で使用される場合、「主表面」は、小さな面積の表面を有する物体の端とは区別される、物体の大きな面積の表面を規定する。
本発明の様々な例示的実施形態では、主表面の面積は、いずれの端の面積より少なくとも１０倍、又は少なくとも１００倍、又は少なくとも１０００倍大きい。本発明のある実施形態では、支持体１２の幅対厚さ及び長さ対厚さアスペクト比は、両方とも１０以上、又は５０以上、又は１００以上である。
支持体１２は、溝を形成してその中でナノ構造体を生長させるのに好適ないかなる材料からも構成されることができる。支持体１２のための好適な材料は、ケイ素（例えばシリコンウェハー）、ＧａＮ，ＩｎＰ，ＧａＡｓ，ＩｎＧａＰ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＺｎＯ，ＺｒＯ２、プラスチック（例えばＫａｐｔｏｎフィルム）、石英及び他のガラス表面、ポリマー及びコポリマー、並びにこれらの任意の組み合わせを含むが、これらに限定されない。
本発明のある実施形態では、支持体１２は、少なくとも基本層１８及び追加層２０を含む。本発明のある実施形態では、追加層２０は、支持体１２の上部層である。層２０は、基本層１８に隣接することができる。一つ以上の中間層（図示せず）が層１８と層２０の間に存在する実施形態も考えられる。
ある実施形態では、基本層１８は、ナノ構造体が利用されるべき用途に応じて選択される。
ある実施形態では、追加層２０は、本明細書で記載されるように、方法の実施形態に従って、埋め込まれたナノ構造体を実行するのに好適なように選択される。ある実施形態では、追加層２０は、溝を形成されることができるように選択される。
ある実施形態では、基本層１８及び追加層２０は、基本層１８に影響を与えることなしに追加層２０が選択的に除去されることができるように選択される。ある実施形態では、かかる追加層２０の選択的な除去は、ナノ構造体を露出させるか、及び／又は基本層１８の上のナノ構造体を生じる。従って、ナノ構造体は基本層１８の露出された表面にわたってレリーフパターンを形成する。
従って、ある実施形態では、追加層２０は、犠牲層である。
基本層１８及び追加層２０のための好適な材料はそれぞれ、ケイ素及び酸化ケイ素、ケイ素及び窒化ケイ素、ガラス又は石英表面及び窒化ケイ素、プラスチック及びポリマーを含むが、これらに限定されない。
支持体１２の全体的な厚さは、数十ナノメートル〜数ミリメートルであることができる。典型的には、基本層１８及び追加層２０のそれぞれの厚さは、１ミクロン以下であるが、これは必須ではない。
本発明のある実施形態では、システム１０は、第一主表面１４ａ内に埋め込まれた一つ以上のナノ構造体１６を含む。本発明のある実施形態では、ナノ構造体の少なくともいくつかは、埋め込まれておらず、支持体１２の基本層の上にレリーフパターンを形成する。
典型的には、ナノ構造体１６は、支持体１２の追加層２０の中に埋め込まれているが、これは必須ではない。
本明細書で使用される場合、「埋め込まれた」は、ゲスト物体（この場合は、ナノ構造体）がホスト物体（この場合は、平面支持体）中に形成された壁によって少なくとも部分的に包囲され、ゲスト物体が壁と接触し、全ての壁が同一の材料組成から構成されている位置関係を指す。
本明細書で使用される場合、用語「少なくとも部分的に包囲されている」は、埋め込まれた物体の少なくとも二つの側（例えば、左側及び底、右側及び底）が、ホストの壁と接触することを意味する。好ましくは、埋め込まれた物体の少なくとも三つの側（例えば、左側、右側及び底）が、ホストの壁と接触するが、これは必須ではない。
ホスト物体中に埋め込まれているゲスト物体の代表的な例は、ゲスト物体が、ホスト物体の表面の下に完全に又は部分的におおい隠される構成配置であり、例えば、ゲスト物体が、ホスト物体中に形成された溝内にある場合である。
用語「埋め込まれた」は、ゲスト物体がホスト物体の表面上に配置されており、従ってホスト物体によって包囲されていないか又は部分的に包囲されていない関係を除外する。用語「埋め込まれた」はまた、ゲスト物体が、異なる材料組成を有する異なる物体によって包囲されているか又は部分的に包囲されており、従って、これらの異なる物体のそれぞれがゲスト物体の一つの側に接触するが、いかなる追加の側とも接触しない関係も除外する。
本発明のある実施形態では、ナノ構造体１６は、表面１４ａに対して実質的に平行である（例えば、平行からの１０°未満のずれを有する）。本発明のある実施形態では、ナノ構造体１６は、表面１４ａと実質的に面一である（例えば、５ｎｍ未満の平面整列不良を有する）。ナノ構造体１６の少なくとも一部分が表面１４ａに対して平行でない実施形態も想定される。これらの実施形態では、ナノ構造体１６は、支持体１２内の複数の平面にわたることができる。
図７Ａ及び７Ｂの模式図では、一つのナノ構造体１６のみが示されている。しかし、これは必須ではない。なぜなら、ある用途では、システム１０は、以下に詳述するように複数のナノ構造体を含むことができるからである。
さらに、図７Ａ及び７Ｂに示されるナノ構造体１６は、直線形状を有するが、これも必須ではない。本実施形態のナノ構造体は、いかなる形状であることもできる。典型的には、ナノ構造体は、細長い。
用語「細長いナノ構造体」は、固体物質から形成された三次元体であって、その寸法の一つが、他の二つの寸法より少なくとも２倍、又は少なくとも１０倍、又は少なくとも５０倍、例えば少なくとも１００倍大きい三次元体を一般的に指す。本明細書では、細長い固体構造体の最大寸法は、ナノ構造体の長手方向寸法又は長さと称され、他の二つの寸法は、横方向寸法と称される。本明細書では、横方向寸法のうち最大のものは、細長いナノ構造体の直径又は幅と称される。ナノ構造体の長さと幅の間の比は、ナノ構造体のアスペクト比として知られている。
本発明のある実施形態では、細長いナノ構造体は、その長さに沿ったいかなる点においても少なくとも一つの断面寸法を有し、ある実施形態では、１ミクロン未満、又は５００ナノメートル未満、又は２００ナノメートル未満、又は１５０ナノメートル未満、又は１００ナノメートル未満、又は７０ナノメートル未満、又は５０ナノメートル未満、又は２０ナノメートル未満、又は１０ナノメートル未満、又は５ナノメートル未満の二つの直交する断面寸法を有する。ある実施形態では、断面寸法は、２ナノメートル又は１ナノメートル未満であることができる。
ある実施形態では、細長いナノ構造体は、０．５ナノメートル〜２００ナノメートル、又は１ｎｍ〜１００ｎｍ、又は１ｎｍ〜５０ｎｍの少なくとも一つの断面寸法を有する。
細長いナノ構造体の長さは、その断面に対して実質的に垂直な延びの度合いを表わす。本発明のある実施形態によれば、ナノ構造体の長さは、１０ｎｍ〜５０ミクロンである。本発明の様々な例示的実施形態では、細長いナノ構造体の長さは、少なくとも１００ｎｍ、又は少なくとも５００ｎｍ、又は少なくとも１μｍ、又は少なくとも２μｍ、又は少なくとも３μｍ、例えば約４μｍ、又はそれ以上である。
細長いナノ構造体の断面は、円形、正方形、長方形、三角形及び楕円形を含むがこれらに限定されない任意の形状を有することができる。規則正しい形状及び不規則な形状が含まれる。
細長いナノ構造体の幅は、好ましくは１μｍ未満である。本発明の様々な例示的実施形態では、ナノ構造体の幅は、約５ｎｍ〜約２００ｎｍ、好ましくは約５ｎｍ〜約１００ｎｍである。
本発明の様々な例示的実施形態では、ナノ構造体は、本明細書で「ナノワイヤー」と称される非中空の構造である。
本発明のある実施形態では、細長いナノ構造体は、ナノリボンである。
本明細書で使用される場合、「ナノリボン」は、１以上、又は２以上、又は３以上、又は４以上、又は５以上、又は１０以上、又は２０以上、又は５０以上、又は１００以上の断面アスペクト比を有する細長いナノ構造体を指す。
本発明のある実施形態では、ナノ構造体は、少なくとも部分的に導電材料から構成される。本発明のある実施形態では、ナノ構造体は、少なくとも部分的に半導体材料から構成される。
本発明のある実施形態では、ナノ構造体は、０．５ナノメートル〜２００ナノメートル、又は１ｎｍ〜１００ｎｍ、又は１ｎｍ〜５０ｎｍの平均直径を有する。
本発明のある実施形態では、ナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）は、半導体材料を含むか又はこれからなる。
本発明の実施形態で使用するのに好適な例示的半導体材料は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化ガリウム（ＧａＮ）、チタン（Ｔｉ）、ビスマス（Ｂｉ）、テルル（Ｔｅ）、鉛（Ｐｂ）、窒化ケイ素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、砒化インジウム（ＩｎＡｓ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、酸化インジウム（ＩｎＯ）、スズ酸化インジウム（ＩＴＯ）、及び硫化カドミウム（ＣｄＳ）を含むが、これらに限定されない。
細長いナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）の形状の代表例は、所望により及び好ましくは、直線を記述する形状（第一主表面１４ａに対して平行又は非平行）、波線を記述する形状（例えば、ジグザグ線、正弦曲線、方形波線、鋸歯状線）、曲線を記述する形状、らせんを記述する形状、蛇行線を記述する形状、サイクロイドを記述する形状、及びその任意の組み合わせを含むことができるが、これらに限定されない。ナノ構造体は、非平面形状を有することもできる。例えば、ナノ構造体１６は、間隔弧、間隔波線、らせんなど（ただし、これらに限定されない）の間隔曲線（ｓｐａｃｅ ｃｕｒｖｅ）の形状を有することができる。
本明細書で使用される場合、語「間隔（ｓｐａｃｅ）」が頭に付された用語（例えば、「間隔曲線」、「間隔弧」、「間隔波線」）は、多数の平面にわたって延びる形状を指す。
細長いナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）が、分岐した形状を有する実施形態も想定される。分岐した形状の代表例は、図１２Ａ−１２Ｅに示されているが、これらに限定されない。一般的に、分岐した構造は、少なくとも一つの分岐点１２０（図１２Ａ−１２Ｅでは、少数の分岐点のみが提示の明確さのために示されている）を有し、そこでは三つ以上の細長い部分１２２が相互に交差している。交差した部分は、図１２Ａ−１２Ｅにおいて、符号１２２ａ，１２２ｂ，１２２ｃなどで示されている。典型的には、二つの交差した部分の間の角度は、９０°以外の角度であるが、これは必須ではない。図１２Ａ−１２Ｅには、三つの交差部分を有する単一の分岐点を有する形状（即ち、Ｙ形状（図１２Ａ））及び四つの交差部分を有する単一の分岐点を有する形状（図１２Ｂ）が示されているが、単一の分岐点での他の数の交差部分も、本発明の範囲から除外されない。いくつかの分岐点を有する分岐したナノ構造体も示されており、例えば、各分岐点においてナノ構造体１６の長手方向軸１２６の同じ側に三つの交差部分がある、単一の側に分岐した樹木形状（くし形状）（図１２Ｃ）、及び交差部分が長手方向軸１２６の両側にあり、三つの（図１２Ｅ）及び四つ（図１２Ｄ）の交差部分が各分岐点にある、両側に分岐した樹木形状（図１２Ｄ及び１２Ｅ）が示されている。これらの形状の組み合わせ（例えば、二つ以上の分岐点のそれぞれが、異なる数の交差部分を有する形状）も、本発明の範囲から除外されない。少なくとも一つの曲げられた部分を有する、曲げられて分岐された形状、及び間隔曲線の形状を有する少なくとも一つの部分を有する、非平面形状の分岐された形状も想定される。
本発明のある実施形態では、ナノ構造体１６は、少なくとも一つのキンク、又は少なくとも二つのキンク、又は少なくとも三つのキンク、又はそれ以上のキンク（例えば、４，５，６，７，８，９，１０又はそれ以上）を含む。
本明細書中で使用される場合、「キンク（ｋｉｎｋ）」は、細長いナノ構造体の第一の実質的に直線状の部分と細長いナノ構造体の第二の実質的に直線状の部分との間の比較的鋭い移行又は転換である。移行は、細長いナノ構造体の長さに沿って直線状に規定された移行領域によって規定されることができ、そこでは、この領域は、移行領域を直接包囲する領域の第一及び第二の実質的に直線状の部分の平均の直線長さの約５％未満の最大直線長さを有する。ある場合には、移行領域は、移行領域を包囲する実質的に直線状の部分の直線長さの約５％未満、又は約３％未満、又は約１％未満、又は約０．５％未満、又は約０．３％未満、又は約０．１％未満、又は約０．０３％未満、又は約０．０１未満の直線長さを有することができる。キンクのいくつかの例は、以下の実施例で与えられる。
キンクは、任意の角度を規定することができる。例えば、キンクは、約３０°〜約１５０°の任意の角度を有することができる。本発明のある実施形態では、キンクは、１１５°未満の角度を規定する。本発明のある実施形態では、キンクは、１２５°より大きい角度を規定する。
本発明のある実施形態では、ナノ構造体１６は、実質的に均一な結晶性を有する。
結晶性の均一度は、測定可能な量である。結晶性の均一度を測定するための代表的な手法は、結晶学的分析による。結晶学的測定は、ナノ構造体の様々な部分の結晶学的配向を決定するために行われることができ、均一度は、観察された異なる結晶学的配向の数に基づいて決定されることができる。具体的には、単位長さ当たり多数の異なる結晶学的配向がある場合は、均一度は低く、単位長さ当たり少数の異なる結晶学的配向がある場合は、均一度は高い。
用語「結晶学的配向」は、結晶質材料の単位セル特性を指す。
細長いナノ構造体は、もしナノ構造体の長さの５０％より多くが同一の結晶学的配向を有するなら、「主に均一な結晶性」を有し、もしナノ構造体の長さの少なくとも９０％が同一の結晶学的配向を有するなら、「実質的に均一な結晶性」を有し、もしナノ構造体の長さの少なくとも９５％より多くが同一の結晶学的配向を有するなら、「本質的に均一な結晶性」を有する。ナノ構造体の結晶性は、もし述べられた結晶学的配向以外の結晶学的配向が検出されないのなら、「完全に均一」であるとされる。
当業者は、ナノ構造体を使用した格子解像ＴＥＭ画像又は選択領域電子回折（ＳＡＥＤ）パターン、又は電子後方散乱回折（ＥＢＳＤ）などのルーチン技術を使用して、細長いナノ構造体又はその一部分の結晶学的配向を決定することができるだろう。
本発明のある例示的実施形態では、ナノ構造体１６は、その長さの全体にわたって単一の結晶学的配向から本質的になる。ナノ構造体１６が一つ以上のキンクを含む場合、キンクを有さない部分の結晶学的配向は、キンク自体の結晶学的配向とは異なることができる。
ある実施形態では、ナノ構造体１６は、１１５°未満又は１２５°より大きい角度を規定する一つ以上のキンクを有し、かつかつその長さの全体にわたって単一の結晶学的配向から本質的になる。ある実施形態では、ナノ構造体１６は、１１５°未満又は１２５°より大きい角度を規定する一つ以上のキンクを有し、キンクを有さない部分の結晶学的配向は、キンク自体の結晶学的配向とは異なることができる。
本発明のある実施形態では、ナノ構造体１６は、実質的に不均一な結晶性を有する。これらの実施形態では、ナノ構造体の長さの最大５０％（例えば、４０％又は３０％又はそれ以下）が同一の結晶学的配向を有する。例えば、ナノ構造体１６の結晶学的配向は、その長さに沿って徐々に変化することができる。ナノ構造体１６が一つ以上のキンクを含む場合、キンクの結晶学的配向は、キンクに隣接する一つ以上の領域の結晶学的配向とは異なることができる。
ある実施形態では、ナノ構造体１６は、１１５°未満又は１２５°より大きい角度を規定する一つ以上のキンクを有し、かつ不均一な結晶性を有する。ある実施形態では、ナノ構造体１６は、約１１５°〜約１２５°の角度を規定する一つ以上のキンクを有し、かつ不均一な結晶性を有する。
図８Ｃは、支持体１２が一つ以上のナノ構造体１６を持って形成された本発明の実施形態のシステム１０の上面の模式図である。システム１０は、任意の数のナノ構造体を含むことができる。本発明のある実施形態では、システム中のナノ構造体の数は、少なくとも１０個、又は少なくとも１００個、又は少なくとも１０００個、又は少なくとも１００００個、又は少なくとも１０００００個、又は少なくとも１００００００個である。ナノ構造体配列によって占められる全面積は、１ｃｍ２以上、又は２ｃｍ２以上、又は４ｃｍ２以上、又は８ｃｍ２以上、又は１０ｃｍ２以上、又は５０ｃｍ２以上、又は１００ｃｍ２以上であることができる。二つのナノ構造体の間の距離は、１００ｎｍ未満、又は８０ｎｍ未満、又は６０ｎｍ未満、例えば５０ｎｍ又はそれ未満であることができる。ナノ構造体は、任意の配置で配置されることができる。図８Ｃの模式図では、ナノ構造体は、それぞれの部分が相互に対して実質的に平行になるように配置される。しかし、これは必須ではない。なぜなら、ある用途では、ナノ構造体が相互に対して平行であることは必要でないからである。例えば、本発明のある実施形態では、ナノ構造体は、支持体１２中にクロスバー配列を形成する。これらの実施形態は、図８Ｄに示されており、そこでは、第一群のナノ構造体８２が第二群のナノ構造体８４と交差している。群８２と８４は、任意の角度で相互に交差することができる。クロスバー配列中のナノ構造体は、直線状であることができるか、又は、上述のような任意の他の形状を有することができる。クロスバー配列中で相互に交差する二つのナノ構造体は、異なる平面に係合することが好ましい。かかる配置の典型的な側面図が図８Ｄに示されており、そこでは、第一群８２（この視点からは、この群の一つのナノ構造体のみを見ることができる）が下の第一面に係合しており、第二群８４（この視点からは、この群の断面を見ることができる）が第二面に係合しており、第二面は、第一面に対して実質的に平行でありかつ第一面から離れていることができる。図８Ｄに示されるように、群８２の一つ以上のナノ構造体は、群８４の一つ以上のナノ構造体と接触することができる。代替的に、二つの群は、相互から間隔を置かれることができる。三つ以上の群のナノ構造体がそれぞれ異なる平面に係合する配置も想定される。
本実施形態は、システム１０について多くの使用を想定する。
システム１０は、ナノ電子検出装置、透明回路板、電界放出陽極、表示装置、光放射装置、トランジスター、ダイオード、記憶媒体、センサー、スイッチなどの多くのナノワイヤーベースの電子装置に組み入れられることができるが、これらに限定されない。例えば、ある実施形態では、システム１０は、電極と組み合わされて、例えば電界効果トランジスター（ＦＥＴ）などのトランジスターを形成することができる。かかるトランジスターは、回路に組み込まれて使用され、例えば論理ゲート、スイッチ、及び他のデジタル電子部品における部品として作用する。システム１０は、電子回路と共に構成されることができる。例えば、ある実施形態では、ナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）は、ＡＣ又はＤＣ電力源に接続されている。ある実施形態では、複数のナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）が配置された支持体を含む装置が作成される。
次に、図９を参照する。図９は、本発明の様々な例示的実施形態による回路システム（例えば、回路板）の模式図である。回路板６０は、システム１０、及び電極、半導体素子、及び接触パッドなどの（ただし、これらに限定されない）複数の追加の部品６２を含む。追加の電子部品は、所望により顕微鏡サイズ及び／又はミリメートルサイズのものであることができ、それらは、ナノ構造体の少なくともいくつかが一つ以上のこれらの部品に接触するようにして平面状表面に典型的に配置される。本発明のある実施形態では、一つ以上のナノ構造体と接触する少なくとも一つの追加の部品がある。
回路板６０は、複数の追加の電子部品をシステム１０上に配置することによって作成されることができる。
図１０は、回路６０を含む電気器具７０の模式図である。電気器具７０は典型的には、大面積の電気器具であるが、これは必須ではない。本実施形態のために好適な電気器具の代表例は、ダイオード、トランジスター（例えば、電界効果トランジスター）、光電子システム（例えば、空間撮像システム、光学コンピューティングシステム、光学論理ゲート、光電スイッチ、光放射ダイオード、光検出器、フォトニックＡ／Ｄコンバーターなど）、表示システム（例えば、活性マトリックス表示システム）、投影表示システム、センサー（例えば、電気化学センサー、又はバイオセンサー）、識別タグ、記憶媒体、スマートカード（例えば、マイクロプロセッサーカード、暗号カード、ＡＴＭカード、加入者識別モジュールカード（ＳＩＭカードとも称される））、及び投影表示を含むが、これらに限定されない。
本出願から成熟する特許の存続期間の期間中には、多くの関連する電気器具が開発されることが予想され、電気器具の用語の範囲は、すべてのそのような新しい技術を先験的に包含することが意図される。
ある実施形態では、システム１０は、分析物の分析のために使用されることができる。分析物は、分析物がナノ構造体の特性の変化を決定することによって決定されることができるようにシステム１０のナノ構造体に対して配置されることができる。
従って、システム１０は、化学物質（例えば、爆薬及び他の危険な化学物質、医薬）の検出、及び生物学的成分（例えば、細胞、タンパク質、核酸、炭水化物、多糖類、脂質、抗体、又は他の生物学的実体）の検出のために使用されることができる。ある実施形態では、システム１０のナノ構造体は、表面官能化される。表面官能化は、ある実施形態では、ナノ構造体の少なくとも一部分を（例えば鞘で）被覆することによって達成されることができる。ある実施形態では、ナノ構造体の少なくとも一部分は、ナノ構造体の表面で化学反応を行わせることによって官能化される。表面官能化は、官能成分をナノ構造体の表面に結合させることを含むことができる。ある実施形態では、官能成分は、ナノ構造体の表面に直接（即ち、化学結合を介して）結合されることができる。別の実施形態では、官能成分は、ナノ構造体上の被覆に結合されることができる。
官能成分は、例えば−ＯＨ，−ＣＨＯ，−ＣＯＯＨ，−ＳＯ３Ｈ，−ＣＮ，−ＮＨ２，−ＳＨ，−ＣＯ２Ｈ，ＣＯＯＲ又はハライドなどの（ただし、これらに限定されない）単純な官能基を含むことができる。かかる基は、ナノ構造体表面で生成されることができるか、又はリンカーを介してナノ構造体に結合されることができる。例えば、ナノ構造体表面上の固有の反応成分（例えば、ケイ素ナノ構造体の水酸基）は、−Ｓｉ−Ｏ−結合の形成を介して、所望の官能基を末端に有するアルキルシリケート又はアリールシリケートと反応させるために使用されることができる。所望により、官能基は、アミノ酸、タンパク質、糖、ＤＮＡ、抗体、抗原、及び酵素を含むがこれらに限定されない生物分子実体；ポリアミド、ポリエステル、ポリイミド、ポリアクリルを含むがこれらに限定されない、ナノスケールのワイヤー芯の直径以下の鎖長を有するグラフトポリマー鎖；金属、半導体、金属性元素であることができる絶縁体、酸化物、硫化物、窒化物、セレン化物、ポリマー及びポリマーゲルを含むがこれらに限定されない、ナノ構造体芯の表面を被覆する薄いコーティング（例えば、鞘）であることができる。
以下、本発明のある実施形態に従ってナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）を作成するために好適な方法を記述する。この方法は、システム１０のナノ構造体１６をその場で作成するために特に有用である。一般的に、ナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）は、支持体中に形成された溝中で生長させられる。溝は、ナノ構造体の生長を触媒する金属触媒をその中に有する。従って、ナノ構造体の生長は、溝によって案内される。本発明の様々な例示的実施形態では、ナノ構造体は、生長方向が支持体の対向する主表面に対して本質的に平行である条件下で生長する。本発明の様々な例示的実施形態では、溝は、主表面の一つを被覆する保護層（キャップ層）の下で支持体中に少なくとも部分的に埋められ、ナノ構造体の生長は、埋められた溝中で生じ、溝によって案内される。ある実施形態では、方法は、溝中に金属触媒を配置し、所望により支持体中に溝も形成する。方法は、所望により及び好ましくは、溝にわたって保護層も形成する。
方法をさらに詳述する前に、上述のように、及び本発明のある実施形態に従って、方法によって得られる利点及び潜在的な用途に対して注意が向けられるだろう。
本発明者らは、合成されたナノ構造体の化学的特性及び物理学的特性を予め設計することを可能にするだけでなく、それらの幾何学的配列を制御することも可能にする、簡単で堅固な制限案内されたナノワイヤーの生長方法を証明した。この方法は、所望により及び好ましくは、上述したような様々な形状のナノワイヤー及びナノリボンなど（ただし、これらに限定されない）の様々な種類のナノ構造体の合成を可能にする。本実施形態の方法は、ナノ構造体の密度及び数を制御することも可能にする。本実施形態の方法は、様々な支持体材料中又はこれらの上で様々なナノ構造体材料からナノ構造体を作成するために好適である。
本発明者らは、本実施形態の方法が、ナノ構造体の生長方向が任意の結晶学的配向について制御されるナノ構造体を作成するために有用であることを示した。本発明者らは、ナノ構造体が溝中で生長させられるとき、生長方向は、この方向が主結晶学的方向とは異なる場合でも、溝の方向によって制御されることを見出した。これは、生長方向（例えば、キンクを有するナノ構造体中のキンクの角度）が結晶学的配向によって支配され、変化されることができない従来技術の方法と比べて有利である。
従って、本実施形態の方法は、不均一な結晶性、又は主に均一な結晶性、又は実質的に均一な結晶性、又は本質的に均一な結晶性を有するナノ構造体を作成するために使用されることができる。本発明者らは、本実施形態の方法を使用して、完全に均一な結晶性を有するナノ構造体を作成することも証明した。
次に、図１１を参照する。図１１は、本発明のある実施形態による、ナノ構造体を作成するのに好適な方法を記述するフローチャートである。この方法は、システム１０のナノ構造体１６をその場で作成するために特に有用である。本発明のある実施形態による様々な方法段階の代表例は、以下の実施例の図１Ａ−１Ｋに与えられている。
特に規定されない限り、以下に記述する操作は、同時に、又は実行の多くの組み合わせ又は順序で連続的に実行されることができることは理解されるべきである。具体的には、フローチャートの順序は、限定的であるとみなされるべきではない。例えば、以下の記述又はフローチャートで特定の順序で出現する二つ以上の操作は、異なる順序（例えば、逆の順序）で、又は実質的に同時に実行されることができる。加えて、以下に記述するいくつかの操作は、所望の操作であり、実行されなくてもよい。
方法は、１００で開始し、所望により及び好ましくは、１０１に続き、そこでは、溝が支持体中に形成される。支持体の種類は、好ましくは、ナノ構造体が利用される用途に応じて選択され、溝を形成することができるようにさらに選択される。本実施形態のための好適な支持体の代表例は、以下のものを含むが、これらに限定されない：ケイ素（例えば、シリコンウェハー）、ＧａＮ，ＩｎＰ，ＧａＡｓ，ＩｎＧａＰ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＺｎＯ，ＺｒＯ２、プラスチック（例えば、Ｋａｐｔｏｎフィルム）、石英、及び他のガラススライド、ガラスフィルム及び他のガラス表面、ポリマー及びコポリマー、及び前述のものの任意の組み合わせ（例えば、支持体が基本層及び追加層を含む場合）。
溝の典型的な深さは、約１０ｎｍから約５００ｎｍまでの任意の深さを含む。溝の長さは、生長させられるべきナノ構造体の所望の長さに応じて選択される。溝の第一端と溝の第二端との間の典型的な直線距離は、少なくとも１μｍ、又は少なくとも２μｍである。非直線状の溝の場合、溝の全長は、直線距離より長く、ナノ構造体の所望の長さとほぼ同一であり、例えば、少なくとも１．１μｍ、又は少なくとも２μｍ、又は少なくとも３μｍ、例えば約４μｍ、又はそれ以上である。
溝は、ナノ構造体の生長を案内するために使用されるので、ナノ構造体１６に関して上述した任意の形状を有することができる。従って、溝は、上述したような直線形状、波線を記述する形状、曲線を記述する形状、らせん線を記述する形状、蛇行線を記述する形状、サイクロイドを記述する形状、間隔曲線を記述する形状、分岐した形状、非平面状の分岐した部分を含むことができ、これらは、一つ以上の上述の又は他の形状の組み合わせを含むことができる。
溝は例えば、溝の形状がレジストフィルムにパターン形成されるリソグラフィープロセス、及びそれに続く、支持体材料がパターンに従ってエッチングされるエッチングプロセスによって形成されることができる。これらのプロセスの代表的かつ非限定的な例は、図１Ａ−１Ｃに示されている。リソグラフィー及びエッチングプロセスは、一般的に、支持体及びレジスト材料に基づいて選択されることができる。好適なリソグラフィープロセスの代表例は、電子ビームリソグラフィー及びナノインプリントリソグラフィーを含み、好適なエッチングプロセスの代表例は、反応性イオンエッチング（ＲＩＥ）、エチレンジアミン−ピロカテコール−水（ＥＤＰ）エッチング、及び緩衝酸化物エッチング（ＢＯＥ）、並びに支持体をエッチングするために好適ないかなる他のエッチングプロセス、及び／又は支持体が二層からなる場合には、所望の層（例えば、上層；図８Ａの層２０参照）を選択的にエッチングするために好適ないかなる他のエッチングプロセスを含むことができるが、これらに限定されない。当業者は、選択された支持体材料に基づいて、好適なエッチングプロセス及び好適な腐食液を選択することができるだろう。
溝が複数の平面にわたって延びる本発明の実施形態（例えば、支持体の主表面に対して傾斜された平面形状、又は間隔曲線などの非平面形状、又は非平面状の分岐した形状）では、溝は、マイクロ及びナノ製造の分野で知られるように、焦点イオンビーム（ＦＩＢ）プロセスによって形成されることが好ましい。
本発明のある実施形態では、方法は、１０２へと続き、そこでは、金属触媒材料が、金属触媒材料によって溝を少なくとも部分的に充填するように溝中に付着される。本発明のある実施形態では、触媒材料の付着の前に、支持体と触媒材料との間の結合を増大させるように選択された接着層が付着される。
金属触媒材料は、例えば、蒸気−液体−固体（ＶＬＳ）機構を介してナノ構造体の生長を触媒するように選択される。金属触媒材料の種類は、典型的には、ナノ構造体材料に依存する。一般的に、所望の半導体材料と合金を形成することができるが、所望の半導体材料の元素以外とは安定な化合物を形成しないいかなる金属も、触媒材料として使用されることができる。本実施形態のための好適な金属触媒材料の代表例は、金、銀、銅、亜鉛、カドミウム、鉄、ニッケル及びコバルトを含むが、これらに限定されない。選択された技術によるナノ構造体の生長のための触媒として有用であると認識されるいかなる他の材料も、想定される。
接着層が付着される場合、接着層を形成させるために使用される材料は、支持体及び触媒材料の両方に接着することができるように選択される。例えば、触媒材料が金であり、支持体がケイ素又は酸化ケイ素からなる場合、接着層は、チタン及び／又はクロムからなることができる。一般的に、選択された触媒材料及び選択された支持体の接着剤として作用するのに有用ないかなる材料も、想定される。ある実施形態では、接着層を形成するために使用される材料は、溝、溝を形成された支持体、生長したナノ構造体、及び触媒層の構造、形状及び組成に影響を与えることなしに、所望により選択的に除去されることができるようにさらに選択される。かかる材料は、選択された支持体、触媒材料、及び本明細書に記述される方法において、使用される他の部品に応じて当業者によって容易に選択されることができる。
金属触媒材料は、溝を含む支持体の表面に金属触媒材料を蒸発させ、金属触媒材料を表面から除去し、それにより、溝中のみに金属触媒材料を残すことによって溝中に付着されることができる。除去は、リフトオフ技術によって行われることができ、それにより上述のリソグラフィープロセスのために使用されるレジストを利用することができる。蒸発及びリフトオフの代表的でかつ非限定的な例が、図１Ｄ及び図１Ｅに示されている。他の方法及びそのために利用されるレジストは、記述された方法において使用される材料に基づいて当業者によって容易に選択されることができ、これらも想定される。
本発明のある実施形態では、方法は、１０３へと続き、そこでは、開口が溝の端に規定される。これは、例えばフォトリソグラフィーなどのリソグラフィー、又はいかなる他のリソグラフィープロセスによっても行われることができる。開口を規定することは、典型的には、溝の端の一つで開放する形状を有するレジストを付着することを含む。この操作の代表的でかつ非限定的な例は、図１Ｆに示されている。他の方法及びそのために利用されるレジストは、記述された方法において使用される材料に基づいて当業者によって容易に選択されることができ、これらも想定される。
方法は、所望により、１０４へと続き、そこでは、支持体の表面を被覆して溝をその下に埋めるために保護層が支持体上に形成される。保護層は、本明細書中では、「キャッピング層」としても称される。保護層を形成するための好適な方法は、化学的蒸着（ＣＶＤ）（例えば、誘導結合プラズマＣＶＤ（ＩＣＰＣＶＤ）など（ただし、これに限定されない）の蒸着方法である。他の蒸着技術及び層形成技術は、本発明の範囲から除外されない。この操作の代表的でかつ非限定的な例は、図１Ｇに示されている。
保護層は、触媒材料とは異なる任意の材料から形成されることができる。本発明のある実施形態では、保護層は、支持体の溝を規定する材料と同じ材料から形成される。ある実施形態では、保護層は、形成されたナノ構造体に影響を与えず、かつ所望により支持体にも影響を与えない条件下でエッチング可能な材料から形成される。保護層のための好適な材料の代表例は、二酸化ケイ素、Ｓｉ３Ｎ４及びＡｌ２Ｏ３を含むが、これらに限定されない。かかる保護層は、例えば、生長させられたナノ構造体がケイ素を含む場合に使用するのに好適である。
操作１０３が使用される実施形態では、方法は、好ましくは１０５へと続き、そこでは、溝の端に開口が形成される。典型的には、この操作は、１０３で付着されたレジストが除去されてそれにより開口を形成するリフトオフプロセスを含む。レジストの除去により、保護層の一部も除去され、それによりこの層中に開口が形成される。この操作の代表的なかつ非限定的な例が図１Ｈに示されている。
１０６で、溝を占める金属触媒材料は、部分的にエッチングされて、金属触媒材料の残余を溝中に維持する。
所望により、（もし存在するなら）接着層もエッチングされる。触媒材料及び／又は接着層のエッチングは、いかなる好適な腐食液を使用しても行われることができ、例えば、他の全ての要素（支持体、保護層など）を無傷のままに維持しながら、触媒材料を選択的に除去するための腐食液、接着層を選択的に除去するための腐食液、及び／又は触媒材料と接着層の両方を選択的に除去するための腐食液を使用して行われることができる。好適な腐食液又は腐食液の組み合わせは、本明細書中で記述された方法において使用される材料に基づいて当業者によって容易に選択されるだろう。
金触媒材料の非限定的な例として、いかなる利用可能な金腐食液（例えば、金湿潤腐食液）が使用される。
Ｔｉ接着層の非限定的な例として、２０部のＨ２Ｏ、１部の３０％Ｈ２Ｏ２、及び１部の４９％ＨＦの混合物からなるチタン湿潤腐食液が使用される。
残余は、ナノ構造体の生長のための触媒として作用し、好ましくは溝の閉鎖端に位置され、即ち、（操作１０５が使用される実施形態において）１０５で形成された開口から遠く離れて位置される。本発明のある実施形態では、金属触媒は、溝の長手方向に沿って、最大３００ｎｍ、又は最大２８０ｎｍ、又は最大２６０ｎｍ、又は最大２４０ｎｍ、又は最大２２０ｎｍ、又は最大２００ｎｍ、又は最大１８０ｎｍ、又は最大１６０ｎｍ、又は最大１４０ｎｍの長さを占める。
１０６で行われる部分エッチングは、典型的には、湿潤エッチングであり、そこでは、腐食液は、金属触媒材料の種類に応じて選択される。例えば、金触媒については、いかなる標準的な金腐食液も好適である。触媒材料は保護層の下に埋められるので、エッチングプロセスは、支持体の端から内側に進行し、プロセスの局部性は、エッチングの持続時間の賢明な制御によって確実にされることができる。具体的には、残余触媒の寸法（占有長さ）は、エッチング持続時間が増大すると減少する。従って、本実施形態の方法は、触媒の所望の占有長さ、エッチング速度、及び溝の全長に従ってエッチング持続時間を選択する。選択された持続時間の終わりに、エッチングプロセスは停止され、それにより残余触媒が所望の占有長さを有することが確実にされる。停止は、当該技術分野で公知のいかなる技術、例えば脱イオン水などの水溶液中への浸漬（ただしこれに限定されない）によって行われることができる。部分エッチングの効果の代表的でかつ非限定的な例は、図１Ｉに示されている。図４Ａは、いったん溝中に配置された金属触媒の模式図である。
上述の実施形態は、保護層の下に埋められた触媒のエッチングを特に強調して記述されたが、かかるプロセスについての詳細な言及は、本発明をいかなる方法でも限定するものとして解釈されるべきでないことは理解されるべきである。金属触媒は、他の技術によっても溝中に配置されることができる。例えば、リソグラフィー及びそれに続くエッチングは、溝が被覆されていない場合に使用されることができる。例示的実施形態では、リソグラフィーは、いったん溝が触媒材料で充填又は部分的に充填されると溝中の触媒材料の一部分を規定するために使用され、触媒材料の一部分を除去するために続いてエッチングプロセスが実行される。
方法は、１０７へと続き、そこでは、ナノ構造体は、溝中でその場で生長させられる。生長は、典型的には、ＶＬＳ機構によって行われる。この目的のため、物理的蒸着（ＰＶＤ）又はＣＶＤなどの蒸着技術が使用されることができる。ＣＶＤは、高温壁又は低温壁ＣＶＤ反応器を用いて実行されることができる。
一般的に、高温壁反応器は、比較的低い圧力（典型的には、数Ｔｏｒｒ又はこれ以下であるが、必須ではない）、及び比較的高い温度（典型的には、６００℃又はこれ以上であるが、必須でない）を使用する。低温壁反応器は、大気圧及び低温（典型的には、６００℃未満であるが、必須でない）を使用する。
代表的な高温壁反応器では、操作は、反応器室及び支持体を所望の温度まで高熱源によって加熱し、所望の蒸着圧力を設定することを含む。次に、反応器室は、原料ガスを注入され、次に少量のキャリアガスが蒸着圧力を設定するために反応器室に注入される。原料ガス及びキャリアガスは、反応させられてナノ構造体を形成し、残余のガスは、排出される。
代表的な低温壁ＣＶＤでは、支持体は、加熱チャックに配置され、外側表面に誘導コイルを有する真空室中に挿入される。加熱チャックは、誘導コイルから高周波エネルギーを吸収し、支持体を間接的に加熱する。真空チューブの壁は、誘導コイルから放射される高周波数エネルギーを壁が吸収しないように透明であり、放射熱エネルギーを妨害しない。従って、真空チューブの壁は、比較的低温であり、反応温度より十分下に維持される。
ナノ構造体を生長させるために有用な他の技術は、触媒化学的蒸着（Ｃ−ＣＶＤ）、有機金属蒸気相付着（ＭＯＣＶＤ）、溶液相反応（例えば、熱水反応、溶解熱（ｓｏｌｖｏｔｈｅｒｍａｌ）反応）、物理的付着技術（例えば、熱蒸発、電子ビーム蒸発、レーザーアブレーション、分子ビームエピタキシー）、及び表面制御化学反応を含むが、これらに限定されない。
ナノ構造体のための生長材料として使用するのに好適な材料は、半導体材料を含むが、これらに限定されない。半導体材料の例は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化ガリウム（ＧａＮ）、チタン（Ｔｉ）、ビスマス（Ｂｉ）、テルル（Ｔｅ）、鉛（Ｐｂ）、窒化ケイ素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、砒化インジウム（ＩｎＡｓ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、酸化インジウム（ＩｎＯ）、スズ酸化インジウム（ＩＴＯ）、及び硫化カドミウム（ＣｄＳ）を含むが、これらに限定されない。
生長プロセス中、ナノ構造体材料は、触媒と反応し、触媒を通過して溝の閉鎖端の方へ拡散し、それにより触媒を外側に徐々に偏位させる。従って、生長方向は、溝の閉鎖端から外側への方向である。溝中のナノ構造体の生長は、好ましくは、ナノ構造体が溝全体を占めるようになるまで続く。このプロセスの効果の代表的かつ非限定的な例が図１Ｊに示されている。
溝が分岐している場合、生長は、好ましくは、触媒が分岐点に到達したときにそれがいくつかの部分に分離され、それぞれの部分が、分岐点から出る交差部分の一つに入るように溝の非分岐端で開始される。これらの実施形態では、生長条件は、好ましくは、触媒が液体形態にあるような条件である。Ｙ形状の溝の例示的場合についての生長プロセスが、図１３Ａ−１３Ｃに示されている。図１３Ａは、生長プロセスの開始前の溝の端での触媒を示す。いったん生長プロセスが開始すると、ナノ構造体は、溝中で生長し、触媒を生長方向の方へ押す。図１３Ｂは、いったん生長したナノ構造体が触媒を溝の分岐点まで押したときの触媒の位置を示す。生長プロセスが続くにつれて、触媒に対するナノ構造体の偏位力は、触媒をいくつかの部分（この例では二つ）に分離させ、それぞれの部分が、分岐点から出る異なる溝部分に入る。従って、ナノ構造体は、図１３Ｃに示されるように、それぞれのかかる部分中で生長を続ける。
本発明の様々な例示的実施形態では、方法は、１０８へと続き、そこでは、保護層が除去されてナノ構造体が露出される。これは、例えば、ＲＩＥなど（ただし、これに限定されない）のエッチングによって行われることができる。
本発明のある実施形態では、方法は、１０９へと続き、そこでは、溝の壁が除去されてナノ構造体が支持体の基本層の上にレリーフパターンを形成する。溝の壁は、例えば、溝が形成されている支持体の層（例えば、図８Ａの層２０）を（例えば、好適な腐食液を使用するエッチングによって）除去することによって除去されることができる。
ある実施形態では、方法は、１１０で終了する。
本実施形態の方法は、支持体中に埋め込まれた単一のナノ構造体（例えば、ナノワイヤー及び／又はナノリボン）、又はより好ましくは複数の埋め込まれたナノ構造体を形成させるために実行されることができる。本実施形態の方法は、支持体の露出表面の上にレリーフパターンを形成する一つ以上のナノ構造体を作成するために実行されることができる。
一つ以上のナノ構造体が作成される場合、支持体は、複数の溝を持って形成され、それぞれの溝は、その中に金属触媒を有し、それぞれのナノ構造体は、一つの溝中で生長させられる。全てのナノ構造体の生長は、同時に行われることができる。例えば、触媒を有する複数の溝を有する支持体は、ＣＶＤ反応器中に配置されて全てのナノ構造体を単一のＣＶＤバッチ中で生長させることができる。方法の他の操作も、一般的に同時に行われることができる。例えば、溝の形成１０１について、リソグラフィーは、複数の溝（例えば、平行、非平行、交差）を有する支持体をパターン形成するために使用され、エッチングプロセスは、支持体上に形成された複数の溝を生じさせる。同様に、操作１０２〜１０８のそれぞれは、例えば図１Ｄ−１Ｋに示されるように全てのナノ構造体に対して同時に行われることができる。操作１０２〜１０８の一つ以上が連続的に行われる実施形態も想定される。
本発明のある実施形態では、複数の溝は、いったんナノ構造体が生長させられたら、それらがクロスバー配列を形成するように構築される。これらの実施形態は、図１４Ａ−１４Ｄを参照して以下に記述されるだろう。以下の記述は、形成されたクロスバー配列が直線状の二つの群のナノ構造体を含む実施形態について行われるが、当業者は、本明細書に記述される詳細を与えられたなら、本発明の方法がどのようにして他の配置（例えば、二つ以上の群や、非直線状のナノ構造体）に対して調整されるかを知るだろう。
図１４Ａは、複数の溝が形成されてそれぞれの溝中に触媒が付着された後の支持体１２を示す。支持体１２は、ｘ−ｙ平面が支持体の主表面に対して平行になるように規定されたデカルト座標系と共に示されている。二つの群の溝が示されており、そのうち群１４２は、ｘ方向に沿って配列されており、群１４４は、ｙ軸に沿って配向されている。図１４Ａ−１４Ｄは、それぞれの群中の二つの溝を示しているが、それぞれの群は、群１４２及び１４４のいずれについても（単一の溝を含めて）任意の数の溝を含むことができることは理解されるべきである。溝１４２及び１４４は、異なる深さを有する。図１４Ａの代表的な例示では、溝１４２の（ｚ軸に沿った）深さＤは、溝１４４の深さｄより大きい。典型的には、Ｄは、ｄより１．１〜３倍大きくすることができ、ｄは、約１０ｎｍ〜約５００ｎｍである。
示されるように、溝１４２の端には開口が形成されているが、溝１４４の端には開口は形成されていない。開口は、一般的に１４６で示されている。触媒は、各溝の閉鎖端に配置されており、溝は、支持体１２の主表面１４ａの上に形成された保護層の下に埋められている。提示の明確さのため、保護層及び触媒は図示されていない。溝、保護層及び開口の形成方法、及び溝中への触媒の導入方法は、上述した方法と実質的に同一である。例えば、操作１０１〜１０６、又はこれらの操作のいくつかが、溝１４４の端が閉鎖されたままであるということを除いて同様に実行されることができる。
支持体及び溝１４２，１４４は、上述のようにナノ構造体生長プロセスに供される。溝１４２のみが開放されているので、溝１４４の触媒の近くの蒸気の量及び圧力は、無視しうる。従って、ナノ構造体は、溝１４２中で生長するが、溝１４４中では生長しない。図１４Ｂは、溝１４２中のナノ構造体１６を示す。
いったんナノ構造体が第一群の溝１４２中に生長したら、開口１４８（図１４Ｃ参照）が、上述のように群１４４の溝の端に形成される。開口１４８は、溝１４４中の触媒に対して遠位の端に形成される。
次に、支持体は、ナノ構造体の生長に再び供される。溝１４４は、今や一方の側で開放されているので、ナノ構造体の案内された生長がこれらの溝中で生じる。図１４Ｄは、溝１４４中のナノ構造体１６を示す。
ナノ構造体の厚さは、一般的に、触媒及び溝の寸法に依存する。従って、溝の深さ及び触媒の寸法は、ナノ構造体の所望の厚さに従って選択される。
例えば、一方の群のナノ構造体と他方の群のナノ構造体との間に接触がないクロスバー配列を形成することが望まれる場合、下側の群（この場合は群１４２）の溝は、上側の群の溝より十分に深くされ、触媒は、十分に薄くされる。具体的には、これらの実施形態では、下側の溝中の触媒の厚さは、Ｄ−ｄ未満である。本発明者らは、かかる構成配置では、下側の群の溝中のナノ構造体は、上側の群の溝の下で十分に生長することを見出した。
逆に、一方の群のナノ構造体と他方の群のナノ構造体との間に接触があるクロスバー配列を形成することが望まれる場合、下側の溝中の触媒の厚さは、Ｄ−ｄにほぼ等しくされる。本発明者らは、かかる構成配置では、下側の群の溝中のナノ構造体は、上側の群の溝の真下で生長し、従って、上側のナノ構造体が生長するときに、それらは下側の群のナノ構造体と接触することを見出した。
ある実施形態では、支持体、溝の形成方法、所望による接着層、触媒材料、保護層を形成するために使用される材料、レジスト層を形成するために使用される材料、及びナノ構造体を生長させるために使用される材料、並びに層／構成要素を形成及び／又は除去するための手段は、方法の各段階での選択的な作用を達成するように選択される。従って、例えば、接着層は、支持体と触媒材料の両方に結合するように選択され、触媒材料及び／又は保護層、及び触媒材料及び／又は保護層の一部分を除去するための条件は、形成されたナノ構造体が無傷のままであるように選択され、開口を規定するために使用されるレジスト層は、その除去が溝に影響を与えないように選択される。
本明細書で記述された方法は、ケイ素／酸化ケイ素支持体、及び酸化ケイ素キャッピング層を利用してシリコンナノワイヤーを生長させるものが例示されたことに注意すべきである。これらの材料を使用して方法を成功裏に実施するために必要な条件及び試薬は、構成要素の類似の性質の観点から高度に選択的であるべきであり、従って、開示された方法の多才さ、及び一般的な材料の任意の組み合わせを利用して、及び支持体として、キャッピング層として、及びナノワイヤーを生長させるために使用される材料の任意の組み合わせを利用して方法を実行する能力を証明する。
従って、本発明の実施形態は、ナノ構造体を生長させるための半導体材料、支持体材料（基本層材料及び（もし存在するなら）追加層材料を含む）、及びキャッピング層の任意の選択された組み合わせを包含し、代表的な例示として本明細書で示された、これらの半導体材料、支持体材料、及びキャッピング層の選択された組み合わせを含む。
従って、本発明の実施形態は、ナノ構造体を生長させるための半導体材料、レジスト層、及びキャッピング層の任意の選択された組み合わせを包含し、代表的な例示として本明細書で示された、これらの半導体材料、レジスト層、及びキャッピング層の選択された組み合わせを含む。
従って、本発明の実施形態は、ナノ構造体を生長させるための半導体材料、触媒材料、及びキャッピング層の任意の選択された組み合わせを包含し、代表的な例示として本明細書で示された、これらの半導体材料、触媒材料、及びキャッピング層の選択された組み合わせを含む。
従って、本発明の実施形態は、ナノ構造体を生長させるための半導体材料、触媒材料、及びレジスト層の任意の選択された組み合わせを包含し、代表的な例示として本明細書で示された、これらの半導体材料、触媒材料、及びレジスト層の選択された組み合わせを含む。
従って、本発明の実施形態は、ナノ構造体を生長させるための半導体材料、支持体材料、レジスト層、触媒材料、及び／又はキャッピング層の任意の選択された組み合わせを包含し、代表的な例示として本明細書で示された、これらの半導体材料、支持体材料、レジスト層、触媒材料、及び／又はキャッピング層の選択された組み合わせを含む。
本明細書に記述されたいずれの組み合わせも、当業者によって選択されることができる。
以下の実施例で証明されるように、本明細書で記述された方法は、様々な二次元形状でＳｉ，Ｇｅ及びＳｉＧｅナノワイヤーを合成するために成功裏に実施された。従って、表面上半導体ナノワイヤーは、蒸気−液体−固体（ＶＬＳ）機構を介して、様々な二次元形状（（様々な転換角度の）キンクを有する形状、正弦曲線状、直線状、及びらせん状など）で生長させられ、所望の幾何学的構成を実施する能力を証明した。ナノワイヤーは、シリコンウェハー、石英、ガラススライド、及びさらにはプラスチック支持体（例えば、Ｋａｐｔｏｎ ＨＮ）を含む様々な支持体上で生長することが示された。ナノワイヤーの寸法は、チャネル幅及び蒸発された犠牲層の厚さに従って決定された。
従って、本明細書に開示された方法は、予め決定された、緻密で制御された密度、位置、及び数のナノ構造体の作成を可能にする。開示されたこの方法を利用すれば、制御されたクロスバー配列、分岐したナノワイヤー構造体、ナノチューブ光学表面上素子、及び走査顕微鏡用途のための３Ｄナノワイヤーベースのプローブなどの高度に複雑なナノワイヤーシステムを生長させることができる。
本明細書中で使用される用語「約」は、±１０％を示す。
用語「含む／備える（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、およびそれらの同根語は、「含むが、それらに限定されない（ｉｎｃｌｕｄｉｎｇ ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ）」ことを意味する。
用語「からなる（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」は、「含み、それらに限定される（ｉｎｃｌｕｄｉｎｇ ａｎｄ ｌｉｍｉｔｅｄ ｔｏ）」ことを意味する。
表現「から本質的になる（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」は、さらなる成分、工程および／または部分が、主張される組成物、方法または構造の基本的かつ新規な特徴を実質的に変化させない場合にだけ、組成物、方法または構造がさらなる成分、工程および／または部分を含み得ることを意味する。
本明細書中で使用される場合、単数形態（「ａ」、「ａｎ」および「ｔｈｅ」）は、文脈がそうでないことを明確に示さない限り、複数の参照物を包含する。例えば、用語「化合物（ａ ｃｏｍｐｏｕｎｄ）」または用語「少なくとも１つの化合物」は、その混合物を含めて、複数の化合物を包含し得る。
本開示を通して、本発明の様々な態様が範囲形式で提示され得る。範囲形式での記載は単に便宜上および簡潔化のためであり、本発明の範囲に対する柔軟性のない限定として解釈すべきでないことを理解しなければならない。従って、範囲の記載は、具体的に開示された可能なすべての部分範囲、ならびに、その範囲に含まれる個々の数値を有すると見なさなければならない。例えば、１〜６などの範囲の記載は、具体的に開示された部分範囲（例えば、１〜３、１〜４、１〜５、２〜４、２〜６、３〜６など）、ならびに、その範囲に含まれる個々の数値（例えば、１、２、３、４、５および６）を有すると見なさなければならない。このことは、範囲の広さにかかわらず、適用される。
数値範囲が本明細書中で示される場合には常に、示された範囲に含まれる任意の言及された数字（分数または整数）を含むことが意味される。第１の示された数字および第２の示された数字「の範囲である／の間の範囲」という表現、および、第１の示された数字「から」第２の示された数「まで及ぶ／までの範囲」という表現は、交換可能に使用され、第１の示された数字と、第２の示された数字と、その間のすべての分数および整数とを含むことが意味される。
本明細書中で使用される用語「方法（ｍｅｔｈｏｄ）」は、所与の課題を達成するための様式、手段、技術および手順を示し、これには、化学、薬理学、生物学、生化学および医学の技術分野の実施者に知られているそのような様式、手段、技術および手順、または、知られている様式、手段、技術および手順から、化学、薬理学、生物学、生化学および医学の技術分野の実施者によって容易に開発されるそのような様式、手段、技術および手順が含まれるが、それらに限定されない。
明確にするため別個の実施形態の文脈で説明されている本発明の特定の特徴が、単一の実施形態に組み合わせて提供されることもできることは分かるであろう。逆に、簡潔にするため単一の実施形態で説明されている本発明の各種の特徴は別個にまたは適切なサブコンビネーションで、あるいは本発明の他の記載される実施形態において好適なように提供することもできる。種々の実施形態の文脈において記載される特定の特徴は、その実施形態がそれらの要素なしに動作不能である場合を除いては、それらの実施形態の不可欠な特徴であると見なされるべきではない。
本明細書中上記に描かれるような、および、下記の請求項の節において特許請求されるような本発明の様々な実施形態および態様のそれぞれは、実験的裏付けが下記の実施例において見出される。
次に下記の実施例が参照されるが、下記の実施例は、上記の説明と一緒に、本発明を非限定様式で例示する。
材料及び方法
材料及びシステム：
他に特記しない限り、全ての材料は、示された供給者から購入されたままの状態で使用された。
酸化ケイ素ウェハーは、Ｓｉｌｉｃｏｎ Ｑｕｅｓｔ ｉｎｔｅｒｎａｔｉｏｎａｌから得られた。
Ｋａｐｔｏｎ ＮＨ支持体は、ＤｕＰｏｎｔから得られた。
石英支持体は、様々な商人から得られた。
金は、様々な商人から購入された。
ＺＥＰ５２０Ａレジスト及びＺＥＤ−Ｎ５０現像液は、Ｚｅｏｎ Ｃｈｅｍｉｃａｌｓから購入された。
ジメチルアセタミド及び金腐食液（ＫＩ／Ｉ２／Ｈ２Ｏ溶液）は、Ｓｉｇｍａ−Ａｌｄｒｉｃｈから購入された。
ＬＯＲ−３Ａコポリマー、ＰＧ除去剤（商品名；ＮＭＰ（Ｎ−メチル−２−ピロリドン））、及びＳ−１８０５レジストは、ＭｉｃｒｏＣｈｅｍ Ｃｏｒｐから購入された。
ポリイミドＰｙｒａｌｉｎ ＰＩ ２８０８は、ＨＤ ＭｉｃｒｏＳｙｓｔｅｍｓから購入された。
ＭＦ ３１９現像液（商品名）は、Ｓｈｉｐｌｅｙから購入された。
メチルイソブチルケトン（ＭＩＢＫ）は、Ｓｉｇｍａから購入された。
化学的蒸着は、手製の高温壁化学的蒸着システムを使用して行われた。
反応性イオンエッチングは、ＨＤＰ／ＲＩＥ（高密度プラズマ／反応性イオンエッチング装置）Ｎｅｘｔｒａｌ ８６０を使用して行われた。
サンプルの特性決定：
ＳＥＭ画像は、ＦＥＩ Ｑｕａｎｔａ ２００電界放出ガン（ＦＥＧ）環境走査電子顕微鏡（ＥＳＥＭ）を使用して得られた。
ワイヤーの結晶学的な顕微鏡的特性は、電子後方散乱回折（ＥＢＳＤ）システムによって、Ｎｏｒｄｌｙｓ ＩＩ検出器を有するＨＫＬ−Ｏｘｆｏｒｄ Ｃｈａｎｎｅｌ ５を使用して、以下の条件下で分析された：主電子ビームに対して７０°の傾斜位置、１５ｍｍの作業距離、及び２０ｋｅＶの主電子ビームエネルギー。ＥＢＳＤは、ＦＥＩ Ｑｕａｎｔａ ２００電界放出ガン（ＦＥＧ）環境走査電子顕微鏡（ＥＳＥＭ）中で行われた。ＥＢＳＤ Ｋｉｋｕｃｈｉパターンは、ナノスケールの結晶学的情報のために二次電子（ＳＥ）ワイヤー画像上の選択された点から収集された。
電気的測定は、以前に記述されたようにして行われた。
実施例１
支持体上の形状制御されたＳｉ及びＧｅナノワイヤーの合成
ケイ素支持体上の形状制御されたＳｉ及びＧｅナノワイヤーの合成：
本発明のある実施形態による、シリコンウェハー支持体上のＳｉ又はＧｅナノワイヤーの合成の例示的な一般的な手順の模式的概略は、図１Ａ−１Ｋにおいて、以下のように示されている。
予め処理されたシリコンウェハーの調製（図１Ａ）：
ウェハーは、有機溶剤中に浸漬して脱イオン水で洗浄することによって清浄にされ、乾燥後、図１Ａに示されるようにレジスト層で被覆される。
例示的な手順では、所望により酸化ケイ素層（例えば、６００ｎｍの厚さの熱酸化ケイ素（ＳｉＯ２）層）を含むシリコンウェハーは、アセトン及びイソプロピルアルコール（ＩＰＡ）中にそれぞれ５分間浸漬され、脱イオン水で洗浄され、Ｈ２ＳＯ４（水中の９７％）及びＨ２Ｏ２（水中の３０％）を３：１の比で含む混合物中に約５分間浸漬された。その後、ウェハーは、脱イオン水で十分に洗浄され、乾燥窒素流下で乾燥された。清浄にされたウェハーは、５０００ｒｐｍで作動するスピンコータ−を６０秒間使用して、スピニングによってＺＥＰ５２０Ａレジストを被覆され、ホットプレート上で１８０℃で３分間焼き付けられた。
シリコンウェハーのパターン形成（図１Ｂ−１Ｃ）：
所望の形状、寸法、数、密度、配向、及び位置の開放溝は、図１Ｂに示されるように、ウェハー上に付着されたレジストフィルム層上への電子ビーム直接書き込みによって、パターン形成される。
代替的に、パターン形成は、所望の特性のナノインプリントリソグラフィー（ＮＩＬ）マスクによって行われる。
溝の形成は、図１Ｃに示されるように、反応性イオンエッチング装置（ＲＩＥ）中での化学的乾燥エッチングによって行われる。形状制御された溝の深さは、１０ｎｍ〜５００ｎｍに調節されることができる。
例示的な手順では、上述のようにして調製された、ＺＥＰ５２０Ａレジストで被覆された予め処理されたシリコンウェハーは、電子ビームリソグラフィーによってパターン形成されて、キンクを有するナノワイヤー構造体のために図１Ｂに例示されたように、様々な所望の寸法、形状、及び配向を有する、予め決定された溝を刻む。
パターン形成されたウェハーは、ＺＥＤ−Ｎ５０現像液中に３０秒間浸漬されることによって現像され、メチルイソブチルケトン（ＭＩＢＫ）で１０秒間洗浄され、次に、乾燥窒素流下で乾燥された。
ＳｉＯ２層中の所望の溝は、溝を形成されたウェハーを得るために、以下の条件を使用した反応性イオンエッチング装置（ＲＩＥ）中での化学的乾燥エッチングによって生成された：ＣＨＦ３流速５０ｓｃｃｍ、Ｏ２流速２ｓｃｃｍ、Ｈｅ流速１５ｓｃｃｍ、全圧力１５ｍＴｏｒｒ、及びＲＦプラズマ４０Ｗ。
金付着（図１Ｄ−１Ｅ）：
次に、溝は、図１Ｄに示されるように金で充填された。金は、包囲されたチャネル（後述のような、及び図４に示されるような）を規定するために必要な犠牲材料として、及びナノワイヤーのＶＬＳ生長のための触媒として作用する。接着層は、金付着の前に例えば電子ビーム付着によって適用されることができる。続いて、レジストフィルムがリフトオフされて、図１Ｅに示されるように支持体上の金充填線を出現させる。
例示的手順では、１．５ｎｍ厚さのチタン層が電子ビーム蒸発によって適用された。その後、５０ｎｍの金層が、１０−７Ｔｏｒｒの基本圧力及び１ｎｍ／ｓの蒸発速度で電子ビーム蒸発によってウェハーの表面上に蒸発させられ、それにより金で被覆された溝を形成されたウェハーが得られた。
レジスト層の除去は、Ｎ，Ｎ−ジメチルアセタミド中に３０分間浸漬し、次に脱イオン水及びＩＰＡで５〜１０秒間洗浄し、乾燥窒素流下で乾燥することによって行われた。
包囲されたトンネルの形成（図１Ｆ−１Ｈ）：
トンネルの開口は、図１Ｆに示されるようにフォトリソフラフィーによって規定され、キャッピング層（例えば、二酸化ケイ素のキャッピング層）は、図１Ｇに示されるように支持体上に（例えば、ＩＣＰ−ＰＥＣＶＤによって）付着される。残余のレジストは、図１Ｈに示されるようにリフトオフされ、キャッピング層の下に埋められている金は、標準的な金腐食液を使用して湿潤エッチングにより制御可能に除去され、図１Ｉに示されるように形状制御されたナノトンネルを形成する。
短い長さ（例えば、数百ｎｍのオーダーであり、最適には２００ｎｍ未満）の金スラグは、ナノトンネルの端に残され、ＶＬＳ工程中のナノワイヤーの生長のための触媒として作用する。長い長さの金セグメントは、ナノワイヤーの生長中の金属触媒の分割に導くことがあり、ナノワイヤーの品質を低下させる。従って、エッチングプロセスは、脱イオン水中への支持体の浸漬によって停止される。エッチングプロセスの停止までの持続時間は、プロセスの進行の顕微鏡的評価によって及び／又は対応する較正曲線を参照することによって決定されることができる。
例示的な手順では、ＬＯＲ−３Ａコポリマーの付着及びそれに続くＳ−１８０５レジストの支持体への付着はそれぞれ、４０００ｒｐｍで４０秒間スピニングし、ホットプレートで１８５℃で５分間及び１１０℃で１．５分間焼き付けすることによって行われた。次に、光パターン形成されたウェハーは、ＭＦ ３１９現像液中に１分間浸漬することによって現像され、水で１０秒間洗浄され、乾燥窒素流下で乾燥された。
次に、二酸化ケイ素のキャッピング層の付着が、誘導結合プラズマ化学的蒸着（ＩＣＰ−ＰＥＣＶＤ）を使用して、１５０℃で、ＳｉＨ４流速２００ｓｃｃｍ、Ｏ２流速５０ｓｃｃｍ、全圧力８０ｍＴｏｒｒ、及びＩＣＰプラズマ３００Ｗ、バイアスプラズマ５０Ｗで行われた。
残余のレジストは、ＰＧ除去剤中の７０℃で３０分のリフトオフによって除去された。その後、ウェハーは、脱イオン水及びＩＰＡで５〜１０秒間洗浄され、乾燥窒素流下で乾燥され、キャビティ開口の被覆を除去されて金トンネルを露出させた。
次に、二酸化ケイ素のキャッピング層の下に埋められている犠牲金層は、標準的な金腐食液を使用して湿潤エッチングにより制御可能に除去された。エッチングプロセスは、脱イオン水中への支持体の浸漬によって停止された。エッチングプロセスの停止は、上述のようにして決定された。
パターン形成されたナノワイヤーの形成（図１Ｊ−１Ｋ）：
次に、Ｓｉ又はＧｅナノワイヤーの生長は、図１Ｊに示されるように、ＣＶＤ反応器中で高温壁又は低温壁ＣＶＤ反応器を使用して、ＶＬＳプロセスを介して行われる。最後に、二酸化ケイ素のキャッピング層は、図１Ｋに示されるように反応性イオンエッチング装置（ＲＩＥ）中での化学的乾燥エッチングによって除去され、それによりウェハー中で形状を制御された半導体ナノワイヤーが得られる。
ＣＶＤの持続時間は、いったんトンネルが充填されたら停止するように制御されることが好ましい。さもなくば、ＣＶＤプロセスが継続され、ナノワイヤーは、ナノトンネル制限から脱出し、大きな寸法の案内されないナノワイヤーの生長に導く（例えば、図３Ａ−３Ｂ参照）。
例示的な実施形態では、Ｓｉナノワイヤーは、ＣＶＤによって、４６０℃で、ＳｉＨ４流速５ｓｃｃｍ、希釈Ａｒ流速１０ｓｃｃｍ、及び２５Ｔｏｒｒで行われた。
別の例示的な実施形態では、Ｇｅナノワイヤーは、ＣＶＤによって、２８０℃で、１０％ＧｅＨ４流速４０ｓｃｃｍ、希釈Ｈ２流速２００ｓｃｃｍ、及び４００Ｔｏｒｒで行われた。
反応性イオンエッチング装置（ＲＩＥ）中での化学的乾燥エッチングによる二酸化ケイ素のキャッピング層の除去は、以下の条件を使用して行われた：ＣＨＦ３流速１００ｓｃｃｍ、Ｏ２流速３ｓｃｃｍ、Ｈｅ流速１５ｓｃｃｍ、全圧力５０ｍＴｏｒｒ、及びＲＦプラズマ２００Ｗ。
他の支持体上の形状制御されたＳｉ及びＧｅナノワイヤーの合成：
上述の手順を使用して、Ｓｉ及びＧｅの形状制御ナノワイヤーは、表面予備処理手順を必要により及び所望により調整しながら、様々な表面上に生成される。
例えば、形状制御ナノワイヤーは、Ｋａｐｔｏｎ ＨＮ表面上で生長させられる。Ｋａｐｔｏｎフィルムは、酸素プラズマでの清浄化によって予め処理され、その後、ポリイミドで被覆されてその粗さを低減（ｏｍｐｒｉｖｅ）される。次に、予め処理されたＫａｐｔｏｎフィルムは、ＲＩＥエッチング工程を省略しながら、予め処理されたシリコンウェハーについて上述された（及び図１Ａ−１Ｋに示された）のと同じ合成経路に供される。
例示的な手順では、Ｋａｐｔｏｎフィルムは、以下の条件で酸素プラズマでの清浄化によって予め処理された：１００Ｗ及び５０ｓｃｃｍのＯ２で１８０秒間。その後、フィルムは、５００ｒｐｍで５秒間のスピン、続いて２０００ｒｐｍで３０秒間のスピンを使用してスピンコーティングによって、ポリイミドＰｙｒａｌｉｎ ＰＩ ２８０８で被覆された。その後、フィルムは、１００℃で６０分間、２００℃で３０分間、次に３００℃で６０分間の焼き付けによって完全に重合体化された。次に、予め処理されたＫａｐｔｏｎフィルムは、シリコンウェハーについて上述されたようにして反応された。
同様に、シリコン／シリカウェハー中でのシリコンナノ構造体の生長について本明細書で記述された手順は、石英支持体上でのナノ構造体の生長のためにも使用された。
実施例２
実験結果
形態及び形状制御可能なナノワイヤー：
上述の実施例１に記述されたようにしてシリコンウェハー上に調製された、様々な２Ｄ形状を有する例示的なナノワイヤーの走査電子顕微鏡（ＳＥＭ）画像が図２Ａ−２Ｋに示され、本明細書で記述された形状案内生長方法の十分な能力を証明する。
図２Ａ−２Ｄに示されるように、８０°〜１２０°の様々な転換角度を有する、キンクを有するＳｉ及びＧｅナノワイヤー構造体が成功裏に生成された。図２Ｅ−２Ｇに見られるように、様々な周期を有する正弦曲線ナノワイヤーが成功裏に調製された。図２Ｈに見られるように、らせんのような一層複雑な形状が成功裏に調製された。
図２Ｉに見られるように、制御能力は、選択された溝形成によってナノワイヤーの形態をその軸方向に沿って調節することによっても達成されることができる。従って、高度の形態的品質の連続的なナノワイヤーが、最も鋭い転換角度でも得られることが示される。
得られたＳＥＭ画像は、ナノワイヤー生長が、合成全体にわたってＶＬＳ触媒プロセスを介して行われることをさらに確認する。従って、例えば、図２Ａ，２Ｃ及び２Ｅ中の黄色の矢印は、金触媒を明らかに見ることができる、生長中のワイヤーの先端を示す。
ナノワイヤーのＶＬＳに基づく生長は、図３Ａ−３Ｂに示されるＳＥＭ画像によってさらに支持される。そこに示されるように、ＣＶＤ手順がナノワイヤーをナノトンネル制限から脱出させるように進行する場合、大きな寸法の案内されないナノワイヤーの生長に導く。特に、これらの結果は、金触媒の液滴が制限下でナノトンネルの形状及び寸法を採用し、最終的に元のナノトンネルの形状を反映するナノワイヤーに導くということを示す。
図４Ａ−４Ｄに見られるように、ナノワイヤーの厚さは、トンネル内に付着された犠牲金層の厚さによって制御されることができる。従って、様々な幅のナノワイヤーが調製された。
図５Ａ−５Ｂは、シリコンウェハー以外の支持体上での形状案内されたナノワイヤーの生長の容易さ及び制御能力を示す。図５Ａは、石英支持体上で得られた正弦曲線Ｓｉナノワイヤーの、減圧条件下で撮られた（又は低減圧ＳＥＭモードを使用して得られた）ＳＥＭ画像を示す。図５Ｂは、Ｋａｐｔｏｎ支持体上で生長された直線状Ｇｅナノワイヤーの、同様の条件下で撮られたＳＥＭ画像を示す。
これらの結果は、記述された方法が、Ｋａｐｔｏｎ表面のいかなる目に見える劣化なしに４５０℃もの高温でＫａｐｔｏｎ支持体上にナノワイヤーを直接生長させることができることを証明する。いかなる特定の理論にしばられることなしに、Ｋａｐｔｏｎ支持体の上面に付着された酸化ケイ素の層が、プラスチック表面をナノワイヤーの生長中の熱分解から保護することが示唆される。
従って、開示された方法は、温度に対して敏感な及び／又は曲がりやすい支持体上に直接、半導体ナノワイヤーをその場で制御して生長させるために適用できるということを証明する。これは、未来の電子、光電子及びセンサー装置のための大きな潜在的な特徴である。
まとめると、開示された合成アプローチは、生じるナノワイヤー要素の２Ｄ及び１Ｄ形態を完璧に制御することを可能にする。これらの結果は、この方法が万能であり、任意の支持体上に任意の所望の２Ｄ幾何学的形状の半導体ナノワイヤー構造体を得るために利用できるということを明らかに証明する。
結晶学的特性：
電子後方散乱回折（ＥＢＳＤ）法は、以前の研究［Ｐｒｉｋｈｏｄｋｏら．Ｕｌｔｒａｍｉｃｒｏｓｃｏｐｙ ２００８，１０９，（１），１３３−１３８；Ｄｅａｌら．Ｓｕｒｆａｃｅ ａｎｄ Ｉｎｔｅｒｆａｃｅ Ａｎａｌｙｓｉｓ ２００５，３７，（１１），１０１７−１０２０；及びＢａｒｋａｙら．Ｊｏｕｒｎａｌ ｏｆ Ｓｕｐｅｒｃｏｎｄｕｃｔｉｖｉｔｙ ａｎｄ Ｎｏｖｅｌ Ｍａｇｎｅｔｉｓｍ ２００８，２１，（２），１４５−１５０参照］と同様に、高解像度でナノワイヤーの結晶学的特性を得るために利用された。図６Ａ−６Ｄは、様々な形状のＳｉナノワイヤーについて（図６Ａ−６Ｃ）、及び多数のキンクを有するＧｅナノワイヤーについて（図６Ｄ）得られたデータを示す。そこに見られるように、ウェハー上で生長させられたナノワイヤーは全て、結晶質の構造を示す。明らかに、ナノトンネル中に制限されたナノワイヤーは、鋭い転換角度でもナノワイヤーの生長の停止に導くことなしに、任意の形状を採用することができる。ＥＢＳＤの結果は、ナノワイヤーがそれらの全長に沿って高度に結晶質であるということを示す。
電気的測定：
電気的測定は、図７の挿入に示されるように電気装置を使用して行われた。測定は、ジグザグ状のＳｉナノワイヤー構造体の直線部分（多数のキンクを有する；黒曲線）で、及び直線状のＳｉナノワイヤー構造体（赤曲線）で行われた。図７に示されるように、キンク／転換点の存在は、ナノワイヤーの電気的性能に負の影響を与えず、ナノワイヤーがキンク／転換点においてもその全長に沿って連続的でありかつ高度な形態学的品質を有するということをさらに示す。
本発明はその特定の実施態様によって説明してきたが、多くの別法、変更および変形があることは当業者には明らかであることは明白である。従って、本発明は、本願の請求項の精神と広い範囲の中に入るこのような別法、変更および変形すべてを包含するものである。
本明細書で挙げた刊行物、特許および特許出願はすべて、個々の刊行物、特許および特許出願が各々あたかも具体的にかつ個々に引用提示されているのと同程度に、全体を本明細書に援用するものである。さらに、本願で引用または確認したことは本発明の先行技術として利用できるという自白とみなすべきではない。節の見出しが使用されている程度まで、それらは必ずしも限定であると解釈されるべきではない。

Claims (47)

  1. ナノ構造体を作成する方法であって、ナノ構造体を、支持体中に形成された溝中でその場で、ナノ構造体の生長が前記溝によって案内される条件下で生長させることを含み、前記溝は、前記生長を触媒するために選択された金属触媒をその中に有することを特徴とする方法。
  2. 前記生長は、生長方向が前記支持体の対向する主表面に対して本質的に平行である条件下で行われることを特徴とする請求項１に記載の方法。
  3. 前記溝は、前記生長中に前記主表面の一つを被覆する保護層の下で前記支持体中に少なくとも部分的に埋められることを特徴とする請求項１に記載の方法。
  4. 前記溝は、開放端及び閉鎖端を有し、前記金属触媒は、前記閉鎖端に存在し、前記生長は、前記閉鎖端から前記開放端に向けられた方向に本質的に沿って行われることを特徴とする請求項３に記載の方法。
  5. 前記保護層を除去して前記ナノ構造体を露出させることをさらに含むことを特徴とする請求項３又は４に記載の方法。
  6. 前記金属触媒は、前記溝の長手方向に沿って最大３００ｎｍの長さを占めることを特徴とする請求項１〜５のいずれかに記載の方法。
  7. 前記溝の第一端と前記溝の第二端との間の直線距離は、少なくとも１μｍであることを特徴とする請求項１〜５のいずれかに記載の方法。
  8. 前記支持体は、複数の溝を持って形成され、前記方法は、ナノ構造体を、前記複数の溝のうちの少なくとも二つの中でその場で生長させることを含むことを特徴とする請求項１〜４のいずれかに記載の方法。
  9. 前記生長の前に、前記金属触媒を前記溝中に配置することをさらに含むことを特徴とする請求項１〜８のいずれかに記載の方法。
  10. 前記配置することは、以下のことを含むことを特徴とする請求項９に記載の方法：
    金属触媒材料を前記溝中に蒸発させて、前記溝を前記金属触媒材料によって少なくとも部分的に充填すること；及び
    前記金属触媒材料の残余が前記溝中に維持されるように選択された制御された条件下で、前記金属触媒材料の一部を前記溝からエッチングすること。
  11. 前記金属触媒材料を前記溝中に蒸発させることは、前記溝を含む前記支持体の表面に前記金属触媒材料を蒸発させ、前記金属触媒材料を前記表面から除去し、それにより、前記溝中のみに前記金属触媒材料を残すことを含むことを特徴とする請求項１０に記載の方法。
  12. 前記除去することは、リフトオフプロセスによって行われることを特徴とする請求項１１に記載の方法。
  13. 前記支持体中に前記溝を形成することをさらに含むことを特徴とする請求項９又は１０に記載の方法。
  14. 前記形成することは、リソグラフィープロセス及びそれに続くエッチングプロセスによって行われることを特徴とする請求項１３に記載の方法。
  15. 前記溝は、少なくとも一つの分岐点を有する分岐した溝であり、前記分岐点は、前記分岐点に入る第一溝部分を、前記分岐点を出る溝部分に接続することを特徴とする請求項１〜１４のいずれかに記載の方法。
  16. 前記生長は、前記第一溝部分から、前記分岐部分を通って、前記溝のそれぞれの中へ及び前記分岐点を出る前記溝部分のうちの少なくとも二つの中への方向に沿って行われることを特徴とする請求項１５に記載の方法。
  17. 前記溝を保護層の下に埋めるように、前記支持体の表面を前記保護層で被覆することをさらに含むことを特徴とする請求項１〜１４のいずれかに記載の方法。
  18. 前記支持体の端で前記保護層に開口を形成して、開放端を有する溝を形成することをさらに含むことを特徴とする請求項１７に記載の方法。
  19. 前記支持体は、複数の溝を持って形成され、これらの溝は、第一深さを有する第一群の溝、及び第一深さより小さい第二深さを有する第二群の溝を少なくとも有するクロスバー配列を形成するように配置されており、前記生長は、前記第二群の溝中でナノ構造体を生長させることなしに前記第一群の溝中でナノ構造体を生長させ、次に前記第二群の溝中でナノ構造体を生長させることを含むことを特徴とする請求項１７に記載の方法。
  20. 前記第一群の溝中での前記ナノ構造体の生長中に、前記第一群の溝は、一端が開放されており、前記第二群の溝は、両端が閉鎖されており、前記方法は、前記第二群の溝中での前記ナノ構造体の生長の前に前記第二群の溝の一端に開口を形成することをさらに含むことを特徴とする請求項１９に記載の方法。
  21. 前記生長は、化学蒸着によって行われることを特徴とする請求項１〜１８のいずれかに記載の方法。
  22. 前記ナノ構造体は、半導体材料から構成されることを特徴とする請求項１〜２１のいずれかに記載の方法。
  23. 前記半導体材料は、ケイ素、ゲルマニウム、ケイ素−ゲルマニウム合金、ケイ素−炭素合金、ケイ素−ゲルマニウム−炭素合金、窒化ガリウム、砒化ガリウム、砒化インジウム、燐化インジウム、窒化インジウム、ＩＩＩ−Ｖ化合物半導体材料、ＩＩ−ＶＩ化合物半導体材料、及び有機半導体材料からなる群から選択される少なくとも一種の材料を含むことを特徴とする請求項２２に記載の方法。
  24. 前記金属触媒は、金、ニッケル、アルミニウム、コバルト、銀、銅、プラチナ、クロム、チタン、パラジウム及び鉄からなる群から選択される少なくとも一種の材料を含むことを特徴とする請求項１〜２３のいずれかに記載の方法。
  25. 前記支持体は、シリカ、ケイ素、ＧａＮ，ＩｎＰ，ＧａＡｓ，ＩｎＧａＰ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＺｎＯ，ＺｒＯ２、石英、ガラス、ポリマー、コポリマー、及びプラスチック、及びこれらの任意の組み合わせからなる群から選択される少なくとも一種の材料から構成されることを特徴とする請求項１〜２４のいずれかに記載の方法。
  26. 前記溝は、直線形状、キンクを有する形状、波形状、曲線形状、らせん形状、蛇行形状、サイクロイド、及びこれらの任意の組み合わせからなる群から選択される形状を有することを特徴とする請求項１〜２５のいずれかに記載の方法。
  27. 前記溝の少なくとも一部は、間隔曲線の形状を有することを特徴とする請求項１〜２５のいずれかに記載の方法。
  28. 前記ナノ構造体は、実質的に均一な結晶性を有することを特徴とする請求項１〜２７のいずれかに記載の方法。
  29. 前記ナノ構造体は、不均一な結晶性を有することを特徴とする請求項１〜２７のいずれかに記載の方法。
  30. ナノ構造体が前記支持体の露出された表面にわたってレリーフパターンを形成するように前記溝の壁を選択的に除去することをさらに含むことを特徴とする請求項１〜２９のいずれかに記載の方法。
  31. 請求項１〜２８のいずれかに記載の方法によって作成されたナノ構造体及び支持体を含むことを特徴とするナノ構造体システム。
  32. 第一主表面及び第二主表面を有する支持体と、前記第一主表面に埋め込まれ、前記第一主表面に対して実質的に平行であり、前記第一主表面と実質的に面一であるナノ構造体とを含むことを特徴とするナノ構造体システム。
  33. 複数のナノ構造体を含むことを特徴とする請求項３２に記載のシステム。
  34. 前記複数のナノ構造体は、三次元クロスバー配列として配置されていることを特徴とする請求項３３に記載のシステム。
  35. 前記クロスバー配列は、前記第一主表面に対して異なる垂直位置に少なくとも二つのレベルを有する三次元クロスバー配列であり、前記少なくとも二つのレベルのうち一つのナノ構造体は、前記少なくとも二つのレベルのうちの別のナノ構造体から間隔を置かれていることを特徴とする請求項３３に記載のシステム。
  36. 請求項３１又は３２に記載のシステムを含むことを特徴とする電子回路システム。
  37. 請求項３１又は３２に記載のシステムを含むことを特徴とする光電システム。
  38. 請求項３１又は３２に記載のシステムを含むことを特徴とするセンサー。
  39. 請求項３１又は３２に記載のシステムを含むことを特徴とするダイオードシステム。
  40. 請求項３１又は３２に記載のシステムを含むことを特徴とするトランジスターシステム。
  41. 請求項３１又は３２に記載のシステムを含むことを特徴とする記憶システム。
  42. 請求項３１又は３２に記載のシステムを含むことを特徴とする撮像システム。
  43. 請求項３１又は３２に記載のシステムを含むことを特徴とする表示システム。
  44. 請求項３１又は３２に記載のシステムを含むことを特徴とする投影表示システム。
  45. 請求項３１又は３２に記載のシステムを含むことを特徴とする識別タグシステム。
  46. 請求項３１又は３２に記載のシステムを含むことを特徴とするスマートカードシステム。
  47. ナノ構造体システムの作成方法であって、
    支持体中に溝を形成させること；
    前記溝中でのナノ構造体の生長を触媒することができる金属触媒材料を前記溝に付着させること；
    前記溝を保護層の下に少なくとも部分的に埋めるように前記支持体及び前記溝を前記保護層で少なくとも部分的に被覆すること；
    前記金属触媒材料の残余を前記溝中に維持するように前記金属触媒材料を部分的にエッチングすること；
    前記ナノ構造体を前記溝中で生長させること；及び
    前記保護層を除去すること
    を含むことを特徴とする方法。
JP2014549562A 2012-01-01 2012-01-01 ナノ構造体及びその作成方法 Pending JP2015511208A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2012/050002 WO2013098657A1 (en) 2012-01-01 2012-01-01 Nanostructure and process of fabricating same

Publications (1)

Publication Number Publication Date
JP2015511208A true JP2015511208A (ja) 2015-04-16

Family

ID=45540920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549562A Pending JP2015511208A (ja) 2012-01-01 2012-01-01 ナノ構造体及びその作成方法

Country Status (5)

Country Link
US (1) US9536737B2 (ja)
JP (1) JP2015511208A (ja)
AU (1) AU2011384617A1 (ja)
CA (1) CA2859949A1 (ja)
WO (1) WO2013098657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021536132A (ja) * 2018-09-06 2021-12-23 イエダ リサーチ アンド ディベロップメント カンパニー リミテッド 誘導ナノワイヤアレイに基づく光起電力デバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511208A (ja) 2012-01-01 2015-04-16 トラセンス システムズ リミテッド ナノ構造体及びその作成方法
US10403889B2 (en) 2014-10-21 2019-09-03 RAMOT AT TEL-AVIV UNlVERSITY LTD. High-capacity silicon nanowire based anode for lithium-ion batteries
KR101686716B1 (ko) * 2014-12-24 2016-12-29 포항공과대학교 산학협력단 유도성장을 이용한 나노선 어레이 제조방법
CA2989727C (en) 2015-06-26 2024-01-23 University Of Copenhagen Network of nanostructures as grown on a substrate
US9564317B1 (en) * 2015-12-02 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a nanowire
US10403809B2 (en) 2016-03-07 2019-09-03 University Of Copenhagen Manufacturing method for a nanostructured device using a shadow mask
CN108242444B (zh) * 2016-12-23 2020-11-27 上海新昇半导体科技有限公司 真空管场效应晶体管阵列及其制造方法
RU2655651C1 (ru) * 2017-07-12 2018-05-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Пензенский государственный университет" (ФГБОУ ВО "Пензенский государственный университет") Способ получения нанолитографических рисунков с кристаллической структурой со сверхразвитой поверхностью
CN111573618B (zh) * 2020-05-21 2021-06-15 南京大学 原位集成三维纳米线的螺旋回路磁头及其制备方法、用途
CN113247860B (zh) * 2020-06-24 2022-06-21 南京大学 一种嵌入式跨表面生长三维纳米线螺旋结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
WO2005072089A2 (en) * 2003-12-11 2005-08-11 The Penn State Research Foundation Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures
FR2926163A1 (fr) * 2008-04-30 2009-07-10 St Microelectronics Crolles 2 Procede de realisation d'un dispositif a partir d'un materiau catalyseur
WO2010052983A1 (ja) * 2008-11-10 2010-05-14 旭硝子株式会社 研磨用組成物および半導体集積回路装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2360298A3 (en) 2000-08-22 2011-10-05 President and Fellows of Harvard College Method for depositing a semiconductor nanowire
DE60212118T2 (de) 2002-08-08 2007-01-04 Sony Deutschland Gmbh Verfahren zur Herstellung einer Kreuzschienenstruktur von Nanodrähten
GB0413310D0 (en) * 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
US7385295B2 (en) * 2004-06-24 2008-06-10 California Institute Of Technology Fabrication of nano-gap electrode arrays by the construction and selective chemical etching of nano-crosswire stacks
US7786086B2 (en) 2004-09-08 2010-08-31 Ramot At Tel-Aviv University Ltd. Peptide nanostructures containing end-capping modified peptides and methods of generating and using the same
US7763978B2 (en) 2007-03-28 2010-07-27 Hewlett-Packard Development Company, L.P. Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
KR101343362B1 (ko) 2007-12-20 2013-12-20 삼성전자주식회사 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치
US20110062416A1 (en) 2008-05-05 2011-03-17 Shih-Yuan Wang Nanowire-based photodiode
US9297796B2 (en) 2009-09-24 2016-03-29 President And Fellows Of Harvard College Bent nanowires and related probing of species
JP2015511208A (ja) 2012-01-01 2015-04-16 トラセンス システムズ リミテッド ナノ構造体及びその作成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
WO2005072089A2 (en) * 2003-12-11 2005-08-11 The Penn State Research Foundation Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures
FR2926163A1 (fr) * 2008-04-30 2009-07-10 St Microelectronics Crolles 2 Procede de realisation d'un dispositif a partir d'un materiau catalyseur
WO2010052983A1 (ja) * 2008-11-10 2010-05-14 旭硝子株式会社 研磨用組成物および半導体集積回路装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN5015002240; ＡＬＥＸＡＮＤＥＲ　ＰＥＶＺＮＥＲ: ＮＡＮＯ　ＬＥＴＴＥＲＳ Ｖ１２　Ｎ１, 20111205, Ｐ７-１２ *
JPN5015002241; ＹＩＮＧＨＵＩ　ＳＨＡＮ: ＮＡＮＯ　ＬＥＴＴＥＲＳ Ｖ４　Ｎ１１, 20041101, Ｐ２０８５-２０８９ *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021536132A (ja) * 2018-09-06 2021-12-23 イエダ リサーチ アンド ディベロップメント カンパニー リミテッド 誘導ナノワイヤアレイに基づく光起電力デバイス
JP7356179B2 (ja) 2018-09-06 2023-10-04 イエダ リサーチ アンド ディベロップメント カンパニー リミテッド 誘導ナノワイヤアレイに基づく光起電力デバイス

Also Published As

Publication number Publication date
WO2013098657A1 (en) 2013-07-04
US9536737B2 (en) 2017-01-03
AU2011384617A1 (en) 2014-07-10
US20140367834A1 (en) 2014-12-18
CA2859949A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
JP2015511208A (ja) ナノ構造体及びその作成方法
CN103958397B (zh) 用于制造和对准纳米线的方法和这种方法的应用
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US8486287B2 (en) Methods for fabrication of positional and compositionally controlled nanostructures on substrate
EP2195648B1 (en) High-resolution molecular graphene sensor comprising an aperture in the graphene layer
CN1935632B (zh) 制造纳米线器件的方法
JP5009993B2 (ja) ナノワイヤの配列方法および堆積方法
US8013366B2 (en) Biosensor using nanoscale material as transistor channel and method of fabricating the same
WO2004038767A2 (en) Doped nanoscale wires and method of manufacture
US20140202866A1 (en) Nanosensor and method of manufacturing same
JP2004535066A (ja) ナノスケールワイヤ及び関連デバイス
Kim et al. Self-anchored catalyst interface enables ordered via array formation from submicrometer to millimeter scale for polycrystalline and single-crystalline silicon
KR100980738B1 (ko) 반도체 나노와이어 센서 소자의 제조 방법 및 이에 따라 제조된 반도체 나노와이어 센서 소자
US8268720B2 (en) Method of positioning catalyst nanoparticle and nanowire-based device employing same
Ulapane et al. Periodic silver and gold nanodot array fabrication on nanosphere lithography-based patterns using electroless deposition
US7880318B1 (en) Sensing system and method of making the same
US8703276B2 (en) Apparatus, system, and method for DNA shadow nanolithography
Li et al. Wafer scale fabrication of dense and high aspect ratio sub-50 nm nanopillars from phase separation of cross-linkable polysiloxane/polystyrene blend
Ramadan et al. Fully controllable silicon nanowire fabricated using optical lithography and orientation dependent oxidation
Shin et al. Anodically induced chemical etching of GaAs Wafers for a GaAs nanowire-based flexible terahertz wave emitter
US20170352542A1 (en) Nanoscale wires with tip-localized junctions
KR100948595B1 (ko) 표면 개질형 나노선 센서 및 그 제작 방법
Bano et al. SiC nanowire-based transistors for electrical DNA detection
DE202012102039U1 (de) Nanostruktur
JP2005087213A (ja) 基板上で核酸を固定及び伸長させる方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160729