JP2015509284A - 複数の基板を接合する方法および装置 - Google Patents

複数の基板を接合する方法および装置 Download PDF

Info

Publication number
JP2015509284A
JP2015509284A JP2014549370A JP2014549370A JP2015509284A JP 2015509284 A JP2015509284 A JP 2015509284A JP 2014549370 A JP2014549370 A JP 2014549370A JP 2014549370 A JP2014549370 A JP 2014549370A JP 2015509284 A JP2015509284 A JP 2015509284A
Authority
JP
Japan
Prior art keywords
substrate
fixing
substrates
bonding
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014549370A
Other languages
English (en)
Inventor
ブルクグラーフ ユルゲン
ブルクグラーフ ユルゲン
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2015509284A publication Critical patent/JP2015509284A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/18Handling of layers or the laminate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/187Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only the layers being placed in a carrier before going through the lamination process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092All laminae planar and face to face
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702For plural parts or plural areas of single part
    • Y10T156/1744Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明は、以下の特徴を有する第1基板(2)と第2基板(2’)とを接合する装置に関する。すなわち、この装置は、支持基板(1)を収容するための収容部と、この収容部とは反対側を向いた、上記の支持基板(1)の基板面(1s)上に複数の第1基板(2)を配置する配置装置と、各第1基板(2)の少なくとも1つの固定部分(2a)において、上記の基板面(1s)に各第1基板(2)を固定するための固定装置とを有している。さらに本発明は、以下のステップを有する、第1基板(2)と第2基板(2’)とを接合する方法に関する。すなわち、この方法は、収容部に収容した支持基板(1)の基板面(1s)に複数の第1基板(2)を配置するステップと、各第1基板(2)の少なくとも1つの固定部分(2a)において、この各第1基板(2)を上記の基板面(1s)に固定するステップとを有する。

Description

本発明は、請求項1に記載した、複数の第1基板と、複数の第2基板とを接合する装置、および、請求項7に記載した対応する方法に関する。
少なくとも2つの基板からなるウェハ積層体(スタック)の作製は、調達コストの高い接合装置において行われ、接合プロセスは、殊に高い温度を必然的に伴い、時間がかかることが多い。これに相応して半導体プロセス技術において、スループットが低くなり、相応に単価が高くなり、またエネルギ消費が多くなるという問題がある。この問題は、極めて小さな基板を処理しなければならない応用に対して一層大きくなる。今日の視点において、小さいとは、直径≦6”、殊に≦4”また極端な場合は≦2”とみなすことができる。
したがって本発明の課題は、複数の基板を接合ないしはあらかじめ固定する装置および方法を提供して、基板の接合時に高いスループットと、少ない単価と、エネルギの節約とを可能にすることである。
この課題は、請求項1および7に記載した特徴的構成によって解決される。本発明の有利な発展形態は、従属請求項に示されている。本発明には、明細書、特許請求の範囲および/または図面に示した複数の特徴的構成のうちの少なくとも2つからなるすべての組み合わせも含まれる。上で挙げた境界内にある値は、上で示した値の範囲を境界値としても開示されているものであり、また任意の組み合わせで請求可能とするものである。
本発明は、殊に標準的な接合チャンバを使用し、並存して1つの支持基板上に配置されかつそれぞれ少なくとも第1基板および第2基板からなる複数の基板積層体を並行してないしは同時に接合するという基本的なアイデアに基づいている。
したがって独立した発明として、以下のような特徴を有する、第1基板と第2基板とを接合するための装置が設けられる。すなわち、この装置は、
− 1つまたは殊に複数の支持基板を収容するための収容部と、
− この収容部とは反対側を向いた、上記の支持基板の基板面上に複数の第1基板を配置するための配置装置と、
上記の基板面上の各第1基板を、各第1基板の少なくとも1つの固定部分に固定するための固定装置とを有するのである。
ここではさらに独立した発明として、以下のようなステップを有する、殊に以下の順序の、第1基板と第2基板とを接合するための方法が設けられる。すなわち、この方法は、
− 収容部に収容されている支持基板の基板面上に複数の第1基板を配置するステップと、
− 各第1基板の少なくとも1つの固定部分において上記の基板面上に各第1基板を固定するステップとを有するのである。
複数の基板積層体(スタック)を上記のように予備的に固定することにより、すなわち、それぞれ少なくとも第1基板および第2基板から構成されかつそれらのうちの複数がそれぞれ上記の基板面に分散して配置される複数の基板積層体を上記のようにあらかじめ固定することにより、複数の基板積層体を同時に接合することが可能となる。上記の固定ないしは予備的な固定はもっぱら、本発明にしたがって作製される支持基板の、殊に独立して設けられた接合チャンバへの搬送に使用される。
本発明の有利な実施形態によれば、各第1基板を一時的に固定するための固定装置が設けられるかないしは上記の第1基板が基板面上に一時的に固定される。この一時的な固定は、「タッキング」という語でも知られており、この一時的に固定に対し、本発明ではポリマ、接着剤または共融合金の形成が選択される。択一的には研磨した2つの表面間のファンデルワールス結合を利用することも可能である。これらの接合は、従来技術において公知であり、例えば酸化ケイ素表面間で形成されて利用されることが多い。上記の一時的に固定は殊に、この固定が十分な強度で行われて、上記の支持基板が、その上に一時的に固定される基板積層体と共に搬送可能であり、その際にこの支持基板上に配置された基板がずれるかまたは落下してしまわないように行われる。
有利には上記の第1基板は、上記の配置の前に配向マークに配向され、ここでは、装置として、配向マークにおいて上記の第1基板を配向して配置するための配置装置(または独立した配置装置)が設けられる。これにより、第1基板における(それぞれ第2の、場合によって第3の、第4の等々の)別の基板の配置が高速化される。
これに相応して本発明の別の有利な実施形態によれば、第2基板は、殊に第1基板の配向マークにおいて配向した後、第1基板上に配置され、および/または、殊に一時的に固定される。このために装置として、殊に第1基板の配向マークにおいて、第2基板を第1基板上に配置するために上記の配置装置および/または独立した配置装置が設けられる。殊に上記の固定装置が、第1基板上に配置される各第2基板の、殊に一時的な固定のために設けられる場合には、配向マークを設けることにより、各基板を相互に迅速かつ正確に配置することができる。
本発明の殊に有利な実施形態において、上記の複数の第2基板はそれぞれ同時に複数の第1基板に、殊に永続的に接合され、殊に独立した接合モジュールとして構成された接合チャンバにおいて接合される。これにより、上で説明した予備的な固定と、時間のかかる接合ステップとが結び付けられるため、高いスループットが可能になり、この際には同時に、純粋な接合に限定される接合チャンバを設けることにより、エネルギを節約することができる。
ここまでは装置について複数の特徴を説明したが、これらの特徴は、方法についての特徴についても開示されておりかつ有効である。
本発明の別の利点、特徴および詳細は、以下の図面の説明から得られる。
本発明の第1方法ステップにおける支持基板の平面図である。 本発明の第2方法ステップにしたがって配置された第1基板および断面線A−Aを有する上記の支持基板の平面図である。 図2の断面線A−Aによる断面図である。 第1基板上に第2基板を配置した後の、図2の断面線A−Aによる断面図である。
図面において本発明の利点および特徴的構成は、これらをそれぞれ識別する参照符号により、本発明の実施形態にしたがって示されており、同じ機能または類似の作用をする機能を有する構成部分ないしは特徴的構成は、同じ参照符号で示されている。
図1によれば、直径D1を有する支持ウェハ1上には複数の配向マーク3が、殊に均一に分散されて上記の支持ウェハの基板面1sに設けられている。これらの配向マーク3は、基板面1s上に複数の第1基板2を配置するための配置装置により、第1基板2がそれぞれ配向マーク3において支持基板1に配置できるように検出可能である(図2を参照されたい)。
第1基板2は、殊に直径D1の半分よりも小さい、有利には直径D1の3分の1よりも小さい、さらに有利には直径D1の4分の1よりも小さい直径D2を有する。これにより、図示の実施例において14個の第1基板2を基板面1sに載置して一時的に固定することができる。
択一的な実施例において、上記の支持基板は実質的に第1基板と同じ直径を有する。殊に第1基板の直径は、支持基板の直径とは50%未満、有利には25%未満、さらに有利には15%未満、最も有利には5%未満偏差している。この実施例の場合に上記の支持基板の上記の収容部は、この収容部が複数の支持基板を同時に収容しかつ固定できるように構成されている。有利な固定手段は当業者には公知である。例えば、真空固定法を使用することができる。別のすべての特徴および方法ステップは、第1基板の直径よりも大きい直径を有するただ1つの支持基板だけを備えた実施例と類似である。殊に上記の収容装置とは反対側を向いた面1s上の上記の個々の支持基板上には、第1基板を配向するための1つまたは複数のパスマークが設けられている。
上記の一時的な固定はそれぞれ、各第1基板2の固定部分2aにおいて行われ、すなわち、少なくとも、殊に点状の1つの固定位置において行われる。比較的大きな固定力を有する実施形態において、各第1基板2の固定は、2つまたは3つの固定部分2aにおいて行われ、固定部分2aがただ1つだけの場合には、固定部分2aは各第1基板2の中心部に配置される(図2の実施形態を参照されたい)。
第1基板2を通る断面(図3を参照されたい)において、複数の第1基板2からなる各列の第1基板2は、殊に互いに等間隔で基板面1sに分散されて配置されている。
図4に示した方法ステップにおいて第2基板2’は、殊にそれぞれ個別に第1基板2に配置され、ここではこの配置のために第1基板2上に複数の配向マーク5が設けられている。殊に各第1基板2は少なくとも2つの配向マーク5を有しているため、第2基板2’と第1基板2との並進運動的に正しい配向だけが可能になるのではなく、回転運動的に正しい配向も可能になるのである。
第2基板2’を第1基板2上に配向および配置した後、支持基板1上には、それぞれ複数の第1基板2および第2基板2’から構成される多数の基板積層体4(図示したこの実施例では14個の基板積層体4)が支持基板1に予備的に固定されて、支持基板1を複数の基板積層体4と共に、図示しない接合チャンバに搬送することができ、この接合チャンバにおいてこれらの基板積層体4が同時に永続的に接合される。
本発明によれば、図示しない1つの実施形態において、複数の第2基板2’上にそれぞれ別の複数の基板を積層してそれぞれ一時的に固定して、2つよりも多くの基板を有する基板積層体を得ることが考えられる。
本発明では、第1基板2および第2基板2’を配向する際、ならびに別の複数の基板を配向する際には例えば、有利には100μm未満の、有利には50μmの未満の、さらに有利には10μm未満の、さらに有利には2μm未満の配向精度を実現可能である。
接合チャンバにおける接合プロセス中、上記の一時的な接合は、例えば、永続的な接合によって自動的に、有利には温度を加えることによって溶融する。上記の一時的な接合にポリマおよび/または接着剤を使用する場合、このポリマおよび/または接着剤は、接合時に、殊に残留物が残らないように気化される。
上記の予備的な固定および/または接合に対し、有利にはいわゆるフリップ・チップボンダを使用する。
本発明の有利な1つの実施形態において、支持基板1は、第1基板2および/または第2基板2’の熱膨張係数から5%以上偏差しない熱膨張形態を有する材料から、殊に同じ材料から構成される。例示的にはガラスウェハまたはシリコンウェハを支持基板1および/または第1基板2/第2基板2’として使用可能である。
1 支持基板、 1s 基板面、 2 第1基板、 2a 固定部分、 2’ 第2基板、 3 配向マーク、 4 基板積層体、 5 配向マーク、 D1 直径、 D2 直径

Claims (11)

  1. 第1基板(2)と第2基板(2’)とを接合するための装置において、
    − 1つまたは複数の支持基板(1)を収容するための収容部と、
    − 当該収容部とは反対側を向いた、前記支持基板(1)の基板面(1s)上に複数の第1基板(2)を配置するための配置装置と、
    − 前記各第1基板(2)の少なくとも1つの固定部分(2a)において、当該各第1基板(2)を前記基板面(1s)上に固定するための固定装置とを有する、
    ことを特徴とする装置。
  2. 請求項1に記載の装置において、
    前記固定装置は、各第1基板(2)を一時的に固定するために構成されている、
    ことを特徴とする装置。
  3. 請求項1または2に記載の装置において、
    前記配置装置は、配向マーク(3)に前記第1基板(2)を配向および配置するために構成されている、
    ことを特徴とする装置。
  4. 請求項1ないし3のうちの1つまたは複数の請求項に記載の装置において、
    前記配置装置は、前記第1基板(2)上に第2基板(2’)を配置するため、殊に前記第1基板(2)の配向マーク(5)において配向して配置するために設けられている、
    ことを特徴とする装置。
  5. 請求項4に記載の装置において、
    前記固定装置は、第1基板(2)上に配置される各第2基板(2’)を固定するため、殊に一時的に固定するために設けられている、
    ことを特徴とする装置。
  6. 請求項4または5に記載の装置において、
    殊に独立した接合モジュールとして設けられる接合チャンバは、同時に、殊に永続的に複数の前記第1基板(2)と複数の前記第2基板(2’)とを接合するために設けられている、
    ことを特徴とする装置。
  7. 第1基板(2)と第2基板(2’)とを接合する方法において、
    以下のステップを、殊に以下の順序で含む、すなわち、
    − 収容部に収容される支持基板(1)上の基板面(1s)上に複数の第1基板(2)を配置するステップと、
    − 各第1基板(2)の少なくとも1つの固定部分(2a)において、当該各第1基板(2)を前記基板面(1s)上に固定するステップと、
    を含む、
    ことを特徴とする方法。
  8. 請求項7に記載の方法において、
    前記第1基板(2)を前記基板面(1s)に一時的に固定する、
    ことを特徴とする方法。
  9. 請求項7または8に記載の方法において、
    前記第1基板(2)を、前記配置の前に配向マーク(3)において配向する、
    ことを特徴とする方法。
  10. 請求項7から9までの1つまたは複数に記載の方法において、
    前記第2基板(2’)を、殊に前記第1基板(2)の配向マーク(5)に配向した後、前記第1基板(2)に配置および/または一時的に固定する、
    ことを特徴とする方法。
  11. 請求項10に記載の方法において、
    複数の前記第2基板(2’)をそれぞれ同時に複数の前記第1基板(2)に、殊に独立した接合モジュールとして構成される接合チャンバにおいて殊に永続的に接合する、
    ことを特徴とする方法。
JP2014549370A 2011-12-28 2011-12-28 複数の基板を接合する方法および装置 Pending JP2015509284A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/074166 WO2013097894A1 (de) 2011-12-28 2011-12-28 Verfahren und vorrichtung zum bonden von substraten

Publications (1)

Publication Number Publication Date
JP2015509284A true JP2015509284A (ja) 2015-03-26

Family

ID=45464568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549370A Pending JP2015509284A (ja) 2011-12-28 2011-12-28 複数の基板を接合する方法および装置

Country Status (8)

Country Link
US (1) US20140360666A1 (ja)
EP (1) EP2798670A1 (ja)
JP (1) JP2015509284A (ja)
KR (1) KR20140107343A (ja)
CN (1) CN104247000A (ja)
SG (1) SG2014009963A (ja)
TW (1) TW201330052A (ja)
WO (1) WO2013097894A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034566A1 (fr) * 2015-03-31 2016-10-07 Commissariat Energie Atomique Procede d'assemblage de substrats
WO2021089127A1 (de) * 2019-11-05 2021-05-14 Ev Group E. Thallner Gmbh Verfahren zur herstellung einer analysevorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5348611A (en) * 1992-05-20 1994-09-20 General Signal Corporation Die paste transfer system and method
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
DE10137376A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Geklebte Chip- und Waferstapel
WO2006078631A2 (en) * 2005-01-18 2006-07-27 Suss Micro Tec Inc. High-throughput bond tool
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
FR2961519B1 (fr) * 2010-06-18 2012-07-06 Commissariat Energie Atomique Procede de collage calibre en epaisseur entre au moins deux substrats

Also Published As

Publication number Publication date
TW201330052A (zh) 2013-07-16
KR20140107343A (ko) 2014-09-04
SG2014009963A (en) 2014-09-26
EP2798670A1 (de) 2014-11-05
WO2013097894A1 (de) 2013-07-04
US20140360666A1 (en) 2014-12-11
CN104247000A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
JP5353703B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
US20060128061A1 (en) Fabrication of stacked die and structures formed thereby
US8450150B2 (en) Manufacturing method of semiconductor integrated circuit device
CN104520976B (zh) 安装方法
US20050153522A1 (en) Wafer level chip stack method
US20120184069A1 (en) Method for bonding of chips on wafers
JP2001127088A (ja) 半導体装置
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
US20140124948A1 (en) Wafer-to-Wafer Process for Manufacturing a Stacked Structure
JP2015509284A (ja) 複数の基板を接合する方法および装置
US20210225665A1 (en) Electronic apparatus having inter-chip stiffener
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
KR102547027B1 (ko) 다이 본딩 방법
JP2009260214A (ja) 半導体ウエハのダイシング方法
JP2007281415A (ja) 接着シート
JP5755396B2 (ja) 半導体装置の製造方法
TW201407693A (zh) 安裝方法
US8144478B1 (en) Circuit module and method
CN109411375B (zh) 封装辅助装置及封装方法
JP2006140303A (ja) 半導体装置の製造方法
JP2010212299A5 (ja) 基板接合方法
TWI376777B (en) Stacked, interconnected semiconductor packages and method of stacking and interconnecting semiconductor packages
KR20070070767A (ko) 적층 칩 패키지 제조 방법