TW201330052A - 基板結合之方法及裝置 - Google Patents

基板結合之方法及裝置 Download PDF

Info

Publication number
TW201330052A
TW201330052A TW101144847A TW101144847A TW201330052A TW 201330052 A TW201330052 A TW 201330052A TW 101144847 A TW101144847 A TW 101144847A TW 101144847 A TW101144847 A TW 101144847A TW 201330052 A TW201330052 A TW 201330052A
Authority
TW
Taiwan
Prior art keywords
substrate
substrates
bonding
fixing
carrier
Prior art date
Application number
TW101144847A
Other languages
English (en)
Inventor
Juergen Burggraf
Original Assignee
Ev Group E Thallner Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ev Group E Thallner Gmbh filed Critical Ev Group E Thallner Gmbh
Publication of TW201330052A publication Critical patent/TW201330052A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/187—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only the layers being placed in a carrier before going through the lamination process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係關於一種用於將第一基板(2)結合至第二基板(2')之方法，其具有下列特徵：-一容器，其用於容納一載體基板(1)，-一放置裝置，其用於在該載體基板(1)之背對該容器之一基板側(1s)上放置複數個第一基板(2)，及-一固定裝置，其用於以該等第一基板(2)之每一者之至少一固定區域(2a)將每一第一基板(2)固定在該基板側(1s)上。此外，本發明係關於一種用於將第一基板(2)以下列步驟及尤其係下列順序結合至第二基板(2')之方法：-放置複數個第一基板(2)在容納於一容器上之一載體基板(1)之一基板側(1s)上，及-以每一第一基板(2)之至少一固定區域(2a)將每一第一基板(2)固定在該基板側(1s)上。

Description

基板結合之方法及裝置
本發明係關於一種根據技術方案1用於第一基板至第二基板之結合之裝置，以及一種根據技術方案7之相應方法。
以至少兩基板之晶圓堆疊(堆疊)之生產係在高獲取成本的結合系統上完成；結合製程包含高溫以及其他問題且常需耗時甚久。因此，在半導體製程工程中存在低生產率之問題，相應地造成高的單位成本及高能源消耗。該問題很大程度上影響到其中需處理非常小之基板的應用。以現在之觀點來看，基板直徑<=6"，特別係基板直徑<=4"及在極端情況下基板直徑<=2"者可視為小的。
因此，本發明之目的係展示一種用於結合及預固定基板之裝置及方法，使用該裝置及方法，可能在基板之結合中獲取一較高產量、較低之單位成本及能源節省。
此目的係藉由技術方案1及7之特徵而達到。在獨立技術方案中表明本發明之有利發展。本發明亦涵蓋在說明書、技術方案及/或圖式中表明之至少兩樣特徵之所有組合。關於表明之數值範圍，在特定範圍中之數值係為了將其揭示為範圍值且可以任意組合請求。
本發明係基於(尤其係用標準結合室)平行且同時地結合複數個基板堆疊之基本想法所創造，該等基板堆疊在載體 基板上彼此相鄰配置且包含至少一第一及一第二基板。
因此，一獨立發明提供一裝置用於結合第一基板與第二基板，該裝置具有下列特徵：-用於接收一或尤其係複數個載體基板之容器，-一放置裝置，其用於在載體基板背對該容器之一基板側上放置複數個第一基板，及-一固定裝置，其用於以該等第一基板之每一者之至少一固定區域將每一第一基板固定在該基板側上。
一獨立發明亦提供第一基板以下列步驟及尤其係下列順序結合至第二基板之方法：-放置複數個第一基板在容納於一容器上之一載體基板之一基板側上並及-以該等第一基板之每一者之至少一固定區域將每一第一基板固定在該基板側上。
由於前述預固定複數個基板堆疊，每一堆疊包含至少一第一基板及一第二基板，其中複數個基板堆疊之每一者配置分佈在基板側上，使得同時結合複數個基板堆疊成為可能。該固定或預固定裝置係用以首要傳送根據本發明所生產之載體基板，特別係傳送至一單獨結合室。
根據本發明之一有利實施例，規定該固定裝置經設置以暫時固定每一第一基板且該第一基板暫時固定在基板側上。該暫時固定亦稱為「假定位(tacking)」，對於該暫時固定，根據本發明，聚合物、黏合劑或共晶合金之形成係可行。或者，可用兩個拋光面間之范德華力(Van-der- Waals)結合。這些結合在現有技術水平中已知及經常生產及使用於諸如二氧化矽表面之間。特別以這樣之方式完成暫時固定，即該固定係如此牢以至於其上暫時固定基板堆疊之載體基板可經傳送，而不致出現放置於載體基板上之基板滑落或掉落之情況。
有利地，在放置前，第一基板在對準標記處對準，至於硬體，一放置裝置(或獨立放置裝置)經設置以對準及放置該第一基板在對準標記上。這樣可加速在第一基板上放置額外(分別第二或可選之更多，即，第三、第四，等等)基板。
相應地，根據本發明之另一有利實施例，尤其在對準標記處對準第一基板后，規定在第一基板上放置及/或固定(特別係暫時地)第二基板。為完成此工作，就硬體而言，提供放置裝置及/或獨立放置裝置以在第一基板上放置複數個第二基板，尤其在對準標記處對準。由於提供對準標記，尤其當固定裝置經設置以固定，尤其係暫時固定第二基板於第一基板上時，可確保相應基板分別地彼此有效及準確定位。
在本發明特別有利之實施例中，尤其係長期粘結，特別在結合室中作為獨立結合模組設計，規定在每一情況下一些第二基板同時結合至第一基板。如此，上述預固定不再是耗時的結合步驟，如此可得到較高輸出，同時藉由提供僅用於結合之結合室得以實現能源節省。
以上非僅係關於硬體特徵之描述，其亦應被視為相關製 程特徵之揭示。
在圖式描述中展示了本發明之其他優點、特徵及特點。
在圖式中，根據本發明之實施例，用識別參考數字標記本發明之優點及特徵，其中用相同之參考數字識別具有相同或相當功能之組件及特徵。
根據圖1，複數個對準標記3在一直徑為D1之載體晶圓1上提供並分佈，尤其在載體晶圓之一基板側1s上均勻地分佈。對準標記3之資訊可由一放置裝置獲得，以用於在基板側1s上放置複數個第一基板2，以此方式，在每一情況下，在載體基板1上對準標記3(如圖2所示)處可放置第一基板2。
該第一基板2具有一直徑D2，該直徑尤其小於該直徑D1之一半，較好地小於該直徑D1之三分之一，且甚至更好地小於該直徑D1之四分之一。如此，在所展示實施例中，在基板側1s上可放置及暫時固定14個第一基板2。
在一可替代實施例中，該載體基板大體上具有與第一基板相同之直徑。特定而言，該第一基板之直徑不同於載體基板之直徑小於50%、或更好地小於25%、有利地小於15%、或最有利地小於5%。在此實施例中，載體基板之容器經設計可同時接收及固定複數個載體基板。熟習此項技術者瞭解合適之固定方法。諸如，可應用真空固定。所有其他特徵及程序步驟表現得與僅有一單一載體基板且其直徑大於第一基板之直徑的該例示性實施例相同。特定而 言，在個別載體基板背對容器之側1s上，提供用於對準第一基板之一或更多的合格標記。
在每一情況下，在每一第一基板2之至少一固定區域2a中完成暫時固定，即至少一尤其係點狀之固定位置。在具有更強固定力之實施例中，在兩或三固定區域2a上完成每一第一基板2之固定，其中在一單一固定區域2a之情況下，該固定區域2a位於每一第一基板2(如圖2之實施例中所示)之中心。
在通過該第一基板2(如圖3所示)之截面中，每排第一基板2之第一基板2配置分佈在第一基板側1s上，尤其係彼此等距地配置分佈。
在圖4展示之製程步驟中，在第一基板2上放置第二基板2'，尤其獨立地在每一情況下，其中在第一基板2上提供放置對準標記5。特定而言，每一第一基板2具有至少兩個對準標記5，使得其中不僅可讓一第二基板2'之第一基板2平動正確對準，而且可讓該第一基板2旋轉正確對準。
在第一基板2上放置及對準第二基板2'之後，由每一情況下第一基板2及第二基板2'組成之若干基板堆疊4(在例示性實施例中展示14個基板堆疊4)預固定於載體基板1上，使得可傳送基板堆疊4及載體基板1至結合室(未展示)，在其中基板堆疊4同時被永久結合。
根據本發明，在一未展示實施例上，在每一情況下可在第二基板2'之頂上堆疊額外基板及在每一情況下可暫時固定其等，使得具有多於兩個基板之基板堆疊得以製成。
如此，根據本發明，在對準第一及第二基板2、2'及對準複數個基板時，可達到對準精度尤其小於100 μm，較好地小於50 μm，甚至較好地小於10 μm，及更加較好地小於2 μm。
結合製程期間，在結合室中，經由永久結合，較好地經由高溫曝照，以這些特別方式能自動地消除暫時結合。即使聚合物及/或黏合劑已用於暫時結合，結合期間其等將溶解為氣體，尤其無任何殘留。
對於該預固定及/或該結合，較好地使用一所謂之覆晶結合器。
在本發明之有利實施例中，載體基板1由一具有熱膨脹係數之材料組成，該熱膨脹係數與第一及/或第二基板2、2'之熱膨脹係數偏差不超過5%，尤其係若它由相同材料製成。諸如，玻璃晶圓及/或矽晶圓可用作載體基板1及/或用作第一/第二基板2、2'。
1‧‧‧載體基板
1s‧‧‧基板側
2‧‧‧第一基板
2a‧‧‧固定區域
2'‧‧‧第二基板
3‧‧‧對準標記
4‧‧‧基板堆疊
5‧‧‧對準標記
A-A‧‧‧域截面線
D1‧‧‧直徑
D2‧‧‧直徑
圖1展示根據本發明之第一製程步驟中之一載體基板之俯視圖，圖2展示根據本發明之第二製程步驟之一載體基板及放置其上之第一基板之俯視圖及一截面線A-A，圖3展示沿著圖2中截面線A-A之一截面圖，及圖4展示在第一基板上放置第二基板後，沿著圖2中截面線A-A之一截面圖。
1‧‧‧載體基板
2‧‧‧第一基板
2a‧‧‧固定區域
5‧‧‧對準標記
A-A‧‧‧域截面線
D1‧‧‧直徑
D2‧‧‧直徑

Claims (11)

  1. 一種用於結合第一基板(2)至第二基板(2')之裝置，其具有下列特徵：一容器，其用於容納一載體基板(1)或複數個載體基板(1)，及一固定裝置，其用於以該等每一第一基板(2)之至少一固定區域(2a)將放置在該(等)載體基板(1)之背對該容器之一基板側(1s)上之每一第一基板(2)固定在該基板側(1s)上。
  2. 如請求項1之裝置，其中該固定裝置經設置用於暫時固定每一第一基板(2)。
  3. 如請求項1或2之裝置，其中該放置裝置經設置用於在對準標記(3)處對準及放置該等第一基板(2)。
  4. 如請求項1或2之裝置，其中提供該放置裝置尤其係為了在第一基板(2)上放置複數個第二基板(2')，尤其當在第一基板(2)之對準標記(5)上完成這樣之對準放置。
  5. 如請求項4之裝置，其中該固定裝置經設置用於固定且尤其為了暫時固定放置在第一基板(2)上的每一第二基板(2')。
  6. 如請求項4之裝置，其中尤其提供作為獨立結合模組，提供一結合室用於該等第一及第二基板(2,2')之同時及尤其永久結合。
  7. 一種用於將第一基板(2)以下列步驟及尤其係下列順序結合至第二基板(2')之方法： 以該等每一第一基板(2)之至少一固定區域(2a)將放置在容納於一容器(1)上之一載體基板之一基板側(1s)上之每一第一基板(2)固定在該基板側(1s)上。
  8. 如請求項7之方法，其中該等第一基板(2)暫時固定在該基板側(1s)上。
  9. 如請求項7或8之方法，其中該等第一基板(2)在放置前在該對準標記(3)處對準。
  10. 如請求項7或8之方法，其中尤其在該等第一基板(2)之對準標記(5)處對準之後，該等第二基板(2')放置及/或固定尤其暫時固定在該等第一基板(2)上。
  11. 如請求項10之方法，其中尤其永久，及尤其在作為一獨立模組設計的一結合室中，該等第二基板(2')在每一情況下同時結合至該等第一基板(2)。
TW101144847A 2011-12-28 2012-11-29 基板結合之方法及裝置 TW201330052A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/074166 WO2013097894A1 (de) 2011-12-28 2011-12-28 Verfahren und vorrichtung zum bonden von substraten

Publications (1)

Publication Number Publication Date
TW201330052A true TW201330052A (zh) 2013-07-16

Family

ID=45464568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144847A TW201330052A (zh) 2011-12-28 2012-11-29 基板結合之方法及裝置

Country Status (8)

Country Link
US (1) US20140360666A1 (zh)
EP (1) EP2798670A1 (zh)
JP (1) JP2015509284A (zh)
KR (1) KR20140107343A (zh)
CN (1) CN104247000A (zh)
SG (1) SG2014009963A (zh)
TW (1) TW201330052A (zh)
WO (1) WO2013097894A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034566A1 (fr) * 2015-03-31 2016-10-07 Commissariat Energie Atomique Procede d'assemblage de substrats
WO2021089127A1 (de) * 2019-11-05 2021-05-14 Ev Group E. Thallner Gmbh Verfahren zur herstellung einer analysevorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5348611A (en) * 1992-05-20 1994-09-20 General Signal Corporation Die paste transfer system and method
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
DE10137376A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Geklebte Chip- und Waferstapel
US7975744B2 (en) * 2005-01-18 2011-07-12 Suss Microtec Inc. High-throughput bond tool
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
FR2961519B1 (fr) * 2010-06-18 2012-07-06 Commissariat Energie Atomique Procede de collage calibre en epaisseur entre au moins deux substrats

Also Published As

Publication number Publication date
CN104247000A (zh) 2014-12-24
JP2015509284A (ja) 2015-03-26
WO2013097894A1 (de) 2013-07-04
SG2014009963A (en) 2014-09-26
EP2798670A1 (de) 2014-11-05
US20140360666A1 (en) 2014-12-11
KR20140107343A (ko) 2014-09-04

Similar Documents

Publication Publication Date Title
US20070000595A1 (en) Adhesive substrate and method for using
WO2009060686A1 (ja) 検査用粘着シート
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
US20210138778A1 (en) Bonding method and bonding device
WO2013122089A1 (ja) ウェーハ保持具
US20180096962A1 (en) Substrate attachment for attaching a substrate thereto
CN102439711A (zh) 用于晶片的调准和预固定的装置
US9902613B2 (en) Positioning method in microprocessing process of bulk silicon
US10049909B2 (en) Wafer handler and methods of manufacture
TW201330052A (zh) 基板結合之方法及裝置
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
TWI541972B (zh) 晶粒堆疊設備以及方法
EP2983199B1 (en) Carrier for semiconductor process
US8536709B1 (en) Wafer with eutectic bonding carrier and method of manufacturing the same
TWI590355B (zh) 晶圓測試治具、晶圓動態測試治具以及晶圓測試方法
TWI675500B (zh) 磁性感測器及其製造方法
US20210351166A1 (en) Method And System For Transferring Alignment Marks Between Substrate Systems
US8776363B2 (en) Method for supporting semiconductor wafer and wafer supporting assembly
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
US8388782B2 (en) Handler attachment for integrated circuit fabrication
KR20200035448A (ko) 기판 처리 방법 및 기판 처리 장치
Metzger et al. Development done on device bonder to address 3D requirements in a production environment
US20120149174A1 (en) Method for thinning and dicing electronic circuit wafers