JP2015507446A

JP2015507446A - 効率が改善されたｌｉｎｃトランスミッタ

Info

Publication number: JP2015507446A
Application number: JP2014556779A
Authority: JP
Inventors: ホジュノ; ヘザーラミ; ディンレイ; エスハルーンバヘル
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2012-02-09
Filing date: 2013-02-11
Publication date: 2015-03-05
Anticipated expiration: 2033-02-11
Also published as: US8744378B2; CN104106213A; CN104106213B; JP6206979B2; US20130210376A1; WO2013120072A1

Abstract

無線周波数（ＲＦ）トランスミッタ（３００）が、相補的ＲＦ信号（Ｓ１（ｔ）、Ｓ２（ｔ））の第１及び第２のセットを受信するように構成される第１及び第２のドライバ（３０２−１、３０２−２）を含む。第１及び第２のドライバに回復回路（３０４−１、３０４−２）が結合され、第１及び第２の回復回路にブリッジ回路（３０６）が結合される。回復回路及びブリッジ回路を有することにより、同相インピーダンス及び差動インピーダンスが提供され得、ここで、同相インピーダンスは差動インピーダンスより低い。

Description

本願は、概して非線形要素を用いた線形増幅（ＬＩＮＣ）トランスミッタに関し、更に特定して言えば、効率を改善するため補償回路を備えたＬＩＮＣトランスミッタに関連する。

図１及び図２は、従来のＬＩＮＣトランスミッタ１００の一例を示す。オペレーションにおいて、入力信号Ｓ（ｔ）（これは変化するエンベロープを有する）が信号生成器１０２に供給される。これは、下記のように表すことができる。
（１）Ｓ（ｔ）＝Ａ（ｔ）ｅ^{ｉθ（ｔ）}
ここで、Ａ（ｔ）は信号エンベロープであり、θ（ｔ）は信号位相である。信号生成器１０２はその後、信号Ｓ（ｔ）から信号Ｓ_１（ｔ）及びＳ_２（ｔ）を生成することができ、これは、下記のように表すことができる。
ここで、ｃは図２に示す半径であり、φ（ｔ）はアウトフェージング角度である。式（１）及び（２）を組み合わせ、アウトフェージング角度φ（ｔ）について解くと、下記のようになる。
逆余弦関数は、−１及び１間のドメインに限定されるため、下記となる。
（４）ｃ≧ｍａｘ（Ａ（ｔ））
これは、信号Ｓ_１（ｔ）及びＳ_２（ｔ）が概して一定のエンベロープを有することを意味する。その結果、高効率で非線形の電力増幅器（ＰＡ）をＰＡ１０４−１及び１０４−２として用いて信号Ｏ_１（ｔ）及びＯ_２（ｔ）を生成することができ、これらの信号はその後、可変エンベロープを有する信号Ｏ（ｔ）を生成するためコンバイナ１０６で結合され得る。

ＬＩＮＣトランスミッタ１００に関する問題の１つは効率損失（コンバイナ１０６に部分的に起因する）がある点にあり、そのため、代替として、図３に示すようにＡＭＯ（Asymmetric Mutlilevel Outphasing）トランスミッタ２００を用いることができる。オペレーションにおいて、ＡＭＯ変調器２０２（これは概して、プリディストーショントレイナー２１２により調節されるプリディストーションを含む）は、入力振幅信号ＡＭＰ及び入力位相信号Φから振幅信号ＡＭＰ−１及びＡＭＰ−２及び位相信号Φ−１及びΦ−２を生成する。位相信号Φ−１及びΦ−２は、ＰＡ２０８−１及び２０８−２（信号生成器１０２に類似する）に対し概して一定のエンベロープ信号を生成するデジタル無線周波数位相コンバータ（ＤＲＦＰＣ）２０４に供給され、振幅信号ＡＭＰ−１及びＡＭＰ−２は、一層高い効率を達成するためサプライ２０６−１及び２０６−２からＰＡ２０８−１及び２０８−２に印加される電力レベルを制御するために用いられる。図４に示すように、確率密度関数（ＰＤＦ）が最大である領域において電力がスイッチングされる。これにより、ＡＭＯトランスミッタ２００が、従来のＬＩＮＣトランスミッタ１００及びマルチレベルＬＩＮＣ（ＭＬ−ＬＩＮＣ）トランスミッタより大きな総合効率であるが、電力付加効率（ＰＡＥ）より少ない総合効率を有することが可能となる。しかし、ＡＭＯトランスミッタ２００の効率が比較的低いままであるため、改善された効率を備えたＲＦトランスミッタが求められている。

従来の回路の幾つかの例は下記文献に記載されている。
Chung et al. "Asymmetric Multilevel Outphasing Architecture for Multi-standard Transmitters," 2009 IEEE Radio Frequency Integrate Circuits Symposium, pp. 237-240 Godoy et al, "A Highly Efficient 1.95-GHz, 18-W Asymmetric Multilevel Outphasing Transmitter for Wideband Applications," Microwave Symposium Digest (MTT), 2011 IEEE MTT-S International, June 5-10, 2011, pp. 1-4 米国特許番号第６，３６６，１７７号米国特許番号第７，２６０，１５７号

説明される一実施例は、相補的無線周波数（ＲＦ）信号の第１のセットを受信するように構成される第１のドライバ、相補的ＲＦ信号の第２のセットを受信するように構成される第２のドライバ、第１のドライバに結合される第１の回復回路、第２のドライバに結合される第２の回復回路、第１及び第２の回復回路に結合されるブリッジ回路、及び第１及び第２の回復回路に結合される出力回路を含む。第１の回復回路、第２の回復回路、及びブリッジ回路は、同相インピーダンス及び差動インピーダンスを提供し、同相インピーダンスは差動インピーダンスより低い。

幾つかの実施例において、第１及び第２の回復回路は更に、第１及び第２のインダクタ・キャパシタ（ＬＣ）回路を含む。

幾つかの実施例において、この装置は、第１のドライバに結合される第１の相殺回路と、第２のドライバに結合される第２の相殺回路とを更に含む。第１及び第２の相殺回路はピーク効率を増大させる。

幾つかの実施例において、ＲＦパルスの第１のセットからの連続するパルス間に及びＲＦパルスの第２のセットからの連続するパルス間にフリーフライ（free-fly）インタバルがあり、第１及び第２の相殺回路の少なくとも１つは、各フリーフライインタバルの間、高調波回復を提供するように構成される。

幾つかの実施例において、第１及び第２の相殺回路は更に、第３及び第４のＬＣ回路を含む。

幾つかの実施例において、出力回路はコンバイナを更に含む。

１つの形式において、この装置は、入力信号を受信するように構成され、且つ、相補的ＲＦ信号の複数のセットを生成するように構成される信号生成器、信号生成器に結合される複数のドライバ、各々がドライバの少なくとも１つに結合される複数の回復回路、回復回路の各々に結合されるブリッジ回路、及び各回復ネットワークに結合される出力回路を含む。各ドライバは、相補的ＲＦ信号のセットのうち少なくとも１つを受け取るように構成される。複数の回復回路及びブリッジ回路は、同相インピーダンス及び差動インピーダンスを提供し、同相インピーダンスは差動インピーダンスより低い。

幾つかの実施例において、各回復回路はＬＣ回路を更に含む。

幾つかの実施例において、この装置は、複数の相殺回路を更に含み、各相殺回路はドライバの少なくとも１つに結合され、これらの複数の相殺回路がピーク効率を増大させる。

幾つかの実施例において、ブリッジ回路は、複数の回復回路間に結合されるインダクタを更に含む。

別の形式において、この装置は、入力信号を受信するように構成され、且つ、第１、第２、第３、及び第４のＲＦ信号を生成するように構成される信号生成器、第１のドライバ、第２のドライバ、第１のノードに結合される第１の回復回路、第２のノードに結合される第２の回復回路、それぞれ、第３及び第４のノードにおいて第１及び第２の回復回路に結合される出力回路、及び第３及び第４のノードに結合されるブリッジ回路を含む。入力信号は可変エンベロープを有し、第１及び第２のＲＦ信号は相補的であり、第３及び第４のＲＦ信号は相補的であり、第１、第２、第３、及び第４のＲＦ信号の連続するパルス間にフリーフライインタバルがある。第１のドライバは、第１の受動電極と第２の受動電極と制御電極とを有する第１のトランジスタであって、第１のトランジスタの制御電極が、第１のＲＦ信号を受け取るように信号生成器に結合される、第１のトランジスタと、第１の受動電極と第２の受動電極と制御電極とを有する第２のトランジスタであって、第２のトランジスタの制御電極が、第２のＲＦ信号を受け取るように信号生成器に結合され、第２のトランジスタの第１の受動電極が、第１のノードにおいて第１のトランジスタの第２の受動電極に結合される、第２のトランジスタとを有する。第２のドライバは、第１の受動電極と第２の受動電極と制御電極とを有する第３のトランジスタであって、第３のトランジスタの制御電極が、第３のＲＦ信号を受け取るように信号生成器に結合される、第３のトランジスタと、第１の受動電極と第２の受動電極と制御電極とを有する第４のトランジスタであって、第４のトランジスタの制御電極が、第４のＲＦ信号を受け取るように信号生成器に結合され、第４のトランジスタの第１の受動電極が、第２のノードにおいて第３のトランジスタの第２の受動電極に結合される、第４のトランジスタとを有する。第１の回復回路、第２の回復回路、及びブリッジ回路は、同相インピーダンス及び差動インピーダンスを提供し、同相インピーダンスは差動インピーダンスより低い。

幾つかの実施例において、第１及び第３のトランジスタは更に、それぞれ、第１及び第２のＰＭＯＳトランジスタを含み、第２及び第４のトランジスタは更に、それぞれ、第１及び第２のＮＭＯＳトランジスタを含む。

幾つかの実施例において、ブリッジ回路は、第３及び第４のノードに結合されるインダクタを更に含む。

幾つかの実施例において、インダクタは第１のインダクタを更に含む。第１の回復回路は、第１及び第３のノード間に結合される第２のインダクタと、第１及び第３のノード間に結合される第１のキャパシタとを更に含む。第２の回復回路は、第２及び第４のノード間に結合される第３のインダクタと、第２及び第４のノード間に結合される第２のキャパシタとを更に含む。

幾つかの実施例において、この装置は、第１のノードに結合される第１の相殺回路と、第２のノードに結合される第２の相殺回路とを更に含む。

幾つかの実施例において、第１の相殺回路は、互いに直列に結合される第３のキャパシタ及び第４のインダクタを更に含み、第２の相殺回路は、互いに直列に結合される第４のキャパシタ及び第５のインダクタを更に含む。

図１は、従来のＬＩＮＣトランスミッタの一例の図である。

図２は、図１のＬＩＮＣトランスミッタのためのベクトル図である。

図３は、従来のＡＭＯトランスミッタの一例の図である。

図４は、図１のＬＩＮＣトランスミッタ及び図３のＡＭＯトランスミッタの効率を示す図である。

図５は、本発明に従ったＬＩＮＣトランスミッタの一例の図である。

図６は、図５のＬＩＮＣトランスミッタの更に詳細な例である。

図７は、図１のＬＩＮＣトランスミッタに比した図６のＬＩＮＣトランスミッタの効率を示す図である。

図５は、本発明に従ったＬＩＮＣトランスミッタ３００の一例を図示する。ＬＩＮＣトランスミッタ３００は、信号Ｓ（ｔ）（これは可変エンベロープを有する）から信号Ｓ_１（ｔ）及びＳ_２（ｔ）（これらは概して一定のエンベロープを有する）を生成するために信号生成器１０２を用いるという点で、ＬＩＮＣトランスミッタ１００と同様のオペレーションを有する。ＬＩＮＣトランスミッタ３００では、これらの信号Ｓ_１（ｔ）及びＳ_２（ｔ）はその後ドライバ３０２−１及び３０２−２に印加されて、出力ネットワーク３１０（これは、例えば、図６におけるキャパシタＣＭ１及びＣＭ２及びインダクタＬＭを有するインダクタ−キャパシタネットワークを含み得る）から信号Ｏ（ｔ）を生成するようにする。この出力信号０（ｔ）はその後、アンテナなどの無線周波数負荷（即ち、図６のレジスタＲＬ）に印加され得る。他の従来のトランスミッタに比してＬＩＮＣトランスミッタ３００の性能を改善するため、相殺回路３０８−１及び３０８−２、回復回路３０４−１及び３０４−２、及びブリッジ回路３０６が用いられる。

図６は、ＬＩＮＣトランスミッタ３００の更に詳細な例を示す。この図は、相殺回路３０８−１及び３０８−２がどのように性能を改善し得るかを示すことを助け得る。図示するように、ドライバ３０２−１及び３０２−２は、それぞれ、寄生容量ＣＰ１−１、ＣＰ２−１、ＣＰ１−２、及びＣＰ２−２を有する、トランジスタＱ１−１、Ｑ２−１、Ｑ１−２、及びＱ２−２で構成される（ここで、トランジスタＱ１−１及びＱ１−２がＰＭＯＳトランジスタであるように示されており、トランジスタＱ２−１及びＱ２−２がＮＭＯＳトランジスタであるように示されている）。これらのトランジスタＱ１−１、Ｑ２−１、Ｑ１−２、及びＱ２−２は、それぞれ、ＲＦ入力信号対ＲＦＩＮＵ−１／ＲＦＩＮＤ−１及びＲＦＩＮＵ−２／ＲＦＩＮＤ−２（これらは概して信号Ｓ_１（ｔ）及びＳ_２（ｔ）に対応する）により駆動される。この信号対ＲＦＩＮＵ−１／ＲＦＩＮＤ−１及びＲＦＩＮＵ−２／ＲＦＩＮＤ−２は概して、トランジスタＱ１−１／Ｑ２−１及びＱ１−２／Ｑ２−２をアクティブにすることができる相補的パルス幅変調される（ＰＷＭ）入力信号であるが、トランスミッタ３００では、これらの信号は互いに対して「隣接（adjacent）」しておらず、これは、これらの信号は、タイミングの観点から真に相補的であることを意味する。信号対ＲＦＩＮＵ−１／ＲＦＩＮＤ−１及びＲＦＩＮＵ−２／ＲＦＩＮＤ−２に対し連続するパルス間に、フリーフライ又はデッドタイムインタバルがあり、これは、ドライバ３０２−１におけるトランジスタＱ１−１及びＱ２−１の連続するアクティベーション間及びドライバ３０２−２におけるトランジスタＱ１−２及びＱ２−２の連続するアクティベーション間にインタバルがあることを意味する。このフリーフライインタバルを用いた結果、相殺回路３０８−１及び３０８−２（これらは概して、インダクタ・キャパシタ回路ＣＣ−１／ＬＣ−１及びＣＣ−２／ＬＣ−２で構成される）はその後、参照のため本願に組み込まれる、同時継続中の米国特許出願番号１３／１０６，６１１、発明の名称「クラスＤ電力増幅器」に記載されているように、相殺電流を提供することによりドライバ３０２−１及び３０２−２の出力における高調波成分を制御できる。本質的に、相殺回路３０８−１及び３０８−２は、ピーク効率を増大させ得る相殺電流を提供することで高調波回復を提供することができる。

回復回路３０４−１及び３０４−２及びブリッジ回路３０６があるため、これらの回路は、バックオフ効率を増大させるようにトランスミッタ３００のインピーダンスを提供することができる。図示するように、回復回路３０４−１及び３０４−２は概して、キャパシタＣＨＲ１及びＣＨＲ２及びインダクタＬＨＲ１及びＬＨＲ２を含み、回復回路３０４−１及び３０４−２は典型的に、概して高調波除去フィルタとして機能するように第３の高調波（他の高調波に対する調整も可能である）を隔離するため調整される（即ち、キャパシタＣＨＲ１及びＣＨＲ２及びインダクタＬＨＲ１及びＬＨＲ２が適切に寸法合わせされる）。ブリッジ回路３０６は概して、図示するように、第１の高調波（ただし他の高調波も選択され得る）における寄生キャパシタＣＰ１−１、ＣＰ２−１、ＣＰ１−２、及びＣＰ２−２の影響を「排除する（tune-out）」ように調整又は寸法合わせされたインダクタＬＢＣで構成される。

トランスミッタ１００のための図２のベクトル図（これはトランスミッタ３００のためのベクトル図に類似し得る）に戻ると、信号Ｓ_１（ｔ）及びＳ_２（ｔ）の各々を表すベクトルは、位相がずれた成分及び同相成分の両方を有し、これらの成分は、信号Ｓ（ｔ）を表すベクトルを形成するために組み合わさる。一層高いインピーダンスは引かれる電流を下げるため、一層高いトータル効率を達成するためには、位相がずれた成分に対し一層高いインピーダンス（これは差動インピーダンスと呼ばれ得る）を有することが望ましい。また、トランスミッタ３００に対しスイッチング損失の減少があるため、同相成分に対して一層低いインピーダンス（これは同相インピーダンスと呼ばれ得る）を有することも望ましい。第３の高調波（例えば）に調整される回復回路３０４−１及び３０４−２を有すること及び第１の高調波（例えば）に調整されるブリッジ回路３０６を有することにより、高い差動インピーダンス及び低い同相インピーダンスがあり得、一層低い電力消費を可能にし、効率を増大させ得る。

トランスミッタ３００において相殺回路３０８−１及び３０８−２、回復回路３０４−１及び３０４−２、及びブリッジ回路３０６を組み合わせて用いることにより、図７においてトランスミッタ１００に比した効率改善を見ることができる。図示するように、低電力では効率のほぼ５０％の増大、高電力では約１０％増大がある。この改善はまた、受動構成要素（即ち、レジスタ、キャパシタ、及びインダクタ）を用いて達成され得、他の能動システム（ＡＭＯトランスミッタ２００など）に関連付けられるコスト及び不利益が避けられる。また、（トランスミッタ１００と共に用いられるような）かさ張るコンバイナをなくすこともできる。

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims

装置であって、
相補的無線周波数（ＲＦ）信号の第１のセットを受信するように構成される第１のドライバ、
相補的ＲＦ信号の第２のセットを受信するように構成される第２のドライバ、
前記第１のドライバに結合される第１の回復回路、
前記第２のドライバに結合される第２の回復回路、
前記第１及び第２の回復回路に結合されるブリッジ回路、及び
前記第１及び第２の回復回路に結合される出力回路、
を含み、
前記第１の回復回路、前記第２の回復回路、及び前記ブリッジ回路が、同相インピーダンス及び差動インピーダンスを提供し、前記同相インピーダンスが前記差動インピーダンスより低い、
装置。
請求項１に記載の装置であって、前記第１及び第２の回復回路が更に、第１及び第２のインダクタ・キャパシタ（ＬＣ）回路を含む、装置。
請求項２に記載の装置であって、前記装置が、
前記第１のドライバに結合される第１の相殺回路、及び
前記第２のドライバに結合される第２の相殺回路、
を更に含み、
前記第１及び第２の相殺回路がピーク効率を増大させる、
装置。
請求項３に記載の装置であって、前記ブリッジ回路が更に、前記第１及び第２の回復回路間に結合されるインダクタを含む、装置。
請求項４に記載の装置であって、ＲＦパルスの前記第１のセットからの連続するパルス間に及びＲＦパルスの前記第２のセットからの連続するパルス間にフリーフライ（free-fly）インタバルがあり、前記第１及び第２の相殺回路の少なくとも１つが、各フリーフライインタバルの間、高調波回復を提供するように構成される、装置。
請求項５に記載の装置であって、前記第１及び第２の相殺回路が更に、第３及び第４のＬＣ回路を含む、装置。
請求項６に記載の装置であって、前記出力回路がコンバイナを更に含む、装置。
装置であって、
入力信号を受信するように構成され、且つ、相補的ＲＦ信号の複数のセットを生成するように構成される信号生成器、
前記信号生成器に結合される複数のドライバであって、各ドライバが、前記相補的ＲＦ信号のセットのうち少なくとも１つを受け取るように構成される、前記複数のドライバ、
各々が、前記ドライバの少なくとも１つに結合される、複数の回復回路、
前記回復回路の各々に結合されるブリッジ回路、及び
各回復ネットワークに結合される出力回路、
を含み、
前記複数の回復回路及び前記ブリッジ回路が、同相インピーダンス及び差動インピーダンスを提供し、前記同相インピーダンスが前記差動インピーダンスより低い、
装置。
請求項８に記載の装置であって、各回復回路がＬＣ回路を更に含む、装置。
請求項２に記載の装置であって、前記装置が複数の相殺回路を更に含み、各相殺回路が前記ドライバの少なくとも１つに結合され、前記複数の相殺回路がピーク効率を増大させる、装置。
請求項１０に記載の装置であって、前記ブリッジ回路が更に、前記複数の回復回路間に結合されるインダクタを含む、装置。
請求項１１に記載の装置であって、ＲＦパルスの各セットからの連続するパルス間にフリーフライインタバルがあり、前記複数の相殺回路の少なくとも１つが、各フリーフライインタバルの間、高調波回復を提供するように構成される、装置。
請求項１２に記載の装置であって、前記出力回路がコンバイナを更に含む、装置。
装置であって、
入力信号を受信するように構成され、且つ、第１、第２、第３、及び第４のＲＦ信号を生成するように構成される信号生成器であって、前記入力信号が可変エンベロープを有し、前記第１及び第２のＲＦ信号が相補的であり、前記第３及び第４のＲＦ信号が相補的であり、前記第１、第２、第３、及び第４のＲＦ信号の連続するパルス間にフリーフライインタバルがある、前記信号生成器、
第１のドライバであって、
第１の受動電極と第２の受動電極と制御電極とを有する第１のトランジスタであって、前記第１のトランジスタの前記制御電極が、前記第１のＲＦ信号を受け取るように前記信号生成器に結合される、前記第１のトランジスタと、
第１の受動電極と第２の受動電極と制御電極とを有する第２のトランジスタであって、前記第２のトランジスタの前記制御電極が、前記第２のＲＦ信号を受け取るように前記信号生成器に結合され、前記第２のトランジスタの前記第１の受動電極が、第１のノードにおいて前記第１のトランジスタの前記第２の受動電極に結合される、前記第２のトランジスタと、
を有する、前記第１のドライバ、
第２のドライバであって、
第１の受動電極と第２の受動電極と制御電極とを有する第３のトランジスタであって、前記第３のトランジスタの前記制御電極が、前記第３のＲＦ信号を受け取るように前記信号生成器に結合される、前記第３のトランジスタと、
第１の受動電極と第２の受動電極と制御電極とを有する第４のトランジスタであって、前記第４のトランジスタの前記制御電極が、前記第４のＲＦ信号を受け取るように前記信号生成器に結合され、前記第４のトランジスタの前記第１の受動電極が、第２のノードにおいて前記第３のトランジスタの前記第２の受動電極に結合される、前記第４のトランジスタと、
を有する、前記第２のドライバ、
前記第１のノードに結合される第１の回復回路、
前記第２のノードに結合される第２の回復回路、
それぞれ、第３及び第４のノードにおいて前記第１及び第２の回復回路に結合される出力回路、及び
第３及び第４のノードに結合されるブリッジ回路、
を含み、
前記第１の回復回路、前記第２の回復回路、及び前記ブリッジ回路が、同相インピーダンス及び差動インピーダンスを提供し、前記同相インピーダンスが前記差動インピーダンスより低い、
装置。
請求項１４に記載の装置であって、前記第１及び第３のトランジスタが更に、それぞれ、第１及び第２のＰＭＯＳトランジスタを含み、前記第２及び第４のトランジスタが更に、それぞれ、第１及び第２のＮＭＯＳトランジスタを含む、装置。
請求項１５に記載の装置であって、前記ブリッジ回路が、第３及び第４のノードに結合されるインダクタを更に含む、装置。
請求項１６に記載の装置であって、
前記インダクタが第１のインダクタを更に含み、
前記第１の回復回路が、
前記第１及び第３のノード間に結合される第２のインダクタと、
前記第１及び第３のノード間に結合される第１のキャパシタと、
を更に含み、
前記第２の回復回路が、
前記第２及び第４のノード間に結合される第３のインダクタと、
前記第２及び第４のノード間に結合される第２のキャパシタと、
を更に含む、装置。
請求項１７に記載の装置であって、前記装置が、前記第１のノードに結合される第１の相殺回路と、前記第２のノードに結合される第２の相殺回路とを更に含む、装置。
請求項１８に記載の装置であって、前記第１の相殺回路が、互いに直列に結合される第３のキャパシタ及び第４のインダクタを更に含み、前記第２の相殺回路が、互いに直列に結合される第４のキャパシタ及び第５のインダクタを更に含む、装置。
請求項１９に記載の装置であって、前記出力回路がコンバイナを更に含む、装置。