JP2015507446A5 - - Google Patents

Claims (16)

1. 相補的無線周波数（ＲＦ）信号の第１のセットを受信するように構成される第１のドライバと、
   相補的ＲＦ信号の第２のセットを受信するように構成される第２のドライバと、
   前記第１のドライバに結合される第１の回復回路と、
   前記第２のドライバに結合される第２の回復回路と、
   前記第１及び第２の回復回路に結合されるブリッジ回路と、
   前記第１及び第２の回復回路に結合される出力回路と、
   前記第１のドライバに結合される第１の相殺回路と、
   前記第２のドライバに結合される第２の相殺回路と、
   を含む装置であって、
   前記第１及び第２の回復回路が第１及び第２のインダクタ・キャパシタ（ＬＣ）回路を含み、前記第１の回復回路と前記第２の回復回路と前記ブリッジ回路とが同相インピーダンスと差動インピーダンスとを提供し、前記同相インピーダンスが前記差動インピーダンスより低く、
   前記第１及び第２の相殺回路がピーク効率を増大させる、装置。
2. 請求項１に記載の装置であって、
   前記ブリッジ回路が前記第１及び第２の回復回路の間に結合されるインダクタを含む、装置。
3. 請求項２に記載の装置であって、
   前記ＲＦパルスの第１のセットからの連続するパルスの間に、及び前記ＲＦパルスの第２のセットからの連続するパルスの間に、フリーフライ（free-fly）インタバルがあり、前記第１及び第２の相殺回路の少なくとも１つが各フリーフライインタバルの間に高調波回復を提供するように構成される、装置。
4. 請求項３に記載の装置であって、
   前記第１及び第２の相殺回路が第３及び第４のＬＣ回路を含む、装置。
5. 請求項４に記載の装置であって、
   前記出力回路がコンバイナを含む、装置。
6. 入力信号を受信するように構成され、且つ、相補的ＲＦ信号の複数のセットを生成するように構成される信号生成器と、
   前記信号生成器に結合される複数のドライバであって、各ドライバが前記相補的ＲＦ信号のセットのうち少なくとも１つを受け取るように構成される、前記複数のドライバと、
   各々が前記ドライバの少なくとも１つに結合される、複数の回復回路と、
   前記回復回路の各々に結合されるブリッジ回路と、
   各回復ネットワークに結合される出力回路と、
   複数の相殺回路であって、各々が前記ドライバの少なくとも１つに結合され、ピーク効率を増大させる、前記複数の相殺回路と、
   を含む装置であって、
   前記複数の回復回路と前記ブリッジ回路とが同相インピーダンスと差動インピーダンスとを提供し、前記同相インピーダンスが前記差動インピーダンスより低く、
   各回復回路がＬＣ回路を含む、装置。
7. 請求項６に記載の装置であって、
   前記ブリッジ回路が前記複数の回復回路の間に結合されるインダクタを含む、装置。
8. 請求項７に記載の装置であって、
   ＲＦパルスの各セットからの連続するパルスの間にフリーフライインタバルがあり、前記複数の相殺回路の少なくとも１つが各フリーフライインタバルの間に高調波回復を提供するように構成される、装置。
9. 請求項８に記載の装置であって、
   前記出力回路がコンバイナを含む、装置。
10. 装置であって、
    入力信号を受信するように構成され、且つ、第１、第２、第３及び第４のＲＦ信号を生成するように構成される信号生成器であって、前記入力信号が可変エンベロープを有し、前記第１及び第２のＲＦ信号が相補的であり、前記第３及び第４のＲＦ信号が相補的であり、前記第１、第２、第３、及び第４のＲＦ信号の連続するパルスの間にフリーフライインタバルがある、前記信号生成器と、
    第１のドライバであって、
    第１の受動電極と第２の受動電極と制御電極とを有する第１のトランジスタであって、前記第１のトランジスタの前記制御電極が前記第１のＲＦ信号を受け取るように前記信号生成器に結合される、前記第１のトランジスタと、
    第１の受動電極と第２の受動電極と制御電極とを有する第２のトランジスタであって、前記第２のトランジスタの前記制御電極が前記第２のＲＦ信号を受け取るように前記信号生成器に結合され、前記第２のトランジスタの前記第１の受動電極が第１のノードにおいて前記第１のトランジスタの前記第２の受動電極に結合される、前記第２のトランジスタと、
    を有する、前記第１のドライバと、
    第２のドライバであって、
    第１の受動電極と第２の受動電極と制御電極とを有する第３のトランジスタであって、前記第３のトランジスタの前記制御電極が前記第３のＲＦ信号を受け取るように前記信号生成器に結合される、前記第３のトランジスタと、
    第１の受動電極と第２の受動電極と制御電極とを有する第４のトランジスタであって、前記第４のトランジスタの前記制御電極が前記第４のＲＦ信号を受け取るように前記信号生成器に結合され、前記第４のトランジスタの前記第１の受動電極が第２のノードにおいて前記第３のトランジスタの前記第２の受動電極に結合される、前記第４のトランジスタと、
    を有する、前記第２のドライバと、
    前記第１のノードに結合される第１の回復回路と、
    前記第２のノードに結合される第２の回復回路と、
    第３及び第４のノードにおいてそれぞれ前記第１及び第２の回復回路に結合される出力回路と、
    第３及び第４のノードに結合されるブリッジ回路と、
    を含み、
    前記第１の回復回路と前記第２の回復回路と前記ブリッジ回路とが同相インピーダンスと差動インピーダンスとを提供し、前記同相インピーダンスが前記差動インピーダンスより低い、装置。
11. 請求項１０に記載の装置であって、
    前記第１及び第３のトランジスタがそれぞれ第１及び第２のＰＭＯＳトランジスタを含み、前記第２及び第４のトランジスタがそれぞれ第１及び第２のＮＭＯＳトランジスタを含む、装置。
12. 請求項１１に記載の装置であって、
    前記ブリッジ回路が第３及び第４のノードに結合されるインダクタを更に含む、装置。
13. 請求項１２に記載の装置であって、
    前記インダクタが第１のインダクタを含み、
    前記第１の回復回路が、前記第１及び第３のノードの間に結合される第２のインダクタと、前記第１及び第３のノードの間に結合される第１のキャパシタとを含み、
    前記第２の回復回路が、前記第２及び第４のノードの間に結合される第３のインダクタと、前記第２及び第４のノードの間に結合される第２のキャパシタとを含む、装置。
14. 請求項１３に記載の装置であって、
    前記第１のノードに結合される第１の相殺回路と、
    前記第２のノードに結合される第２の相殺回路と、
    を更に含む、装置。
15. 請求項１４に記載の装置であって、
    前記第１の相殺回路が互いに直列に結合される第３のキャパシタと第４のインダクタとを含み、前記第２の相殺回路が互いに直列に結合される第４のキャパシタと第５のインダクタとを含む、装置。
16. 請求項１５に記載の装置であって、
    前記出力回路がコンバイナを含む、装置。