JP2015220953A - 電力変換装置 - Google Patents

Abstract

【課題】外部へと流出するコモンモード電流を抑制できる電力変換装置を提供する。
【解決手段】スイッチング電源１０は、第１コンデンサ対３４、第２コンデンサ対３８、バイパス経路３６、及びコモンモードチョークコイル１４を備えている。第１コンデンサ対３４は、全波整流回路１８の出力側と出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔとの間に設けられている。第２コンデンサ対３８は、入力端子Ｔｐｉｎ，Ｔｎｉｎと昇圧回路１６の入力側との間に設けられている。コモンモードチョークコイル１４は、入力端子Ｔｐｉｎ，Ｔｎｉｎと第２コンデンサ対３８との間に設けられている。各コンデンサ対３４，３８の中性点同士は、バイパス経路３６によって接続されている。
【選択図】 図１

Description

本発明は、メイン入力端子、メイン出力端子及びスイッチング素子を有し、前記スイッチング素子のオンオフ操作によって前記メイン入力端子から入力された電圧信号を所定に変換して前記メイン出力端子から出力する電力変換装置に関する。

この種の装置としては、下記特許文献１に見られるように、直流電源の出力をパルス幅変調するインバータ、第１コンデンサ対、第２コンデンサ対、及びコモンモードチョークコイルを備えるものが知られている。詳しくは、第１コンデンサ対は、インバータの出力側に設けられ、第２コンデンサ対は、インバータの入力側に設けられている。コモンモードチョークコイルは、インバータの出力側と第１コンデンサ対との間に設けられている。第１コンデンサ対の中性点と第２コンデンサ対の中性点とは、バイパス経路によって接続されている。

こうした構成によれば、インバータの出力側から出力されたコモンモード電流（コモンモードノイズ）を、第１コンデンサ対とバイパス経路とを介して、第２コンデンサ対側へと流すことができる。これにより、電力変換装置から外部へと流出するコモンモード電流の抑制を図っている。

特開２０１０−１１９１８８号公報

ここで、上記特許文献１に記載された技術では、コモンモード電流がバイパス経路を介して第２コンデンサ対側へと流れる。第２コンデンサ対側へと流れたコモンモード電流は、その後、電力変換装置の入力側へと流れる。このため、電力変換装置の入力側に外部機器が接続されている場合、入力側へと流れたコモンモード電流によって外部機器に悪影響を及ぼす懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、外部へと流出するコモンモード電流を好適に抑制できる電力変換装置を提供することにある。

上記目的を達成すべく、本発明は、メイン入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔａ，Ｔｂ，Ｔｃ；Ｔｉｎ）及びメイン出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ；ＴＵ〜ＴＷ）と、スイッチング素子（２４ｐ，２４ｎ；５２ａ〜５２ｃ；９６；ＳＵｐ〜ＳＷｎ）を有し、前記スイッチング素子のオンオフ操作によって前記メイン入力端子から入力された電圧信号を所定に変換して前記メイン出力端子から出力する変換回路（１６，１８；１６ａ，１８ａ；６０，６２，６６，６８；９０；ＩＶ）と、を備える電力変換装置であって、当該電力変換装置を構成する少なくとも１つの電気経路に接続され、前記電気経路に流れるコモンモード電流を分流するバイパス経路（３６；３６ａ；３６ｂ；１０６；１１６）と、当該電力変換装置を構成する電気経路のうち、前記バイパス経路の前記コモンモード電流の流出側に接続された電気経路であって、前記コモンモード電流に対するインピーダンスが相対的に高く設定された高インピーダンス経路（１４；１４ａ；１４ｂ；１４ｃ；１４ｄ）と、を備えることを特徴とする。

スイッチング素子のオンオフ操作に起因して、変換回路内においてコモンモード電流が発生する。発生したコモンモード電流は、電力変換装置を構成する電気経路に流れる。ここで、上記発明では、電力変換装置を構成する少なくとも１つの電気経路に流れるコモンモード電流を分流するバイパス経路を備えている。こうした構成を前提として、上記発明は、高インピーダンス経路をさらに備えている。高インピーダンス経路によれば、バイパス経路を介して導かれたコモンモード電流が、電力変換装置の外部へと流出することを好適に抑制することができる。

ここで、上記発明は、前記変換回路の出力側と前記メイン出力端子とを接続する第１電気経路に設けられ、中性点を形成するように直列接続された第１コンデンサ対（３４；７２；１０２；１１２Ｕ〜１１２Ｗ）と、前記変換回路の出力側よりも前記メイン入力端子側の第２電気経路に設けられ、中性点を形成するように直列接続された第２コンデンサ対（３８；３８ａ〜３８ｃ；７４；１０４；１１４）と、をさらに備え、前記バイパス経路は、前記第１コンデンサ対の中性点と前記第２コンデンサ対の中性点とを接続し、前記高インピーダンス経路は、前記第２電気経路のうち前記第２コンデンサ対よりも前記メイン入力端子側、又は前記第１電気経路のうち前記第１コンデンサ対よりも前記メイン出力端子側に設けられ、前記コモンモード電流に対して、前記第１電気経路及び前記第２電気経路よりもインピーダンスの高いインピーダンス部材を含むものとして具体化することができる。

スイッチング素子のオンオフ操作に起因して、変換回路の出力側からコモンモード電流が出力される。ここで、上記発明では、出力されたコモンモード電流を、第１コンデンサ対とバイパス経路とを介して第２コンデンサ対側へと流す。こうした構成を前提として、上記発明は、インピーダンス部材をさらに備えている。第２電気経路のうち第２コンデンサ対よりもメイン入力端子側にインピーダンス部材を設けることにより、メイン入力端子から外部へと流出するコモンモード電流を抑制することができる。一方、第１電気経路のうち第１コンデンサ対よりもメイン出力端子側にインピーダンス部材を設けることにより、メイン出力端子から外部へと流出するコモンモード電流を抑制することができる。このように、上記発明によれば、外部へと流出するコモンモード電流を好適に抑制することができる。

第１実施形態にかかるスイッチング電源の構成図。 スイッチング電源の動作態様を説明するための図。 比較技術にかかるスイッチング電源の構成図。 比較技術にかかるコモンモード電流流通経路の等価回路。 第１実施形態にかかるコモンモード電流流通経路の等価回路。 同実施形態にかかるコモンモード電流の低減効果を示す図。 第２実施形態にかかるスイッチング電源の構成図。 第３実施形態にかかるスイッチング電源の構成図。 第４実施形態にかかるスイッチング電源の構成図。 第５実施形態にかかる論理回路の構成図。 比較技術にかかる論理回路の構成図。 第５実施形態にかかる論理回路の動作態様を説明するための図。 同実施形態にかかる論理回路の動作態様を説明するための図。 第６実施形態にかかるスイッチング電源の構成図。 第７実施形態にかかるインバータの構成図。 第８実施形態にかかるスイッチング電源の構成図。

（第１実施形態）
以下、本発明にかかる電力変換装置をＡＣＤＣコンバータとして具体化した第１実施形態について、図面を参照しつつ説明する。

図１に示すように、ＡＣＤＣコンバータとしてのスイッチング電源１０は、コモンモードチョークコイル１４、チョッパ方式の昇圧回路１６、全波整流回路１８、及び制御装置２０を備えている。スイッチング電源１０の一対のメイン入力端子であるｐ側入力端子Ｔｐｉｎ，ｎ側入力端子Ｔｎｉｎには、交流電圧を出力する外部電源１２（商用電源）が接続されている。

ｐ側入力端子Ｔｐｉｎ，ｎ側入力端子Ｔｎｉｎには、コモンモードチョークコイル１４を介して昇圧回路１６の入力側が接続されている。昇圧回路１６は、各入力端子Ｔｐｉｎ，Ｔｎｉｎを介して入力された交流電圧を昇圧及び力率改善する機能を有している。昇圧回路１６は、ｐ，ｎ側リアクトル２２ｐ，２２ｎと、ｐ，ｎ側スイッチング素子２４ｐ，２４ｎとを備えている。本実施形態では、各スイッチング素子２４ｐ，２４ｎとして、ＮチャネルＭＯＳＦＥＴを用いている。なお、図中、各スイッチング素子２４ｐ，２４ｎに逆並列接続されたダイオードは、例えば、ＮチャネルＭＯＳＦＥＴのボディダイオードであってもよいし、外付け素子のダイオードであってもよい。ちなみに、本実施形態において、ｐ，ｎ側リアクトル２２ｐ，２２ｎが「第１，第２リアクトル」に相当する。また、本実施形態において、コモンモードチョークコイル１４が「インピーダンス部材」に相当する。

ｐ側リアクトル２２ｐの第１端には、コモンモードチョークコイル１４を介してｐ側入力端子Ｔｐｉｎが接続されている。ｎ側リアクトル２２ｎの第１端には、コモンモードチョークコイル１４を介してｎ側入力端子Ｔｎｉｎが接続されている。各リアクトル２２ｐ，２２ｎのそれぞれの第２端同士は、ｐ側スイッチング素子２４ｐ及びｎ側スイッチング素子２４ｎの直列接続体を介して接続されている。詳しくは、ｐ側スイッチング素子２４ｐのドレインには、ｐ側リアクトル２２ｐの第２端が接続され、ｎ側スイッチング素子２４ｎのドレインには、ｎ側リアクトル２２ｎの第２端が接続されている。各スイッチング素子２４ｐ，２４ｎのソース同士は短絡されている。こうした接続手法によれば、各スイッチング素子２４ｐ，２４ｎの双方がオフ操作される場合、各スイッチング素子２４ｐ，２４ｎの直列接続体の両端のうち一方から他方への電流の流通が阻止される。

昇圧回路１６の出力側（各スイッチング素子２４ｐ，２４ｎのドレイン側）には、全波整流回路１８の入力側が接続されている。全波整流回路１８は、フルブリッジ型であり、第１ダイオードＤ１及び第３ダイオードＤ３の直列接続体と、第２ダイオードＤ２及び第４ダイオードＤ４の直列接続体との並列接続体を備えている。詳しくは、第１ダイオードＤ１のアノード及び第３ダイオードＤ３のカソードの接続点には、ｐ側スイッチング素子２４ｐのドレインが接続されている。第２ダイオードＤ２のアノード及び第４ダイオードＤ４のカソードの接続点には、ｎ側スイッチング素子２４ｎのドレインが接続されている。なお、本実施形態において、昇圧回路１６及び全波整流回路１８が「変換回路」に相当する。

全波整流回路１８の出力側（第１，第２ダイオードＤ１，Ｄ２のカソード側と、第３，第４ダイオードＤ３，Ｄ４のアノード側）には、平滑コンデンサ２６を介して、一対のメイン出力端子であるｐ側出力端子Ｔｐｏｕｔ，ｎ側出力端子Ｔｎｏｕｔが接続されている。ｐ，ｎ側出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔには、負荷２８が接続されている。なお、本実施形態において、全波整流回路１８の出力側とｐ，ｎ側出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔとを接続する電気経路が「第１電気経路」に相当する。また、ｐ，ｎ側入力端子Ｔｐｉｎ，Ｔｎｉｎとｐ，ｎ側リアクトル２２ｐ，２２ｎの第１端とを接続する電気経路が「第２電気経路」に相当する。

上記制御装置２０は、マイクロコンピュータを主体として構成されており、各スイッチング素子２４ｐ，２４ｎのゲート電圧の制御によって各スイッチング素子２４ｐ，２４ｎをオンオフ操作する。各スイッチング素子２４ｐ，２４ｎのオンオフ操作により、負荷２８に対して電力を供給する。以下、図２を用いて、各スイッチング素子２４ｐ，２４ｎの操作手法について詳述する。

図２（ａ），（ｂ）は、外部電源１２の出力電圧の極性が正となる期間におけるスイッチング電源１０内の電流流通経路を示す。図２（ｃ），（ｄ）は、外部電源１２の出力電圧の極性が負となる期間における電流流通経路を示す。なお、図２では、コモンモードチョークコイル１４等の図示を省略している。

まず、外部電源１２の出力電圧の極性が正となる期間においては、図２（ａ），図２（ｂ）に示すように、ｎ側スイッチング素子２４ｎがオフ操作される状況下、ｐ側スイッチング素子２４ｐがオンオフ操作される。このため、ｐ側スイッチング素子２４ｐがオン操作されると、図２（ａ）に示すように、外部電源１２、ｐ側リアクトル２２ｐ、ｐ側スイッチング素子２４ｐ、ｎ側スイッチング素子２４ｎのダイオード、及びｎ側リアクトル２２ｎを含む閉回路に電流が流れる。これにより、各入力端子Ｔｐｉｎ，Ｔｎｉｎから入力された電気エネルギがｐ側リアクトル２２ｐ及びｎ側リアクトル２２ｎに磁気エネルギとして蓄えられる。なお、図２（ａ）に示す期間においては、平滑コンデンサ２６から負荷２８に電流が供給される。

その後、図２（ｂ）に示すように、ｐ側スイッチング素子２４ｐがオフ操作に切り替えられると、外部電源１２、ｐ側リアクトル２２ｐ、第１ダイオードＤ１、負荷２８、第４ダイオードＤ４、及びｎ側リアクトル２２ｎを含む閉回路に電流が流れる。これにより、外部電源１２の出力電圧が昇圧されて負荷２８に印加され、負荷２８に電力が供給される。なお、図２（ａ），（ｂ）に示す期間におけるスイッチング電源１０による負荷２８への印加電圧は、規定時間（ｐ側スイッチング素子２４ｐのオンオフ操作１周期）に対するｐ側スイッチング素子２４ｐのオン操作時間の比率である通流率を調節することで調節できる。

続いて、外部電源１２の出力電圧の極性が負となる期間においては、図２（ｃ），図２（ｄ）に示すように、ｐ側スイッチング素子２４ｐがオフ操作される状況下、ｎ側スイッチング素子２４ｎがオンオフ操作される。ｎ側スイッチング素子２４ｎがオン操作されると、図２（ｃ）に示すように、外部電源１２、ｎ側リアクトル２２ｎ、ｎ側スイッチング素子２４ｎ、ｐ側スイッチング素子２４ｐのダイオード、及びｐ側リアクトル２２ｐを含む閉回路に電流が流れる。これにより、先の図２（ａ）と同様に、各リアクトル２２ｐ，２２ｎに磁気エネルギが蓄えられる。なお、図２（ｃ）に示す期間においては、平滑コンデンサ２６から負荷２８に電流が供給される。

その後、図２（ｄ）に示すように、ｎ側スイッチング素子２４ｎがオフ操作に切り替えられると、外部電源１２、ｎ側リアクトル２２ｎ、第２ダイオードＤ２、負荷２８、第３ダイオードＤ３、及びｐ側リアクトル２２ｐを含む閉回路に電流が流れる。これにより、先の図２（ｂ）と同様に、外部電源１２の出力電圧が昇圧されて負荷２８に印加され、負荷２８に電力が供給される。なお、図２（ｃ），（ｄ）に示す期間におけるスイッチング電源１０による負荷２８の印加電圧は、規定時間（ｎ側スイッチング素子２４ｎのオンオフ操作１周期）に対するｎ側スイッチング素子２４ｎのオン操作時間の比率である通流率を調節することで調節できる。

ところで、スイッチング電源１０内には寄生コンデンサが形成されている。本実施形態では、先の図１に示すように、外部電源１２と接地部位ＧＮＤ（例えば、スイッチング電源１０の筐体）との間に電源側寄生コンデンサ３０が形成され、負荷２８の正極側と接地部位ＧＮＤとの間にｐ側寄生コンデンサ８０ｐが形成され、負荷２８の負極側と接地部位ＧＮＤとの間にｎ側寄生コンデンサ８０ｎが形成されている。なお、接地部位ＧＮＤは、例えば、スイッチング電源１０のグランドラインとして機能する。

ここで、先の図２（ｂ）に示す状態からｐ側スイッチング素子２４ｐがオン操作に切り替えられると、第１，第４ダイオードＤ１，Ｄ４に逆電圧が印加される。この場合、第１，第４ダイオードＤ１，Ｄ４にリカバリ電流が流れる。ここで、第１，第４ダイオードＤ１，Ｄ４のリカバリ特性は、例えばダイオードの個体差によってばらつくことがある。リカバリ特性がばらつくと、第１，第４ダイオードＤ１，Ｄ４のうち、いずれか一方のリカバリの完了（リカバリ電流が０となること）が他方に対して遅れることがある。例えば、第４ダイオードＤ４のリカバリの完了が第１ダイオードＤ１のリカバリの完了に対して遅れるとする。この場合、第４ダイオードＤ４から出力されるリカバリ電流が０となるまで、第４ダイオードＤ４は、等価的に電流源（以下、コモンモード電流源）とみなすことができる。このコモンモード電流源は、カソードからアノードへと向かう方向にコモンモード電流を出力する。この電流は、平滑コンデンサ２６及びｐ側寄生コンデンサ８０ｐを介して接地部位ＧＮＤに流れたり、ｎ側寄生コンデンサ８０ｎを介して接地部位ＧＮＤに流れたりする。接地部位ＧＮＤに流れたコモンモード電流は、電源側寄生コンデンサ３０を介して外部電源１２に流れ込む。この場合、外部電源１２に接続された他の電子機器に障害を与えるおそれがある。

なお、先の図２（ｄ）に示す状態からｎ側スイッチング素子２４ｎがオン操作に切り替えられる場合にも、第２，第３ダイオードＤ２，Ｄ３に逆電圧が印加されてリカバリ電流が流れる。そして、第２，第３ダイオードＤ２，Ｄ３のうち、リカバリの完了が遅れる方のダイオードをコモンモード電流源とみなすことができる。

こうした問題に対処すべく、本実施形態では、先の図１に示すように、スイッチング電源１０は、さらに、第１コンデンサ対３４、第２コンデンサ対３８、及びバイパス経路３６を備えている。第１コンデンサ対３４は、全波整流回路１８の出力側と平滑コンデンサ２６とを接続する電気経路に設けられている。第１コンデンサ対３４を構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第２コンデンサ対３８は、コモンモードチョークコイル１４と昇圧回路１６の入力側とを接続する電気経路に設けられている。第２コンデンサ対３８を構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第１コンデンサ対３４の中性点と、第２コンデンサ対３８の中性点とは、接地部位ＧＮＤを介さず、バイパス経路３６によって短絡されている。これにより、接地部位ＧＮＤに流れるコモンモード電流を抑制することができる。

さらに、本実施形態では、コモンモードチョークコイル１４の設置位置が、ｐ，ｎ側入力端子Ｔｐｉｎ，Ｔｎｉｎと第２コンデンサ対３８とを接続する電気経路とされている。これにより、外部へと流出するコモンモード電流の抑制効果をさらに向上させている。以下、比較技術と比較しながら、本実施形態の効果について説明する。

まず、図３を用いて、比較技術について説明する。なお、図３において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。図示されるように、比較技術では、コモンモードチョークコイル１４が、第２コンデンサ対３８と昇圧回路１６の入力側とを接続する電気経路に設けられている。

図４に、比較技術にかかるコモンモード電流の流通経路の等価回路を示す。ここで、図４では、第４ダイオードＤ４がコモンモード電流源４０となる例を示した。バイパス経路３６を設けると、全波整流回路１８から出力されたコモンモード電流が、ｐ，ｎ側寄生コンデンサ８０ｐ，８０ｎ及び電源側寄生コンデンサ３０を含む経路と、バイパス経路３６とのそれぞれに分流される。ここで、外部電源１２、すなわち電源側寄生コンデンサ３０に流れるコモンモード電流Ｉは、下式（ｅｑ１）で表される。

上式（ｅｑ１）において、「ＺＰ」は各寄生コンデンサ８０ｐ，８０ｎ，３０の合成インピーダンスを示し、「ＺＢ」は各コンデンサ対３４，３８を含むバイパス経路３６の合成インピーダンスを示す。

続いて、図５に、本実施形態にかかる上記等価回路を示す。ここで、図５でも、第４ダイオードＤ４がコモンモード電流源４０となる例を示した。本実施形態において、外部電源１２に流れるコモンモード電流Ｉは、下式（ｅｑ２）で表される。

上式（ｅｑ２）において、「ＺＬ」はコモンモードチョークコイル１４のインピーダンス示す。ここで、図４及び図５において、各コンデンサ対３４，３８を含むバイパス経路３６の合成インピーダンスＺＢは、各寄生コンデンサ８０ｐ，８０ｎ，３０の合成インピーダンスＺＰよりも低く設定されている。この設定により、コモンモード電流をバイパス経路３６側に多く流すようにしている。しかしながら、こうした設定を採用する比較技術であっても、上式（ｅｑ１），（ｅｑ２）から、外部電源１２に流れるコモンモード電流の抑制効果が本実施形態よりも低いことがわかる。これは、比較技術では、コモンモード電流に対して高インピーダンスであるコモンモードチョークコイル１４を、第２コンデンサ対３８よりも出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔ側に設けているためである。つまり、比較技術では、全波整流回路１８の出力側から流入するコモンモード電流が、低インピーダンスのバイパス経路３６を介して外部電源１２へと導かれることとなる。このように、比較技術では、バイパス経路３６の設置がかえって外部電源１２に流れるコモンモード電流を増大させることとなる。

これに対し、本実施形態では、第２コンデンサ対３８側から外部電源１２側へと流れるコモンモード電流の流通経路のインピーダンスを増大させるために、コモンモードチョークコイル１４を先の図１に示した位置に設けた。これにより、外部電源１２に流れるコモンモード電流の抑制効果を向上させることができる。特に、一般的に「ＺＬ＞＞ＺＢ」の関係が成立することから、本実施形態では、外部電源１２に流れるコモンモード電流の抑制効果が大きい。

続いて、図６に示す実験データを用いて、外部電源１２に流れるコモンモード電流の抑制効果について説明する。ここで、図６（ａ）は本実施形態に対応し、図６（ｂ）は比較技術に対応する。また、図６（ｃ）は、比較技術からバイパス経路３６と各コンデンサ対３４，３８とを除去した構成に対応する。図６（ｂ）に示す比較技術であっても、図６（ｃ）に示す構成と比較して、一部の周波数帯においてコモンモード電流の抑制効果を得ることはできる。これに対し、図６（ａ）に示す本実施形態によれば、図６（ｃ）に示す構成と比較して、全周波数帯においてコモンモード電流の抑制効果を得ることができる。

このように、本実施形態によれば、全波整流回路１８から出力されたコモンモード電流が外部電源１２を介して外部に流出することを好適に抑制できる。また、本実施形態によれば、スイッチング電源１０の外部から例えば出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔに流入したコモンモード電流が、外部電源１２を介して再度外部に流出することも抑制できる。

（第２実施形態）
以下、第２実施形態について、先の第１実施形態との相違点を中心に図７を参照しつつ説明する。本実施形態では、バイパス経路３６に、抵抗体４２及びリアクトル４６を設けている。なお、図７において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

まず、抵抗体４２の設置効果について説明する。バイパス経路３６における寄生インダクタンス４４と、スイッチング電源１０内に形成された寄生コンデンサ（例えば、ｐ側寄生コンデンサ８０ｐ）の寄生容量とにより、コモンモード電流の流通経路において共振が生じることがある。ここで、抵抗体４２によれば、上記経路の共振周波数近傍における電流を大きく低減させることができる。

続いて、リアクトル４６の設置効果について説明する。バイパス経路３６の設置によって、高周波領域のインピーダンスが低くなる。このため、意図しない高周波コモンモード電流がバイパス経路３６に流れて悪影響を及ぼすことがある。ここで、リアクトル４６によれば、高周波領域にインピーダンスを持たせることができ、所望の周波数のみを有するコモンモード電流をバイパスさせることが可能となる。

（第３実施形態）
以下、第３実施形態について、先の第１実施形態との相違点を中心に図８を参照しつつ説明する。なお、図８において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、本実施形態では、ｐ側リアクトル２２ｐの第２端から第１，第３ダイオードＤ１，Ｄ３の接続点までの電気経路（例えば配線パターン）と、接地部位ＧＮＤとの間には、第１寄生コンデンサ４８ｐが形成されている。また、ｎ側リアクトル２２ｎの第２端から第２，第４ダイオードＤ２，Ｄ４の接続点までの電気経路（例えば配線パターン）と、接地部位ＧＮＤとの間には、第２寄生コンデンサ４８ｎが形成されている。

ここで、ｐ側スイッチング素子２４ｐやｎ側スイッチング素子２４ｎが高速でオンオフ操作されることでこれらスイッチング素子２４ｐ，２４ｎのソース・ドレイン間の印加電圧が変動する。上記印加電圧が変動すると、各寄生コンデンサ４８ｐ，４８ｎが充放電され、ｐ側スイッチング素子２４ｐのドレイン側の電気経路やｎ側スイッチング素子２４ｎのドレイン側の電気経路から各寄生コンデンサ４８ｐ，４８ｎを介して接地部位ＧＮＤへとコモンモード電流が流れる。コモンモード電流が接地部位ＧＮＤを介して外部へと流れると、他の電子機器に障害を与えるおそれがある。

こうした問題に対処すべく、本実施形態では、ｐ側リアクトル２２ｐのインダクタンスＬｐと、ｎ側リアクトル２２ｎのインダクタンスＬｎとが同一の値に設定されている。こうした設定によれば、接地部位ＧＮＤに対するｐ側スイッチング素子２４ｐのドレイン側の電位と、接地部位ＧＮＤに対するｎ側スイッチング素子２４ｎのドレイン側の電位とのそれぞれを、コモンモード電圧（０Ｖ）を基準として、絶対値を等しくしつつ相補的に変化させることができる。

こうした構成を前提として、さらに、第１寄生コンデンサ４８ｐの寄生容量Ｃｐと、第２寄生コンデンサ４８ｎの寄生容量Ｃｎとが同一の値に設定されている。こうした設定によれば、各スイッチング素子２４ｐ，２４ｎのオンオフ操作に伴い、ｐ側スイッチング素子２４ｐのドレイン側から第１寄生コンデンサ４８ｐを介して接地部位ＧＮＤへと流れた電流は、第２寄生コンデンサ４８ｎに流れ込む。また、ｎ側スイッチング素子２４ｎのドレイン側から第２寄生コンデンサ４８ｎを介して接地部位ＧＮＤへと流れた電流は、第１寄生コンデンサ４８ｐに流れ込む。これにより、接地部位ＧＮＤから外部へと流れるコモンモード電流を理論的には「０」とすることができる。したがって、本実施形態によれば、外部へと流出するコモンモード電流の抑制効果をさらに向上させることができる。

（第４実施形態）
以下、第４実施形態について、先の第１実施形態との相違点を中心に図９を参照しつつ説明する。本実施形態では、電力変換装置を３相のＡＣＤＣコンバータとして具体化する。なお、図９において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、スイッチング電源１０ａは、コモンモードチョークコイル１４ａ、チョッパ方式の昇圧回路１６ａ、全波整流回路１８ａ、及び制御装置２０を備えている。

スイッチング電源１０のメイン入力端子であるＡ，Ｂ，Ｃ相入力端子Ｔａ，Ｔｂ，Ｔｃには、コモンモードチョークコイル１４ａを介して昇圧回路１６ａの入力側が接続されている。昇圧回路１６ａは、Ａ，Ｂ，Ｃ相リアクトル５０ａ，５０ｂ，５０ｃと、第１，第２，第３スイッチング素子５２ａ，５２ｂ，５２ｃとを備えている。本実施形態では、各スイッチング素子５２ａ，５２ｂ，５２ｃとして、ＩＧＢＴを用いている。なお、各スイッチング素子５２ａ，５２ｂ，５２ｃは、制御装置２０によってオンオフ操作される。また、各相の線間電圧の位相は互いに１２０度ずつすれている。このため、本実施形態では、各相リアクトル５０ａ〜５０ｃのうち任意に選択される２つのリアクトルが「第１，第２リアクトル」に相当する。

Ａ，Ｂ，Ｃ相リアクトル５０ａの第１端には、コモンモードチョークコイル１４を介してＡ，Ｂ，Ｃ相入力端子Ｔａ，Ｔｂ，Ｔｃが接続されている。Ａ相リアクトル５０ａの第２端には、第１スイッチング素子５２ａのコレクタが接続され、第１スイッチング素子５２ａのエミッタには、Ｂ相リアクトル５０ｂの第２端が接続されている。Ｂ相リアクトル５０ｂの第２端には、第２スイッチング素子５２ｂのコレクタが接続され、第２スイッチング素子５２ｂのエミッタには、Ｃ相リアクトル５０ｃの第２端が接続されている。Ａ相リアクトル５０ａの第２端には、第３スイッチング素子５２ｃのコレクタが接続され、第３スイッチング素子５２ｃのエミッタには、Ｃ相リアクトル５０ｃの第２端が接続されている。

昇圧回路１６ａの出力側には、全波整流回路１８ａの入力側が接続されている。全波整流回路１８ａは、３相ブリッジ型であり、一対のダイオードの直列接続体を３つ備えている。詳しくは、第１ダイオードＤ１のアノード及び第４ダイオードＤ４のカソードの接続点には、Ａ相リアクトル５０ａの第２端が接続されている。第２ダイオードＤ２のアノード及び第５ダイオードＤ５のカソードの接続点には、Ｂ相リアクトル５０ｂの第２端が接続されている。第３ダイオードＤ３のアノード及び第６ダイオードＤ６のカソードの接続点には、Ｃ相リアクトル５０ｃの第２端が接続されている。

全波整流回路１８ａの出力側には、第１コンデンサ対３４が接続されている。第２コンデンサ対３４の中性点には、バイパス経路３６ａと第２コンデンサ対３８ａ，３８ｂ，３８ｃとを介して、コモンモードチョークコイル１４ａと各リアクトル５０ａ，５０ｂ，５０ｃの第１端とを接続する電気経路が接続されている。

以上説明した本実施形態によれば、３相ＡＣＤＣコンバータにおいて、全波整流回路１８ａから出力されるコモンモード電流や、外部から流入するコモンモード電流を抑制することができる。

（第５実施形態）
以下、第５実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、電力変換装置を図１０に示す装置として具体化する。なお、図１０において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

論理回路１０ｂは、バッファ６０、インバータ６２、コモンモードチョークコイル１４ｂ、及び第１，第２電源６６，６８を備えている。バッファ６０及びインバータ６２は、ＣＭＯＳ配置されたＰチャネルＭＯＳＦＥＴ及びＮチャネルＭＯＳＦＥＴから構成されている。なお、本実施形態において、論理回路１０ｂが「変換回路」に相当する。

論理回路１０ｂの入力端子Ｔｉｎ（「メイン入力端子」に相当）には、論理Ｈ，Ｌからなる相補信号を出力する信号源６４が接続されている。入力端子Ｔｉｎには、バッファ６０及びインバータ６２の入力端子が接続されている。バッファ６０のｐ側電源入力端子には、端子電圧を「Ｖｃｃ」とする第１電源６６が接続されている。インバータ６２のｎ側電源入力端子には、端子電圧を「−Ｖｃｃ」とする第２電源６８が接続されている。バッファ６０のｎ側電源入力端子と、インバータ６２のｐ側電源入力端子とのそれぞれには、接地部位ＧＮＤが接続されている。

バッファ６０及びインバータ６２の出力端子には、コモンモードチョークコイル１４ｂ及び論理回路１０ｂの出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔを介して、信号伝達対象７０が接続されている。

本実施形態において、ｐ側出力端子Ｔｐｏｕｔと信号伝達対象７０とを接続する電気経路と、接地部位ＧＮＤとの間には、ｐ側寄生コンデンサ８０ｐが形成されている。また、ｎ側出力端子Ｔｎｏｕｔと信号伝達対象７０とを接続する電気経路と、接地部位ＧＮＤとの間には、ｎ側寄生コンデンサ８０ｎが形成されている。

論理回路１０ｂは、さらに、第１コンデンサ対７２、第２コンデンサ対７４、及びバイパス経路３６ｂを備えている。第１コンデンサ対７２は、バッファ６０，インバータ６２の出力端子とコモンモードチョークコイル１４ｂとを接続する電気経路に設けられている。第１コンデンサ対７２の中性点には、バイパス経路３６ｂを介して、バッファ６０のｐ側電源入力端子と第１電源６６とを接続する電気経路，インバータ６２のｎ側電源入力端子と第２電源６８とを接続する電気経路が接続されている。以下、本実施形態の効果について、比較技術と比較しながら説明する。

まず、図１１を用いて、比較技術について説明する。なお、図１１において、先の図１０に示した部材と同一の部材については、便宜上、同一の符号を付している。図示されるように、比較技術では、第１，第２コンデンサ対７２，７４とバイパス経路３６ｂとが除去されている。

図１２に、論理回路１０ｂの動作態様を示す。なお、図１２において、「ＶＡ」はバッファ６０の出力電圧を示し、「ＶＢ」はインバータ６２の出力電圧を示す。

図示されるように、接地部位ＧＮＤの電位（０Ｖ）を基準として、各出力電圧ＶＡ，ＶＢは相補的に変動する。しかしながら、図１３に示すように、バッファ６０とインバータ６２とのスイッチング時間に遅延時間ｔが生じることがある。図１３には、バッファ６０に遅延時間ｔが生じる例を示した。この場合、この期間ｔにおいて、バッファ６０を構成するトランジスタをコモンモード電流源とみなすことができる。その結果、先の図１１に示した構成おいて、バッファ６０から、コモンモードチョークコイル１４ｂとｐ側寄生コンデンサ８０ｐとを介して、接地部位ＧＮＤにコモンモード電流が流れ込むおそれがある。その結果、ｐ側寄生コンデンサ８０ｐが充電され、出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔと信号伝達対象７０とを接続する電気経路の電圧が変動するおそれがある。

こうした問題に対処すべく、本実施形態では、先の図１０に示すように、第１，第２コンデンサ対７２，７４と、バイパス経路３６ｂとを備えた。本実施形態において、各コンデンサ対７２，７４を構成するコンデンサの静電容量は、互いに同一の値に設定されている。また、コモンモードチョークコイル１４ｂを、第１コンデンサ対７２と出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔとを接続する電気経路に設けた。こうした構成によれば、バッファ６０やインバータ６２の出力端子から出力されたコモンモード電流を、バッファ６０及びインバータ６２のそれぞれの電源入力端子側に戻すことができる。これにより、外部へと流出するコモンモード電流の抑制効果を向上させることができる。

（第６実施形態）
以下、第６実施形態について、先の第１実施形態との相違点を中心に図１４を参照しつつ説明する。本実施形態では、電力変換装置をＤＣＤＣコンバータとして具体化する。なお、図１４において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、ＤＣＤＣコンバータとしてのスイッチング電源１０ｃは、コモンモードチョークコイル１４ｃ、チョッパ方式の昇圧回路９０と、制御装置２０とを備えている。スイッチング電源１０ｃのｐ側入力端子Ｔｐｉｎ，ｎ側入力端子Ｔｎｉｎには、直流電源９２（「外部電源」に相当）が接続されている。スイッチング電源１０ｃにおいて、ｐ側入力端子Ｔｐｉｎ，ｎ側入力端子Ｔｎｉｎには、コモンモードチョークコイル１４ｃを介して昇圧回路９０の入力側が接続されている。昇圧回路９０は、ｐ，ｎ側リアクトル９４ｐ，９４ｎと、スイッチング素子９６と、ｐ，ｎ側ダイオード９８ｐ，９８ｎとを備えている。本実施形態では、スイッチング素子９６として、ＮチャネルＭＯＳＦＥＴを用いている。スイッチング素子９６は、制御装置２０によってオンオフ操作される。

ｐ側リアクトル９４ｐの第１端には、コモンモードチョークコイル１４ｃを介してｐ側入力端子Ｔｐｉｎが接続されている。ｎ側リアクトル９４ｎの第１端には、コモンモードチョークコイル１４ｃを介してｎ側入力端子Ｔｎｉｎが接続されている。ｐ側リアクトル９４ｐの第２端には、スイッチング素子９６のドレインが接続され、スイッチング素子９６のソースには、ｎ側リアクトル９４ｎの第２端が接続されている。

ｐ側リアクトル９４ｐの第２端には、ｐ側ダイオード９８ｐのアノードが接続されている。ｐ側ダイオード９８ｐのカソードには、ｐ側出力端子Ｔｐｏｕｔが接続されている。ｎ側リアクトル９４ｎの第２端には、ｎ側ダイオード９８ｐのカソードが接続されている。ｎ側ダイオード９８ｎのアノードには、ｎ側出力端子Ｔｎｏｕｔが接続されている。スイッチング電源１０ｃにおいて、ｐ側出力端子Ｔｐｏｕｔとｎ側出力端子Ｔｎｏｕｔとは、平滑コンデンサ１００によって接続されている。

ここで、本実施形態では、ｐ，ｎ側寄生コンデンサ８０ｐ，８０ｎに加えて、ｐ，ｎ側電源寄生コンデンサ８２ｐ，８２ｎが形成されている。ｐ側電源寄生コンデンサ８２ｐは、直流電源９２の正極側と接地部位ＧＮＤとの間に形成されている。ｎ側電源寄生コンデンサ８２ｎは、直流電源９２の負極側と接地部位ＧＮＤとの間に形成されている。

ここで、スイッチング素子９６がオフ操作からオン操作に切り替えられると、ｐ，ｎ側ダイオード９８ｐ，９８ｎに逆電圧が印加される。この場合、ｐ，ｎ側ダイオード９８ｐ，９８ｎにリカバリ電流が流れる。ここで、ｐ，ｎ側ダイオード９８ｐ，９８ｎのリカバリ特性のばらつきに起因して、ｐ，ｎ側ダイオード９８ｐ，９８ｎのうち、いずれか一方のリカバリの完了が他方に対して遅れることがある。例えば、ｎ側ダイオード９８ｎのリカバリの完了がｐ側ダイオード９８ｐのリカバリの完了に対して遅れるとする。この場合、ｎ側ダイオード９８ｎは、カソードからアノードへと向かう方向にコモンモード電流を出力するコモンモード電流源とみなすことができる。コモンモード電流は、例えば、平滑コンデンサ１００及びｐ側寄生コンデンサ８０ｐを介して接地部位ＧＮＤに流れた後、ｐ側電源寄生コンデンサ８２ｐを介して直流電源９２に流れ込む。この場合、直流電源９２に接続された他の電子機器に障害を与えるおそれがある。

こうした問題に対処すべく、本実施形態において、スイッチング電源１０ｃは、さらに、第１コンデンサ対１０２、第２コンデンサ対１０４、及びバイパス経路１０６を備えている。第１コンデンサ対１０２は、ｐ，ｎ側ダイオード９８ｐ，９８ｎと平滑コンデンサ１００とを接続する電気経路に設けられている。第１コンデンサ対１０２を構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第２コンデンサ対１０４は、コモンモードチョークコイル１４ｃと昇圧回路９０の入力側とを接続する電気経路に設けられている。第２コンデンサ対１０４を構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第１コンデンサ対１０２の中性点と、第２コンデンサ対１０４の中性点とは、接地部位ＧＮＤを介さず、バイパス経路１０６によって短絡されている。これにより、接地部位ＧＮＤに流れるコモンモード電流を抑制することができる。

さらに、本実施形態では、コモンモードチョークコイル１４ｃの設置位置が、上記第１実施形態と同様に、ｐ，ｎ側入力端子Ｔｐｉｎ，Ｔｎｉｎと第２コンデンサ対１０４とを接続する電気経路とされている。これにより、外部へと流出するコモンモード電流の抑制効果をさらに向上させることができる。なお、本実施形態では、上記第３実施形態と同様に、ｐ側リアクトル９４ｐのインダクタンスＬｐと、ｎ側リアクトル９４ｎのインダクタンスＬｎとを同一の値に設定し、また、第１寄生コンデンサ４８ｐの寄生容量Ｃｐと、第２寄生コンデンサ４８ｎの寄生容量Ｃｎとを同一の値に設定している。

（第７実施形態）
以下、第７実施形態について、先の第１実施形態との相違点を中心に図１５を参照しつつ説明する。本実施形態では、電力変換装置を３相インバータ装置として具体化する。なお、図１５において、先の図１４に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、インバータ装置１０ｄは、コモンモードチョークコイル１４ｄ、平滑コンデンサ１０８、インバータ回路ＩＶを構成する￥相ハイサイド，ローサイドスイッチＳ￥ｐ，Ｓ￥ｎ（￥＝Ｕ，Ｖ，Ｗ）、及び制御装置２０を備えている。本実施形態では、各スイッチＳ￥＃（＃＝ｐ，ｎ）として、ＩＧＢＴを用いている。なお、図示しないが、各スイッチＳ￥＃には、フリーホイールダイオードが逆並列に接続されている。

￥相ハイサイドスイッチＳ￥ｐと、￥相ローサイドスイッチＳ￥ｎとは、直列されている。￥相各スイッチＳ￥ｐ，Ｓ￥ｎの接続点には、インバータ装置１０ｄの￥相出力端子Ｔ￥が接続されている。￥相出力端子Ｔ￥には、負荷１１０（例えば、モータジェネレータ）の￥相が接続されている。￥相ハイサイドスイッチＳ￥ｐと、￥相ローサイドスイッチＳ￥ｎとは、制御装置２０によって交互にオン操作される。制御装置２０は、例えば各相に電気角で位相が互いに１２０°ずれた正弦波状の電流を流すべく、￥相ハイサイドスイッチＳ￥ｐと￥相ローサイドスイッチＳ￥ｎとを交互にオン操作する。

ここで、本実施形態では、ｐ，ｎ側電源寄生コンデンサ８２ｐ，８２ｎに加えて、モータジェネレータ１１０と接地部位ＧＮＤとの間に寄生コンデンサが形成されている。なお、図１５では、負荷１１０と接地部位ＧＮＤとの間に寄生コンデンサを「８４，８６」にて示した。

ここで、インバータ装置１０ｄを構成する各スイッチＳ￥＃は、コモンモード電流源になり得る。具体的には例えば、Ｕ相ハイサイドスイッチＳＵｐ及びＶ相ローサイドスイッチＳＶｎのうち、オフタイミングが遅れた方がコモンモード電流源となり得る。この場合、例えば、寄生コンデンサ８４を介して接地部位ＧＮＤに流れた後、ｐ側電源寄生コンデンサ８２ｐを介して直流電源９２に流れ込むこととなる。

こうした問題に対処すべく、本実施形態において、インバータ装置１０ｄは、さらに、第１コンデンサ対１１２Ｕ，１１２Ｖ，１１２Ｗ、第２コンデンサ対１１４、及びバイパス経路１１６を備えている。第１コンデンサ対１１２￥は、￥相各スイッチＳ￥ｐ，Ｓ￥ｎの接続点と￥相出力端子Ｔ￥とを接続する電気経路に設けられている。第１コンデンサ対１１２Ｕ，１１２Ｖ，１１２Ｗを構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第２コンデンサ対１１４は、コモンモードチョークコイル１４ｄと平滑コンデンサ１０８とを接続する電気経路に設けられている。第２コンデンサ対１１４を構成する各コンデンサの静電容量は、互いに同一の値に設定されている。第１コンデンサ対１１２Ｕ，１１２Ｖ，１１２Ｗの中性点と、第２コンデンサ対１１４の中性点とは、接地部位ＧＮＤを介さず、バイパス経路１１６によって短絡されている。これにより、接地部位ＧＮＤに流れるコモンモード電流を抑制することができる。

さらに、本実施形態では、コモンモードチョークコイル１４ｄの設置位置が、上記第６実施形態と同様に、ｐ，ｎ側入力端子Ｔｐｉｎ，Ｔｎｉｎと第２コンデンサ対１１４とを接続する電気経路とされている。これにより、外部へと流出するコモンモード電流の抑制効果をさらに向上させることができる。

（第８実施形態）
以下、第８実施形態について、先の第１実施形態との相違点を中心に図１６を参照しつつ説明する。本実施形態では、図１６に示すように、コンデンサ対に代えて、一対の抵抗体を用いる。なお、図１６において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、スイッチング電源１０は、さらに、一対の第１抵抗体１１８と、一対の第２抵抗体１２０とを備えている。一対の第１抵抗体１１８のそれぞれの抵抗値は、互いに同一の値に設定されている。一対の第２抵抗体１２０のそれぞれの抵抗値は、互いに同一の値に設定されている。一対の第１抵抗体１１８の接続点と、一対の第２抵抗体１２０の接続点とは、接地部位ＧＮＤを介さず、バイパス経路３６によって短絡されている。これにより、接地部位ＧＮＤに流れるコモンモード電流を抑制することができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１実施形態において、コモンモードチョークコイル１４に代えて、受動素子としての一対のリアクトルを用いてもよい。この場合、ｐ側入力端子Ｔｐｉｎとｐ側リアクトル２２ｐの第１端とを接続する電気経路にリアクトルを設け、ｎ側入力端子Ｔｎｉｎとｎ側リアクトル２２ｎの第１端とを接続する電気経路にリアクトルを設ければよい。また、コモンモードチョークコイル１４に代えて、一対の抵抗体を用いてもよい。

・上記第４実施形態の図９に示した構成に、上記第３実施形態で説明した寄生コンデンサの寄生容量や各リアクトルのインダクタンスの設定を適用してもよい。また、上記第４〜第８実施形態の図９，図１０，図１４〜図１６に示した構成に、上記第２実施形態で説明したリアクトル及び抵抗体のうち少なくとも一方を設けてもよい。

・上記第２実施形態において、抵抗体又はリアクトルのいずれかを設けなくてもよい。

・上記第１実施形態において、全波整流回路として、一対のスイッチング素子（例えばＭＯＳＦＥＴ）の直列接続体が２組並列接続された全波整流回路を用いてもよい。この場合、全波整流回路において同期整流が行われる。同期整流では、２組のスイッチング素子が交互にオン操作される。ここで、１組のスイッチング素子に着目すると、スイッチング特性のばらつきにより、１組のスイッチング素子のうち一方のスイッチング素子のオフへの切り替えが他方のスイッチング素子のオフへの切り替えよりも遅れる。この場合、オフへの切り替えが遅れた方のスイッチング素子がコモンモード電流源となり得る。

・上記第１実施形態において、「Ｌｐ×Ｃｐ＝Ｌｎ×Ｃｎ」の関係を満たすなら、ｐ側リアクトル２２ｐのインダクタンスＬｐ及びｎ側リアクトル２２ｎのインダクタンスＬｎ同士や、第１寄生コンデンサ４８ｐの静電容量Ｃｐ及び第２寄生コンデンサ４８ｎの静電容量Ｃｎ同士を同一とせず、これらパラメータＬｐ，Ｌｎ，Ｃｐ，Ｃｎを任意の値に設定してもよい。

・上記第８実施形態において、一対の第１抵抗体１１８及び一対の第２抵抗体１２０のうちいずれか一方を、上記第１実施形態で説明したコンデンサ対にしてもよい。また、上記第２〜第７実施形態において、第１コンデンサ対と第２コンデンサ対とのうち少なくとも一方を、上記第８実施形態で説明した一対の抵抗体の直列接続体としてもよい。

１４…コモンモードチョークコイル、１６…昇圧回路、１８…全波整流回路、３４…第１コンデンサ対、３６…バイパス経路、３８…第２コンデンサ対。

Claims (12)

1. メイン入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔａ，Ｔｂ，Ｔｃ；Ｔｉｎ）及びメイン出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ；ＴＵ〜ＴＷ）と、
   スイッチング素子（２４ｐ，２４ｎ；５２ａ〜５２ｃ；９６；ＳＵｐ〜ＳＷｎ）を有し、前記スイッチング素子のオンオフ操作によって前記メイン入力端子から入力された電圧信号を所定に変換して前記メイン出力端子から出力する変換回路（１６，１８；１６ａ，１８ａ；６０，６２，６６，６８；９０；ＩＶ）と、を備える電力変換装置であって、
   当該電力変換装置を構成する少なくとも１つの電気経路に接続され、前記電気経路に流れるコモンモード電流を分流するバイパス経路（３６；３６ａ；３６ｂ；１０６；１１６）と、
   当該電力変換装置を構成する電気経路のうち、前記バイパス経路の前記コモンモード電流の流出側に接続された電気経路であって、前記コモンモード電流に対するインピーダンスが相対的に高く設定された高インピーダンス経路（１４；１４ａ；１４ｂ；１４ｃ；１４ｄ）と、を備えることを特徴とする電力変換装置。
2. 前記バイパス経路は、当該電力変換装置の接地部位と直接接続されていない請求項１記載の電力変換装置。
3. 前記変換回路の出力側と前記メイン出力端子とを接続する第１電気経路に設けられ、中性点を形成するように直列接続された第１コンデンサ対（３４；７２；１０２；１１２Ｕ〜１１２Ｗ）と、
   前記変換回路の出力側よりも前記メイン入力端子側の第２電気経路に設けられ、中性点を形成するように直列接続された第２コンデンサ対（３８；３８ａ〜３８ｃ；７４；１０４；１１４）と、をさらに備え、
   前記バイパス経路は、前記第１コンデンサ対の中性点と前記第２コンデンサ対の中性点とを接続し、
   前記高インピーダンス経路は、前記第２電気経路のうち前記第２コンデンサ対よりも前記メイン入力端子側、又は前記第１電気経路のうち前記第１コンデンサ対よりも前記メイン出力端子側に設けられ、前記コモンモード電流に対して、前記第１電気経路及び前記第２電気経路よりもインピーダンスの高いインピーダンス部材を含む請求項１又は２記載の電力変換装置。
4. 前記変換回路の出力側と前記メイン出力端子とを接続する第１電気経路に設けられ、直列接続された一対の第１抵抗体（１１８）と、
   前記変換回路の出力側よりも前記メイン入力端子側の第２電気経路に設けられ、直列接続された一対の第２抵抗体（１２０）と、をさらに備え、
   前記バイパス経路は、一対の前記第１抵抗体の接続点と、一対の前記第２抵抗体の接続点とを接続し、
   前記高インピーダンス経路は、前記第２電気経路のうち前記第２抵抗体の直列接続体よりも前記メイン入力端子側、又は前記第１電気経路のうち前記第１抵抗体の直列接続体よりも前記メイン出力端子側に設けられ、前記コモンモード電流に対して、前記第１電気経路及び前記第２電気経路よりもインピーダンスの高いインピーダンス部材を含む請求項１又は２記載の電力変換装置。
5. 前記メイン入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔａ，Ｔｂ，Ｔｃ）には、交流電圧を出力する外部電源（１２）が接続され、
   前記変換回路は、
   前記スイッチング素子（２４ｐ，２４ｎ；５２ａ〜５２ｃ）のオン操作によって前記メイン入力端子から入力された電気エネルギを蓄積し、前記スイッチング素子のオフ操作によって蓄積エネルギを放出可能に設けられたリアクトル（２２ｐ，２２ｎ；５０ａ〜５０ｃ）を構成部品とし、前記メイン入力端子から入力された交流電圧を昇圧して出力する昇圧回路（１６；１６ａ）と、
   前記昇圧回路から出力された交流電圧を直流電圧に変換して前記メイン出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ）へと出力する全波整流回路（１８；１８ａ）と、を有する請求項１〜４のいずれか１項に記載の電力変換装置。
6. 前記メイン入力端子（Ｔｐｉｎ，Ｔｎｉｎ）には、直流電圧を出力する外部電源（９２）が接続され、
   前記変換回路は、前記スイッチング素子（９６）のオン操作によって前記メイン入力端子から入力された電気エネルギを蓄積し、前記スイッチング素子のオフ操作によって蓄積エネルギを放出可能に設けられたリアクトル（９４ｐ，９４ｎ）を構成部品とし、前記メイン入力端子から入力された直流電圧を昇圧して前記メイン出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ）へと出力する昇圧回路（９０）を有する請求項１〜４のいずれか１項に記載の電力変換装置。
7. 前記メイン入力端子（Ｔｐｉｎ，Ｔｎｉｎ）には、直流電圧を出力する外部電源（９２）が接続され、
   前記スイッチング素子は、ハイサイドスイッチング素子（ＳＵｐ〜ＳＷｐ）と、前記ハイサイドスイッチング素子に直列接続されたローサイドスイッチング素子（ＳＵｎ〜ＳＷｎ）と、を含み、
   前記変換回路は、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との交互のオン操作により、前記メイン入力端子から入力された直流電圧を交流電圧に変換して前記メイン出力端子（ＴＵ〜ＴＷ）へと出力するインバータ回路（ＩＶ）を有する請求項１〜４のいずれか１項に記載の電力変換装置。
8. 前記リアクトルは、前記スイッチング素子の第１端に接続された第１リアクトル（２２ｐ；５０ａ〜５０ｃ；９４ｐ）と、前記スイッチング素子の第２端に接続された第２リアクトル（２２ｎ；５０ａ〜５０ｃ；９４ｎ）と、を含み、
   前記スイッチング素子は、前記第１リアクトル及び前記第２リアクトルの電流の流通を断続することで入力電圧を昇圧可能に設けられている請求項６又は７記載の電力変換装置。
9. 前記第１リアクトルよりも前記スイッチング素子の第１端側の電気経路と、当該電力変換装置の基準電位を有する接地部材（ＧＮＤ）との間には、第１寄生コンデンサ（４８ｐ）が形成され、
   前記第２リアクトルよりも前記スイッチング素子の第２端側の電気経路と、前記接地部材との間には、第２寄生コンデンサ（４８ｎ）が形成され、
   前記第１寄生コンデンサの寄生容量をＣｐ、前記第２寄生コンデンサの寄生容量をＣｎ、前記第１リアクトルのインダクタンスをＬｐ、前記第２リアクトルのインダクタンスをＬｎとすると、前記各寄生容量と前記各インダクタンスとは、Ｌｐ×Ｃｐ＝Ｌｎ×Ｃｎの関係を満たすように設定されている請求項８記載の電力変換装置。
10. 前記バイパス経路に設けられたリアクトル（４６）をさらに備える請求項３〜９のいずれか１項に記載の電力変換装置。
11. 前記バイパス経路に設けられた抵抗体（４２）をさらに備える請求項３〜１０のいずれか１項に記載の電力変換装置。
12. 前記インピーダンス部材は、コモンモードチョークコイルである請求項３〜１１のいずれか１項に記載の電力変換装置。

Images