JP2015216228A - Resin sealed electric power semiconductor device and manufacturing method thereof - Google Patents
Resin sealed electric power semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2015216228A JP2015216228A JP2014098061A JP2014098061A JP2015216228A JP 2015216228 A JP2015216228 A JP 2015216228A JP 2014098061 A JP2014098061 A JP 2014098061A JP 2014098061 A JP2014098061 A JP 2014098061A JP 2015216228 A JP2015216228 A JP 2015216228A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- resin
- wires
- semiconductor device
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 229920005989 resin Polymers 0.000 title claims abstract description 66
- 239000011347 resin Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、樹脂封止型の電力用半導体装置及びその製造方法に関し、内在するループワイヤの信頼性確保方法に関する。 The present invention relates to a resin-encapsulated power semiconductor device and a method for manufacturing the same, and to a reliability securing method for an inherent loop wire.
従来の半導体装置としては、内蔵基板とリードフレームとの間を太線アルミワイヤで接続するものが知られている(例えば特許文献1参照)。 As a conventional semiconductor device, a device in which a built-in substrate and a lead frame are connected by a thick aluminum wire is known (see, for example, Patent Document 1).
インバータやサーボアンプ、プログラマブルロジックコントローラなどのFA(Factory automation)機器用の電力用半導体装置においては、以下のような課題があった。FA機器は、制御盤の中に水平方向に複数台並べられるが、横幅が例えば10mm広いと、10台の機器を並べると制御盤の幅が100mm延びるという悪影響がある。FA機器の形態として、いわゆるブックシェルフ型と呼ばれる、厚さを薄くしたタイプがあり、このタイプのものは顧客の小型化のニーズに適合するが、そのようなブックシェルフ型のFA機器にとって厚さが大きいことは特に大きな課題となる。 The power semiconductor devices for factory automation (FA) devices such as inverters, servo amplifiers, and programmable logic controllers have the following problems. A plurality of FA devices are arranged in the control panel in the horizontal direction. However, if the width is 10 mm wide, for example, if 10 devices are arranged, the width of the control panel is increased by 100 mm. As a form of FA equipment, there is a so-called bookshelf type in which the thickness is reduced, and this type meets the customer's needs for miniaturization. Large is a particularly big issue.
このため、FA機器に用いる電力用半導体装置自体も幅をできるだけ小さくしたいという要望がある。 For this reason, there is a demand for reducing the width of the power semiconductor device itself used for the FA equipment as much as possible.
樹脂封止型電力用半導体装置の製造時に、リードフレームの各所に設けられた電極と基板とをワイヤで接続し、金型内に配置されたリードフレーム及び基板に対して水平方向からモールド樹脂を注入すると、金型内を水平方向にモールド樹脂が流動する。この時モールド樹脂は液化しているが、ワイヤに液化した樹脂がワイヤの延在方向と垂直方向から衝突すると、ワイヤが変形するワイヤ流れという現象が発生する。 When manufacturing a resin-encapsulated power semiconductor device, the electrodes provided at various locations of the lead frame are connected to the substrate with wires, and the mold resin is applied from the horizontal direction to the lead frame and substrate disposed in the mold. When injected, the mold resin flows horizontally in the mold. At this time, the mold resin is liquefied, but when the liquefied resin collides with the wire from the direction perpendicular to the extending direction of the wire, a phenomenon of wire flow in which the wire deforms occurs.
ワイヤ流れにより、異電圧のワイヤ同士が接触したり、耐電圧上必要な絶縁距離が確保できていなかった場合、短絡故障やリーク故障となるため、煩雑な検査工程が必要であったり、信頼性を確保できる期間に制約が生じるなどの問題が発生する。 If wires with different voltages come into contact with each other due to the wire flow, or if the insulation distance required for withstand voltage is not secured, a short circuit failure or leak failure may occur, requiring a complicated inspection process or reliability. There arises a problem such as a restriction on the period in which the data can be secured.
このため、樹脂封止型電力用半導体装置においては、ワイヤが短絡することを防止し、適切な絶縁距離を確保するためには、ワイヤ同士の間隔を一定距離以上確保せねばならず、このことが樹脂封止型電力用半導体装置の小型化の妨げとなっていた。 For this reason, in the resin-encapsulated power semiconductor device, in order to prevent the wires from being short-circuited and to ensure an appropriate insulation distance, it is necessary to ensure a certain distance between the wires. However, this has hindered miniaturization of the resin-encapsulated power semiconductor device.
本発明は、上記に鑑みてなされたものであって、ワイヤ同士の短絡を防止して適切な絶縁距離を確保しつつ小型化を図った樹脂封止型電力用半導体装置及びその製造方法を得ることを目的とする。 The present invention has been made in view of the above, and obtains a resin-encapsulated power semiconductor device and a method for manufacturing the same, which are miniaturized while preventing a short circuit between wires and ensuring an appropriate insulation distance. For the purpose.
上述した課題を解決し、目的を達成するために、本発明は、並列に配置された複数のワイヤを有し、複数のワイヤがモールド樹脂によって半導体素子とともに封止された樹脂封止型電力用半導体装置であって、複数のワイヤは、モールド樹脂の流動方向に沿って配列されており、流動方向の下流側のワイヤの配線長は、流動方向の上流側のワイヤの配線長以上であることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention has a plurality of wires arranged in parallel, and the plurality of wires are sealed together with a semiconductor element by a mold resin. In the semiconductor device, the plurality of wires are arranged along the flow direction of the mold resin, and the wire length of the downstream wire in the flow direction is equal to or longer than the wire length of the upstream wire in the flow direction. It is characterized by.
本発明によれば、ワイヤが変形しても、下流側のワイヤに接することがなく、短絡を防止するとともに適切な絶縁距離を確保できるという効果を奏する。 According to the present invention, even if the wire is deformed, there is an effect that it is possible to prevent a short circuit and ensure an appropriate insulation distance without contacting the downstream wire.
以下に、本発明に係る電力用半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a power semiconductor device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、本発明に係る樹脂封止型電力用半導体装置の実施の形態1の断面図である。図2は、実施の形態1に係る樹脂封止型電力用半導体装置の上面図である。樹脂封止型電力用半導体装置20において、半導体素子3を支持固定し、外部配線と接続するためのリードフレーム2は、基板1とは立体的に干渉しないように配置されている。リードフレーム2には半導体素子3が配置されている。リードフレーム2の半導体素子3が配置される部位の反対面は、絶縁シート16及び金属ベース17が配置され、半導体素子3の発熱は、金属ベース17を介して放熱される。半導体素子3に設けられた電極4や基板1の電極5、リードフレーム2に設けられた電極6との間は、複数のワイヤ7で接続されている。ワイヤ7の材質としては、標準的には常温で接合できるアルミニウムが作業性に優れているが、銅や銅とアルミとの複合材などもワイヤ7の材料として用いることができるほか、他の金属や金属の組み合わせたものをワイヤ7の材料としても構わない。
FIG. 1 is a cross-sectional view of a resin-encapsulated power semiconductor device according to the first embodiment of the present invention. FIG. 2 is a top view of the resin-encapsulated power semiconductor device according to the first embodiment. In the resin-encapsulated
基板1、リードフレーム2、半導体素子3及びワイヤ7は、モールド樹脂15によって封止されている。図2中に、モールド樹脂15で樹脂封止を行う際の流動方向を矢印Aで示す。
The
図3は、実施の形態1に係る樹脂封止型電力用半導体装置の上面図であり、15を注入する前の状態を示している。モールド前のワイヤ7は、おおよそ平行に配置されており、モールド樹脂15の流動方向における上流側に短いワイヤ7が配置され、下流側に長いワイヤ7が配置されている。したがって、隣接する二つのワイヤ7に着目した場合、下流側のワイヤ7の配線長は、上流側のワイヤ7の配線長以上となっている。
FIG. 3 is a top view of the resin-encapsulated power semiconductor device according to the first embodiment and shows a state before 15 is injected. The
モールド樹脂15でモールドする際に、ワイヤ7はモールド樹脂15の流れの影響を受けて、図2に示したように、下流側に凸の弧を描くように変形する。それぞれのワイヤ7がモールド樹脂15によって変形した場合の移動量は、短いワイヤ7ほどが小さくなり、長いワイヤ7ほど大きくなるため、モールド樹脂15の注入後にはワイヤ7間の距離が広がることになる。
When molding with the
実施の形態1では、このようにワイヤ7を配置することによって、短絡やワイヤ7間の距離の不必要な減少を防止している。これにより、樹脂封止型電力用半導体装置20の歩留まりを向上させることが可能となる。
In the first embodiment, by arranging the
図4は、ワイヤの拡大図である。ワイヤ7が半導体素子3の電極4a,4bと基板1の電極5との間を接続している。図の右側がモールド樹脂15の注入における上流であり、左が下流である。上流から下流にかけてワイヤ7が順番に短くなるように半導体素子3を配置している。ワイヤ7は、モールド樹脂15の流れに応じて変形するが、モールド樹脂15の流れの上流側は短く、下流側は長くなっているため、ワイヤ7間の距離が短くなりすぎることは防止されている。この例とは逆に、長いワイヤ7を上流に配置し、短いワイヤ7を下流に配置した場合、長いワイヤ7の移動距離は短いワイヤ7の移動距離よりも大きくなるため、ワイヤ7間の距離が不必要に小さくなるリスクが生じ、樹脂封止型電力用半導体装置20を小型化できなくなる。
FIG. 4 is an enlarged view of the wire. A
ワイヤ7の移動距離の大きさについて実験検証を実施した。まずワイヤ7の変形に必要な力についてであるが、水平方向への流れによりワイヤ7が弓なり形状になるまでに必要な力は、φ300μmのアルミワイヤの場合、0.4mN〜1mNと非常に小さかった。ワイヤ7は、力を加え始めると最初は弾性変形するが、さらに力を加え続けると塑性変形が始まる。一旦ワイヤ7の組成変形が始まると、ワイヤ7が一様な弓なり形状になるまで変形が止まらなかった。このときに形成された弧の形状は、ワイヤ7の全長をほほ同じ半径となる弧を倒した形状になった。
Experiment verification was performed about the magnitude | size of the movement distance of the
図5は、ワイヤが倒れる過程をワイヤのループを直線的に見る方向から示した図である。図の右側がモールド樹脂15の注入における上流であり、左が下流である。モールド樹脂15の流れに応じて粘性抵抗が生じ、流れに平行な方向の力Fがワイヤ7にかかる。ワイヤ7の根元が塑性変形を起こし、だんだんワイヤ7が寝ていく。このときモールド樹脂15による粘性抵抗の方向に対して、ワイヤ7を引き延ばす方向の分力Faと倒す方向の分力Fbが生じる。
FIG. 5 is a diagram showing the process of the wire falling from the direction of viewing the wire loop linearly. The right side of the figure is the upstream in the injection of the
ワイヤ7が倒れていくと、ワイヤ7を倒そうとする方向の分力Fbが小さくなり、接続部の根元が弾性範囲になるまで分力Fbが小さくなったところで飽和する。この時、全長が大きいワイヤ7ほど、同じワイヤループ高さであっても、鉛直方向から見て、ワイヤ7が倒れた距離が大きい傾向にあった。これは、ワイヤ7の接続部の根元が塑性変形してワイヤ7が弧を倒した形状になっているが、ワイヤ長さが短いほど、より弾性変形範囲となり、倒れる幅が狭くなり、ワイヤ長さが大きいほど倒れる幅が大きくなるためと考えられる。
As the
すなわち、ワイヤ7の配列を図4のようにモールド樹脂15の上流側から下流側に向けてワイヤ長が大きくなるように配置することで、ワイヤ7間のクリアランスがより広がる方向となり、最小限のスペースを用意すれば良いため、樹脂封止型電力用半導体装置をより小型化することが可能である。
That is, the arrangement of the
ワイヤ7の全長は、ワイヤ7の水平方向の長さとワイヤループ高さにより決定される。ワイヤ長さ20mm以上では特にワイヤ7の移動が大きいが、ワイヤループ高さはモールド金型の厚さの制約を受けるため、基本的には同じ高さ、具体的には2mm〜4mm程度にすることになる。すなわち、ワイヤ7が金型上面に接触すると、ワイヤ7が摩擦によって流されなくなるという現象が発生し、金型上面に接するか否かでワイヤ7の移動量が大きく変化するため制御が困難となる上に、金型に接した場合、電力用半導体装置の上面に配線部材であるアルミワイヤが露出してしまうため、製品としては不良となる。このため、ワイヤ7は金型上面に対してある程度のクリアランスが必要である。
The total length of the
ワイヤ7のループ高さは、機械的な再現性に富み、通常は±0.2mm程度に収まるほどの精度が実験検証を行った時点で実現可能であった。ところがワイヤのフィード系統に用いられる樹脂パーツ、具体的にはワイヤガイドと呼ばれるツール先端にワイヤを誘導する穴の開いた部材やワイヤを通す樹脂のチューブなどの部材があるが、これらはワイヤを送り出す際の摩耗により擦動抵抗が変化する。すなわちワイヤループ高さは通常は±0.2mmの範囲で変動するが、長期的には±0.5mm程度の変動が生じるものである。
The loop height of the
よって、ワイヤループ高さは、金型上面に対して最低限0.5mm+絶縁上必要な樹脂厚さ分の距離を確保する必要がある。エポキシ樹脂の場合、例えば、0.2mm程度の樹脂厚を確保することで上面に導電性の接触物がない場合絶縁性を確保できたため、好ましくは合計0.7mm以上のクリアランスを確保しておくことが必要である。すなわち、ワイヤループ高さには制約があり、自在の高さを実現できないため、上記の制約を意識して高さを設定する必要がある。 Therefore, the wire loop height needs to ensure a distance of at least 0.5 mm + the resin thickness necessary for insulation with respect to the upper surface of the mold. In the case of an epoxy resin, for example, by ensuring a resin thickness of about 0.2 mm, if there is no conductive contact on the upper surface, insulation can be ensured, and preferably a total clearance of 0.7 mm or more is preferably secured. It is necessary. That is, there is a restriction on the height of the wire loop, and a free height cannot be realized. Therefore, it is necessary to set the height in consideration of the above restriction.
隣接する長さの異なるワイヤ7の組に関して、モールド樹脂15の流動に伴うワイヤ7の変形があっても隣のワイヤ7との距離をワイヤループ高さ以上に確保すれば、隣接するワイヤ7同士の接触を回避できる。すなわち、お互いに干渉しない最低限のワイヤ7の流れる距離のクリアランスを開ければ、複数の組を配置しても同様の効果を発揮できる。
Regarding the set of
実施の形態2.
図6は、本発明に係る電力用半導体装置の実施の形態2のワイヤを示す図である。本実施の形態では、隣接するワイヤ7に関して、一次接続側7aと二次接続側7bの並び方、すなわちワイヤループを引く方向を揃えている。すなわち、一次接続側7aから二次接続側7bへの向きは、複数のワイヤ7で揃えられている。
FIG. 6 is a diagram showing the wires of the power semiconductor device according to the second embodiment of the present invention. In the present embodiment, with respect to the
弧の形状はワイヤループ高さとワイヤ長さとの影響を受けて決まる。ところで、ワイヤループの高さは実際にはワイヤボンド装置のヘッドの軌跡をNC(Number Control)制御することで加工している。通常の軌跡としては、一次接続側7aをボンディングした後、垂直にツールを移動させ、所定の高さになった後にワイヤを繰り出しながら水平に移動し、その後二次接続の高さまでツールを下降させる。ツールを水平に移動する過程でワイヤ7は一次接続している箇所が固定され、そこからワイヤボンドツールに付随しているワイヤガイドとの間を結ぶ線を若干曲線上に延びて引き出される。
The shape of the arc is determined by the influence of the wire loop height and the wire length. By the way, the height of the wire loop is actually processed by NC (Number Control) control of the trajectory of the head of the wire bonding apparatus. As a normal trajectory, after bonding the
まず一次接続が行われた後、ツール及びワイヤガイドは垂直に上昇する。この時ワイヤも垂直に引き出される。その後ツール及びワイヤガイドが水平に移動するにしたがって角度が寝てくる。この時の変形は一次接続している領域からワイヤループが繋がっている領域の間のいわゆるネック部と呼ばれる一次接続によりワイヤ7が変形したツールの形状が転写された領域の端部となる。ツール及びワイヤガイドが移動するにしたがって、この部分が塑性変形する。そして二次接続に向けてツール及びワイヤガイドが降下する際にはワイヤガイドから一次接続の根元までの距離が短くなっていくが、ワイヤガイドから繰り出されたワイヤは後戻りすることがない程度の張力しかかけられていないためワイヤが弛んでくる。そのため二次接続の高さまでツール及びワイヤガイドが下降したときに弧が形成されることとなる。ワイヤが最も繰り出される長さはおよそ一次接続からの上昇高さと水平方向の距離の二乗の和の平方根によって決まる(三平方の定理)。
After the primary connection is made first, the tool and wire guide are raised vertically. At this time, the wire is also pulled out vertically. The angle then falls as the tool and wire guide move horizontally. The deformation at this time becomes an end portion of the region where the shape of the tool in which the
二次接続後の一次接続と二次接続との間の距離に対して、ワイヤ7が繰り出された長さが大きくなるため、この差により弧の形状が決定される。一次接続側7aの根元が塑性変形によって変形してきた結果として、いわゆるスプリングバックと呼ばれる弾性変形分の戻り不足が生じるのに対して、二次接続側7bではそのような根元形状の形成は二次接続によって初めて生じ、かつその後ワイヤ7の変形はないため、スプリングバックは発生せず、結果として一次接続側7aの根元と二次接続側7bの根元とを比較すると、一次接続側が立った不均等な弧が形成される。すなわち、弧のうち最も高い頂部7cは弧の中央よりも一次接続側7aに若干ずれた位置に形成される。
Since the length by which the
このように、ワイヤ7のループ形状は、一次接続側7aと二次接続側7bとでは一次接続側7aの方が角度が立つため、ワイヤループを引く方向を揃えることにより、同じ長さのワイヤ7を並列に配線する場合でも、ループの頂部7cの位置を揃えることができ、ワイヤ7間のクリアランスを確保できる。すなわち、図6に示したように、ワイヤループを引く方向を揃えてワイヤ7をボンディングした場合は、並行間隔を維持できるため、隣接するワイヤ7間の距離をより近づけることが可能となる。これにより、樹脂封止型電力用半導体装置を小型化できる。
Thus, since the
図7は、一次接続と二次接続を交互に入れ替えて配線した状態を示す図である。一次接続側7aと二次接続側7bとを交互に入れ替えて配線した場合、ループの頂部7cの位置が交互に変わってしまい、間隔を詰めて隣接するワイヤ7を配置した場合にワイヤ7同士の距離が近くなる。したがって、ワイヤ7同士の短絡を防ぎ、絶縁距離を確保するためには、ワイヤ7の間隔を広くしておかなければならず、電力用半導体装置の小型化の妨げとなる。
FIG. 7 is a diagram illustrating a state in which the primary connection and the secondary connection are alternately switched and wired. When the
実施の形態3.
実施の形態3においては、隣接するワイヤに関して、ワイヤループ高さをモールド樹脂の流れの下流側となるワイヤほど高く設定した。ワイヤループ高さをワイヤごとに変更することは、NC制御による一次接続後の上昇高さ設定により容易に実現可能である。下流側のワイヤほど大きく倒れるため、ワイヤが倒れても下流側のワイヤが上流側のワイヤから遠ざかることになる。したがって、隣接するワイヤ間の配置を詰めてもワイヤ間の接触が起こりにくくなるため、樹脂封止型電力用半導体装置を小型化できる。
In
実施の形態4.
図8は、実施の形態4に係る電力半導体装置を製造するためのモールド金型の断面図である。金型10は、上型11と下型12との間にキャビティ13が形成される構造であり、上型11からキャビティ13内に可動ピン8を出没させる可動ピン駆動機構14を備えている。
FIG. 8 is a cross-sectional view of a mold for manufacturing the power semiconductor device according to the fourth embodiment. The
可動ピン8は、モールド樹脂15の注入前にはキャビティ13内に突出するように可動ピン駆動機構14によって下げられている。
The
可動ピン8は、隣接するワイヤ7の間に配置する。可動ピン8がキャビティ13内に下ろされた状態でモールド樹脂15が注入されるが、可動ピン8の上流側にあるワイヤ7は可動ピン8に接触するため、可動ピン8に当接した箇所ではそれ以上下流側に流れることはない。すなわちワイヤ7は一次接続部と可動ピン8によって規定される弧と、可動ピン8と二次接続部とによって規定される弧とを組み合わせた形状をとる。下流側のワイヤ7は可動ピン8に当接しないため、より下流側に流される。これによってワイヤ7間の距離が狭くなることはないため、より高密度にワイヤ7を配置することができる。図9は、モールド樹脂15の注入を完了した状態を示す図である。
The
樹脂が注入完了する前後に可動ピン駆動機構14によって上昇させられてキャビティ13から抜き取られる。
The resin is raised by the movable
樹脂注入が完全に終了し、樹脂が硬化した後にキャビティ13から抜き取った場合、可動ピン8が存在していた空間にモールド樹脂15は存在しないが、モールド樹脂15の硬化が完了する前に可動ピン8をキャビティ13から抜くことで、極わずかであっても樹脂が流動性を有するため、可動ピン8が存在していた空間に樹脂が充填されることになる。
When the resin injection is completed and the resin is cured and then extracted from the
例えば、モールド樹脂15の注入が完了した時点で可動ピン8をキャビティから引き抜くと、成形圧力が継続して与えられているため、可動ピン8があった空間には樹脂が充填される。図10は、可動ピンがあった空間に樹脂が充填された状態を示す図である。
For example, when the
図11は、モールド樹脂充填前後のワイヤの形状を示す図である。結果として、図11に示すように、ワイヤ7は可動ピン8と当接していた位置で弧がふたこぶになる形状になり、ワイヤ7間のクリアランスをより接近させることができるようになる。
FIG. 11 is a diagram showing the shape of the wire before and after filling with the mold resin. As a result, as shown in FIG. 11, the
本実施の形態による電力用半導体は可動ピンの痕がモールド金型上面に接していた面に残る。可動ピンが曲がると、可動ピンを引き抜くときに折れるため、ある程度強度が必要である。具体的には例えば直径2mmの鋼鉄製などで必要な強度を発揮できる。可動ピンの直下に部品がない場合、電力用半導体装置のパワー素子を配置しているリードフレームや絶縁基板の表面にあたらない領域までピンを下降させることができる。しかしながら、例えばリードフレームの下に樹脂絶縁シートを配置し、リードフレームと絶縁シートをモールド樹脂15で成形する際に同時に接着硬化させるプロセスを用いる形態の電力用半導体装置の場合において、モールド樹脂15の金型への注入がほぼ完了した時点でピンを引き抜くと、モールド樹脂15の圧力が急激に下がってしまい、絶縁シートへの加圧力が低下し、絶縁シートの絶縁性が十分発揮できないという課題が生じる。すなわち絶縁シートの絶縁性と接着性を十分発揮させるには、絶縁シートが金型内で加熱され軟化している間にモールド樹脂15の成形圧力が与えられ、絶縁シートが圧縮される必要がある。
In the power semiconductor according to the present embodiment, the trace of the movable pin remains on the surface in contact with the upper surface of the mold. If the movable pin is bent, it will be broken when the movable pin is pulled out, so that some strength is required. Specifically, the required strength can be exhibited, for example, made of steel having a diameter of 2 mm. When there is no part directly under the movable pin, the pin can be lowered to a region that does not contact the surface of the lead frame or the insulating substrate on which the power element of the power semiconductor device is arranged. However, for example, in the case of a power semiconductor device using a process in which a resin insulating sheet is disposed under a lead frame and the lead frame and the insulating sheet are simultaneously bonded and cured when the lead frame and the insulating sheet are molded with the
このプロセスによれば絶縁シートが厚み方向に圧縮されるので、そのような工程を経たことの痕跡が残る。可動ピンの可動体積が大きいほど、圧力が失われる関係にあることから、可動ピンの移動高さは大きくしたくないという事情がある。また可動ピンの直径も大きくしたくないという事情がある。すなわち可動ピンの強度を大きくすることは絶縁シートを用いるタイプの樹脂封止型電力用半導体装置においては得策でないといえる。可動ピンの直径としては上記の二つの理由、すなわちピンの強度と容積変化の観点から直径1.5mm〜3mmの間が適正であった。 According to this process, the insulating sheet is compressed in the thickness direction, so that a trace of such a process remains. Since there is a relationship in which the pressure is lost as the movable volume of the movable pin is larger, there is a situation where it is not desired to increase the moving height of the movable pin. There is also a circumstance that the diameter of the movable pin does not want to be increased. That is, it can be said that increasing the strength of the movable pin is not a good measure in a resin-encapsulated power semiconductor device using an insulating sheet. As the diameter of the movable pin, a diameter of 1.5 mm to 3 mm was appropriate from the above two reasons, that is, from the viewpoint of pin strength and volume change.
可動ピン8をキャビティ13から引き抜きかなかった場合、可動ピン8に接触していた箇所でワイヤ7が露出してしまうため、結果として電力用半導体装置の表面のピンの痕内に接してワイヤ7が露出することになり、絶縁性の観点で沿面放電距離を大きくする必要が生じるため得策ではない。可動ピン8をワイヤ7に接触しない位置まで引き抜くことで、可動ピン8の痕の領域にワイヤ7が露出しない状態を達成でき、ワイヤ7の露出を防止できる。このように、可動ピンを下ろす工程、モールド樹脂15を注入する工程、モールド樹脂15の硬化前に可動ピンを引き抜く工程を備えたことで、モールド樹脂15注入時に可動ピン8に接してワイヤ7を支持することができ、ワイヤ間の距離を確保できるため電力用半導体装置を小型化できた。
If the
実施の形態5.
本発明の実施の形態5に係る電力用半導体装置に適用されるワイヤ7は、絶縁被覆9を備える。図12は、ワイヤの断面図である。またワイヤボンド装置には絶縁被覆9を剥がす機構を備える。絶縁被覆9を剥がせるようにするために、モールド樹脂15の成形温度よりも融点及び沸点が高く、かつレーザ光の吸収率が高い絶縁性の材料で絶縁被覆9を構成する。ワイヤボンダのツールのワイヤ接続部に対してレーザ光を照射しアブレーション加工により被覆樹脂を除去する。このような絶縁被覆9を有するワイヤ7と絶縁被覆除去機構つきのワイヤボンダにより、絶縁被覆9を有するワイヤ7を用いての配線が可能となる。これによってワイヤ7同士が接触しても、ワイヤループの途中には絶縁被覆9が残っているのでワイヤ7同士の短絡は起こりえない。したがって、隣接するワイヤ間の配置を詰めてもワイヤ7間の接触が起こりにくくなるため、樹脂封止型電力用半導体装置を小型化できる。
The
以上のように、本発明に係る樹脂封止型電力用半導体装置は、隣接するワイヤ同士の間隔を確保しつつ、小型化できる点で有用である。 As described above, the resin-encapsulated power semiconductor device according to the present invention is useful in that it can be miniaturized while ensuring the interval between adjacent wires.
1 基板、2 リードフレーム、3 半導体素子、4,5,6 電極、7 ワイヤ、7a 一次接続側、7b 二次接続側、7c 頂部、8 可動ピン、9 絶縁被覆、10 金型、11 上型、12 下型、13 キャビティ、14 可動ピン駆動機構、15 モールド樹脂、16 絶縁シート、17 金属ベース、20 樹脂封止型電力用半導体装置。
DESCRIPTION OF
Claims (5)
前記流動方向の下流側のワイヤの配線長は、前記流動方向の上流側のワイヤの配線長以上であることを特徴とする樹脂封止型電力用半導体装置。 A semiconductor element, a lead frame for energizing the semiconductor element, and a plurality of wires connecting the semiconductor element and the lead frame, wherein the semiconductor element, the lead frame, and the plurality of wires are molded resin The plurality of wires are resin-encapsulated power semiconductor devices arranged in parallel so as to extend in a direction intersecting the flow direction of the mold resin,
The resin-encapsulated power semiconductor device according to claim 1, wherein a wire length of the downstream wire in the flow direction is equal to or longer than a wire length of the upstream wire in the flow direction.
前記可動ピンの先端が前記複数のワイヤの間に位置するように、前記半導体素子を配置済みの前記キャビティ内に、前記上型から前記可動ピンを突出させる工程と、
前記モールド樹脂が、前記複数のワイヤの並列方向に沿って流動するように前記キャビティ内に前記モールド樹脂を注入し、前記可動ピンに、前記モールド樹脂の流動方向の下流側のワイヤを支持させる工程と、
前記モールド樹脂の硬化が完了する前に、前記可動ピンを前記上型に収容して前記キャビティから抜き取る工程とを有することを特徴とする樹脂封止型電力用半導体装置の製造方法。 Connected to the substrate with a plurality of wires arranged in parallel using an upper mold with a movable pin and a lower mold in which a cavity is formed between the upper mold and the upper mold when engaged with the upper mold A method of manufacturing a resin-encapsulated power semiconductor device in which a semiconductor element is sealed with a mold resin,
Projecting the movable pin from the upper mold into the cavity in which the semiconductor element has been disposed so that the tip of the movable pin is positioned between the plurality of wires;
Injecting the mold resin into the cavity so that the mold resin flows along the parallel direction of the plurality of wires, and allowing the movable pin to support the downstream wire in the flow direction of the mold resin. When,
A method of manufacturing a resin-encapsulated power semiconductor device, comprising: a step of accommodating the movable pin in the upper mold and extracting the mold from the cavity before the curing of the mold resin is completed.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098061A JP6316086B2 (en) | 2014-05-09 | 2014-05-09 | Resin-encapsulated power semiconductor device and manufacturing method thereof |
CN201410647851.5A CN105097754B (en) | 2014-05-09 | 2014-11-14 | Resin packed power semiconductor apparatus and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098061A JP6316086B2 (en) | 2014-05-09 | 2014-05-09 | Resin-encapsulated power semiconductor device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015216228A true JP2015216228A (en) | 2015-12-03 |
JP2015216228A5 JP2015216228A5 (en) | 2016-08-04 |
JP6316086B2 JP6316086B2 (en) | 2018-04-25 |
Family
ID=54577854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014098061A Active JP6316086B2 (en) | 2014-05-09 | 2014-05-09 | Resin-encapsulated power semiconductor device and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6316086B2 (en) |
CN (1) | CN105097754B (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108257939A (en) * | 2016-12-28 | 2018-07-06 | 富士电机株式会社 | Semiconductor device and manufacturing method for semiconductor device |
CN112397605A (en) * | 2019-08-13 | 2021-02-23 | 光宝光电(常州)有限公司 | Sensing device |
US11710802B2 (en) | 2019-08-13 | 2023-07-25 | Lite-On Opto Technology (Changzhou) Co., Ltd. | Sensing device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7334655B2 (en) * | 2020-03-06 | 2023-08-29 | 三菱電機株式会社 | semiconductor equipment |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691118B2 (en) * | 1986-11-28 | 1994-11-14 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
JPH1167808A (en) * | 1997-08-21 | 1999-03-09 | Hitachi Ltd | Semiconductor device and its manufacture |
WO2008081630A1 (en) * | 2006-12-29 | 2008-07-10 | Sanyo Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2013175609A (en) * | 2012-02-27 | 2013-09-05 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing semiconductor device |
JP2014033093A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Power semiconductor device |
WO2014046058A1 (en) * | 2012-09-20 | 2014-03-27 | ローム株式会社 | Power module semiconductor device and inverter device, power module semiconductor device producing method, and mold |
JP2014175336A (en) * | 2013-03-06 | 2014-09-22 | Mitsubishi Electric Corp | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100265461B1 (en) * | 1997-11-21 | 2000-09-15 | 윤종용 | Semiconductor integrated circuit device having dummy bonding wire |
JP4744320B2 (en) * | 2005-04-04 | 2011-08-10 | パナソニック株式会社 | Lead frame |
-
2014
- 2014-05-09 JP JP2014098061A patent/JP6316086B2/en active Active
- 2014-11-14 CN CN201410647851.5A patent/CN105097754B/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691118B2 (en) * | 1986-11-28 | 1994-11-14 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
JPH1167808A (en) * | 1997-08-21 | 1999-03-09 | Hitachi Ltd | Semiconductor device and its manufacture |
WO2008081630A1 (en) * | 2006-12-29 | 2008-07-10 | Sanyo Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2013175609A (en) * | 2012-02-27 | 2013-09-05 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing semiconductor device |
JP2014033093A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Power semiconductor device |
WO2014046058A1 (en) * | 2012-09-20 | 2014-03-27 | ローム株式会社 | Power module semiconductor device and inverter device, power module semiconductor device producing method, and mold |
JP2014175336A (en) * | 2013-03-06 | 2014-09-22 | Mitsubishi Electric Corp | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing apparatus |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108257939A (en) * | 2016-12-28 | 2018-07-06 | 富士电机株式会社 | Semiconductor device and manufacturing method for semiconductor device |
JP2018110169A (en) * | 2016-12-28 | 2018-07-12 | 富士電機株式会社 | Semiconductor device and manufacturing method for semiconductor device |
CN112397605A (en) * | 2019-08-13 | 2021-02-23 | 光宝光电(常州)有限公司 | Sensing device |
US11710802B2 (en) | 2019-08-13 | 2023-07-25 | Lite-On Opto Technology (Changzhou) Co., Ltd. | Sensing device |
Also Published As
Publication number | Publication date |
---|---|
JP6316086B2 (en) | 2018-04-25 |
CN105097754B (en) | 2019-03-15 |
CN105097754A (en) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6316086B2 (en) | Resin-encapsulated power semiconductor device and manufacturing method thereof | |
JP7397357B2 (en) | Manufacturing method of anisotropically conductive film and anisotropically conductive film | |
US8063318B2 (en) | Electronic component with wire bonds in low modulus fill encapsulant | |
JP2014022444A (en) | Semiconductor device and method of manufacturing the same | |
US8017450B2 (en) | Method of forming assymetrical encapsulant bead | |
US7915091B2 (en) | Method of controlling satellite drops from an encapsulant jetter | |
JP2015216228A5 (en) | ||
JP5720514B2 (en) | Manufacturing method of semiconductor device | |
US20090079097A1 (en) | Electronic component with wire bonds in low modulus fill encapsulant | |
JP6021695B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP2016025154A (en) | High breakdown voltage resin molded type semiconductor device and metal mold | |
JP5343939B2 (en) | Manufacturing method of semiconductor device | |
JP2010003936A (en) | Semiconductor device and method of manufacturing the same | |
JP5693956B2 (en) | Lead frame and manufacturing method thereof | |
US11084286B2 (en) | Liquid ejection head and method for manufacturing the same | |
JP5332211B2 (en) | Semiconductor device and manufacturing method thereof | |
US8322207B2 (en) | Tack adhesion testing device | |
JP2016078289A (en) | Manufacturing method of liquid discharge head | |
US20100075465A1 (en) | Method of reducing voids in encapsulant | |
US11948850B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
WO2015099088A1 (en) | Magnetic sensor, magnetic encoder using same, lens barrel, camera and method for manufacturing magnetic sensor | |
JP2012094725A (en) | Mounting device and mounting method | |
JP2007194287A (en) | Resin packaging apparatus and resin packaging method by compression molding | |
JP6462609B2 (en) | Semiconductor device | |
JP2008135578A (en) | Wire bonding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |