JP2013175609A - Semiconductor device and method for manufacturing semiconductor device - Google Patents
Semiconductor device and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2013175609A JP2013175609A JP2012039467A JP2012039467A JP2013175609A JP 2013175609 A JP2013175609 A JP 2013175609A JP 2012039467 A JP2012039467 A JP 2012039467A JP 2012039467 A JP2012039467 A JP 2012039467A JP 2013175609 A JP2013175609 A JP 2013175609A
- Authority
- JP
- Japan
- Prior art keywords
- control board
- lead frame
- semiconductor device
- metal wire
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 229920005989 resin Polymers 0.000 claims abstract description 33
- 239000011347 resin Substances 0.000 claims abstract description 33
- 238000000465 moulding Methods 0.000 claims description 15
- 230000005484 gravity Effects 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 23
- 238000009413 insulation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
Description
この発明は、半導体素子を搭載したリードフレーム(金属電極板)と制御基板とを積層関係に配置し、モールド樹脂で一体封止した半導体装置および半導体装置の製造方法に係り、特に、簡便なプロセスとして低コストにて製造することができるものである。 The present invention relates to a semiconductor device in which a lead frame (metal electrode plate) on which a semiconductor element is mounted and a control substrate are arranged in a laminated relationship and is integrally sealed with a mold resin, and a method for manufacturing the semiconductor device. Can be manufactured at low cost.
従来の半導体素子をモールド樹脂により封止する半導体装置において、半導体装置を制御するための制御基板は、この半導体装置の外部に取り出されたリードフレームの端子と接続される場合が一般的である。すなわち、数十A〜数百A程度の電流が流れるリードフレーム上のパワー回路部は、通常Cuフレームを用いて構成され、通常0.5〜10平方mm程度の大きな断面積を有する。それに対して、制御基板上の保護回路部は、ゲートのオンオフや過電流保護、短絡保護、温度保護などの保護機能、ゲート駆動の絶縁分離、および絶縁された電源回路にて形成され、流れる電流は数十mA程度であるため、断面積は小さくてもよく、通常プリント配線板に作り込まれる。 In a conventional semiconductor device in which a semiconductor element is sealed with a mold resin, a control board for controlling the semiconductor device is generally connected to a lead frame terminal taken out of the semiconductor device. That is, the power circuit part on the lead frame through which a current of about several tens of A to several hundreds of A flows is normally configured using a Cu frame, and has a large cross-sectional area of about 0.5 to 10 square mm. On the other hand, the protection circuit on the control board is formed by the gate ON / OFF, overcurrent protection, short circuit protection, temperature protection, and other protective functions, gate drive insulation and isolation, and the insulated power supply circuit. Is about several tens of mA, so the cross-sectional area may be small and is usually built in a printed wiring board.
このようなことから、半導体装置の小型化を満たすために、制御基板と半導体素子が配設されたリードフレームとを積層方向に配置して樹脂により一体封止する方法が知られている。
例えば、従来の半導体装置は、半導体素子と、この半導体素子を制御するための制御基板が樹脂で一体封止されている。そして、制御基板は半導体素子に固定された金属電極板上の広いスペースに接着剤にて取り付けられている(例えば、特許文献1参照)。
また、他の従来の半導体装置は、リードフレームの一部を平面から垂直になるように曲げ加工された制御基板固定部を、制御基板のスルーホールに垂直挿入し、リードフレーム上の半導体素子と制御基板上の部材が干渉しないように、リードフレームと制御基板と間で一定のクリアランスを保ちつつ固着し、一体封止するものである(例えば、特許文献2参照)。
For this reason, in order to satisfy the miniaturization of the semiconductor device, there is known a method in which a control board and a lead frame on which a semiconductor element is arranged are arranged in a stacking direction and are integrally sealed with a resin.
For example, in a conventional semiconductor device, a semiconductor element and a control board for controlling the semiconductor element are integrally sealed with resin. And the control board is attached with the adhesive agent in the wide space on the metal electrode plate fixed to the semiconductor element (for example, refer patent document 1).
In another conventional semiconductor device, a control board fixing portion, which is bent so that a part of the lead frame is perpendicular to the plane, is vertically inserted into a through hole of the control board, and the semiconductor element on the lead frame In order to prevent members on the control board from interfering with each other, the lead frame and the control board are fixed and kept integrally with a certain clearance (for example, refer to Patent Document 2).
1つめの従来の半導体装置は、金属電極板を半導体素子に搭載するためには、半導体素子の電極にめっき工程などにより、はんだに濡れる電極材料を付与する必要がある。しかし、めっき工程は通常のウェハプロセスでは用いないため、コスト高となる。さらに、半導体素子を金属電極板を用いずに電気的に接続する半導体装置においては、半導体素子上に制御基板を固定することができず、一体封止するのは困難であるという問題点があった。 In the first conventional semiconductor device, in order to mount a metal electrode plate on a semiconductor element, it is necessary to apply an electrode material that gets wet to solder to the electrode of the semiconductor element by a plating process or the like. However, since the plating process is not used in a normal wafer process, the cost is increased. Furthermore, in a semiconductor device in which semiconductor elements are electrically connected without using a metal electrode plate, there is a problem that the control substrate cannot be fixed on the semiconductor elements and it is difficult to seal them integrally. It was.
また、2つめの従来の半導体装置は、制御基板をリードフレームに搭載しているため、制御基板固定部を製作する工程を別途設ける必要がある。また、制御基板固定部に制御基板のスルーホールを挿入するためには、高精度の曲げ加工で制御基板固定部を製作する必要があり、工程が煩雑となり、コスト高になるという問題点があった。 In addition, since the second conventional semiconductor device has the control board mounted on the lead frame, it is necessary to separately provide a process for manufacturing the control board fixing portion. In addition, in order to insert the control board through-hole into the control board fixing part, it is necessary to manufacture the control board fixing part by high-precision bending, and there is a problem that the process becomes complicated and the cost increases. It was.
この発明は上記のような課題を解決するためになされたものであり、リードフレーム上に制御基板を積層する構成を、簡略したプロセスとして低コストにて製造することができる半導体装置および半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and a semiconductor device and a semiconductor device that can be manufactured at a low cost as a simplified process by stacking a control substrate on a lead frame. An object is to provide a manufacturing method.
この発明の半導体装置は、
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるものである。
The semiconductor device of this invention is
A lead frame having a plurality of electrodes;
A semiconductor element fixed on the main surface of the lead frame;
A control board for controlling the semiconductor element and having a plurality of electrodes disposed at a distance from the main surface of the lead frame;
A plurality of metal wires connecting the electrodes of the control board and the electrodes of the lead frame;
And a mold resin that integrally seals these,
The connection between the control board and the lead frame is made only of the metal wire.
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第2工程とを備えたものである。
In addition, a method for manufacturing a semiconductor device according to the present invention includes:
A first step of connecting the electrode of the control board and the electrode of the lead frame with the metal wire while hollowly supporting the control board at a distance in a direction perpendicular to the main surface of the lead frame. When,
And a second step of integrally sealing the lead frame, the semiconductor element, the control substrate, and the metal wire with the mold resin.
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して距離を隔てて上記制御基板を突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第2工程とを備えたものである。
In addition, a method for manufacturing a semiconductor device according to the present invention includes:
The control board and the lead frame electrode are connected by the metal wire while holding the projecting portion and supporting the control board in a hollow manner at a distance from the main surface of the lead frame. The first step;
While maintaining the hollow support state of the control board, the lead frame, the semiconductor element, the control board, and the metal wire are integrally sealed with the mold resin, and the protruding part of the control board is externally connected from the mold resin. And a second step of projecting.
この発明の半導体装置は、
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるので、
簡便なプロセスにて低コストにて製造することができる。
The semiconductor device of this invention is
A lead frame having a plurality of electrodes;
A semiconductor element fixed on the main surface of the lead frame;
A control board for controlling the semiconductor element and having a plurality of electrodes disposed at a distance from the main surface of the lead frame;
A plurality of metal wires connecting the electrodes of the control board and the electrodes of the lead frame;
And a mold resin that integrally seals these,
Since the connection between the control board and the lead frame consists only of the metal wire,
It can be manufactured at a low cost by a simple process.
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第2工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
In addition, a method for manufacturing a semiconductor device according to the present invention includes:
A first step of connecting the electrode of the control board and the electrode of the lead frame with the metal wire while hollowly supporting the control board at a distance in a direction perpendicular to the main surface of the lead frame. When,
Since the lead frame, the semiconductor element, the control substrate, and the second step of integrally sealing the metal wire with the mold resin,
It can be manufactured at a low cost by a simple process.
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して距離を隔てて上記制御基板を上記突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第2工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
In addition, a method for manufacturing a semiconductor device according to the present invention includes:
Connect the control board electrode and the lead frame electrode with the metal wire while holding the projecting portion and supporting the control board in a hollow manner at a distance from the main surface of the lead frame. A first step of
While maintaining the hollow support state of the control board, the lead frame, the semiconductor element, the control board, and the metal wire are integrally sealed with the mold resin, and the protruding part of the control board is externally connected from the mold resin. With the second step to project
It can be manufactured at a low cost by a simple process.
実施の形態1.
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1における半導体装置の構成を示した断面図、図2は図1に示した半導体装置の製造方法を示した平面図である。図において、複数の電極としてのリード端子101を有するリードフレーム100と、リードフレーム100の主面100a上に固着された複数の半導体素子1と、これら複数の半導体素子1を制御し、リードフレーム100の主面100aに対して距離を隔てて配設され複数の電極としてのボンディングパッド4を有する制御基板3と、半導体素子1同士、または、リードフレーム100のリード端子101同士、または、半導体素子1とリードフレーム100のリード端子101とを接続する下層金属ワイヤ2と、制御基板3のボンディングパッド4と、リードフレーム100のリード端子101との間を接続する複数の金属ワイヤ5と、リードフレーム100の裏面100bに絶縁シート7を介して配設されているヒートシンク8と、これらを一体封止するモールド樹脂6とを備えている。
Embodiments of the present invention will be described below. FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to
金属ワイヤ5および下層金属ワイヤ2は、超音波接合で接合できる材質のものならばよく、例えばアルミニウムワイヤ、銅ワイヤなど必要な強度と配線という機能が両立できるものであればよい。そして、制御基板3とリードフレーム100との接続は金属ワイヤ5のみにて構成される。また、リードフレーム100には、半導体装置の製造方法において、制御基板3を中空支持するため支持箇所Xが4箇所設定されている。
The
上記のように構成された実施の形態1の半導体装置の製造方法について説明する。まず、リードフレーム100の主面100aには複数の半導体素子1がはんだ付けにて固着されている。次に、リードフレーム100の裏面100bに絶縁シート7を介してヒートシンク8を固着する。このような絶縁シート7は、高熱伝導性(放熱性)かつ絶縁性を確保するため、例えば、熱硬化樹脂であるエポキシ樹脂に、窒化ホウ素や窒化アルミニウム、窒化シリコン、アルミナ、シリカなどのセラミックのフィラーを混合してシート状に積層したものを用いている。そして、絶縁性および高熱伝導性を確実に確保するためには、リードフレーム100と絶縁シート7、ヒートシンク8とがボイド等を間の界面に介在させずに接着し、かつ、絶縁シート7内にボイドなどが存在しない状態で相互に接着することが必要である。
A method for manufacturing the semiconductor device according to the first embodiment configured as described above will be described. First, a plurality of
ところが、リードフレーム100は複数の分割されて配線が配設され、かつ、半導体素子1が搭載されているため、全面を均一に加圧して接着することは困難である。そこで、半導体素子1の設置前に、先にヒートシンク8を絶縁シート7を介してリードフレーム100に接着しておくことも考えられる。しかしながら、その場合はその後に、リードフレーム100の主面100a上に半導体素子1を、はんだ付けにて固着する必要があり、それには300℃近い温度までの加熱が必要とされるため、絶縁シート7が劣化する可能性があり適当ではない。そこで、ボイドのない接着状態を得るために、以後の工程におけるモールド樹脂6を成形する際の成形圧力を利用する方式を用いる。標準的なモールド樹脂6の成形圧力は100気圧程度であり、このような加圧により絶縁シート7に内在していたボイドは完全に圧縮され、あっても非常に小さい体積になる。また、接着界面の密着度も高まる。よって、容易にボイドのない接着状態を得ることができる。
However, since the
よって、絶縁シート7を、このモールド前においては、絶縁シート7の反応度合いの中間的な硬化状態になるようにコントロールして供給しておき、モールド樹脂6成形時に完全硬化するようにしておくことで、所定の絶縁性と放熱性とを確保することができる。しかしながらこのような工程を用いた場合、成形中に粘度の低くなったモールド樹脂によりリードフレームに与えられる加圧力は、およそ均一であることが必要であり、絶縁シートが硬化状態でない中間的な状態であると、従来のような場合では、リードフレームに設置されている制御基板固定部に局所的に加圧力が不均一な箇所が発生する可能性があり、十分な絶縁性が得られない場合がある。
Therefore, before the molding, the insulating
また他に従来において、リードフレームの加圧力の不均一となる場合として、制御基板を支持するリードフレーム上に配置された制御基板固定部によって、制御基板とリードフレームとのクリアランスを確保しているため、この制御基板固定部が形成されている部分のリードフレームは、加圧力が他と大きく異なってしまうということが考えられる。このことを緩和するために、制御基板固定部を絶縁シートを介さずにヒートシンクに設置させることが考え得るが、この場合には、絶縁シートを制御基板固定部に接触しないように部分的に切り取るという無駄が生じる。さらに、リードフレームは制御基板固定部を迂回するため、不必要に大型化し、それにともない、ヒートシンクも不必要に大型化する。これらに対して本実施の形態1において、制御基板3をリードフレーム100の主面100aに対して距離を隔てて積層した状態でモールド樹脂6にて一体封止でき、かつ、従来のような制御基板固定部が不要となりヒートシンク8を不必要に大型化する必要がなく、半導体装置200を大幅に小型化することができた。
In addition, in the past, as a case where the pressure applied to the lead frame is not uniform, a clearance between the control board and the lead frame is ensured by a control board fixing portion arranged on the lead frame that supports the control board. Therefore, it can be considered that the portion of the lead frame in which the control board fixing portion is formed has a significantly different applied pressure from the others. In order to alleviate this, it is conceivable to install the control board fixing part on the heat sink without using an insulating sheet, but in this case, the insulating sheet is partially cut out so as not to contact the control board fixing part. This wastes. Furthermore, since the lead frame bypasses the control board fixing portion, the lead frame is unnecessarily large, and the heat sink is unnecessarily large. On the other hand, in the first embodiment, the
次に、半導体素子1同士、リードフレーム100のリード端子101同士、または、半導体素子1とリードフレーム100のリード端子101とを下層金属ワイヤ2により接続する(図2(a))。次に、リードフレーム100の支持箇所Xに冶具を設置し、リードフレーム100の主面100aに対して距離を隔てて制御基板3を中空保持する。次に、この中空保持した状態を保ちながら、制御基板3のボンディングパッド4と、リードフレーム100のリード端子101とを金属ワイヤ5にて接続する(図2(b))。
Next, the
このボンディング時に、制御基板3がボンディングのツールによって受ける荷重によって撓むと、接合安定性が損なわれ、変形に対して強度が低くなるという不具合が生じる。このため、制御基板3の保持はボンディング時の荷重による基板変形が小さくするような配慮が必要である。よって、制御基板3の長辺側を支える方法などが考えられる。本実施の形態1においては、制御基板3のコーナー部近傍の4箇所の支持箇所Xで、例えばリードフレーム100のパターンを打ち抜いた領域を形成し、その支持箇所Xにから突き上げた冶具にて制御基板3を下から安定的に支える方法にて行う。
If the
次に、支持箇所Xの治具を除く。次に、モールド樹脂6にてこれらを一体封止する(図1)。この際、制御基板3とリードフレーム100とを接続するための金属ワイヤ5により、リードフレーム100上の半導体素子1と制御基板3とが干渉しないように、リードフレーム100と制御基板3との間で一定のクリアランスを保ちつつ保持される状態を維持する必要がある。このことは、一般的に制御基板3は、ガラスエポキシ樹脂製であり、比重は1.8と軽いため200〜500μm程度の金属ワイヤ5を制御基板3の周囲に複数本配置するだけで、リードフレーム100の主面100a上に距離を隔てて制御基板3を中空保持(クリアランスを保つ)することが十分に可能である。
Next, the jig of the support location X is removed. Next, these are integrally sealed with the mold resin 6 (FIG. 1). At this time, the
よって、制御基板3とリードフレーム100との間を治具にて支持しなくとも、モールド樹脂6にてモールドすることができる。そして、制御基板3を金属ワイヤ5のみで、リードフレーム100の主面100a上に保持しているため、モールド時のモールド樹脂6の制御基板3に対して与えられた加圧による影響は、金属ワイヤ5が変形することで吸収され、絶縁シート7に対する加圧の不均一性が発生しなかった。すなわち、金属ワイヤ5は、制御基板3を保持するが、力は伝えないという極めて優れた作用を及ぼす接続方法である。尚、金属ワイヤ5のループ長をなるべく短くなるように設計すれば、金属ワイヤ5の1本1本の剛性が高くなり、保持力を向上することができる。
Therefore, it is possible to mold with the
上記のように構成された実施の形態1の半導体装置および半導体装置の製造方法によれば、金属ワイヤ以外の構造体を備えることなく、制御基板をリードフレームの主面上に距離を隔てて保持することが可能であるため、プロセスが簡便となり、コスト削減となる。 According to the semiconductor device and the semiconductor device manufacturing method of the first embodiment configured as described above, the control board is held on the main surface of the lead frame at a distance without providing a structure other than the metal wire. This makes it possible to simplify the process and reduce costs.
実施の形態2.
図3はこの発明の実施の形態2における半導体装置の構成を示す断面図、図4は図3に示した半導体装置の製造方法を示す平面図である。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。制御基板3のボンディングパッド4およびリードフレーム100のリード端子101は、それぞれダミー電極としてのダミーボンディングパッド4aと、ダミーリード端子101aとを有している。これらダミー電極は、例えば上記実施の形態1において、通常各電極が形成されることのない箇所、すなわち図面上において、制御基板3の上辺および右辺に対応する箇所に形成されている。そして、金属ワイヤ5には、これらダミー電極同士、すなわち、ダミーボンディングパッド4aとダミーリード端子101aとを接続するダミー金属ワイヤ5aを有する。
FIG. 3 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment of the present invention, and FIG. 4 is a plan view showing a method for manufacturing the semiconductor device shown in FIG. In the figure, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted. The
上記実施の形態1では、金属ワイヤ5のみにてリードフレーム100に制御基板3を保持しているため、例えば、金属ワイヤ5のボンディングが終了した後、モールド樹脂6にてモールドする工程に搬送する際に、振動による制御基板3の位置ズレが発生する可能性がある。このように、位置関係を保持できないと、モールドするための金型にリードフレーム100および制御基板3を移動させたときに、振動などによって制御基板3がリードフレーム100に対する位置ズレを生じ、モールドするための金型が閉じたときに、制御基板3が所定の場所にない可能性がある。そして、制御基板3をモールドするための金型の不適切な箇所で挟み込んでしまい、制御基板3が破損したり、モールドするための金型が傷ついてしまったりという不具合が生じる可能性がある。
In the first embodiment, since the
よって、本実施の形態2においては、このような制御基板3の搬送時の位置ズレを防ぐために、制御基板3の重心に対して、おおよそ均等な分布で金属ワイヤ5を配置するものである。すなわち、制御基板3の重心を挟み込むように対向する箇所に金属ワイヤ5を配設し、その本数を力学的に同程度とすることで、制御基板3の位置保持性を格段に向上させる。このような効果を実現するためには、制御基板3がおよそ長方形の場合であれば、対向する2辺に対して金属ワイヤ5の本数をおおよそ均等に配設することでほぼ目的が達される。尚、重心に対向して配設するのであれば、金属ワイヤ5の形成箇所は3辺もしくは4辺であっても、同様の効果を奏することができる。これらに対して、もし、1辺だけで支持するような場合であれば、制御基板3を支える金属ワイヤ5が変形し、制御基板3の位置ズレが発生する可能性がある。
Therefore, in the second embodiment, the
具体的には、上記実施の形態1の図2(b)にて示したように、金属ワイヤ5にて対向しない2辺にて制御基板3を支えている場合、制御基板3の重心は、金属ワイヤ5の形成されている2辺にて囲まれて描かれる3角形の外か、この3角形の斜辺上に存在するため、搬送時に金属ワイヤ5の変形が起こりやすくなる。これに対し、本実施の形態2においては、図4に示すように、制御基板3の4辺の全てに金属ワイヤ5を配置する。よって、金属ワイヤ5が制御基板3の重心に対向して配置されているため、制御基板3の重心は金属ワイヤ5で支えられている領域の内側となる。このことにより、制御基板3は振動などに対して極めて変形しにくくなっている。
Specifically, as shown in FIG. 2B of the first embodiment, when the
このとき、形成したい箇所にリードフレーム100のリード端子101および制御基板3のボンディングパッド4が存在しない場合には、その形成したい箇所に、リードフレーム100の電極としてのダミーリード端子101a、および制御基板3の電極としてのダミーボンディングパッド4aをそれぞれ形成する。尚、これらダミーリード端子101aおよびダミーボンディングパッド4aは電流が流れない箇所に形成されているものである。そして、このダミーリード端子101aとダミーボンディングパッド4aとを接続するダミー金属ワイヤ5aを形成することで実施することができる。
At this time, if the
また、この例では金属ワイヤ5を制御基板3の4辺に配置したが、3辺であっても、対向する2辺の間に制御基板3の重心が収まるようになるので、位置保持性を確保できる。また、本数が倍ほど異なるなどバランスが悪い場合には、ダミー金属ワイヤ5aをバランスが保たれる程度に設置し、金属ワイヤ5の数を同等レベルに向上させることで、位置保持性はさらに高まる。このように、制御基板3とリードフレーム100と間で通電する必要のないところにも、ダミー金属ワイヤ5aを配線することで、同一プロセスの中で保持力を向上させることができ、制御基板3の位置保持性を格段に向上でき、品質安定性を確保可能となる。このような金属ワイヤ5は制御基板3上に、パターンに接続しないダミーボンディングパッド4aを所定の箇所に配置し、電気的に接続しないダミー金属ワイヤ5aを接合することで、自在に制御基板3の重心を金属ワイヤ5の保持部内に納めることでバランスを取ることができた。
In this example, the
また、図5のように示すように、ダミー金属ワイヤ5aを複数本のワイヤを多重接続して形成すれば、保持力をさらに向上させることができる。また、ダミー金属ワイヤ5aをアルミニウムのリボンなど、矩形断面を有するものを用いれば、保持力をさらに向上されることができる。具体的には、例えば幅2mm、厚み200μm程度のアルミニウムのリボンは実用化可能であると考える。また、これを用いれば、複数本のワイヤを1本のアルミニウムのリボンに置き換えても同様の保持力有することが可能であり、製造に要する時間を短縮できる。
Further, as shown in FIG. 5, if the
実施の形態3.
上記各実施の形態においては、制御基板とリードフレームとの中空支持を治具を用いて行う例を示したが、本実施の形態3においては、制御基板3に突出部10を形成し、この突出部10を支持して、リードフレーム100の主面100aに対して距離を隔てて支持して製造を行うものである。図6はこの発明の実施の形態3における半導体装置の構成を示す断面図および平面図である。尚、断面図は平面図におけるA−A’線断面である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。制御基板3にはモールド樹脂6から外部に突出する突出部10を備えている。
In each of the above embodiments, an example in which the hollow support between the control board and the lead frame is performed using a jig has been shown. However, in the third embodiment, the
このように突出部10を備えていれば、金属ワイヤ5を形成する際の制御基板3の保持において、この突出部10を用いて、リードフレーム100の主面100aに対して距離を隔てて制御基板3を中空保持することができる。
また、モールド樹脂6にて封止する際においても、この突出部10を外部にて保持することができ、モールド時の位置保持性が向上する。尚、この突出部10を保持することが可能なモールドするための金型を形成してもよい。
If the
Further, even when sealing with the
上記実施の形態3によれば、バランスの悪い制御基板でもモールド時に位置保持性が向上することができる。また、その際における絶縁シートへの加圧力の均一性に悪影響を及ぼさずに樹脂封止が可能である。さらに、制御基板の搬送時に、この突出部を保持して行えば、制御基板を変形させないという効果も生じることとなる。 According to the third embodiment, the position retainability can be improved at the time of molding even with a control substrate having a poor balance. In addition, resin sealing is possible without adversely affecting the uniformity of the pressure applied to the insulating sheet. Furthermore, if the protrusion is held while the control board is transported, the control board will not be deformed.
尚、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1 半導体素子、3 制御基板、4 ボンディングパッド、
4a ダミーボンディングパッド、5 金属ワイヤ、5a ダミー金属ワイヤ、
6 モールド樹脂、10 突出部、100 リードフレーム、101 リード端子、
101a ダミーリード端子、100a 主面、200 半導体装置、X 支持箇所。
1 semiconductor device, 3 control board, 4 bonding pads,
4a dummy bonding pad, 5 metal wire, 5a dummy metal wire,
6 Mold resin, 10 Projection, 100 Lead frame, 101 Lead terminal,
101a dummy lead terminal, 100a main surface, 200 semiconductor device, X support location.
Claims (8)
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなる半導体装置。 A lead frame having a plurality of electrodes;
A semiconductor element fixed on the main surface of the lead frame;
A control board for controlling the semiconductor element and having a plurality of electrodes disposed at a distance from the main surface of the lead frame;
A plurality of metal wires connecting the electrodes of the control board and the electrodes of the lead frame;
And a mold resin that integrally seals these,
A semiconductor device in which the control board and the lead frame are connected only by the metal wire.
上記金属ワイヤは、上記ダミー電極同士を接続するダミー金属ワイヤを有する請求項1ないし請求項3のいずれか1項に記載の半導体装置。 The electrode of the control board and the electrode of the lead frame have dummy electrodes,
4. The semiconductor device according to claim 1, wherein the metal wire includes a dummy metal wire that connects the dummy electrodes. 5.
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第2工程とを備えた半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claims 1 thru | or 6,
A first step of connecting the electrode of the control board and the electrode of the lead frame with the metal wire while hollowly supporting the control board at a distance in a direction perpendicular to the main surface of the lead frame. When,
A semiconductor device manufacturing method comprising: a second step of integrally sealing the lead frame, the semiconductor element, the control board, and the metal wire with the molding resin.
上記リードフレームの主面に対して距離を隔てて上記制御基板を上記突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第1工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第2工程とを備えた半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 2,
Connect the control board electrode and the lead frame electrode with the metal wire while holding the projecting portion and supporting the control board in a hollow manner at a distance from the main surface of the lead frame. A first step of
While maintaining the hollow support state of the control board, the lead frame, the semiconductor element, the control board, and the metal wire are integrally sealed with the mold resin, and the protruding part of the control board is externally connected from the mold resin. A method for manufacturing a semiconductor device, comprising: a second step of projecting to a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039467A JP5542853B2 (en) | 2012-02-27 | 2012-02-27 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039467A JP5542853B2 (en) | 2012-02-27 | 2012-02-27 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013175609A true JP2013175609A (en) | 2013-09-05 |
JP5542853B2 JP5542853B2 (en) | 2014-07-09 |
Family
ID=49268264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012039467A Active JP5542853B2 (en) | 2012-02-27 | 2012-02-27 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5542853B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014132826A1 (en) * | 2013-03-01 | 2014-09-04 | 住友電気工業株式会社 | Semiconductor device |
JP2015216228A (en) * | 2014-05-09 | 2015-12-03 | 三菱電機株式会社 | Resin sealed electric power semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358263A (en) * | 2000-06-12 | 2001-12-26 | Hitachi Ltd | Semiconductor device and method of forming circuit of the same |
JP2009123953A (en) * | 2007-11-15 | 2009-06-04 | Omron Corp | Transfer mold power module |
JP2011086943A (en) * | 2009-10-15 | 2011-04-28 | Samsung Electronics Co Ltd | Semiconductor package, and electronic device and memory storage apparatus using the semiconductor package |
JP2011151157A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Power module |
-
2012
- 2012-02-27 JP JP2012039467A patent/JP5542853B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358263A (en) * | 2000-06-12 | 2001-12-26 | Hitachi Ltd | Semiconductor device and method of forming circuit of the same |
JP2009123953A (en) * | 2007-11-15 | 2009-06-04 | Omron Corp | Transfer mold power module |
JP2011086943A (en) * | 2009-10-15 | 2011-04-28 | Samsung Electronics Co Ltd | Semiconductor package, and electronic device and memory storage apparatus using the semiconductor package |
JP2011151157A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Power module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014132826A1 (en) * | 2013-03-01 | 2014-09-04 | 住友電気工業株式会社 | Semiconductor device |
JP2015216228A (en) * | 2014-05-09 | 2015-12-03 | 三菱電機株式会社 | Resin sealed electric power semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5542853B2 (en) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190229042A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN100452396C (en) | Semiconductor device and manufacturing method therefor | |
US20130015468A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2009295959A (en) | Semiconductor device, and method for manufacturing thereof | |
JPWO2008090734A1 (en) | Power semiconductor device | |
US9728484B2 (en) | Power module package and method for manufacturing the same | |
JP6849660B2 (en) | Semiconductor device | |
US20200273814A1 (en) | Semiconductor package | |
JP4385324B2 (en) | Semiconductor module and manufacturing method thereof | |
JP5200037B2 (en) | Power module | |
US20160372441A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR102086889B1 (en) | Resin-encapsulation apparatus and method | |
JP3898156B2 (en) | Semiconductor power module | |
CN115985855A (en) | Power module and method for producing power module | |
JP2012212712A (en) | Mounting structure of semiconductor device and method of mounting semiconductor device | |
JP5542853B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
JP2008235859A (en) | Semiconductor device and method of manufacturing the same | |
JP5268660B2 (en) | Power module and power semiconductor device | |
KR101754031B1 (en) | Semiconductor chip package | |
JP4833678B2 (en) | Method for manufacturing piezoelectric oscillator | |
US11264351B2 (en) | Method of manufacturing chip module | |
JP2009016380A (en) | Semiconductor apparatus and manufacturing method thereof | |
JP2017028131A (en) | Package mounting body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5542853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |