JP2014033093A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2014033093A
JP2014033093A JP2012172955A JP2012172955A JP2014033093A JP 2014033093 A JP2014033093 A JP 2014033093A JP 2012172955 A JP2012172955 A JP 2012172955A JP 2012172955 A JP2012172955 A JP 2012172955A JP 2014033093 A JP2014033093 A JP 2014033093A
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
mounting surface
power semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012172955A
Other languages
Japanese (ja)
Other versions
JP5932555B2 (en
Inventor
Hirokimi Hata
浩公 秦
Hongbo Zhang
洪波 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012172955A priority Critical patent/JP5932555B2/en
Publication of JP2014033093A publication Critical patent/JP2014033093A/en
Application granted granted Critical
Publication of JP5932555B2 publication Critical patent/JP5932555B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor device which has excellent electric insulation quality.SOLUTION: In a power semiconductor device 1, six IGBTs 11 (insulated gate bipolar transistors) are respectively mounted on predetermined positions in a frame 2a. An IC for control 12 is mounted on a predetermined position in a frame 2b. The IGBTs 11 and the IC for control 12 are electrically connected by a gold wire 15. An additional frame 5, which is electrically open, is disposed between the frame 2a and the frame 2b. The IGBTs 11 and the IC for control 12 are sealed with the frames 2a, 2b by a mold resin 16.

Description

本発明は電力半導体装置に関し、特に、電力半導体素子とそれを制御する素子とをフレームとともにモールド樹脂によって封止した電力半導体装置に関するものである。   The present invention relates to a power semiconductor device, and more particularly to a power semiconductor device in which a power semiconductor element and an element that controls the power semiconductor element are sealed together with a frame by a mold resin.

従来、エアコン、洗濯機、冷蔵庫等の家電用モータの駆動や産業用モータの駆動を制御するために、電力半導体装置が適用されている。電力半導体装置を開示した特許文献としては、たとえば、特許文献１および特許文献２がある。そのような電力半導体装置の一形態に、デュアルインラインパッケージ・インテリジェントパワーモジュール（ＤＩＰＩＰＭ：Dual In Line Package-Intelligent Power Module）と称される電力半導体装置がある。   2. Description of the Related Art Conventionally, a power semiconductor device has been applied to control driving of home appliance motors such as air conditioners, washing machines, refrigerators, and industrial motors. For example, Patent Literature 1 and Patent Literature 2 disclose power semiconductor devices. One form of such a power semiconductor device is a power semiconductor device called a dual in-line package-intelligent power module (DIPIPM).

この種の電力半導体装置では、フレームにおける所定の位置にスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が搭載され、他の所定の位置に制御用のＩＣ（Integrated Circuit）が搭載される。フレームに搭載されたＩＧＢＴおよび制御用のＩＣは、フレームとともにモールド樹脂によって封止されている。   In this type of power semiconductor device, an IGBT (Insulated Gate Bipolar Transistor) is mounted as a switching element at a predetermined position in the frame, and a control IC (Integrated Circuit) is mounted at another predetermined position. The IGBT and control IC mounted on the frame are sealed together with the frame by a mold resin.

ＩＧＢＴでは、制御用のＩＣに比べて熱が発生する。このため、熱を発散させやすいように、ＩＧＢＴが搭載されるフレームが、制御用ＩＣが搭載されるフレームよりもモールド樹脂の表面に近づくように、フレームに段差が設けられている。ＩＧＢＴと制御用のＩＣとは、ＩＧＢＴを搭載したフレームと制御用のＩＣを搭載したフレームとを跨ぐようにボンディングされたワイヤによって電気的に接続されることになる。   In the IGBT, heat is generated as compared with the control IC. For this reason, a step is provided on the frame so that the frame on which the IGBT is mounted is closer to the surface of the mold resin than the frame on which the control IC is mounted so that heat can be easily dissipated. The IGBT and the control IC are electrically connected by a wire bonded so as to straddle the frame on which the IGBT is mounted and the frame on which the control IC is mounted.

特開２００４−２７３７４９号公報JP 2004-273749 A 特開平０７−２８３３５６号公報Japanese Patent Laid-Open No. 07-283356

従来の電力半導体装置では、次のような問題点があった。上述したように、ＩＧＢＴと制御用のＩＣとは、ワイヤによって電気的に接続されて、フレームとともに、金型内においてモールド樹脂によって封止される。このとき、金型内に流れ込むモールド樹脂によってワイヤが変形することがある。   The conventional power semiconductor device has the following problems. As described above, the IGBT and the control IC are electrically connected by the wire and sealed together with the frame by the mold resin in the mold. At this time, the wire may be deformed by mold resin flowing into the mold.

ＩＧＢＴが搭載されるフレームと制御用のＩＣが搭載されるフレームとの間には、段差が設けられている。このため、変形の程度によっては、ワイヤがフレームに接触する場合も想定される。ワイヤがフレームに接近すると、回路の絶縁距離が不足してしまうことがある。また、ワイヤがフレームに接触した場合には、電気的な短絡が生じて電力半導体装置が正常に動作せず、電力半導体装置の品質に悪影響を与えることになる。   A step is provided between the frame on which the IGBT is mounted and the frame on which the control IC is mounted. For this reason, depending on the degree of deformation, it may be assumed that the wire contacts the frame. As the wire approaches the frame, the insulation distance of the circuit may be insufficient. Further, when the wire comes into contact with the frame, an electrical short circuit occurs and the power semiconductor device does not operate normally, which adversely affects the quality of the power semiconductor device.

本発明は上記問題点を解決するためになされたものであり、その目的は、電気的な絶縁性に優れた電力半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power semiconductor device excellent in electrical insulation.

本発明に係る電力半導体装置は、第１半導体素子および第２半導体素子と、第１フレームと、第２フレームと、ワイヤと、接触阻止部と、封止部材とを備えている。第１フレームには、第１半導体素子が搭載される。第２フレームは、平面視的に第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられ、第２半導体素子が搭載される。ワイヤは、第１フレームと第２フレームとの間を跨ぐように、第１半導体素子と第２半導体素子とを電気的に接続する。接触阻止部は、ワイヤが第２フレームへ接触するのを阻止する。封止部材は、第１フレーム、第２フレーム、ワイヤおよび接触阻止部を封止する。   The power semiconductor device according to the present invention includes a first semiconductor element and a second semiconductor element, a first frame, a second frame, a wire, a contact blocking portion, and a sealing member. A first semiconductor element is mounted on the first frame. The second frame is disposed at a position different from the first frame in plan view, is spaced apart from the first frame, and has the second semiconductor element mounted thereon. The wire electrically connects the first semiconductor element and the second semiconductor element so as to straddle between the first frame and the second frame. The contact blocking unit prevents the wire from contacting the second frame. The sealing member seals the first frame, the second frame, the wire, and the contact blocking portion.

本発明に係る電力半導体装置によれば、電気的な絶縁性に優れた電力半導体装置が得られる。   According to the power semiconductor device of the present invention, a power semiconductor device excellent in electrical insulation can be obtained.

本発明の実施の形態１に係る電力半導体装置の平面レイアウトを示す平面図である。It is a top view which shows the plane layout of the power semiconductor device which concerns on Embodiment 1 of this invention. 同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける断面図である。FIG. 2 is a cross-sectional view taken along a cross-sectional line II-II shown in FIG. 同実施の形態において、電力半導体装置の外観を示す斜視図である。In the same embodiment, it is a perspective view which shows the external appearance of a power semiconductor device. 同実施の形態において、電力半導体装置の側面の外観を示す図である。In the embodiment, it is a figure which shows the external appearance of the side surface of a power semiconductor device. 同実施の形態において、電力半導体装置の製造方法の一工程を示す平面図である。In the embodiment, it is a top view which shows 1 process of the manufacturing method of an electric power semiconductor device. 比較例に係る電力半導体装置の平面レイアウトを示す平面図である。It is a top view which shows the plane layout of the power semiconductor device which concerns on a comparative example. 図６に示す断面線ＶＩＩ−ＶＩＩにおける断面図である。It is sectional drawing in sectional line VII-VII shown in FIG. 比較例に係る電力半導体装置の問題点を示す断面図である。It is sectional drawing which shows the problem of the power semiconductor device which concerns on a comparative example. 本発明の実施の形態２に係る電力半導体装置の平面レイアウトを示す平面図である。It is a top view which shows the plane layout of the power semiconductor device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る電力半導体装置の平面レイアウトを示す平面図である。It is a top view which shows the plane layout of the power semiconductor device which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係る電力半導体装置の平面レイアウトを示す平面図である。It is a top view which shows the plane layout of the power semiconductor device which concerns on Embodiment 4 of this invention. 同実施の形態において、電力半導体装置の構造を示す斜視図である。In the same embodiment, it is a perspective view which shows the structure of a power semiconductor device. 同実施の形態において、電力半導体装置の製造方法の一工程を示す平面図である。In the embodiment, it is a top view which shows 1 process of the manufacturing method of an electric power semiconductor device. 同実施の形態において、図１３に示す工程を示す斜視図である。FIG. 14 is a perspective view showing a step shown in FIG. 13 in the same embodiment. 本発明の実施の形態６に係る電力半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 6 of this invention. 本発明の実施の形態７に係る電力半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 7 of this invention. 本発明の実施の形態８に係る電力半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 8 of this invention. 本発明の実施の形態９に係る電力半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 9 of this invention. 本発明の実施の形態１０に係る電力半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 10 of this invention.

実施の形態１
実施の形態１に係る電力半導体装置について説明する。図１および図２に示すように、電力半導体装置１では、スイッチング素子として、たとえば６つのＩＧＢＴ１１が、それぞれフレーム２ａにおける所定の位置に搭載されている。ＩＧＢＴ１１と対応するリード端子３ａとが、アルミニウムワイヤ１３によって電気的に接続されている。一方、制御用のＩＣ１２は、フレーム２ｂにおける所定の位置に搭載されている。制御用のＩＣ１２と対応するリード端子３ｂとが、金ワイヤ１４によって電気的に接続されている。フレーム２ａとフレーム２ｂとは、平面視的（図１参照）に異なる位置に配置されている。 Embodiment 1
A power semiconductor device according to the first embodiment will be described. As shown in FIGS. 1 and 2, in the power semiconductor device 1, for example, six IGBTs 11 are mounted as switching elements at predetermined positions in the frame 2a. The IGBT 11 and the corresponding lead terminal 3 a are electrically connected by the aluminum wire 13. On the other hand, the control IC 12 is mounted at a predetermined position in the frame 2b. The control IC 12 and the corresponding lead terminal 3 b are electrically connected by a gold wire 14. The frame 2a and the frame 2b are arranged at different positions in plan view (see FIG. 1).

そのフレーム２ａとフレーム２ｂとの間に、電気的にオープンな追加フレーム５が配置されている。追加フレーム５は、フレーム２ｂにおける、フレーム２ａが位置している側のフレーム端部２２ｂから所定の間隔を隔てられ、フレーム端部２２ｂに沿って延在するように配置されている。ＩＧＢＴ１１と制御用のＩＣ１２とは、金ワイヤ１５によって電気的に接続されている。フレーム２ａに搭載されたＩＧＢＴ１１およびフレーム２ｂに搭載された制御用のＩＣ１２は、フレーム２ａ、２ｂとともにモールド樹脂１６によって封止されている。   An electrically open additional frame 5 is disposed between the frame 2a and the frame 2b. The additional frame 5 is arranged so as to be spaced from the frame end 22b on the side where the frame 2a is located in the frame 2b and to extend along the frame end 22b. The IGBT 11 and the control IC 12 are electrically connected by a gold wire 15. The IGBT 11 mounted on the frame 2a and the control IC 12 mounted on the frame 2b are sealed with the mold resin 16 together with the frames 2a and 2b.

ＩＧＢＴ１１が搭載されているフレーム２ａが、制御用のＩＣ１２が搭載されているフレーム１２ｂよりもモールド樹脂１６の表面に近づく態様で、フレームに段差が設けられている。言い換えると、フレーム２ｂは、フレーム２ａに対して、ＩＧＢＴ１１が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。また、その搭載面を上に向けた場合には、相対的に、フレーム２ａが低い位置に配置され、フレーム２ｂが高い位置に配置されていることになる。   A step is provided on the frame such that the frame 2a on which the IGBT 11 is mounted is closer to the surface of the mold resin 16 than the frame 12b on which the control IC 12 is mounted. In other words, the frame 2b is spaced from the frame 2a on the side of the mounting surface on which the IGBT 11 is mounted, in a direction intersecting the mounting surface. Further, when the mounting surface is directed upward, the frame 2a is relatively disposed at a low position and the frame 2b is disposed at a high position.

図３および図４に示すように、モールド樹脂１６の互いに対向する側面のうちの一方の側面から、ＩＧＢＴ１１（図１参照）に電気的に接続されたリード端子３ａが突出し、他方の側面から、制御用のＩＣ１２（図１参照）に電気的に接続されたリード端子３ｂが突出している。突出したリード端子３ａ、３ｂは、所定の基板（図示せず）に実装可能なように同じ方向に曲げられている。   As shown in FIGS. 3 and 4, the lead terminal 3 a electrically connected to the IGBT 11 (see FIG. 1) protrudes from one side surface of the mold resin 16 facing each other, and from the other side surface, A lead terminal 3b electrically connected to the control IC 12 (see FIG. 1) protrudes. The protruding lead terminals 3a and 3b are bent in the same direction so that they can be mounted on a predetermined substrate (not shown).

上述した電力半導体装置では、追加フレーム５が設けられている。図５に示すように、電力半導体装置を製造する際には、追加フレーム５は、フレームの外周に位置するフレーム支持部６に接続されて、フレーム支持部６に支持されている。ＩＧＢＴ１１および制御用のＩＣ１２を搭載したフレーム２ａ、２ｂは、追加フレーム５とともに所定の金型（図示せず）に配置される。その金型内にモールド樹脂がゲート（図示せず）から注入されて、ＩＧＢＴ１１および制御用のＩＣ１２が、フレーム２ａ、２ｂおよび追加フレーム５とともにモールド樹脂１６によって封止されることになる。   In the power semiconductor device described above, the additional frame 5 is provided. As shown in FIG. 5, when manufacturing the power semiconductor device, the additional frame 5 is connected to the frame support 6 located on the outer periphery of the frame and supported by the frame support 6. The frames 2 a and 2 b on which the IGBT 11 and the control IC 12 are mounted are arranged in a predetermined mold (not shown) together with the additional frame 5. Mold resin is injected into the mold from a gate (not shown), and the IGBT 11 and the control IC 12 are sealed together with the frames 2 a and 2 b and the additional frame 5 by the mold resin 16.

このとき、金型内に注入されるモールド樹脂によって金ワイヤ１４が変形したとしても、追加フレーム５が設けられていることで、金ワイヤ１４がフレーム２ｂに接近したり、また、接触したりするのを阻止することができる。このことについて、比較例を交えて説明する。   At this time, even if the gold wire 14 is deformed by the mold resin injected into the mold, the additional wire 5 is provided so that the gold wire 14 approaches or comes into contact with the frame 2b. Can be prevented. This will be described with a comparative example.

図６および図７に示すように、比較例に係る電力半導体装置１０１では、追加フレームが設けられていないことを除けば、図１等に示す電力半導体装置１と同様の構造を備えている。   As shown in FIGS. 6 and 7, the power semiconductor device 101 according to the comparative example has the same structure as that of the power semiconductor device 1 shown in FIG. 1 and the like except that an additional frame is not provided.

ＩＧＢＴ１１１が、フレーム１０２ａにおける所定の位置に搭載され、ＩＧＢＴ１１１と対応するリード端子１０３ａとが、アルミニウムワイヤ１１３によって電気的に接続されている。制御用のＩＣ１１２は、フレーム１０２ｂにおける所定の位置に搭載され、制御用のＩＣ１１２と対応するリード端子１０３ｂとが、金ワイヤ１１４によって電気的に接続されている。ＩＧＢＴ１１１と制御用のＩＣ１１２とは、金ワイヤ１１５によって電気的に接続されている。ＩＧＢＴ１１１および制御用のＩＣ１１２は、フレーム１０２ａ、１０２ｂとともにモールド樹脂１１６によって封止されている。   The IGBT 111 is mounted at a predetermined position in the frame 102 a, and the lead terminal 103 a corresponding to the IGBT 111 is electrically connected by the aluminum wire 113. The control IC 112 is mounted at a predetermined position on the frame 102 b, and the control IC 112 and the corresponding lead terminal 103 b are electrically connected by a gold wire 114. The IGBT 111 and the control IC 112 are electrically connected by a gold wire 115. The IGBT 111 and the control IC 112 are sealed with a mold resin 116 together with the frames 102a and 102b.

比較例に係る電力半導体装置を製造する際には、図８に示すように、ＩＧＢＴ１１１および制御用のＩＣ１１２を搭載したフレーム１０３ａ、１０３ｂは、所定の金型１５０に配置される。その金型内にモールド樹脂がゲート（図示せず）から注入（矢印Ｙ１）されて、ＩＧＢＴ１１１および制御用のＩＣ１１２が、フレーム１０２ａ、１０２ｂとともにモールド樹脂１１６によって封止されることになる。   When manufacturing the power semiconductor device according to the comparative example, as shown in FIG. 8, the frames 103 a and 103 b on which the IGBT 111 and the control IC 112 are mounted are arranged in a predetermined mold 150. Mold resin is injected into the mold from a gate (not shown) (arrow Y1), and the IGBT 111 and the control IC 112 are sealed together with the frames 102a and 102b by the mold resin 116.

このとき、金型１５０内に注入されるモールド樹脂によって金ワイヤ１１４が変形することがある。また、ＩＧＢＴ１１１が搭載されるフレーム１０２ａと制御用のＩＣ１１２が搭載されるフレーム１０２ｂとの間には、段差が設けられている。また、アルミニウムワイヤ１１３に比べて、金ワイヤ１１４は、直径が小さく、モールド樹脂の圧力によって変形しやすい。   At this time, the gold wire 114 may be deformed by mold resin injected into the mold 150. Further, a step is provided between the frame 102a on which the IGBT 111 is mounted and the frame 102b on which the control IC 112 is mounted. In addition, the gold wire 114 has a smaller diameter than the aluminum wire 113 and is easily deformed by the pressure of the molding resin.

このため、図８に示すように、金ワイヤ１１４の変形の程度によっては、金ワイヤ１１４がフレーム１０２ｂに接触してしまうことが想定され、この場合には、電気的な短絡が生じて電力半導体装置の品質に悪影響を与えることになる。   For this reason, as shown in FIG. 8, depending on the degree of deformation of the gold wire 114, it is assumed that the gold wire 114 comes into contact with the frame 102b. It will adversely affect the quality of the device.

これに対して、実施の形態に係る電力半導体装置では、追加フレーム５が設けられている。このため、仮に、金ワイヤ１４が変形したとしても、金ワイヤ１４は先に追加フレーム５に接触して、金ワイヤ１４がフレーム２ｂに接触したりするのを阻止することができる。追加フレーム５は、他のフレーム２ａ、２ｂとは電気的に接続されていない。これにより、金ワイヤ１４が追加フレーム５に接触したとしても、電気的絶縁性に何ら問題はなく、電力半導体装置を正常に動作せることができ、信頼性を確保することができる。   On the other hand, in the power semiconductor device according to the embodiment, an additional frame 5 is provided. For this reason, even if the gold wire 14 is deformed, it is possible to prevent the gold wire 14 from contacting the additional frame 5 first and the gold wire 14 from contacting the frame 2b. The additional frame 5 is not electrically connected to the other frames 2a and 2b. Thereby, even if the gold wire 14 contacts the additional frame 5, there is no problem in electrical insulation, the power semiconductor device can be operated normally, and reliability can be ensured.

実施の形態２
実施の形態２に係る電力半導体装置について説明する。図９に示すように、電力半導体装置１では、追加フレーム５は、モールド樹脂１６より突出した端子５５を有している。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。 Embodiment 2
A power semiconductor device according to the second embodiment will be described. As shown in FIG. 9, in the power semiconductor device 1, the additional frame 5 has a terminal 55 protruding from the mold resin 16. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、前述した電力半導体装置と同様に、金ワイヤ１４が変形したとしても、金ワイヤ１４は先に追加フレーム５に接触して、金ワイヤ１４がフレーム２ｂに接触したりするのを阻止することができる。加えて、本実施の形態に係る電力半導体装置では、そのような金ワイヤが追加フレームに接近しているか、または、接触しているものを排除することができる。   In the power semiconductor device 1 described above, similarly to the power semiconductor device described above, even if the gold wire 14 is deformed, the gold wire 14 contacts the additional frame 5 first, and the gold wire 14 contacts the frame 2b. Can be prevented. In addition, in the power semiconductor device according to the present embodiment, it is possible to eliminate the case where such a gold wire is close to or in contact with the additional frame.

すなわち、図９に示すように、追加フレーム５の端子５５と接地電位との間に所定の電圧を印加した場合に、電流が検知されれば、その電力半導体装置では、追加フレームのある箇所に金ワイヤが接近しているか、または、接触していると判断される。そのような電力半導体装置を排除することで、電気的絶縁性にさらに優れた電力半導体装置を得ることができる。   That is, as shown in FIG. 9, when a predetermined voltage is applied between the terminal 55 of the additional frame 5 and the ground potential, if a current is detected, the power semiconductor device has a position where the additional frame is located. It is determined that the gold wire is approaching or in contact. By eliminating such a power semiconductor device, it is possible to obtain a power semiconductor device further excellent in electrical insulation.

実施の形態３
実施の形態３に係る電力半導体装置について説明する。図１０に示すように、電力半導体装置１では、追加フレームとして、互いに電気的に分離された追加フレーム５ａと追加フレーム５ｂとが設けられている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。 Embodiment 3
A power semiconductor device according to the third embodiment will be described. As shown in FIG. 10, in the power semiconductor device 1, an additional frame 5a and an additional frame 5b that are electrically separated from each other are provided as additional frames. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置では、同時に一の金ワイヤ１４と他の金ワイヤ１４とが、追加フレームに接触等するような場合があっても、追加フレームとして、互いに電気的に分離された追加フレーム５ａと追加フレーム５ｂとが設けられていることで、一の金ワイヤ１４と他の金ワイヤ１４とが電気的に短絡する確率を下げることができる。   In the power semiconductor device described above, even if one gold wire 14 and another gold wire 14 may be in contact with the additional frame at the same time, the additional frame 5a that is electrically separated from each other as an additional frame. And the additional frame 5b can reduce the probability that one gold wire 14 and another gold wire 14 are electrically short-circuited.

特に、追加フレームに対して複数の箇所で金ワイヤが接触が発生しやすい箇所に、追加フレーム５ａと追加フレーム５ｂとが繋がっていない部分を配置させることで、効果的に電気的な短絡を抑制することができる。   In particular, an electrical short circuit can be effectively suppressed by arranging a portion where the additional frame 5a and the additional frame 5b are not connected to each other at a position where the gold wire is likely to be contacted at a plurality of locations with respect to the additional frame. can do.

実施の形態４
実施の形態４に係る電力半導体装置について説明する。たとえば、三相誘導電動機を駆動させるには、電力半導体装置には、６つのＩＧＢＴが搭載され、その６つのＩＧＢＴのそれぞれと対応する制御用のＩＣとが、金ワイヤによってそれぞれ電気的に接続されることになる。 Embodiment 4
A power semiconductor device according to the fourth embodiment will be described. For example, to drive a three-phase induction motor, six IGBTs are mounted on the power semiconductor device, and each of the six IGBTs and a corresponding control IC are electrically connected by gold wires. Will be.

図１１および図１２に示すように、電力半導体装置１では、６つのＩＧＢＴ１１のそれぞれと対応する制御用のＩＣ１２との６相ごとに、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆが設けられている。追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆは、互いに電気的に分離されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。   As shown in FIGS. 11 and 12, in the power semiconductor device 1, additional frames 5 a, 5 b, 5 c, 5 d, 5 e, 5 f are provided for every six phases of the six IGBTs 11 and the corresponding control ICs 12. It has been. The additional frames 5a, 5b, 5c, 5d, 5e, and 5f are electrically separated from each other. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

図１３および図１４に示すように、電力半導体装置を製造する際には、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆは、フレームの外周に位置するフレーム支持部６にそれぞれ支持されている。ＩＧＢＴ１１および制御用のＩＣ１２を搭載したフレーム２ａ、２ｂは、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとともに所定の金型（図示せず）に配置される。その金型内にモールド樹脂がゲート（図１３の斜線部分を参照）から注入されて、ＩＧＢＴ１１および制御用のＩＣ１２が、フレーム２ａ、２ｂおよび追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとともにモールド樹脂１６によって封止されることになる。   As shown in FIGS. 13 and 14, when manufacturing the power semiconductor device, the additional frames 5 a, 5 b, 5 c, 5 d, 5 e, 5 f are respectively supported by the frame support portion 6 located on the outer periphery of the frame. Yes. The frames 2a and 2b on which the IGBT 11 and the control IC 12 are mounted are arranged in a predetermined mold (not shown) together with the additional frames 5a, 5b, 5c, 5d, 5e, and 5f. Mold resin is injected into the mold from the gate (see the hatched portion in FIG. 13), and the IGBT 11 and the control IC 12 together with the frames 2a and 2b and the additional frames 5a, 5b, 5c, 5d, 5e, and 5f. It is sealed with the mold resin 16.

上述した電力半導体装置では、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆが、互いに電気的に分離されている。これにより、たとえ、金型内に注入されるモールド樹脂によって、各相に対応する金ワイヤが追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆに接近したり、または、接触するようなことがあったとしても、電気的な短絡を確実に防止することができる。すなわち、この電力半導体装置では、複数の金ワイヤが接触するような場合に効果を発揮する。   In the power semiconductor device described above, the additional frames 5a, 5b, 5c, 5d, 5e, and 5f are electrically separated from each other. Thereby, even if the mold resin injected into the mold causes the metal wires corresponding to the respective phases to approach or come into contact with the additional frames 5a, 5b, 5c, 5d, 5e, and 5f. Even if it exists, an electrical short circuit can be prevented reliably. That is, this power semiconductor device is effective when a plurality of gold wires come into contact with each other.

実施の形態５
実施の形態５に係る電力半導体装置について説明する。実施の形態４では、６相のすべてに対応するように追加フレームを設けた電力半導体装置について説明した。実施の形態５に係る電力半導体装置では、６相のすべてに対応するように追加フレームを設けるというよりは、金ワイヤが接触しやすい相にだけ対応するように追加フレームが設けられている。 Embodiment 5
A power semiconductor device according to the fifth embodiment will be described. In the fourth embodiment, the power semiconductor device provided with the additional frame so as to correspond to all six phases has been described. In the power semiconductor device according to the fifth embodiment, the additional frame is provided so as to correspond only to the phase in which the gold wire is likely to contact rather than providing the additional frame so as to correspond to all six phases.

この電力半導体装置によれば、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、金ワイヤが接触しやすい相にだけ対応するように追加フレームを設けることで、フレーム面積の削減を図り、製造コストを抑えることができる。   According to this power semiconductor device, the following effects can be obtained in addition to the effects described in the first embodiment. That is, by providing the additional frame so as to correspond only to the phase in which the gold wire is easily contacted, the frame area can be reduced and the manufacturing cost can be suppressed.

実施の形態６
実施の形態６に係る電力半導体装置について説明する。図１５に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの位置（高さ）よりも、ＩＧＢＴ１１を搭載したフレーム２ａの側に近づいた位置（高さ）に配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。 Embodiment 6
A power semiconductor device according to the sixth embodiment will be described. As shown in FIG. 15, in the power semiconductor device 1, the additional frame 5 is positioned closer to the frame 2a on which the IGBT 11 is mounted (high) than the position (height) of the frame 2b on which the control IC 12 is mounted. A). Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、追加フレーム５が、制御用のＩＣ１２を搭載したフレーム２ｂよりも低い位置に配置されている。これにより、金ワイヤ１４と追加フレーム５との距離が長くなり、金ワイヤ１４が追加フレーム５に接触する確率を下げることができる。その結果、電力半導体装置１の電気的絶縁性を向上させることができる。   In the power semiconductor device 1 described above, the additional frame 5 is disposed at a position lower than the frame 2b on which the control IC 12 is mounted. Thereby, the distance of the gold wire 14 and the additional frame 5 becomes long, and the probability that the gold wire 14 contacts the additional frame 5 can be lowered. As a result, the electrical insulation of the power semiconductor device 1 can be improved.

実施の形態７
実施の形態７に係る電力半導体装置について説明する。図１６に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの側から、ＩＧＢＴ１１を搭載したフレーム２ａの側に向かって斜め下向きに配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。 Embodiment 7
A power semiconductor device according to the seventh embodiment will be described. As shown in FIG. 16, in the power semiconductor device 1, the additional frame 5 is disposed obliquely downward from the frame 2 b side on which the control IC 12 is mounted toward the frame 2 a side on which the IGBT 11 is mounted. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、追加フレーム５が、相対的に高い位置にあるフレーム２ｂから低い位置にあるフレーム２ａに向かって、斜め下向きに配置されている。これにより、金ワイヤ１４が追加フレーム５に接触するのをさらに効果的に抑制することができる。   In the power semiconductor device 1 described above, the additional frame 5 is disposed obliquely downward from the relatively high frame 2b to the low frame 2a. Thereby, it can suppress more effectively that the gold wire 14 contacts the additional flame | frame 5. FIG.

実施の形態８
実施の形態８に係る電力半導体装置について説明する。図１７に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの側から、ＩＧＢＴ１１を搭載したフレーム２ａの側に、フレーム２ａから遠ざかるように斜め上向きに配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。 Embodiment 8
A power semiconductor device according to the eighth embodiment will be described. As shown in FIG. 17, in the power semiconductor device 1, the additional frame 5 is obliquely upward so as to be away from the frame 2 a from the frame 2 b side on which the control IC 12 is mounted to the frame 2 a side on which the IGBT 11 is mounted. Has been placed. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、追加フレーム５が、相対的に高い位置にあるフレーム２ｂから低い位置にあるフレーム２ａの側に、フレーム２ａから遠ざかるように斜め上向きに配置されている。これにより、金ワイヤ１４が極端に変形したような場合であっても、金ワイヤ１４がフレーム２ｂ等に接触するのを確実に阻止して、電気的絶縁性に優れた電力半導体装置を得ることができる。   In the power semiconductor device 1 described above, the additional frame 5 is disposed obliquely upward so as to be away from the frame 2a on the side of the frame 2a located at a lower position from the frame 2b located at a relatively high position. Thereby, even if the gold wire 14 is extremely deformed, the gold wire 14 is reliably prevented from coming into contact with the frame 2b and the like, and a power semiconductor device having excellent electrical insulation is obtained. Can do.

実施の形態９
前述した各実施の形態では、追加フレームを設ける場合について説明した。実施の形態９では、制御用のＩＣを搭載したフレームに構造的な特徴をもたせた電力半導体装置の一例について説明する。 Embodiment 9
In each of the above-described embodiments, the case where an additional frame is provided has been described. In the ninth embodiment, an example of a power semiconductor device in which a structural feature is provided on a frame on which a control IC is mounted will be described.

図１８に示すように、電力半導体装置１では、制御用のＩＣ１２を搭載したフレーム２ｂにおける、ＩＧＢＴ１１を搭載したフレーム２ａの側に位置する端部として、傾斜面を有するフレーム端部２２ｂが形成されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。   As shown in FIG. 18, in the power semiconductor device 1, a frame end portion 22 b having an inclined surface is formed as an end portion located on the frame 2 a side on which the IGBT 11 is mounted in the frame 2 b on which the control IC 12 is mounted. ing. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、相対的に高い位置にあるフレーム２ｂの端部として、そのフレーム２ｂから低い位置にあるフレーム２ａに向かって傾斜した傾斜面を有するフレーム端部２２ｂが形成されている。これにより、金ワイヤ１４とフレーム端部２２ｂとの距離が長くなって、金ワイヤ１４がフレーム２ｂに接触するのを抑制して、電気的絶縁性に優れた電力半導体装置を得ることができる。   In the power semiconductor device 1 described above, a frame end 22b having an inclined surface inclined from the frame 2b toward the lower frame 2a is formed as an end of the frame 2b at a relatively higher position. . As a result, the distance between the gold wire 14 and the frame end 22b is increased, and the gold wire 14 is prevented from coming into contact with the frame 2b, so that a power semiconductor device having excellent electrical insulation can be obtained.

実施の形態１０
実施の形態１０では、制御用のＩＣを搭載したフレームに構造的な特徴をもたせた電力半導体装置の他の例について説明する。 Embodiment 10
In the tenth embodiment, another example of a power semiconductor device in which a structural feature is provided in a frame on which a control IC is mounted will be described.

図１９に示すように、電力半導体装置１では、制御用のＩＣ１２を搭載したフレーム２ｂにおける、ＩＧＢＴ１１を搭載したフレーム２ａの側に位置する端部として、フレーム２ａへ向かって下方に曲げられたフレーム端部２２ｂが形成されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。   As shown in FIG. 19, in the power semiconductor device 1, a frame bent downward toward the frame 2 a as an end located on the frame 2 a side on which the IGBT 11 is mounted in the frame 2 b on which the control IC 12 is mounted. An end 22b is formed. Since other configurations are the same as those of the power semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals and description thereof will not be repeated.

上述した電力半導体装置１では、相対的に高い位置にあるフレーム２ｂの端部として、そのフレーム２ｂから低い位置にあるフレーム２ａに向かって下方に曲げられたフレーム端部２２ｂが形成されている。これにより、金ワイヤ１４とフレーム端部２２ｂとの距離が長くなって、金ワイヤ１４がフレーム２ｂに接触するのを抑制して、電気的絶縁性に優れた電力半導体装置を得ることができる。   In the power semiconductor device 1 described above, the frame end 22b bent downward from the frame 2b toward the frame 2a at the lower position is formed as the end of the frame 2b at the relatively higher position. As a result, the distance between the gold wire 14 and the frame end 22b is increased, and the gold wire 14 is prevented from coming into contact with the frame 2b, so that a power semiconductor device having excellent electrical insulation can be obtained.

なお、上述した各実施の形態では、電力半導体装置として、ＩＧＢＴ１１が搭載される搭載面を上に向けた場合に、相対的に、フレーム２ａが低い位置に配置され、フレーム２ｂが高い位置に配置された電力半導体装置を例に挙げて説明した。電力半導体装置としては、フレーム２ａとフレーム２ｂとが同じ位置（高さ）に配置された態様の電力半導体装置でもよい。   In each of the above-described embodiments, when the mounting surface on which the IGBT 11 is mounted is directed upward as the power semiconductor device, the frame 2a is relatively disposed at a low position and the frame 2b is disposed at a high position. The power semiconductor device thus described has been described as an example. The power semiconductor device may be a power semiconductor device in a mode in which the frame 2a and the frame 2b are arranged at the same position (height).

また、フレーム２ａに搭載されたＩＧＢＴ１１と対応するリード端子３ａとを電気的に接続するアルミニウムワイヤ１３がリード端子３ａに接触するのを阻止するように、追加フレームを配置させてもよい。   Further, an additional frame may be arranged so as to prevent the aluminum wire 13 that electrically connects the IGBT 11 mounted on the frame 2a and the corresponding lead terminal 3a from contacting the lead terminal 3a.

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、電力半導体素子をフレームとともにモールド樹脂によって封止した電力半導体装置に有効に利用される。   The present invention is effectively used for a power semiconductor device in which a power semiconductor element is sealed with a mold resin together with a frame.

１ 電力半導体装置、２ａ，２ｂ フレーム、２２ｂ フレーム端部、３ａ，３ｂ リード端子、５，５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ 追加フレーム、６ フレーム支持部、１１ ＩＧＢＴ、１２ 制御用のＩＣ、１３ アルミニウムワイヤ、１４，１５ 金ワイヤ、１６ モールド樹脂、Ｙ１ 矢印、１５０ 金型。   DESCRIPTION OF SYMBOLS 1 Power semiconductor device, 2a, 2b frame, 22b Frame edge part, 3a, 3b Lead terminal, 5, 5a, 5b, 5c, 5d, 5e, 5f Additional frame, 6 Frame support part, 11 IGBT, 12 IC for control , 13 Aluminum wire, 14, 15 Gold wire, 16 Mold resin, Y1 arrow, 150 Mold.

Claims (11)

第１半導体素子が搭載される第１フレームと、
平面視的に前記第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられた、第２半導体素子が搭載される第２フレームと、
前記第１フレームと前記第２フレームとの間を跨ぐように、前記第１半導体素子と前記第２半導体素子とを電気的に接続するワイヤと、
前記ワイヤが前記第２フレームへ接触するのを阻止する接触阻止部と、
前記第１フレーム、前記第２フレーム前記ワイヤおよび前記接触阻止部を封止する封止部材と
を備えた、半導体装置。 A first frame on which the first semiconductor element is mounted;
A second frame on which a second semiconductor element is mounted, which is disposed at a position different from the first frame in plan view and spaced from the first frame;
A wire that electrically connects the first semiconductor element and the second semiconductor element so as to straddle between the first frame and the second frame;
A contact blocking part for blocking the wire from contacting the second frame;
A semiconductor device comprising: a sealing member that seals the first frame, the second frame, the wire, and the contact blocking portion. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記接触阻止部は、電気的に開放され、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
2. The semiconductor device according to claim 1, wherein the contact blocking portion is electrically opened and is disposed along an end portion of the second frame on a side where the first frame is located. 前記接触阻止部は、前記封止部材から突出した端子を含む、請求項２記載の半導体装置。   The semiconductor device according to claim 2, wherein the contact blocking portion includes a terminal protruding from the sealing member. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って配置され、互いに電気的に絶縁された、少なくとも第１部分および第２部分を含む、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
The contact preventing portion includes at least a first portion and a second portion that are arranged along an end portion of the second frame on a side where the first frame is located and are electrically insulated from each other. 1. The semiconductor device according to 1. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記第１半導体素子として、６つの前記第１半導体素子が前記第１フレームにおける所定の位置にそれぞれ搭載され、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って配置されるとともに、６つの前記第１半導体素子のそれぞれと対応する前記第２半導体素子とを電気的に接続する前記ワイヤのそれぞれに対応するように配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
As the first semiconductor elements, six first semiconductor elements are respectively mounted at predetermined positions in the first frame,
The contact blocking portion is disposed along an end of the second frame on the side where the first frame is located, and the second semiconductor element corresponding to each of the six first semiconductor elements. The semiconductor device according to claim 1, wherein the semiconductor device is disposed so as to correspond to each of the electrically connected wires. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記第１半導体素子として、６つの前記第１半導体素子が前記第１フレームにおける所定の位置にそれぞれ搭載され、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って配置されるとともに、６つの前記第１半導体素子のそれぞれと対応する前記第２半導体素子とを電気的に接続する前記ワイヤのそれぞれのうち、相対的に前記第２フレームに接触しやすい相に対応するように配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
As the first semiconductor elements, six first semiconductor elements are respectively mounted at predetermined positions in the first frame,
The contact blocking portion is disposed along an end of the second frame on the side where the first frame is located, and the second semiconductor element corresponding to each of the six first semiconductor elements. 2. The semiconductor device according to claim 1, wherein the semiconductor device is disposed so as to correspond to a phase relatively easily in contact with the second frame among the electrically connected wires. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って、前記第２フレームよりも前記第１フレームが位置する側に接近した位置に配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
The contact blocking portion is disposed at a position closer to a side where the first frame is located than the second frame, along an end portion of the second frame on the side where the first frame is located. The semiconductor device according to claim 1. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部から、前記第１フレームに向かって斜めに配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
2. The semiconductor device according to claim 1, wherein the contact blocking portion is disposed obliquely toward the first frame from an end of the second frame on a side where the first frame is located. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部から、前記第１フレームに向う側とは反対側へ斜めに配置された、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
2. The semiconductor device according to claim 1, wherein the contact blocking portion is disposed obliquely from an end of the second frame on a side where the first frame is located to a side opposite to the side facing the first frame. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記第２フレームは、前記第２フレームにおける、前記第１フレームが位置する側の端部に、前記接触阻止部として、前記第１フレームに向かって傾斜した傾斜面を有する傾斜部を備えた、請求項１記載の半導体装置。 The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
The second frame includes an inclined portion having an inclined surface inclined toward the first frame as the contact blocking portion at an end of the second frame on the side where the first frame is located. The semiconductor device according to claim 1. 前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
前記第２フレームは、前記第２フレームにおける、前記第１フレームが位置する側の端部に、前記接触阻止部として、前記第１フレームに向かって曲げられた曲げ部を備えた、請求項１記載の半導体装置。
The second frame is spaced from the first frame on the side of the mounting surface on which the first semiconductor element is mounted, in a direction intersecting the mounting surface,
The said 2nd frame was equipped with the bending part bent toward the said 1st frame as the said contact prevention part in the edge part by which the said 1st frame is located in the said 2nd frame. The semiconductor device described.
JP2012172955A 2012-08-03 2012-08-03 Power semiconductor device Active JP5932555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012172955A JP5932555B2 (en) 2012-08-03 2012-08-03 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012172955A JP5932555B2 (en) 2012-08-03 2012-08-03 Power semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016048536A Division JP6099784B2 (en) 2016-03-11 2016-03-11 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2014033093A true JP2014033093A (en) 2014-02-20
JP5932555B2 JP5932555B2 (en) 2016-06-08

Family

ID=50282686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172955A Active JP5932555B2 (en) 2012-08-03 2012-08-03 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP5932555B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216228A (en) * 2014-05-09 2015-12-03 三菱電機株式会社 Resin sealed electric power semiconductor device and manufacturing method thereof
JP2016129257A (en) * 2016-03-11 2016-07-14 三菱電機株式会社 Power semiconductor device
US11217514B2 (en) 2018-05-09 2022-01-04 Mitsubishi Electric Corporation Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126268A (en) * 1977-04-11 1978-11-04 Hitachi Ltd Semiconductor device
JPS6061112A (en) * 1983-09-16 1985-04-08 Hitachi Ltd Method and device for high-speed pickling of steel strip
JPS60210845A (en) * 1984-04-05 1985-10-23 Toshiba Corp Resin sealed type semiconductor device
JPS632362A (en) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd Semiconductor device
JP2000138342A (en) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp Semiconductor device
JP2005150595A (en) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp Semiconductor device for electric power
JP2007184475A (en) * 2006-01-10 2007-07-19 Aisan Ind Co Ltd Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126268A (en) * 1977-04-11 1978-11-04 Hitachi Ltd Semiconductor device
JPS6061112A (en) * 1983-09-16 1985-04-08 Hitachi Ltd Method and device for high-speed pickling of steel strip
JPS60210845A (en) * 1984-04-05 1985-10-23 Toshiba Corp Resin sealed type semiconductor device
JPS632362A (en) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd Semiconductor device
JP2000138342A (en) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp Semiconductor device
JP2005150595A (en) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp Semiconductor device for electric power
JP2007184475A (en) * 2006-01-10 2007-07-19 Aisan Ind Co Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216228A (en) * 2014-05-09 2015-12-03 三菱電機株式会社 Resin sealed electric power semiconductor device and manufacturing method thereof
JP2016129257A (en) * 2016-03-11 2016-07-14 三菱電機株式会社 Power semiconductor device
US11217514B2 (en) 2018-05-09 2022-01-04 Mitsubishi Electric Corporation Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device

Also Published As

Publication number Publication date
JP5932555B2 (en) 2016-06-08

Similar Documents

Publication Publication Date Title
US20190139874A1 (en) Semiconductor device having two switching elements
JP6362560B2 (en) Semiconductor module, power conversion device, and method of manufacturing semiconductor module
JP7208966B2 (en) semiconductor equipment
JP4858290B2 (en) Load drive device
US8018008B2 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
US9806009B2 (en) Semiconductor device and power converter using the same
JP2007335719A (en) Semiconductor power module and its manufacturing method
WO2015068565A1 (en) Semiconductor device
JP5481104B2 (en) Semiconductor device
JP5932555B2 (en) Power semiconductor device
US20150262915A1 (en) Semiconductor device and module
JP5776707B2 (en) Semiconductor device
JP6099784B2 (en) Power semiconductor device
WO2013065462A1 (en) Semiconductor device and manufacturing method therefor
JP5968542B2 (en) Power module
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
KR101766082B1 (en) Power module
JP6123722B2 (en) Semiconductor device
US20150187684A1 (en) Semiconductor package
US11069602B2 (en) Package and terminal arrangement for semiconductor module
US11462451B2 (en) Semiconductor device having terminals including heat dissipation portions, and method of manufacturing thereof
CN110462825B (en) Semiconductor packaging device and manufacturing method thereof
KR102499825B1 (en) Packaged power semiconductor device
JP7046200B2 (en) Semiconductor module
JP7005469B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R150 Certificate of patent or registration of utility model

Ref document number: 5932555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250