JP2015213315A - 装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法 - Google Patents

装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法 Download PDF

Info

Publication number
JP2015213315A
JP2015213315A JP2015089250A JP2015089250A JP2015213315A JP 2015213315 A JP2015213315 A JP 2015213315A JP 2015089250 A JP2015089250 A JP 2015089250A JP 2015089250 A JP2015089250 A JP 2015089250A JP 2015213315 A JP2015213315 A JP 2015213315A
Authority
JP
Japan
Prior art keywords
switch
inductor
path
capacitance
bypass path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015089250A
Other languages
English (en)
Other versions
JP6417267B2 (ja
JP2015213315A5 (ja
Inventor
ジュンヒョン・リー
Junhyung Lee
ビプル・アガーワル
Agarwal Bipul
ヨン・ヒ・リー
Yong Hee Lee
ホ・ジュンウォン
Junwon Heo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2015213315A publication Critical patent/JP2015213315A/ja
Publication of JP2015213315A5 publication Critical patent/JP2015213315A5/ja
Application granted granted Critical
Publication of JP6417267B2 publication Critical patent/JP6417267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Transmitters (AREA)
  • Radio Transmission System (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

【課題】装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法を提供する。【解決手段】本開示の局面は、バイパス経路に関連する挿入損失を減少させることに関する。実施形態において、装置は、少なくとも2つの投を有する第1のスイッチと、少なくとも2つの投を有する第2のスイッチと、第1のスイッチと第2のスイッチとの間のバイパス経路と、少なくとも1つのインダクタとを含む。少なくとも1つのインダクタは、バイパス経路に関連するキャパシタンスを補償してバイパス経路の挿入損失を減少させるように構成される。【選択図】図2A

Description

関連出願の相互参照
本願は、「バイパス経路損失の低減」と題される2014年4月30日に出願された米国仮特許出願番号第61/986,556号の優先権の利益を米国特許法第119条(e)に従って主張し、米国仮特許出願番号第61/986,556号の技術的開示全体は、全文が引用によって本明細書に援用される。
背景
技術分野
本開示は、電子システムに関し、特に無線周波数(radio frequency:RF)電子機器に関する。
関連技術の説明
無線周波数(RF)システムは、RF信号を受信および/または送信するためのアンテナを含み得る。RFシステムには、当該アンテナにアクセスすることができるいくつかの構成要素が存在し得る。例えば、RFシステムは、異なる周波数帯域、異なる通信規格および/または異なる電力モードに関連する異なる送信経路および/または受信経路を含んでいてもよく、各経路は、特定の時に特定のアンテナにアクセスすることができる。
アンテナをRFシステムの特定の送信経路または受信経路に電気的に接続することによって、複数の構成要素がアンテナにアクセスすることを可能にするために、アンテナスイッチモジュールが使用可能である。特定の構成では、アンテナスイッチモジュールはダイバーシティモジュールと通信し、当該ダイバーシティモジュールは、1つ以上のダイバーシティアンテナを使用して受信および/または送信された信号を処理する。ダイバーシティモジュールは、ダイバーシティモジュールにおける信号の受信経路および/または送信経路処理を迂回するバイパス経路を含み得る。
特定の発明局面の概要
特許請求の範囲に記載されている革新的技術は、各々がいくつかの局面を有しており、そのうちのどれも、その望ましい特性に全責任を負うものではない。特許請求の範囲を限定することなく、いくつかの顕著な特徴についてここで簡単に説明する。
本開示の一局面は、少なくとも2つの投を有する第1のスイッチと、少なくとも2つの投を有する第2のスイッチと、上記第1のスイッチおよび上記第2のスイッチを電気的に接続するバイパス経路と、上記バイパス経路に関連するキャパシタンスを補償して上記バイパス経路の挿入損失を減少させるように構成された少なくとも1つのインダクタとを含む装置である。
上記少なくとも1つのインダクタは、上記第1のスイッチのオフ状態キャパシタンス、上記第2のスイッチのオフ状態キャパシタンスまたは上記バイパス経路の伝送線路のキャパシタンスを補償し得る。
上記少なくとも1つのインダクタは、上記第1のスイッチのオフ状態キャパシタンスを補償するように構成された第1のインダクタを含み得る。上記第1のスイッチの上記オフ状態キャパシタンスは、オフ状態直列キャパシタンスと、オフ状態シャントキャパシタンスとを含み得る。上記第1のスイッチは、上記第1のインダクタと上記バイパス経路との間に結合され得る。上記少なくとも1つのインダクタは、上記第2のスイッチのオフ状態キャパシタンスを補償するように構成された第2のインダクタも含み得る。上記少なくとも1つのインダクタは、上記バイパス経路の伝送線路のキャパシタンスを補償するように構成された第3のインダクタも含み得る。
上記装置は、上記第1のスイッチと上記第2のスイッチとの間に電気的に結合された無線周波数信号経路も含み得て、上記無線周波数信号経路は、無線周波数信号を処理するように構成される。上記第1のスイッチは、第1の状態において、アンテナポートを上記バイパス経路に電気的に接続し、上記アンテナポートを上記無線周波数信号経路から電気的に分離するように構成され得て、上記第1のスイッチは、第2の状態において、上記アンテナポートを上記無線周波数信号経路に電気的に接続し、上記アンテナポートを上記バイパス経路から電気的に分離するように構成され得る。上記無線周波数信号経路は受信経路であり得る。上記無線周波数信号経路は送信経路であり得る。
上記装置は、ダイバーシティモジュールを含み得る。上記ダイバーシティモジュールは、上記第1のスイッチと、上記第2のスイッチと、上記バイパス経路とを少なくとも含み得る。上記ダイバーシティモジュールは、上記少なくとも1つのインダクタも含み得る。上記装置は、複数のアンテナをさらに含み得て、上記複数のアンテナは、上記ダイバーシティモジュールの上記第1のスイッチと通信するダイバーシティアンテナを含む。上記装置は、上記第2のスイッチと通信するアンテナスイッチモジュールをさらに含み得る。
本開示の別の局面は、少なくとも2つの投を有する第1のスイッチと、少なくとも2つの投を有する第2のスイッチと、無線周波数信号経路と、バイパス経路と、インダクタとを含む装置である。上記無線周波数信号経路は、上記第1のスイッチと上記第2のスイッチとの間に電気的に結合される。上記無線周波数信号経路は、無線周波数信号を処理するように構成される。上記バイパス経路は、上記第1のスイッチと上記第2のスイッチとの間に電気的に結合される。上記インダクタは、上記第1のスイッチのオフ状態キャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成される。
上記装置は、上記第2のスイッチのオフ状態キャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成された第2のインダクタをさらに含み得る。上記装置は、上記バイパス経路のキャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成された第3のインダクタをさらに含み得る。
上記インダクタは、調節可能なインダクタンスを有し得る。上記インダクタは、シャントインダクタとして構成され得る。上記第1のスイッチは、上記インダクタと上記バイパス経路との間に結合され得る。
上記装置は、上記第1のスイッチと上記第2のスイッチとの間に受信経路をさらに含み得て、上記受信経路は、上記無線周波数信号経路を含む。上記第1のスイッチは、第1の状態において、アンテナポートを上記バイパス経路に電気的に接続し、上記アンテナポートを上記受信経路から電気的に分離するように構成され得る。上記第1のスイッチは、第2の状態において、上記アンテナポートを上記受信経路のうちの選択された受信経路に電気的に接続し、上記バイパス経路を上記アンテナポートおよび上記受信経路の他の受信経路から電気的に分離するように構成され得る。
本開示の別の局面は、バイパス経路に関連する挿入損失を減少させるための電子的に実行される方法である。上記方法は、少なくとも2つの投を有する第1のスイッチを少なくとも2つの投を有する第2のスイッチに電気的に接続するバイパス経路によってダイバーシティモジュールの入力が上記ダイバーシティモジュールの出力に結合されるように上記ダイバーシティモジュールをバイパスモードで動作させるステップを含む。上記方法は、上記ダイバーシティモジュールを上記バイパスモードで動作させている間に、上記バイパスモードに関連する挿入損失を減少させるために、上記バイパス経路に関連するキャパシタンスを実質的にキャンセルするステップも含む。
本開示の別の局面は、バイパス経路と、受信経路と、少なくとも1つのインダクタとを含む装置である。上記バイパス経路は、アンテナポートに結合された第1のスイッチを、アンテナスイッチモジュールに結合された第2のスイッチに電気的に接続し、上記第1のスイッチは、少なくとも2つの投を有し、上記第2のスイッチは、少なくとも2つの投を有する。上記受信経路は、上記第1のスイッチと上記第2のスイッチとの間に電気的に結合される。上記受信経路は、フィルタと、低ノイズ増幅器とを含む。上記少なくとも1つのインダクタは、上記第1のスイッチのオフ状態、上記第2のスイッチのオフ状態または上記バイパス経路の伝送線路のうちの少なくとも1つに関連するキャパシタンスを補償するように構成される。
本開示の別の局面は、少なくとも2つの投を有する第1のスイッチと、少なくとも2つの投を有する第2のスイッチと、上記第1のスイッチおよび上記第2のスイッチを電気的に接続する受信経路と、上記第1のスイッチおよび上記第2のスイッチを電気的に接続するバイパス経路と、第1のインダクタと、第2のインダクタと、第3のインダクタとを含む装置である。上記第1のインダクタは、上記第1のスイッチのオフ状態キャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成される。上記第2のインダクタは、上記バイパス経路の伝送線路のキャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成される。上記第3のインダクタは、上記第2のスイッチのオフ状態キャパシタンスを補償して上記バイパス経路に関連する挿入損失を減少させるように構成される。
本開示の別の局面は、伝送線路と、少なくとも1つのインダクタとを含む装置である。上記伝送線路は、第1の多投スイッチを第2の多投スイッチに電気的に接続する。上記少なくとも1つのインダクタは、上記伝送線路に関連するキャパシタンスを補償して上記伝送線路の挿入損失を減少させるように構成される。
上記少なくとも1つのインダクタは、上記第1の多投スイッチのオフ状態キャパシタンス、上記第2の多投スイッチのオフ状態キャパシタンスまたは上記伝送線路のキャパシタンスのうちの少なくとも1つのキャパシタンスを補償して、上記伝送線路の挿入損失を減少させ得る。
本開示の別の局面は、第1の多投スイッチおよび第2の多投スイッチを電気的に接続する伝送線路と、上記第1の多投スイッチのオフ状態キャパシタンスおよび上記第2の多投スイッチのオフ状態キャパシタンスを補償するように構成された少なくとも1つのインダクタとを含む装置である。
本開示を要約する目的で、本発明の特定の局面、利点および新規の特徴について本明細書で説明してきた。全てのこのような利点は必ずしも本発明の任意の特定の実施形態に従って達成されるとは限らないということが理解されるべきである。したがって、本発明は、本明細書に教示または示唆され得る他の利点を必ずしも達成することなく、本明細書に教示されている1つの利点または利点の群を達成または最適化する態様で実施または実行されてもよい。
ここで、添付の図面を参照して、非限定的な例として、本開示の実施形態について説明する。
実施形態に係るダイバーシティモジュールの概略図である。 別の実施形態に係るダイバーシティモジュールの概略ブロック図である。 別の実施形態に係るダイバーシティモジュールの概略ブロック図である。 別の実施形態に係るダイバーシティモジュールの概略ブロック図である。 示された寄生成分を有する図2Aのダイバーシティモジュールの概略図である。 図2Aのダイバーシティモジュールにおけるバイパス経路の寄生成分を示す概略図である。 図2Aのダイバーシティモジュールにおける挿入損失を従前のダイバーシティモジュールと比較するグラフである。 ダイバーシティモジュールを含む無線装置の概略ブロック図である。
特定の実施形態の詳細な説明
以下の特定の実施形態の詳細な説明は、具体的な実施形態のさまざまな説明を提示する。しかし、本明細書に記載されている革新的技術は、例えば特許請求の範囲によって規定および包含されるように多数の異なる態様で実施可能である。この説明では図面を参照し、当該図面では、同様の参照数字は同一または機能的に類似の要素を示し得る。図面に示されている要素は必ずしも一定の比率に応じて描かれていないということが理解されるであろう。さらに、実施形態は、特定の図面に示されているよりも多くの要素を含んでいてもよく、および/または、示されている要素のサブセットを含んでいてもよいということが理解されるであろう。
送受話器などのいくつかの無線装置は、プライマリアンテナとダイバーシティアンテナとを少なくとも含む複数のアンテナを含み得る。ロング・ターム・エボリューション(Long Term Evolution:LTE)規格に従って信号を受信および/または送信するように構成された無線装置は、装置が少なくとも2つの受信アンテナを含むと想定している。複数のアンテナにより、2つ以上の物理的位置で信号を受信することができる。受信を改善するために、異なる物理的位置における複数のアンテナからの信号を組合わせることができる。特定の構成では、プライマリアンテナは、受信チップセットに物理的に近接して位置していてもよく、ダイバーシティアンテナは、物理的ダイバーシティのためにプライマリアンテナから間隔をあけて位置していてもよい。ダイバーシティアンテナが受信チップセットから比較的離れて位置している場合、ダイバーシティアンテナで受信された信号は、ダイバーシティアンテナを受信チップセットに接続するケーブルおよび/または他の配線を介した損失をこうむる可能性がある。いくつかの例では、このようなケーブルにより、約2デシベル(dB)の損失が生じる可能性がある。
ダイバーシティアンテナに関連する信号が、プライマリアンテナに関連する信号とほぼ同一の信号強度を有することが望ましいであろう。したがって、ダイバーシティモジュールは、ケーブルまたは他の配線からの損失などのダイバーシティアンテナによって受信された信号に対する損失を補償するためにゲインを提供することができる。ダイバーシティモジュールは、1つ以上の受信経路を含み得て、各々の受信経路は、フィルタと低ノイズ増幅器とを含む。例えば、ダイバーシティモジュールは、複数の受信経路を含み得て、各々の受信経路は、異なる周波数帯域を通過するように構成された帯域通過フィルタと、それぞれの帯域通過フィルタの出力を増幅するように構成された低ノイズ増幅器とを含む。
ダイバーシティモジュールは、ダイバーシティアンテナに関連する信号のフィルタリングおよび増幅などの処理を回避するバイパス経路も含み得る。バイパス経路は、ダイバーシティモジュールの1つ以上の受信経路のフィルタリングおよび増幅を回避する伝送線路として機能することができる。例えば、ダイバーシティアンテナから受信された信号が1つ以上の受信経路のうちのいずれかのフィルタの通過帯域外である(例えば、1つ以上の受信経路のうちのいずれかの帯域通過フィルタの通過帯域外である)場合には、バイパス経路により1つ以上の受信経路を迂回することが望ましいであろう。バイパス経路は、フィルタリングおよび/またはゲインの追加を行うことなく、ダイバーシティアンテナから受信された信号をアンテナスイッチモジュールに提供し得る。次いで、アンテナスイッチモジュールは、ダイバーシティアンテナに関連する信号を処理し、処理された信号を受信機および/または送信機に提供し得る。いくつかの適用例では、バイパス経路は、ダイバーシティアンテナを使用して信号を送信するために使用可能である。このような適用例では、アンテナスイッチモジュールは、バイパス経路を経由してダイバーシティアンテナから送信されるようにRF信号をダイバーシティモジュールに提供し得る。
ダイバーシティモジュールでは、バイパス経路が比較的広い周波数範囲(例えば、数GHzにわたる周波数範囲または少なくとも約10GHzにわたる周波数範囲)にわたってできるだけ低い挿入損失を有することが望ましいであろう。挿入損失が比較的低ければ、バイパス経路は、低損失受信経路および/または低損失送信経路を提供することができる。
ダイバーシティモジュールにおけるキャパシタンスにより、バイパス経路に挿入損失が生じる可能性がある。このようなキャパシタンスは、ダイバーシティモジュールのバイパス経路の伝送線路および/または1つ以上のスイッチの容量性負荷に起因し得る。例えば、多投スイッチは、RF信号をバイパス経路に結合し得る。この例では、バイパス経路に接続されていない投に関連するオフ状態キャパシタンスが、望ましくないキャパシタンスをバイパス経路に生じさせる可能性がある。1つ以上のスイッチおよび/またはバイパス経路の伝送線路に関連するキャパシタンスは、相当なものである可能性があり、挿入損失の増加を招き得る。この挿入損失の増加は、より高い動作周波数では、より顕著な影響を及ぼし得る。例えば、補償がなければ、1つ以上のスイッチおよび/またはバイパス経路の伝送線路に関連する寄生キャパシタンスは、特定の適用例では少なくとも約2GHzの周波数で挿入損失に大きな影響を及ぼし得る。
本開示の局面は、ダイバーシティモジュールにおけるバイパス経路などのバイパス経路において挿入損失を引起し得るキャパシタンスを補償することに関する。1つ以上のインダクタが、バイパス経路において挿入損失を引起すキャパシタンスのうちのいくらかまたは全てを補償し得る。したがって、1つ以上のインダクタは、バイパス経路の挿入損失を減少させることができる。このような補償は、数GHzから数十GHzの周波数範囲などの比較的広い周波数範囲にわたって可能である。一実施形態では、バイパス経路が、第1のスイッチを第2のスイッチに電気的に接続し、第1のインダクタが、第1のスイッチのオフ状態キャパシタンスを実質的にキャンセルすることができ、第2のインダクタが、バイパス経路のキャパシタンスを実質的にキャンセルすることができ、第3のインダクタが、第2のスイッチのオフ状態キャパシタンスを実質的にキャンセルすることができる。
バイパス経路上で挿入損失を引起し得るキャパシタンスを補償するための1つ以上のインダクタにより、バイパス経路における伝送線路の長さの、挿入損失に対する寄与は、比較的小さいであろう。したがって、このような伝送線路は、1つ以上のインダクタによる補償のために、バイパス経路の挿入損失に大きな影響を及ぼすことなく、より長い長さを有することができる。代替的にまたはさらに、オフ状態スイッチキャパシタンスの誘導性補償により、バイパス経路によって接続される第1のスイッチおよび/または第2のスイッチのスイッチサイズの、挿入損失に対する影響は、従前の構成と比較して小さいであろう。
本開示は、例示の目的で無線装置のダイバーシティモジュールにおける例を説明し得るが、本明細書に記載されている原理および利点は、他の好適な適用例にも適用可能である。さらに、本開示の特徴は、例示の目的でRF信号の受信を参照して説明され得るが、本明細書に記載されている原理および利点のうちのいずれも、RF信号を送信するように構成された回路、RF信号を受信するように構成された回路ならびに/またはRF信号を送信も受信もするように構成された回路に関連付けて適用可能である。例えば、本明細書に記載されている原理および利点は、2つの多投スイッチの間に電気的にバイパス経路があり、また、当該2つの多投スイッチの間に電気的に結合された無線周波数信号経路があり、当該無線周波数信号経路は、無線周波数信号を処理して受信または送信し得るいかなる文脈にも適用可能である。
図1は、実施形態に係るダイバーシティモジュール100の概略図である。ダイバーシティモジュール100および/または本明細書で参照されるダイバーシティモジュールのうちのいずれかは、例えばモバイル装置などの無線装置で実現可能である。例えば、ダイバーシティモジュール100は、スマートフォンで実現可能である。ダイバーシティモジュール100および/または他のダイバーシティモジュールのうちのいずれかは、示されているものよりも多くのまたは少ない素子を含んでいてもよい。ダイバーシティモジュール100は、ダイバーシティアンテナからRF信号を受信し、受信されたRF信号の処理されたバージョンを受信ポートに提供し得る。いくつかの例では、ダイバーシティモジュール100は、ダイバーシティアンテナを使用してRF信号を送信するためにも使用可能である。示されているダイバーシティモジュール100は、第1のスイッチ110と、第2のスイッチ120と、バイパス経路130と、受信経路135とを含んでいる。
第1のスイッチ110は、アンテナポートからバイパス経路130または受信経路135のうちの選択された受信経路にRF信号を渡すように構成されたRFスイッチであってもよい。第1のスイッチ110は、第1のスイッチ110がバイパス経路130からアンテナポートに信号を提供することもできるように双方向性であり得る。第1のスイッチ110は、アンテナポートから信号を受信するための入力スイッチであると考えることができる。第1のスイッチ110が双方向性である場合には、第1のスイッチ110は、アンテナポートからの信号の送信を容易にするための出力スイッチであると考えることができる。本開示の特徴は、例示の目的で1つのアンテナポートを参照して説明され得るが、本明細書に記載されている原理および利点のいずれも、複数のアンテナポートおよび/または複数のダイバーシティアンテナに関連付けて適用可能である。インダクタL1,L2またはL3のうちの1つ以上は、複数のアンテナおよび/またはアンテナポートの各々に関連付けて別々に実現可能である。例えば、特定の適用例では、1つの第1のインダクタL1は第1のアンテナに関連付けて実現可能であり、別の第1のインダクタL1は第2のアンテナに関連付けて実現可能である。インダクタL1,L2またはL3のうちの1つ以上は、複数のアンテナおよび/またはアンテナポートに関連する誘導性補償を提供するように実現可能である。一例として、1つの第3のインダクタL3は、複数のアンテナに関連付けて実現可能である。
ある状態では、第1のスイッチ110は、アンテナポートをバイパス経路130に電気的に結合し、アンテナポートを受信経路135から電気的に分離する。このような状態は、バイパスモードに対応する。他の状態では、第1のスイッチ110は、アンテナポートを受信経路135のうちの選択された受信経路に電気的に結合し、他の受信経路135およびバイパス経路130をアンテナポートから電気的に分離する。
第1のスイッチ110は、各々の投に関連するシャント素子およびスイッチ素子を含んでいてもよい。選択された投に関連する信号をアンテナポートに選択的に電気的に結合するために、第1のスイッチ110は、当該選択された投に関連するスイッチ素子をオンにし、当該選択された投に関連するシャント素子をオフにし、他の投に関連するシャント素子をオンにし、他の投に関連するスイッチ素子をオフにし得る。シャント素子およびスイッチ素子は各々、例えば1つ以上の電界効果トランジスタによって実現可能である。いくつかの実現例では、シャント素子は、互いに直列になった2つ以上の電界効果トランジスタによって実現可能であり、および/または、直列素子は、互いに直列になった2つ以上の電界効果トランジスタによって実現可能である。
示されている第1のスイッチ110は、多投スイッチである。第1のスイッチ110は、2つ以上の投を含んでいてもよい。例えば、示されている第1のスイッチ110は、4つの投を含んでいる。第1のスイッチ110は、特定の適用例では2つまたはそれよりも多い任意の好適な数の投を有していてもよい。第1のスイッチ110は、単一の極を有し得る。いくつかの他の実施形態(図示せず)では、第1のスイッチ110は、2つ以上の極を有していてもよい。
第2のスイッチ120は、バイパス経路130または受信経路135のうちの選択された受信経路から受信ポートにRF信号を渡すように構成されたRFスイッチであってもよい。第2のスイッチ120は、第2のスイッチ120がアンテナポートからのRF信号の送信を容易にするようにRF信号をバイパス経路130に提供することもできるように双方向性であり得る。RF信号は、受信ポートで受信されることができ、この場合、受信ポートは、送信動作モードでは送信ポートとして動作し、または別のポートとして動作し得る。例えば、RF信号は、アンテナスイッチモジュールによって受信ポートに提供されて、第1のスイッチ110に電気的に接続されたダイバーシティアンテナを介して送信され得る。別の実現例(図示せず)では、第2のスイッチ120は、受信ポートまたは送信ポートのいずれかがバイパス経路130に電気的に接続され得るように、受信に関連する第1の極と、送信に関連する第2の極とを含んでいてもよい。第2のスイッチ120は、アンテナポートから信号を受信するための出力スイッチであると考えることができる。第2のスイッチ120が双方向性である場合には、第2のスイッチ120は、アンテナポートからの送信を容易にするための入力スイッチであると考えることができる。
バイパスモードに対応する状態では、第2のスイッチ120は、受信ポートをバイパス経路130に電気的に結合し、受信ポートを受信経路135から電気的に分離する。他の状態では、第2のスイッチ120は、受信ポートを受信経路135のうちの選択された受信経路に電気的に結合し、他の受信経路135およびバイパス経路130を受信ポートから電気的に分離する。
第2のスイッチ120は、各々の投に関連するシャント素子およびスイッチ素子を含んでいてもよい。選択された投に関連する信号を受信ポートに選択的に電気的に結合するために、第2のスイッチ120は、当該選択された投に関連するスイッチ素子をオンにし、当該選択された投に関連するシャント素子をオフにし、他の投に関連するシャント素子をオンにし、他の投に関連するスイッチ素子をオフにし得る。シャント素子およびスイッチ素子は各々、例えば1つ以上の電界効果トランジスタによって実現可能である。いくつかの実現例では、シャント素子は、互いに直列になった2つ以上の電界効果トランジスタによって実現可能であり、および/または、直列素子は、互いに直列になった2つ以上の電界効果トランジスタによって実現可能である。
示されている第2のスイッチ120は、多投スイッチである。第2のスイッチ120は、2つ以上の投を含んでいてもよい。例えば、示されている第2のスイッチ120は、4つの投を含んでいる。第2のスイッチ120は、特定の適用例では2つまたはそれよりも多い任意の好適な数の投を有していてもよい。第2のスイッチ120は、単一の極を有し得る。いくつかの他の実施形態(図示せず)では、第2のスイッチ120は、2つ以上の極を有していてもよい。第2のスイッチ120は、特定の適用例では、第1のスイッチ110とは異なる数の極および/または投を有していてもよい。
バイパス経路130は、ダイバーシティアンテナに関連する信号のフィルタリングおよび増幅を回避することができる。バイパス経路130は、受信経路135を迂回する第1のスイッチ110と第2のスイッチ120との間の伝送線路として機能し得る。したがって、信号は、受信経路135のうちのいずれによっても処理されずに、アンテナポートから受信ポートに(または受信ポートからアンテナポートに)バイパス経路130を経由して渡され得る。
バイパス経路130に関連する挿入損失を減少させるために、1つ以上の誘導性回路素子がダイバーシティモジュール100に含まれていてもよい。本明細書に開示されているダイバーシティモジュール100および他のダイバーシティモジュールは3つのこのようなインダクタL1,L2およびL3を含んでいるが、特定の実施形態ではこれらのインダクタのうちの1つ以上が含まれていてもよい。さらに、インダクタL1,L2またはL3のうちの1つ以上は、インダクタL1,L2またはL3のうちの1つ以上のインダクタンスが調整可能であるように調節可能であり得る。例えば、これらのインダクタのうちのいずれかがベースインダクタを含んでいてもよく、当該ベースインダクタは、インダクタの実効インダクタンスを変化させるために、ベースインダクタと並列にオンまたはオフに切替え可能な1つ以上のさらなるインダクタを有している。
図1では、示されている第1のインダクタL1は、バイパス経路130に結合された第1の端部と、接地電位に結合された第2の端部とを有している。したがって、図1では、第1のインダクタL1は、シャントインダクタとして構成されている。第1のインダクタL1とアンテナポートとの間に第1のスイッチ110が配設され得る。第1のインダクタL1は、バイパスモードで第1のスイッチ110のオフ状態キャパシタンスのうちのいくらかまたは全てを補償するように選択されたインダクタンスを有し得る。したがって、第1のインダクタL1は、バイパス経路130の挿入損失に対するこのようなキャパシタンスの影響を減少させるまたは実質的に解消するように第1のスイッチ110からのオフ状態キャパシタンスの影響を実質的にキャンセルすることができる。いくつかの実施形態では、第1のインダクタL1は、バイパス経路130の伝送線路のキャパシタンスの少なくとも一部も補償し得る。
示されている第2のインダクタL2は、第1のスイッチ110と第2のスイッチ120との間のバイパス経路130において直列に結合され得る。第2のインダクタL2は、バイパス経路130の伝送線路の寄生キャパシタンスを補償するためにインダクタンスを有し得る。第2のインダクタL2は、バイパス経路130の挿入損失に対するこのようなキャパシタンスの影響を減少させるまたは実質的に解消するようにバイパス経路130のキャパシタンスの影響を実質的にキャンセルすることができる。いくつかの実施形態では、第2のインダクタL2は、第1のスイッチ110のオフ状態キャパシタンスの少なくとも一部および/または第2のスイッチ120のオフ状態キャパシタンスの少なくとも一部も補償し得る。
示されている第3のインダクタL3は、バイパス経路130に結合された第1の端部と、接地電位に結合された第2の端部とを有している。図1に示されるように、第3のインダクタL3は、シャントインダクタとして構成されている。第3のインダクタL3と受信ポートとの間に第2のスイッチ120が配設され得る。第3のインダクタL3は、バイパスモードで第2のスイッチ120のオフ状態キャパシタンスのうちのいくらかまたは全てを補償するように選択されたインダクタンスを有し得る。したがって、第3のインダクタL3は、バイパス経路130の挿入損失に対するこのようなキャパシタンスの影響を減少させるまたは実質的に解消するように第2のスイッチ120からのオフ状態キャパシタンスの影響を実質的にキャンセルすることができる。いくつかの実施形態では、第3のインダクタL3は、バイパス経路130の伝送線路のキャパシタンスの少なくとも一部も補償し得る。
受信経路135は、アンテナポートからの信号をフィルタリングおよび増幅し、フィルタリングされ増幅された信号を第2のスイッチ120を経由して受信ポートに提供し得る。受信経路135の各々は、第1のマッチング回路140a/140b/140cと、第1のスイッチ110を経由してアンテナポートから受信された信号をフィルタリングするための帯域通過フィルタ150a/150b/150cと、第2のマッチング回路160a/160b/160cと、帯域通過フィルタ150a/150b/150cからの出力を増幅するための低ノイズ増幅器170a/170b/170cとを含んでいてもよい。受信経路の各々の帯域通過フィルタ150a/150b/150cは、異なる周波数帯域を通過し得る。代替的にまたはさらに、受信経路の各々の帯域通過フィルタ150a/150b/150cは、帯域外減衰などの異なるフィルタ特性を有し得る。図1には3つの異なる受信経路が示されているが、任意の好適な数の受信経路が実現されてもよい。例えば、特定の適用例では、1〜10個の受信経路がダイバーシティモジュールに含まれていてもよい。
図面は2つの多投スイッチの間の受信経路135およびバイパス経路130を示しているが、本開示に記載されている原理および利点のいずれも、(1)多投スイッチの間のバイパス経路130および単一の受信経路、(2)多投スイッチの間のバイパス経路130および1つ以上の送信経路、および(3)多投スイッチの間のバイパス経路130、1つ以上の受信経路および1つ以上の送信経路などの他の好適な文脈に適用可能である。
図2Aは、別の実施形態に係るダイバーシティモジュール200の概略ブロック図である。図2Aのダイバーシティモジュール200は、第1のインダクタL1および第3のインダクタL3が異なるノードでバイパス経路130に結合されている以外は、図1のダイバーシティモジュール100と実質的に同一である。したがって、第1のインダクタL1および第3のインダクタL3が結合されるノード以外は、ダイバーシティモジュール200は、図1で説明された原理および利点のいずれも実現可能である。1つの非限定的な例として、図2Aに示されているスイッチ110および120は、図1を参照して記載された特徴の任意の組合わせを実現可能である。図2Aの第1のインダクタL1は、図1に示されている実施形態に対して第1のスイッチ110の反対側に結合され、図2Aの第3のインダクタL3は、図1に示されている実施形態に対して第2のスイッチ120の反対側に結合されている。図2Aの第1のインダクタL1および第3のインダクタL3は、図2Aのダイバーシティモジュール200の一部である。示されているダイバーシティモジュール200では、第1のスイッチ110は、第1のインダクタL1とバイパス経路130との間に結合されている。第1のインダクタL1のインダクタンスは、ダイバーシティモジュール100におけるバイパス経路130に対してのみ実質的に影響を及ぼす第1のインダクタL1のインダクタンスとは対照的に、ダイバーシティモジュール200におけるバイパス経路130および受信経路135の両方に影響を及ぼし得る。さらに、示されているダイバーシティモジュール200では、第2のスイッチ120は、バイパス経路130と第3のインダクタ130との間に結合されている。第3のインダクタL3のインダクタンスは、ダイバーシティモジュール100におけるバイパス経路130に対してのみ実質的に影響を及ぼす第3のインダクタL3のインダクタンスとは対照的に、ダイバーシティモジュール200におけるバイパス経路130および受信経路135の両方に影響を及ぼし得る。
別の実施形態では、第1のインダクタL1は、図1に示されているダイバーシティモジュール100に従って配置されてもよく、第3のインダクタL3は、図2Aに示されているダイバーシティモジュール200に従って配置されてもよい。代替的に、第1のインダクタL1は、図2Aに示されているダイバーシティモジュール200に従って配置されてもよく、第3のインダクタL3は、図1に示されているダイバーシティモジュール100に従って配置されてもよい。
他の実施形態によれば、図1の第1のインダクタL1も図2Aの第1のインダクタL1も、これらのインダクタが第1のスイッチ110のオフ状態キャパシタンスを実質的にキャンセルする正味の効果を有するようにともに実現可能である。代替的にまたはさらに、図1の第3のインダクタL3も図2Aの第3のインダクタL3も、これらのインダクタが第1のスイッチ120のオフ状態キャパシタンスを実質的にキャンセルする正味の効果を有するようにともに実現可能である。
インダクタL1,L2またはL3のうちの1つ以上は、調節可能なインピーダンスを有し得る。調節可能なインピーダンスを有することにより、インダクタL1,L2またはL3のうちの1つ以上が、それらのインピーダンスを調整して、バイパス経路130に関連する挿入損失を引起し得るキャパシタンスのプロセス変動などの変動を考慮に入れることが可能になる。例えば、調整可能なインピーダンスを有するインダクタは、第1のスイッチ110のオフ状態キャパシタンスの変動、バイパス経路の伝送線路に関連するキャパシタンスの変動、第2のスイッチ120のオフ状態キャパシタンスの変動、またはそれらの任意の組合わせを補償し得る。一実施形態では、インダクタL1,L2またはL3のうちの1つ以上は、並列に調節可能なキャパシタンスを有するように実現可能である。
図2Bは、別の実施形態に係るダイバーシティモジュール200′の概略ブロック図である。ダイバーシティモジュール200′は、ダイバーシティモジュール200を参照して記載された原理および利点のうちのいずれかおよび/またはダイバーシティモジュール100を参照して記載された特徴の任意の好適な組合わせを実現可能である。図2Bのダイバーシティモジュール200′は、第1のインダクタL1および第3のインダクタL3が図2Bでは調節可能なインダクタL1′およびL3′であるように示されている以外は、図2Aのダイバーシティモジュール200と実質的に同一である。別の実施形態(図示せず)では、第2のインダクタL2も調節可能であってもよい。
第1のインダクタL1および第3のインダクタL3は各々、任意の好適な調節可能なインダクタンス回路によって実現可能である。いくつかの他の実施形態では、第1のインダクタL1または第3のインダクタのうちの1つだけが好適な調節可能なインピーダンス回路によって実現されてもよい。一例として、調節可能なインピーダンス回路は、ベースインダクタを含んでいてもよく、当該ベースインダクタは、インダクタの実効インダクタンスを変化させるために、ベースインダクタと直列におよび/または並列にオンまたはオフに切替え可能な1つ以上のさらなるインダクタを有している。別の例として、調節可能なインピーダンスは、互いに直列におよび/または並列にオンまたはオフに切替え可能な1つ以上のインダクタを含んでいてもよい。
特定の実施形態では、調節可能な第1のインダクタL1は、それぞれの誘導素子とアンテナポートとの間に直列に配設されたスイッチを含んでいてもよい。調節可能な第1のインダクタL1の誘導素子のうちの1つ以上は、所望の実効インピーダンスを提供するようにアンテナポートに選択的に電気的に結合され得る。このような実施形態では、分離された状態で第1のインダクタL1の実効インダクタンスがおよそゼロになり得るように、第1のインダクタL1の各誘導素子は、分離された状態でアンテナポートから電気的に分離され得る。同様に、特定の実施形態では、調節可能な第3のインダクタL3は、それぞれの誘導素子と受信ポートとの間に直列に配設されたスイッチを含んでいてもよい。調節可能な第3のインダクタL3の誘導素子のうちの1つ以上は、所望の実効インピーダンスを提供するように受信ポートに選択的に電気的に結合され得る。このような実施形態では、分離された状態で第3のインダクタL3の実効インダクタンスがおよそゼロになり得るように、第3のインダクタL3の各誘導素子は、分離された状態で受信ポートから電気的に分離され得る。
さまざまな実施形態では、調節可能な第1のインダクタL1は、アンテナポートと接地などの基準電位との間に互いに直列に配置された複数の誘導素子を含んでいてもよい。誘導素子の各々は、それぞれのスイッチと並列に配置され得る。それぞれのスイッチがオンにされると、対応する誘導素子が迂回され得る。第1のインダクタL1のインダクタンスは、1つ以上の誘導素子を選択的に迂回することによって調節可能である。同様に、特定の実施形態では、調節可能な第3のインダクタL3は、受信ポートと接地などの基準電位との間に互いに直列に配置された複数の誘導素子を含んでいてもよい。誘導素子の各々は、それぞれのスイッチと並列に配置され得る。それぞれのスイッチがオンにされると、対応する誘導素子が迂回され得る。第3のインダクタL3のインダクタンスは、1つ以上の誘導素子を選択的に迂回することによって調節可能である。
インダクタL1,L2またはL3のうちの1つ以上は、バイパス経路に関連するキャパシタンスを補償するようにさまざまな態様で配置され得る。例えば、インダクタL1および/またはL3は、図1、図2Aおよび/または図2Bに示されるようにシャントインダクタとして実現されてもよく、または、図2Cに示されるように直列インダクタとして実現されてもよい。
図2Cは、別の実施形態に係るダイバーシティモジュール200″の概略ブロック図である。ダイバーシティモジュール200″は、ダイバーシティモジュール200を参照して記載された原理および利点のうちのいずれかならびに/またはダイバーシティモジュール100および/もしくはダイバーシティモジュール200′を参照して記載された特徴の任意の好適な組合わせを実現可能である。図2Cのダイバーシティモジュール200″は、第1のインダクタL1および第3のインダクタL3が図2Aに示されているシャントインダクタの代わりに図2Cにおける直列インダクタとして配置されている以外は、図2Aのダイバーシティモジュール200と実質的に同一である。図2Cでは、第1のインダクタL1は、アンテナポートと第1のスイッチ110との間に直列に配設されている。同様に、図2Cでは、第3のインダクタL2は、第2のスイッチ120と受信ポートとの間に直列に配設されている。図2Cにおける第1のインダクタL1のインダクタンスは、第1のスイッチ110のオフ状態キャパシタンスを実質的にキャンセルするように選択され得る。図2Cの第3のインダクタL3のインダクタンスは、第1のスイッチ120のオフ状態キャパシタンスを実質的にキャンセルするように選択され得る。
別の実施形態では、第1のインダクタL1は、図2Cに示されるように直列インダクタとして配置されてもよく、第3のインダクタL3は、図1〜図2Bのうちのいずれか1つに示されるようにシャントインダクタとして配置されてもよい。別の実施形態では、第3のインダクタL3は、図2Cに示されるように直列インダクタとして配置されてもよく、第1のインダクタL1は、図1〜図2Bのうちのいずれか1つに示されるようにシャントインダクタとして配置されてもよい。
図3は、アンテナポートが第1のスイッチ110によってバイパス経路130に電気的に接続され、第1のスイッチ110がアンテナポートを受信経路135から電気的に分離する第1の状態について、示されている寄生成分を有する図2Aのダイバーシティモジュール200の概略図である。当該第1の状態は、ダイバーシティモジュール200のバイパスモードに対応し得る。図3に示されるように、第1の状態では、第1のスイッチ110は、バイパス経路130に接続されていない投の各々についてCOFF1_SERIESという直列キャパシタンスを有し得る。第1のスイッチ110のオフ状態キャパシタンスは、直列キャパシタンスCOFF1_SERIESを含んでいる。また、第1の状態では、第1のスイッチ100は、バイパス経路130に接続されていない投の各々についてシャント抵抗RON1_SHUNTを有し得る。示されている第1のスイッチ110では、第1の状態において3つのこのような直列キャパシタンスCOFF1_SERIESおよび3つのシャント抵抗RON1_SHUNTが存在する。
同様に、第2のスイッチ120がバイパス経路130を受信ポートに電気的に接続し、受信経路135を受信ポートから電気的に分離すると、第2のスイッチ120は、バイパス経路130に接続されていない第2のスイッチ120の投の各々に対応するCOFF2_SERIESという直列キャパシタンスを有し得る。第2のスイッチ120のオフ状態キャパシタンスは、直列キャパシタンスCOFF2_SERIESを含んでいる。この状態では、第2のスイッチ120は、バイパス経路130に接続されていない各投に関連するシャント抵抗RON2_SHUNTも有し得る。
第1のスイッチ110の特定の経路がオンである場合、当該オン経路に関連する直列抵抗RON1_SERIESおよびオンである当該特定の経路に関連するシャントキャパシタンスCOFF1_SHUNTが存在し得る。第1のスイッチ110のオフ状態キャパシタンスは、第1のスイッチ110のオン経路に関連するオフ状態キャパシタンスであるシャントキャパシタンスCOFF1_SHUNTを含み得る。第1の状態では、第1のスイッチ110は、バイパス経路130に接続された投に関連する直列抵抗RON1_SERIESおよびシャントキャパシタンスCOFF1_SHUNTも有し得る。同様に、第2のスイッチ120がバイパス経路130を受信ポートに電気的に接続すると、第2のスイッチは、バイパス経路130と受信ポートとの間を通る投に関連する直列抵抗RON2_SERIESおよびシャントキャパシタンスCOFF2_SHUNTを有し得る。シャントキャパシタンスCOFF1_SHUNTは、第1のスイッチ110のオフ状態キャパシタンスの一部であると考えることができる。同様に、シャントキャパシタンスCOFF2_SHUNTは、第2のスイッチ120のオフ状態キャパシタンスの一部であると考えることができる。
図4は、図2Aのダイバーシティモジュール200におけるバイパスモードでのバイパス経路130の寄生成分を示す概略図である。図4では、バイパスモードでの第1のスイッチ110の合計直列オフ状態キャパシタンスは、Total COFF1_SERIESというキャパシタンスを有するキャパシタによって表わされている。第1のインダクタL1のインダクタンスは、第1のスイッチ110の合計直列オフ状態キャパシタンスTotal COFF1_SERIESを実質的にキャンセルするように選択され得る。
図4に示されるように、第1のスイッチ110のシャントオフ状態キャパシタンスは、COFF1_SHUNTというキャパシタンスを有するキャパシタによって表わされ、第2のスイッチ120のシャントオフ状態キャパシタンスは、COFF2_SHUNTというキャパシタンスを有するキャパシタによって表わされ、第2のインダクタL2の両側のバイパス経路130の伝送線路のキャパシタンスは、CTR/2というキャパシタンスを有するキャパシタによって表わされている。第2のインダクタL2は、バイパス経路130の伝送線路のキャパシタンスを実質的にキャンセルすることができる。図4に示されるように、第2のインダクタL2のインダクタンスは、第1のスイッチ110のシャントオフ状態キャパシタンスCOFF1_SHUNTおよび第2のスイッチ120のシャントオフ状態キャパシタンスCOFF2_SHUNTも実質的にキャンセルするように選択され得る。いくつかの他の実施形態では、第1のインダクタL1は、第1のスイッチ110のシャントオフ状態キャパシタンスCOFF1_SHUNTのうちのいくらかまたは全てを補償し得て、および/または、第3のインダクタL3は、第2のスイッチ120のシャントキャパシタンスCOFF2_SHUNTのうちのいくらかまたは全てを補償し得る。
図4では、バイパスモードでの第2のスイッチ120の合計直列オフ状態キャパシタンスは、Total COFF2_SERIESというキャパシタンスを有するキャパシタによって表わされている。第3のインダクタL3のインダクタンスは、第2のスイッチ120の合計直列オフ状態キャパシタンスTotal COFF2_SERIESを実質的にキャンセルするように選択され得る。
第1のインダクタL1、第2のインダクタL2および第3のインダクタL3により、バイパス経路130は、第1のスイッチ110および第2のスイッチ120のオン抵抗によってアンテナポートおよび受信ポートが接続されるように機能し得る。この結果、バイパス経路130の挿入損失を比較的低くすることができる。
図1、図2B、図2Cの実施形態では、第1のインダクタL1、第2のインダクタL2および第3のインダクタL3は、同様の態様で、バイパス経路130に関連する同一のキャパシタンスをキャンセルすることができる。図1の一実施形態では、第1のインダクタL1は、第1のスイッチ110のオフ状態直列キャパシタンスTotal COFF1_SERIESおよび第1のスイッチ110のオフ状態シャントキャパシタンスCOFF1_SHUNTの両方を実質的にキャンセルするように選択されたインダクタンスを有し得る。この実施形態の第2のインダクタL2は、図4ではCTR/2というキャパシタンスを有するキャパシタとして示されている第2のインダクタL2の両側のバイパス経路130の伝送線路のキャパシタンスを実質的にキャンセルするように選択されたインダクタンスを有し得る。さらに、この実施形態では、第3のインダクタL3は、第2のスイッチ120のオフ状態直列キャパシタンスTotal COFF2_SERIESおよび第2のスイッチ120のオフ状態シャントキャパシタンスCOFF2_SHUNTの両方を実質的にキャンセルするように選択されたインダクタンスを有し得る。
図5は、図2Aのダイバーシティモジュール200における挿入損失を、第1のインダクタL1、第2のインダクタL2および第3のインダクタL3を持たない対応するダイバーシティモジュールと比較するグラフである。曲線500はダイバーシティモジュール200に対応し、曲線502は誘導性補償のない対応するダイバーシティモジュールに対応する。これらの曲線は、ダイバーシティモジュール200におけるインダクタが比較的広い周波数範囲にわたって挿入損失が改善したことを示している。これらの曲線を生成する際、インダクタL1,L2およびL3について25というQ値が使用された。
図6は、図1のダイバーシティモジュール100および/または図2Aのダイバーシティモジュール200の特徴の任意の組合わせを実現することができるダイバーシティモジュール623を含む無線装置611の簡略ブロック図である。無線装置611は、本明細書に記載されているダイバーシティモジュールを実現するための例示的な適用例である。当該無線装置は、例えばスマートフォン、タブレットコンピュータ、LTEおよび/もしくは複数のアンテナを考慮に入れた通信規格に従って通信するように構成された装置、LTEモジュールを有する装置、または複数のアンテナを有する無線通信のために構成された装置であってもよい。
図6を参照して、無線またはモバイル装置611の一例の概略ブロック図について説明する。モバイル装置611は、本開示の1つ以上の特徴を実現する無線周波数(RF)モジュールを含んでいてもよい。特に、モバイル装置611は、バイパス経路の挿入損失を減少させることに関連する上記の特徴の任意の好適な組合わせを実現することができるダイバーシティモジュール623を含んでいる。
図6に示されているモバイル装置611の例は、マルチバンド/マルチモード携帯電話などのマルチバンドおよび/またはマルチモード装置に相当し得る。一例として、グローバル・システム・フォー・モバイル(Global System for Mobile:GSM(登録商標))通信規格は、世界各地で利用されているデジタルセルラ通信のモードである。GSMモードの携帯電話は、4つの周波数帯域、すなわち850MHz(送信ではおよそ824〜849MHz、受信ではおよそ869〜894MHz)、900MHz(送信ではおよそ880〜915MHz、受信ではおよそ925〜960MHz)、1800MHz(送信ではおよそ1710〜1785MHz、受信ではおよそ1805〜1880MHz)、および1900MHz(送信ではおよそ1850〜1910MHz、受信ではおよそ1930〜1990MHz)、のうちの1つ以上で動作し得る。GSM帯域の変形例および/または地域的/国家的実現例も世界のさまざまな地域で利用されている。
符号分割多重アクセス方式(code division multiple access:CDMA)は、携帯電話装置に実装可能な別の規格である。特定の実現例では、CDMA装置は、800MHz、900MHz、1800MHzおよび1900MHz帯域のうちの1つ以上において動作し得るのに対して、特定のW−CDMAおよびロング・ターム・エボリューション(LTE)装置は、例えば22以上の無線周波数スペクトル帯域にわたって動作し得る。
本開示のRFモジュールは、上記の例示的なモードおよび/または帯域を実現するモバイル装置内で、他の通信規格で使用可能である。例えば、3G、4G、LTEおよびアドバンストLTEが、このような規格の非限定的な例である。
特定の実施形態では、モバイル装置611は、アンテナスイッチモジュール612と、送受信機613と、1つ以上のプライマリアンテナ614と、電力増幅器617と、制御コンポーネント618と、コンピュータ読取可能媒体619と、プロセッサ620と、バッテリ621と、1つ以上のダイバーシティアンテナ622と、ダイバーシティモジュール623とを含んでいてもよい。ダイバーシティモジュールは、ダイバーシティモジュール100および/またはダイバーシティモジュール200を含む、本明細書に記載されているダイバーシティモジュールの特徴の任意の組合わせを実現することができる。
送受信機613は、RF信号を生成して、プライマリアンテナ614および/またはダイバーシティアンテナ622を介して送信し得る。さらに、送受信機613は、プライマリアンテナおよび/またはダイバーシティアンテナ622から、入ってくるRF信号を受信し得る。RF信号の送信および受信に関連するさまざまな機能は、送受信機613として図6に総称的に表わされている1つ以上の構成要素によって達成可能であるということが理解されるであろう。例えば、単一の構成要素が送信および受信の両方の機能を行うように構成されてもよい。別の例では、送信および受信機能は、別々の構成要素によって行われてもよい。
図6では、送受信機613からの1つ以上の出力信号は、1つ以上の送信経路615を介してアンテナスイッチモジュール612に提供されるものとして表わされている。示されている例では、異なる送信経路615が、異なる帯域および/または異なる電力出力に関連する出力経路を表わし得る。例えば、示されている2つの異なる経路が、異なる電力出力(例えば低電力出力および高電力出力)に関連する経路、および/または、異なる帯域に関連する経路を表わし得る。送信経路615は、比較的低い電力を有するRF信号を送信に好適なより高い電力に高めることを助けるために1つ以上の電力増幅器617を含んでいてもよい。図6は2つの送信経路615を使用する構成を示しているが、モバイル装置611は、より多くのまたはより少ない送信経路615を含むように適合されてもよい。
図6では、1つ以上の受信された信号は、1つ以上の受信経路616を介してアンテナスイッチモジュール612から送受信機613に提供されるものとして表わされている。示されている例では、異なる受信経路616が、異なる帯域に関連する経路を表わし得る。例えば、示されている4つの例示的な経路616は、いくつかのモバイル装置が備えるクアッドバンド機能を表わし得る。図6は4つの受信経路616を使用する構成を示しているが、モバイル装置611は、より多くのまたはより少ない受信経路616を含むように適合されてもよい。
受信経路および/または送信経路間の切替えを容易にするために、アンテナスイッチモジュール612が含まれていてもよく、アンテナスイッチモジュール612は、選択された送信または受信経路に特定のアンテナを電気的に接続するために使用可能である。したがって、アンテナスイッチモジュール612は、モバイル装置611の動作に関連するいくつかの切替え機能を提供することができる。アンテナスイッチモジュール612は、例えば異なる帯域間の切替え、異なる電力モード間の切替え、送信モードと受信モードとの間の切替え、またはそれらのいくつかの組合わせに関連する機能を提供するように構成された1つ以上の多投スイッチを含んでいてもよい。また、アンテナスイッチモジュール612は、信号のフィルタリングおよび/またはデュプレキシングを含むさらなる機能を提供するように構成され得る。
図6は、特定の実施形態において、アンテナスイッチモジュール612、ダイバーシティモジュール623および/または他の動作コンポーネントの動作に関連するさまざまな制御機能を制御するために制御コンポーネント618が設けられてもよいことを示している。例えば、制御コンポーネント618は、プライマリアンテナ614および/またはダイバーシティアンテナ622との電気的接続を制御するために、アンテナスイッチモジュール612および/またはダイバーシティモジュール623に制御信号を提供し得る。
特定の実施形態では、プロセッサ620は、モバイル装置611上でのさまざまなプロセスの実施を容易にするように構成され得る。プロセッサ620は、汎用コンピュータ、専用コンピュータまたは他のプログラム可能なデータ処理装置であってもよい。特定の実現例では、モバイル装置611は、コンピュータ読取可能メモリ619を含んでいてもよく、コンピュータ読取可能メモリ619は、プロセッサ620に提供されてプロセッサ620によって実行され得るコンピュータプログラム命令を含んでいてもよい。
バッテリ621は、例えばリチウムイオンバッテリを含む、モバイル装置611で使用するのに好適な任意のバッテリであってもよい。
示されているモバイル装置611は、無線リンクの品質および信頼性の向上を助けることができるダイバーシティアンテナ622を含んでいる。例えば、ダイバーシティアンテナ622を含んでいることにより、見通し線損失を減少させることができ、および/または、プライマリアンテナ614の信号干渉に関連する位相シフト、時間遅延および/または歪みの影響を軽減することができる。
図6に示されるように、ダイバーシティアンテナ622にはダイバーシティモジュール623が電気的に接続されている。ダイバーシティモジュール623は、ダイバーシティアンテナ622を使用して受信および/または送信された信号を処理するために使用可能である。特定の構成では、ダイバーシティモジュール623は、フィルタリング、増幅、切替えおよび/または他の処理を行うために使用可能である。ダイバーシティモジュール623は、バイパス経路130を含んでいてもよい。インダクタL1,L2またはL3のうちの1つ以上もダイバーシティモジュール623に含まれていてもよい。ダイバーシティモジュール623は、単一のパッケージ内に封入された第1のスイッチ110、第2のスイッチ120、バイパス経路130ならびに1つ以上の送信経路および/または受信経路を含んでいてもよい。インダクタL1,L2またはL3のうちの1つ以上も当該単一のパッケージ内に含まれていてもよい。
上記の実施形態のうちのいくつかは、ダイバーシティモジュールに関連付けて例を示してきた。しかし、本明細書に記載されている原理および利点は、バイパス経路の誘導性補償から利益を得ることができるその他のシステムまたは装置において実現されてもよい。このようなバイパス経路は、受信経路および/または送信経路を迂回し得る。
このようなシステムまたは装置は、さまざまな電子装置において実現可能である。電子装置の例としては、消費者向け電子製品、消費者向け電子製品の部品、電子試験機器などが挙げられ得るが、これらに限定されるものではない。また、電子装置の例としては、ダイバーシティモジュールおよび/またはフロントエンドモジュールなどのRFモジュール、メモリチップ、メモリモジュール、光ネットワークまたは他の通信ネットワークの回路、ならびにディスクドライバ回路が挙げられ得るが、これらに限定されるものではない。消費者向け電子製品としては、スマートフォンなどの携帯電話、電話、テレビ、コンピュータモニタ、コンピュータ、ハンドヘルドコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートウォッチなどのウェアラブルコンピューティングデバイス、パーソナル・デジタル・アシスタント(personal digital assistant:PDA)、PCカード、電子レンジ、冷蔵庫、自動車、ステレオシステム、カセットレコーダまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、MP3プレーヤ、ラジオ、カムコーダ、カメラ、デジタルカメラ、携帯型メモリチップ、洗濯機、乾燥機、洗濯/乾燥機、複写機、ファクシミリ装置、スキャナ、多機能周辺装置、腕時計、時計などが挙げられ得るが、これらに限定されるものではない。さらに、電子装置は、未完成の製品を含み得る。
文脈上明白に他の意味に解すべき場合を除き、明細書および特許請求の範囲全体を通じて、「備える」、「備えている」、「含む」、「含んでいる」などの語は、排他的または網羅的な意味とは対照的に、包含的な意味で、すなわち「含むが、これらに限定されるものではない」という意味で解釈されるべきである。本明細書で一般に使用される「結合される」という語は、直接接続されるかまたは1つ以上の中間要素によって接続されるかのいずれかであり得る2つ以上の要素を指す。同様に、本明細書で一般に使用される「接続される」という語は、直接接続されるかまたは1つ以上の中間要素によって接続されるかのいずれかであり得る2つ以上の要素を指す。さらに、本願で使用される「本明細書において」、「上記」、「下記」という語および同様の意味の語は、本願の任意の特定の部分ではなく、本願全体を指すものとする。文脈が許す限り、単数または複数を使用した上記の詳細な説明の中の語は、それぞれ複数または単数も含み得る。2つ以上の項目のリストを参照した「または」という語は、当該語の以下の解釈、すなわち当該リストの中の項目のいずれか、当該リストの中の全ての項目および当該リストの中の項目の任意の組合わせ、の全ての解釈をカバーする。
さらに、とりわけ「できる」、「できた」、「してもよい」、「できる」、「例えば」、「例として」、「など」などの本明細書で使用される条件付きの文言は、概して、特に明記しない限りまたは使用されている文脈内で他の意味に理解すべき場合を除き、特定の実施形態が特定の特徴、要素および/または状態を含むが他の実施形態はそれらを含まないということを伝えるよう意図されている。したがって、このような条件付きの文言は、概して、特徴、要素および/または状態が何らかの形で1つ以上の実施形態に必要であるということを暗に示すよう意図されたものではなく、または、著者の入力または促しの有無にかかわらず、これらの特徴、要素および/または状態が任意の特定の実施形態に含まれるか否かもしくは任意の特定の実施形態において実行されるか否かを判断するための論理を1つ以上の実施形態が必ず含むということを暗に示すよう意図されたものではない。
上記の発明の実施形態の詳細な説明は、網羅的であるよう意図されたものではなく、または上記で開示されている厳密な形態に本発明を限定するよう意図されたものではない。本発明の特定の実施形態および本発明のための例は、例示の目的で上記されており、当業者が認識するように本発明の範囲内でさまざまな等価の変形例が可能である。例えば、プロセスまたはブロックは所与の順序で示されているが、代替的な実施形態では、ステップを有するルーチンが異なる順序で実行されてもよく、またはブロックを有するシステムが異なる順序で利用されてもよく、いくつかのプロセスまたはブロックは、削除、移動、追加、細分、結合および/または変形されてもよい。これらのプロセスまたはブロックの各々は、さまざまな異なる態様で実現可能である。また、プロセスまたはブロックは連続して実行されるものとして時には示されているが、これらのプロセスまたはブロックは、その代わりに並行して実行されてもよく、または異なる時に実行されてもよい。
本明細書において提供される本発明の教示は、必ずしも上記のシステムではなく、他のシステムにも適用可能である。上記のさまざまな実施形態の要素および動作は、さらなる実施形態を提供するように組合わせられてもよい。
本発明の特定の実施形態について説明してきたが、これらの実施形態は、単に一例として示されており、本開示の範囲を限定するよう意図されたものではない。実際、本明細書に記載されている新規の方法、装置およびシステムは、さまざまな他の形態で実施されてもよく、さらに、本開示の精神から逸脱することなく、本明細書に記載されている方法およびシステムの形態に対するさまざまな省略、置換および変更がなされてもよい。添付の特許請求の範囲およびその等価物は、本開示の範囲および精神に含まれるであろう形態または変形例を包含するよう意図されている。

Claims (23)

  1. 装置であって、
    少なくとも2つの投を有する第1のスイッチと、
    少なくとも2つの投を有する第2のスイッチと、
    前記第1のスイッチおよび前記第2のスイッチを電気的に接続するバイパス経路と、
    前記バイパス経路に関連するキャパシタンスを補償して前記バイパス経路の挿入損失を減少させるように構成された少なくとも1つのインダクタとを備える、装置。
  2. 前記キャパシタンスは、前記第1のスイッチのオフ状態キャパシタンス、前記第2のスイッチのオフ状態キャパシタンスまたは前記バイパス経路の伝送線路のキャパシタンスのうちの少なくとも1つを含む、請求項1に記載の装置。
  3. 前記少なくとも1つのインダクタは、前記第1のスイッチのオフ状態キャパシタンスを補償するように構成された第1のインダクタを含む、請求項1に記載の装置。
  4. 前記第1のスイッチの前記オフ状態キャパシタンスは、オフ状態直列キャパシタンスと、オフ状態シャントキャパシタンスとを含む、請求項3に記載の装置。
  5. 前記第1のスイッチは、前記第1のインダクタと前記バイパス経路との間に結合される、請求項3に記載の装置。
  6. 前記少なくとも1つのインダクタは、前記第2のスイッチのオフ状態キャパシタンスを補償するように構成された第2のインダクタを含む、請求項3に記載の装置。
  7. 前記少なくとも1つのインダクタは、前記バイパス経路の伝送線路のキャパシタンスを補償するように構成された第3のインダクタを含む、請求項6に記載の装置。
  8. 前記キャパシタンスは、前記バイパス経路の伝送線路のキャパシタンスを含む、請求項1に記載の装置。
  9. 前記第1のスイッチと前記第2のスイッチとの間に電気的に結合された無線周波数信号経路をさらに備え、前記無線周波数信号経路は、無線周波数信号を処理するように構成される、請求項1に記載の装置。
  10. 前記無線周波数信号経路は受信経路である、請求項9に記載の装置。
  11. 前記無線周波数信号経路は送信経路である、請求項9に記載の装置。
  12. 前記第1のスイッチは、第1の状態において、アンテナポートを前記バイパス経路に電気的に接続し、前記アンテナポートを前記無線周波数信号経路から電気的に分離するように構成され、前記第1のスイッチは、第2の状態において、前記アンテナポートを前記無線周波数信号経路に電気的に接続し、前記アンテナポートを前記バイパス経路から電気的に分離するように構成される、請求項9に記載の装置。
  13. ダイバーシティモジュールを備え、前記ダイバーシティモジュールは、前記第1のスイッチと、前記第2のスイッチと、前記バイパス経路とを少なくとも含む、請求項1に記載の装置。
  14. 複数のアンテナをさらに備え、前記複数のアンテナは、前記ダイバーシティモジュールの前記第1のスイッチと通信するダイバーシティアンテナを含む、請求項13に記載の装置。
  15. 前記ダイバーシティモジュールは、前記少なくとも1つのインダクタを含む、請求項13に記載の装置。
  16. 前記第2のスイッチと通信するアンテナスイッチモジュールをさらに備える、請求項13に記載の装置。
  17. 装置であって、
    少なくとも2つの投を有する第1のスイッチと、
    少なくとも2つの投を有する第2のスイッチと、
    前記第1のスイッチと前記第2のスイッチとの間に電気的に結合された無線周波数信号経路とを備え、前記無線周波数信号経路は、無線周波数信号を処理するように構成され、前記装置はさらに、
    前記第1のスイッチと前記第2のスイッチとの間に電気的に結合されたバイパス経路と、
    前記第1のスイッチのオフ状態キャパシタンスを補償して前記バイパス経路に関連する挿入損失を減少させるように構成されたインダクタとを備える、装置。
  18. 前記第2のスイッチのオフ状態キャパシタンスを補償して前記バイパス経路に関連する挿入損失を減少させるように構成された第2のインダクタをさらに備える、請求項17に記載の装置。
  19. 前記バイパス経路のキャパシタンスを補償して前記バイパス経路に関連する挿入損失を減少させるように構成された第3のインダクタをさらに備える、請求項18に記載の装置。
  20. 前記インダクタは、調節可能なインダクタンスを有する、請求項17に記載の装置。
  21. 前記インダクタは、シャントインダクタとして構成される、請求項17に記載の装置。
  22. 前記第1のスイッチと前記第2のスイッチとの間に受信経路をさらに備え、前記受信経路は、前記無線周波数信号経路を含み、前記第1のスイッチは、第1の状態において、アンテナポートを前記バイパス経路に電気的に接続し、前記アンテナポートを前記受信経路から電気的に分離するように構成され、前記第1のスイッチは、第2の状態において、前記アンテナポートを前記受信経路のうちの選択された受信経路に電気的に接続し、前記バイパス経路を前記アンテナポートおよび前記受信経路の他の受信経路から電気的に分離するように構成される、請求項17に記載の装置。
  23. バイパス経路に関連する挿入損失を減少させるための電子的に実行される方法であって、
    少なくとも2つの投を有する第1のスイッチを少なくとも2つの投を有する第2のスイッチに電気的に接続するバイパス経路によってダイバーシティモジュールの入力が前記ダイバーシティモジュールの出力に結合されるように前記ダイバーシティモジュールをバイパスモードで動作させるステップと、
    前記ダイバーシティモジュールを前記バイパスモードで動作させている間に、前記バイパスモードに関連する挿入損失を減少させるために、前記バイパス経路に関連するキャパシタンスを実質的にキャンセルするステップとを備える、電子的に実行される方法。
JP2015089250A 2014-04-30 2015-04-24 装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法 Active JP6417267B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461986556P 2014-04-30 2014-04-30
US61/986,556 2014-04-30
US14/678,390 2015-04-03
US14/678,390 US9847804B2 (en) 2014-04-30 2015-04-03 Bypass path loss reduction

Publications (3)

Publication Number Publication Date
JP2015213315A true JP2015213315A (ja) 2015-11-26
JP2015213315A5 JP2015213315A5 (ja) 2018-06-14
JP6417267B2 JP6417267B2 (ja) 2018-11-07

Family

ID=54355982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089250A Active JP6417267B2 (ja) 2014-04-30 2015-04-24 装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法

Country Status (7)

Country Link
US (3) US9847804B2 (ja)
JP (1) JP6417267B2 (ja)
KR (1) KR101903451B1 (ja)
CN (1) CN105049068B (ja)
HK (1) HK1211390A1 (ja)
SG (1) SG10201503384YA (ja)
TW (1) TWI645685B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098632A (ja) * 2015-11-18 2017-06-01 株式会社村田製作所 高周波モジュール及び通信装置
JP2018050272A (ja) * 2016-09-19 2018-03-29 エフシーアイ インク マルチバンドrf受信機

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847804B2 (en) * 2014-04-30 2017-12-19 Skyworks Solutions, Inc. Bypass path loss reduction
KR102123600B1 (ko) * 2015-05-29 2020-06-15 삼성전기주식회사 프론트 엔드 회로
US10616053B2 (en) 2015-12-04 2020-04-07 Skyworks Solutions, Inc. Multi-stage reconfigurable triplexer
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
US9929979B2 (en) * 2016-01-07 2018-03-27 Analog Devices, Inc. Scalable crosspoint switch
DE102016106611A1 (de) * 2016-04-11 2017-10-12 Snaptrack, Inc. Mehrstufige Anordnung mit einer reduzierten Dispersion
KR102476051B1 (ko) * 2016-04-22 2022-12-09 삼성전자주식회사 전자 장치 및 전자 장치의 안테나 전환 방법
JP2017208656A (ja) 2016-05-17 2017-11-24 株式会社村田製作所 スイッチモジュール及び高周波モジュール
CN107634771A (zh) * 2016-07-15 2018-01-26 联发科技(新加坡)私人有限公司 移动设备及其提升灵敏度的电路
US10103772B2 (en) * 2016-08-10 2018-10-16 Skyworks Solutions, Inc. Apparatus and methods for filter bypass for radio frequency front-ends
US20180062621A1 (en) * 2016-08-30 2018-03-01 Skyworks Solutions, Inc. Attenuators having phase shift and gain compensation circuits
US20180062622A1 (en) * 2016-08-30 2018-03-01 Skyworks Solutions, Inc. Binary-weighted attenuator having compensation circuit
JP6721472B2 (ja) * 2016-09-20 2020-07-15 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
KR102489781B1 (ko) * 2016-11-18 2023-01-17 삼성전기주식회사 노이즈 억제 특성을 개선한 고주파 스위치 장치
US10340861B2 (en) 2016-11-18 2019-07-02 Skyworks Solutions, Inc. Apparatus and methods for low noise amplifiers
JP6729790B2 (ja) * 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
US10778174B2 (en) 2017-11-30 2020-09-15 Skyworks Solutions, Inc. Band pass filter
CN108494461B (zh) * 2018-03-16 2020-06-16 Oppo广东移动通信有限公司 无线通信设备
US10601451B1 (en) * 2019-07-02 2020-03-24 Motorola Mobility Llc Low-cost method for selectively reducing switch loss
JP2021100213A (ja) * 2019-12-23 2021-07-01 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078127A1 (ja) * 2007-12-17 2009-06-25 Panasonic Corporation バイパス回路付増幅回路とこれを用いた電子機器
WO2013022237A1 (en) * 2011-08-08 2013-02-14 Lg Innotek Co., Ltd. Impedance matching apparatus
US20140104132A1 (en) * 2012-10-12 2014-04-17 Infineon Technologies Ag Impedance Matching Network with Improved Quality Factor and Method for Matching an Impedance

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204530A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH09148852A (ja) 1995-11-24 1997-06-06 Matsushita Electric Ind Co Ltd 送信出力可変装置
TW353833B (en) 1995-12-22 1999-03-01 Motorola Inc Wireless communication device having a reconfigurable matching circuit
JP3220679B2 (ja) * 1997-06-03 2001-10-22 松下電器産業株式会社 2周波スイッチ、2周波アンテナ共用器およびそれを用いた2周波帯域用移動体通信機器
JP3310203B2 (ja) 1997-07-25 2002-08-05 株式会社東芝 高周波スイッチ装置
JP2000114950A (ja) 1998-10-07 2000-04-21 Murata Mfg Co Ltd Spstスイッチおよびspdtスイッチおよびそれを用いた通信機
KR20000056689A (ko) 1999-02-25 2000-09-15 김영환 이동 전화 단말기용 저잡음 증폭기 제어 회로
JP2001111450A (ja) 1999-10-13 2001-04-20 Nec Corp 無線通信装置及びそれに用いる送受信制御方式
US8165535B2 (en) * 2006-06-04 2012-04-24 Samsung Electro-Mechanics Systems, methods and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using switched resonators
US6754510B2 (en) 2001-12-13 2004-06-22 Superconductor Technologies, Inc. MEMS-based bypass system for use with a HTS RF receiver
US6600294B1 (en) * 2002-01-23 2003-07-29 Tyco Electronics Corp. Switched reactance phase shifters
US6707417B2 (en) * 2002-06-11 2004-03-16 Raytheon Company Accurate range calibration architecture
FI115808B (fi) 2002-07-12 2005-07-15 Filtronic Comtek Oy Pienikohinaisen vahvistimen ohitusjärjestely
CN1327733C (zh) 2002-08-08 2007-07-18 松下电器产业株式会社 高频器件
US7103321B2 (en) * 2002-08-30 2006-09-05 Qualcomm Incorporated Power amplifier bypass in a half-duplex IC
US7161422B2 (en) 2003-01-03 2007-01-09 Junghyun Kim Multiple power mode amplifier with bias modulation option and without bypass switches
US7049906B2 (en) * 2003-05-29 2006-05-23 Sony Ericsson Mobile Communications Ab Quad band antenna interface modules including matching network ports
US7116952B2 (en) 2003-10-09 2006-10-03 Intel Corporation Method and apparatus to provide an area efficient antenna diversity receiver
KR100592767B1 (ko) * 2003-12-26 2006-06-26 한국전자통신연구원 개선된 전력증폭기 효율을 가진 듀얼 안테나 다이버시티송신기 및 시스템
JP2005318093A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 高周波スイッチ回路
US7193562B2 (en) 2004-11-22 2007-03-20 Ruckus Wireless, Inc. Circuit board having a peripheral antenna apparatus with selectable antenna elements
US8000368B2 (en) * 2006-07-26 2011-08-16 Santur Corporation Modulated semiconductor DFB laser array with a MEMS-based RF switch
CN100592656C (zh) * 2006-08-07 2010-02-24 西安交通大学 一种基于正多面体智能天线装置的波束形成及切换方法
WO2008084723A1 (ja) * 2006-12-28 2008-07-17 Hitachi Metals, Ltd. 高周波部品及び通信装置
US20090180403A1 (en) * 2008-01-11 2009-07-16 Bogdan Tudosoiu Multi-band and multi-mode radio frequency front-end module architecture
US20100008338A1 (en) * 2008-07-14 2010-01-14 Texas Instruments Incorporated High transmission power using shared bluetooth and wireless local area network front end module
US7898325B2 (en) * 2009-05-28 2011-03-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bypass switch
WO2011001769A1 (ja) 2009-07-02 2011-01-06 株式会社村田製作所 無線通信用高周波回路及び無線通信機
US8306481B2 (en) * 2009-10-30 2012-11-06 Infineon Technologies Ag Single pole multi throw switch
US20110159833A1 (en) * 2009-12-30 2011-06-30 Peter Kenington Active antenna array for a mobile communications network with a plurality of gain switches and a method for adjusting a signal level of individual radio signals
WO2012005787A1 (en) * 2010-07-08 2012-01-12 Microsemi Corporation Improved architecture for coexistence of multiple band radios
CN102670118B (zh) * 2011-03-16 2014-07-02 郑广民 一种马桶
KR101767175B1 (ko) * 2011-03-18 2017-08-10 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. 오디오 코딩에서의 프레임 요소 길이 전송
US8514785B2 (en) * 2011-04-04 2013-08-20 Freescale Semiconductor, Inc. Common RF interface for separating and mixing wireless signals
US8811922B2 (en) * 2011-04-18 2014-08-19 Apple Inc. LTE/1X dual-standby with single-chip radio
US8886136B1 (en) * 2011-04-22 2014-11-11 Marvell International Ltd. Two-pin TR switch with switched capacitor
US9154179B2 (en) * 2011-06-29 2015-10-06 Qualcomm Incorporated Receiver with bypass mode for improved sensitivity
US8660980B2 (en) * 2011-07-19 2014-02-25 Smartsignal Corporation Monitoring system using kernel regression modeling with pattern sequences
US9190699B2 (en) * 2011-10-13 2015-11-17 Rf Micro Devices, Inc. Band switch with switchable notch for receive carrier aggregation
US9397385B2 (en) * 2011-11-09 2016-07-19 Qualcomm Technologies International, Ltd. Near field communications reader
WO2013081551A1 (en) 2011-11-28 2013-06-06 Nanyang Technology University Spst switch, spdt switch, spmt switch and communication device using the same
TWI514675B (zh) * 2012-01-19 2015-12-21 Wistron Neweb Corp 天線裝置和天線切換電路
DE102012100460A1 (de) 2012-01-20 2013-07-25 Prüftechnik Dieter Busch AG Prüfanordnung und Prüfverfahren zur zerstörungsfreien Erfassung eines Fehlers in einem Prüfling mittels eines Wirbelstroms
US9331720B2 (en) 2012-01-30 2016-05-03 Qualcomm Incorporated Combined directional coupler and impedance matching circuit
CN202535327U (zh) * 2012-04-06 2012-11-14 洛阳航科星通电子科技有限公司 一种感性补偿的宽带射频单刀双掷开关
US9024838B2 (en) 2012-08-09 2015-05-05 Qualcomm Incorporated Multi-throw antenna switch with off-state capacitance reduction
US9515695B2 (en) 2012-09-26 2016-12-06 Intel Deutschland Gmbh Bypassing duplex filter
US9037096B2 (en) * 2013-03-06 2015-05-19 Microchip Technology Incorporated Reducing insertion loss in LNA bypass mode by using a single-pole-triple-throw switch in a RF front end module
CN103441747B (zh) * 2013-08-31 2016-08-10 西安电子科技大学 低差损低相移高集成度五位步进式超宽带数控衰减器
US9374122B2 (en) * 2013-09-26 2016-06-21 Broadcom Corporation Integrated on-chip duplexer for simultaneous wireless transmission
JP5456935B1 (ja) * 2013-10-30 2014-04-02 太陽誘電株式会社 回路モジュール
US9438284B2 (en) * 2013-11-04 2016-09-06 Qualcomm Incorporated Non-linear interference cancellation for multiple receiver antennas
US9425753B2 (en) * 2013-11-07 2016-08-23 Qualcomm Incorporated Low-noise amplifier matching
US9729190B2 (en) * 2014-01-17 2017-08-08 Qualcomm Incorporated Switchable antenna array
US9654169B2 (en) * 2014-04-22 2017-05-16 Skyworks Solutions, Inc. Apparatus and methods for multi-band radio frequency signal routing
US9641201B2 (en) * 2014-04-29 2017-05-02 Infineon Technologies Ag System and method for a radio frequency integrated circuit
US9847804B2 (en) * 2014-04-30 2017-12-19 Skyworks Solutions, Inc. Bypass path loss reduction
KR20170018021A (ko) 2014-06-12 2017-02-15 스카이워크스 솔루션즈, 인코포레이티드 라디오-주파수 스위치 응용들에 대한 기생 보상
KR102018815B1 (ko) * 2014-10-24 2019-11-04 삼성전자주식회사 주변 기기를 활용하여 원격 태스크를 수행하는 방법 및 디바이스
US9479160B2 (en) * 2014-12-17 2016-10-25 GlobalFoundries, Inc. Resonant radio frequency switch
US9825597B2 (en) * 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078127A1 (ja) * 2007-12-17 2009-06-25 Panasonic Corporation バイパス回路付増幅回路とこれを用いた電子機器
WO2013022237A1 (en) * 2011-08-08 2013-02-14 Lg Innotek Co., Ltd. Impedance matching apparatus
US20140104132A1 (en) * 2012-10-12 2014-04-17 Infineon Technologies Ag Impedance Matching Network with Improved Quality Factor and Method for Matching an Impedance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098632A (ja) * 2015-11-18 2017-06-01 株式会社村田製作所 高周波モジュール及び通信装置
JP2018050272A (ja) * 2016-09-19 2018-03-29 エフシーアイ インク マルチバンドrf受信機

Also Published As

Publication number Publication date
US10447323B2 (en) 2019-10-15
HK1211390A1 (en) 2016-05-20
JP6417267B2 (ja) 2018-11-07
SG10201503384YA (en) 2015-11-27
US20180183477A1 (en) 2018-06-28
KR20150125602A (ko) 2015-11-09
TWI645685B (zh) 2018-12-21
TW201607252A (zh) 2016-02-16
US20150318889A1 (en) 2015-11-05
US20200099410A1 (en) 2020-03-26
CN105049068B (zh) 2019-04-23
KR101903451B1 (ko) 2018-10-04
US9847804B2 (en) 2017-12-19
CN105049068A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP6417267B2 (ja) 装置、およびバイパス経路に関連する挿入損失を減少させるための電子的に実行される方法
US10623046B2 (en) Multi-band device with reduced band loading
US10483641B2 (en) Antenna switch modules and methods of making the same
US11984857B2 (en) Impedance transformation circuit for amplifier
US9654169B2 (en) Apparatus and methods for multi-band radio frequency signal routing
US10476531B2 (en) High-frequency front-end circuit
TWI652913B (zh) 多模多頻之收發器、射頻前端電路及應用其之射頻系統
US11990877B2 (en) Power amplifier output matching with suppressed harmonics
US9136991B2 (en) Power amplifying circuit and front end module including the same
JP2016096486A (ja) 高周波フロントエンド回路、高周波モジュール
US9252820B2 (en) Circuit and mobile communication device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180423

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250