JP2015207685A - 半導体モジュール及び半導体装置 - Google Patents

半導体モジュール及び半導体装置 Download PDF

Info

Publication number
JP2015207685A
JP2015207685A JP2014087941A JP2014087941A JP2015207685A JP 2015207685 A JP2015207685 A JP 2015207685A JP 2014087941 A JP2014087941 A JP 2014087941A JP 2014087941 A JP2014087941 A JP 2014087941A JP 2015207685 A JP2015207685 A JP 2015207685A
Authority
JP
Japan
Prior art keywords
semiconductor
main electrode
semiconductor module
extends
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014087941A
Other languages
English (en)
Other versions
JP6354283B2 (ja
Inventor
健太 江森
Kenta Emori
健太 江森
卓 下村
Takumi Shimomura
卓 下村
林 哲也
Tetsuya Hayashi
林  哲也
啓一郎 沼倉
Keiichiro Numakura
啓一郎 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2014087941A priority Critical patent/JP6354283B2/ja
Publication of JP2015207685A publication Critical patent/JP2015207685A/ja
Application granted granted Critical
Publication of JP6354283B2 publication Critical patent/JP6354283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】1in1タイプの半導体モジュールであってもインダクタンスを低減させることができる。
【解決手段】本発明の半導体モジュール1は、縦型の半導体素子3と、半導体素子の一方の主面に接続されて半導体素子を支持固定する第1主電極5と、半導体素子の他方の主面に接続されて外部への接続端子が設けられた第2主電極7とを備え、第2主電極7は、接続端子が設けられた方向とは異なる方向に延在して半導体モジュール1の側壁まで延びている。
【選択図】図1

Description

本発明は、電力変換用の半導体モジュールと、半導体モジュールを複数近接して配置した半導体装置に関する。
従来、3相のインバータを構成する半導体モジュールとしては、IGBT等の複数の半導体素子を上下アームで1パッケージにした2in1タイプの半導体モジュールがあった。この2in1タイプの半導体モジュールでは、上アームのエミッタ電極と下アームのコレクタ電極をパッケージ内で接続していた。
また、従来では、特許文献1に開示されているように、上アームと下アームで個別にパッケージした1in1タイプの半導体モジュールもあった。
特開2008−21796号公報
しかしながら、上述した従来の1in1タイプの半導体モジュールでは、エミッタ電極とコレクタ電極が独立してモジュールの外部に設けられていたため、2in1タイプの半導体モジュールと比較してインダクタンスが大きくなってしまうという問題点があった。
そこで、本発明は、上述した実情に鑑みて提案されたものであり、1in1タイプのパッケージであってもインダクタンスを低減させることのできる半導体モジュールを提供することを目的とする。
上述した課題を解決するために、本発明の一態様に係る半導体モジュール及び半導体装置は、縦型の半導体素子と、半導体素子の一方の主面に接続された第1主電極と、半導体素子の他方の主面に接続された第2主電極とを備える。そして、第1主電極は半導体素子を支持固定し、第2主電極は外部への接続端子が設けられ、接続端子が設けられた方向とは異なる方向に延在して半導体モジュールの側壁まで延びている。
本発明の一態様に係る半導体モジュール及び半導体装置では、第2主電極に流れる電流が他の電流に対して反対方向に流れるように配置されるので、相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。
図1は、本発明の第1実施形態に係る半導体モジュールの構造を示す断面図である。 図2は、本発明の第1実施形態に係る半導体モジュールの構造を示す上面図である。 図3は、本発明の第1実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す上面図である。 図4は、本発明の第1実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す断面図である。 図5は、本発明の第1実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の回路構成を示す回路図である。 図6は、本発明の第1実施形態に係る半導体モジュールの変形例の構造を示す断面図である。 図7は、本発明の第1実施形態に係る半導体モジュールの変形例の構造を示す断面図である。 図8は、本発明の第1実施形態に係る半導体モジュールの変形例の構造を示す断面図である。 図9は、本発明の第1実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の変形例の構造を示す断面図である。 図10は、本発明の第2実施形態に係る半導体モジュールの構造を示す断面図である。 図11は、本発明の第2実施形態に係る半導体モジュールの構造を示す上面図である。 図12は、本発明の第2実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す上面図である。 図13は、本発明の第2実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す断面図である。 図14は、本発明の第2実施形態に係る半導体モジュールの変形例の構造を示す断面図である。 図15は、本発明の第3実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す断面図である。 図16は、本発明の第3実施形態に係る半導体モジュールを2つ並べて配置した半導体装置の構造を示す断面図である。
以下、本発明を適用した第1〜第3実施形態について図面を参照して説明する。
[第1実施形態]
[半導体モジュールの構成]
図1は本実施形態に係る半導体モジュールの構成を示す断面図であり、図2は上面図である。図1は図2のX−X線における断面図であり、図2は樹脂11を透過して示した上面図である。
図1、2に示すように、本実施形態に係る半導体モジュール1は、半導体素子3と、第1主電極5と、第2主電極7とを備えている。
半導体モジュール1は、インバータの上下アームのいずれかを構成する1in1タイプのパワー半導体モジュールであり、上述した各構成要素を樹脂11で封止することによって構成されている。樹脂11は、トランスファーモールド法でエポキシ等の熱硬化性樹脂を用いて成形することが望ましいが、PPSやゲル等を用いて封止してもよい。トランスファーモールド法では、樹脂を充填して硬化させた後に金型から抜く必要があるため、半導体モジュール1の側壁21には角度がついたテーパー13が形成される。このように半導体モジュール1をトランスファーモールド法で樹脂封止して形成することにより量産性を向上させることができる。
半導体素子3は、半導体基板の表面から裏面に電流が流れる縦型のIGBTやMOSFET等のスイッチング素子である。スイッチング素子としてIGBTを用いる場合には、還流用のダイオードが必要であるが、MOSFETを用いれば素子内に内蔵されるPNダイオードで還流できるためダイオードは不要にすることもできる。また、半導体素子3は、接合材9を介して第1主電極5及び第2主電極7に電気的に接続されている。接合材9は半田等の電気的に導通できるものであればよい。
尚、図2では、2つの半導体素子3を設けている。これらの半導体素子3が2つともスイッチング素子で信号端子15に接続する必要がある場合には、それぞれの半導体素子3のボンディングパッド19が信号端子15のある同一の方向を向くように、半導体素子3を配置する。これにより、ボンディングパッド19と信号端子15との間をワイヤボンディングによって接続する際に容易に接続することができ、ワイヤの長さも短くできる。また、半導体素子3を信号端子15に対して平行に配置すれば、信号端子15とボンディングパッド19を接続するワイヤの長さを揃えることができる。さらに、第2主電極7の形状についても四角形のシンプルな形状にできるので、加工費を抑えることができる。
第1主電極5は、半導体素子3を支持固定するダイパッドであり、銅やアルミニウム等の金属で形成され、半導体素子3の一方の主面に接続されている。第1主電極5には外部への接続端子であるパワー端子17が設けられており、電源からの大電流が流される構成となっている。第1主電極5の下面は樹脂11から露出しており、この露出部は絶縁材を介して冷却器に接続される。絶縁材としては絶縁シートや絶縁基板等を用いればよく、冷却器は空冷であっても水冷であってもよい。
また、第1主電極5上には信号端子15が設けられている。信号端子15は、図示しない絶縁基板によって第1主電極5と絶縁されており、半導体素子3のボンディングパッド19に接続されている。ボンディングパッド19と信号端子15との間の接続方法は、ワイヤボンディング装置でアルミニウム等のワイヤで接続すればよい。信号端子15は、ゲート制御や温度センシング、電流センシング等の信号を送受信するためのものであり、図2では2本の信号端子を記載しているが、必要に応じて数は調整すればよい。また、信号端子15はインバータの制御基板に接続する必要があるため、樹脂11から露出しているが、各部との絶縁距離を確保した上で制御基板の位置に応じて露出する位置を変更することができる。
第2主電極7は、銅やアルミニウム等の金属で形成され、半導体素子3の他方の主面に接続されている。第2主電極7には外部への接続端子であるパワー端子18が設けられており、電源からの大電流が流される構成となっている。第2主電極7の形状は、パワー端子17、18が設けられた方向とは異なる方向に延在し、半導体モジュール1の側壁21まで延びている。このとき、第2主電極7は、できるだけ側壁21の表面近くまで伸びており、少なくとも第1主電極5よりも外側まで伸びている。尚、側壁21がテーパー形状をしているので、第2主電極7は、テーパー13によって側壁21が最も外側に突出した部分にまで伸びるように形成することが好ましい。
このように第2主電極7の幅を広げたことにより、熱容量を確保できるので、熱抵抗を低減することができる。また、第2主電極7は、ボンディングパッド19上には形成されていないので、ボンディングパッド19と信号端子15をワイヤで接続する工程を、半導体素子3と第2主電極7を接続する工程の前でも後でも実施することができる。したがって、工程の自由度を向上させることができる。
[半導体装置の構成]
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図3、4を参照して説明する。図3は2つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図4は図3のY−Y線における断面図である。尚、図3では樹脂11を透過して示している。
図3、4に示すように、本実施形態に係る半導体装置100は、1in1タイプの半導体モジュール1A、1Bによってそれぞれインバータの上アームと下アームを個別に構成し、2つの半導体モジュール1A、1Bを近接して配置して上下アームを構成している。
半導体モジュール1Aのパワー端子17Pは電源のP側に接続され、半導体モジュール1Bのパワー端子17Nは電源のN側に接続される。また、半導体モジュール1A、1Bのパワー端子18A、18Bはインバータの出力端子に接続され、モーター等の負荷に電力を供給する。この場合の回路図を図5に示す。3相のインバータを構成する場合には、図3、4に示した構成の半導体装置100を1つの上下アームとし、これを3つ配置してUVWの3相の交流を出力する。
図3、4に示す配置では、半導体モジュール1Aに対して、半導体モジュール1Bを平面的に180度回転させて配置している。このような配置により、近接して配置された2つの半導体モジュール1A、1Bでは、第2主電極7が延在して伸びている方向の側壁21が対面して配置される。そして、上下アーム間に電流を流すと、半導体モジュール1Aの第2主電極7に流れる電流と半導体モジュール1Bの第2主電極7に流れる電流は反対方向に流れる。これにより相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。
また、対面している側壁21の間の距離を絶縁距離に設定することにより、必要な絶縁距離を確保した上で最短距離に配置できるので、相互インダクタンスによるインダクタンス低減の効果を最大にすることができる。尚、第1主電極5を流れる電流についても、半導体モジュール1Aと半導体モジュール1Bで逆向きになるので、相互インダクタンスが発生してインダクタンスを低減することができる。
さらに、同一構造の半導体モジュールを180度回転させて配置しているので、上アームと下アームで内部構造を変更することなく、1種類の半導体モジュールを用いて上下アームの各第2主電極7に流れる電流を逆向きに流すことができる。
[変形例]
上述した実施形態では、半導体素子3に半田等の接合材9で直接第2主電極7を接続していたが、図6に示すように、銅や銅モリブデンからなる導電性の柱23を第2主電極7との間に挟んで接続してもよい。このように柱23を設けたことにより、応力吸収や第2主電極7の高さ調整を行うことができる。
また、別の変形例としては、上述した実施形態では、ボンディングパッド19の上に第2主電極7を形成しない形状としていたが、図7に示すように第2主電極7を半導体素子3から側壁21の反対方向にも延長させて形成してもよい。その結果、第2主電極7はボンディングパッド19上に形成されることになる。また、図8に示すように、第2主電極7を樹脂11から露出させてもよい。このように第2主電極7を樹脂11から露出させることにより、第2主電極7も絶縁材を介して冷却器に接続することができ、第1主電極5と共に両面を冷却することができる。尚、図示していないが、図1で示した形状の第2主電極7についても同様に樹脂11から露出させてもよい。
さらに、別の変形例としては、2つの半導体モジュール1A、1Bを図4で示したように平面上に設置するのではなく、図9に示すように山型の形状をした2つの斜面上にそれぞれ配置してもよい。このとき2つの斜面間の角度は、2つの側壁21が平行になるような角度とする。これにより、半導体モジュール1A、1B間の距離をより近づけることができるので、相互インダクタンスによる打ち消し合う効果を高めてインダクタンスをさらに低減させることができる。
[第1実施形態の効果]
以上詳細に説明したように、本実施形態に係る半導体モジュール1では、第2主電極を接続端子が設けられた方向とは異なる方向に延在し、半導体モジュールの側壁まで延ばしている。これにより、第2主電極が延在して延びている方向の側壁を、バスバー等の電流が流れている部分に近接して電流が逆方向に流れるように配置すれば、相互インダクタンスの打消し合う効果によってインダクタンスを低減させることができる。
また、本実施形態に係る半導体モジュール1では、側壁がテーパー形状をしており、テーパー形状によって側壁が最も外側に突出した部分にまで、第2主電極が延びている。これにより、第2主電極をバスバー等の電流が流れている部分により近づけることができるので、相互インダクタンスによる打ち消し合う効果を高めてインダクタンスをさらに低減させることができる。
さらに、本実施形態に係る半導体モジュール1では、半導体モジュールが半導体素子を複数備えている場合に、複数の半導体素子のボンディングパッドが同一方向を向くように、半導体素子を配置する。これにより、ボンディングパッドと信号端子を接続するワイヤボンディングの工程を容易に行うことができる。
また、本実施形態に係る半導体モジュール1では、第2主電極が半導体素子のボンディングパッド上には形成されていない。これにより、ボンディングパッドと信号端子を接続する工程は、半導体素子と第2主電極を接続する工程の前でも後でも実施することができ、工程の自由度を向上させることができる。
さらに、本実施形態に係る半導体装置100では、近接して配置された2つの半導体モジュールにおいて、第2主電極が延在して延びている方向の側壁を対面して配置し、第2主電極にそれぞれ反対方向に電流を流している。これにより、相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。
また、本実施形態に係る半導体装置100では、近接して配置された2つの半導体モジュールにおいて、対面している側壁間の距離を絶縁距離とする。これにより、必要な絶縁距離を確保した上で最短距離に配置できるので、相互インダクタンスによるインダクタンス低減の効果を最大にすることができる。
さらに、本実施形態に係る半導体装置100では、近接して配置された2つの半導体モジュールを平面的に180度回転させて配置する。これにより、同一構造の半導体モジュールによって、各半導体モジュールの第2主電極に流れる電流を逆向きに流すことができる。
[第2実施形態]
次に、本発明の第2実施形態に係る半導体モジュール及び半導体装置について図面を参照して説明する。尚、第1実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。
[半導体モジュールの構成]
図10は本実施形態に係る半導体モジュールの構成を示す断面図であり、図11は上面図である。図10は図11のX−X線における断面図であり、図11は樹脂11を透過して示した上面図である。
図10、11に示すように、本実施形態に係る半導体モジュール51は、第2主電極57の形状が第1実施形態と相違している。すなわち、第2主電極57は、パワー端子17、18が設けられた方向とは異なる方向に延在して側壁21まで延びるとともに、その反対方向にも延在して側壁25まで延びている。そして、第2主電極57は、半導体素子3に対して左右対称な形状をしている。
このように第2主電極57を側壁21から側壁25まで延在させて拡大することにより、熱容量を増加させて熱抵抗を低減することができる。
[半導体装置の構成]
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図12、13を参照して説明する。図12は2つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図13は図12のY−Y線における断面図である。尚、図12では樹脂11を透過して示している。
図12、13に示すように、本実施形態に係る半導体装置110は、第1実施形態と同様に半導体モジュール51Aに対して、半導体モジュール51Bを平面的に180度回転させて配置している。このような配置により、近接して配置された2つの半導体モジュール51A、51Bでは、第2主電極57が延在して伸びている方向の側壁21が対面して配置される。そして、上下アーム間に電流を流すと、半導体モジュール51Aの第2主電極57に流れる電流と半導体モジュール51Bの第2主電極57に流れる電流は反対方向に流れる。これにより相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。また、半導体モジュール51A、51Bの側壁25をバスバー等の電流が流れる部分の近傍に配置し、電流が反対方向に流れるようにすれば、さらにインダクタンスを低減することができる。
[変形例]
上述した実施形態では、第2主電極57を樹脂11から露出させていないが、図14に示すように、第2主電極57を樹脂11から露出させてもよい。このように第2主電極57を樹脂11から露出させることにより、第2主電極57も絶縁材を介して冷却器に接続することができ、第1主電極5と共に両面を冷却することができる。特に、第2主電極57は、側壁21から側壁25まで形成されているので面積が広く、冷却効率をより高くすることができる。
[第2実施形態の効果]
以上詳細に説明したように、本実施形態に係る半導体モジュール51では、接続端子が設けられた方向とは異なる方向に第2主電極を延在するとともに、その延在した方向の反対方向にも第2主電極を延在して半導体モジュールの側壁まで延ばしている。そして、第2主電極を半導体素子に対して左右対称としている。これにより、第2主電極の面積が拡大するので、熱容量を増加させて熱抵抗を低減することができる。
[第3実施形態]
次に、本発明の第3実施形態に係る半導体装置について図面を参照して説明する。尚、第1及び第2実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。
[半導体装置の構成]
図15、16は2つの半導体モジュールを近接して配置した半導体装置の構成を示す断面図である。
図15に示すように、本実施形態に係る半導体装置120は、第1実施形態で説明した半導体モジュール1A、1Bを、上下を反対に配置して近接させている。
上述した第1実施形態のように半導体モジュール1A、1Bを平面的に180度回転させて配置した場合と比較して、本実施形態ではテーパー13の角度を調整すれば半導体モジュール1A、1B間の距離をさらに狭めることができる。
また、半導体モジュール1Aの第2主電極7は、隣接する半導体モジュール1Bの第2主電極7だけでなく第1主電極5に対しても近接して配置される。したがって、第1主電極5に流れる電流についても、第2主電極7に流れる電流と反対方向に流れるようにすれば、相互インダクタンスの打ち消し合う効果によってさらにインダクタンスを低減することができる。
尚、図16に示す半導体装置130は、図15と同様に第2実施形態で説明した半導体モジュール51A、51Bを、上下を反対に配置して近接させている。
[第3実施形態の効果]
以上詳細に説明したように、本実施形態に係る半導体装置120、130では、近接して配置された2つの半導体モジュールの上下を反対に配置する。これにより、同一構造の半導体モジュールによって、各半導体モジュールの第2主電極に流れる電流を逆向きに流すことができる。
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
1、1A、1B、51、51A、51B 半導体モジュール
3 半導体素子
5 第1主電極
7、57 第2主電極
9 接合材
11 樹脂
13 テーパー
15 信号端子
17、17P、17N、18、18A、18B パワー端子
19 ボンディングパッド
21、25 側壁
23 柱
100、110、120、130 半導体装置

Claims (9)

  1. 半導体モジュールであって、
    縦型の半導体素子と、
    前記半導体素子の一方の主面に接続され、前記半導体素子を支持固定する第1主電極と、
    前記半導体素子の他方の主面に接続され、外部への接続端子が設けられた第2主電極とを備え、
    前記第2主電極は、前記接続端子が設けられた方向とは異なる方向に延在し、前記半導体モジュールの側壁まで延びていることを特徴とする半導体モジュール。
  2. 前記半導体モジュールは側壁がテーパー形状をしており、前記テーパー形状によって側壁が最も外側に突出した部分まで、前記第2主電極が延びていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記半導体モジュールが前記半導体素子を複数備えている場合に、前記複数の半導体素子のボンディングパッドが同一方向を向くように、前記半導体素子が配置されていることを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記第2主電極は、前記半導体素子のボンディングパッド上には形成されていないことを特徴とする請求項1〜3のいずれか1項に記載の半導体モジュール。
  5. 前記第2主電極は、前記接続端子が設けられた方向とは異なる方向に延在するとともに、その延在した方向の反対方向にも延在して前記半導体モジュールの側壁まで延び、前記半導体素子に対して左右対称であることを特徴とする請求項1〜3のいずれか1項に記載の半導体モジュール。
  6. 請求項1〜5のいずれか1項に記載された半導体モジュールを複数近接して配置した半導体装置であって、
    近接して配置された2つの半導体モジュールは、前記第2主電極が延在して延びている方向の側壁を対面して配置され、
    前記近接して配置された2つの半導体モジュールの第2主電極にはそれぞれ反対方向に電流が流されることを特徴とする半導体装置。
  7. 前記近接して配置された2つの半導体モジュールは、対面している側壁間の距離が絶縁距離であることを特徴とする請求項6に記載の半導体装置。
  8. 前記近接して配置された2つの半導体モジュールは、平面的に180度回転して配置されていることを特徴とする請求項6または7に記載の半導体装置。
  9. 前記近接して配置された2つの半導体モジュールは、上下を反対に配置されていることを特徴とする請求項6または7に記載の半導体装置。
JP2014087941A 2014-04-22 2014-04-22 半導体モジュール及び半導体装置 Active JP6354283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014087941A JP6354283B2 (ja) 2014-04-22 2014-04-22 半導体モジュール及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087941A JP6354283B2 (ja) 2014-04-22 2014-04-22 半導体モジュール及び半導体装置

Publications (2)

Publication Number Publication Date
JP2015207685A true JP2015207685A (ja) 2015-11-19
JP6354283B2 JP6354283B2 (ja) 2018-07-11

Family

ID=54604266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087941A Active JP6354283B2 (ja) 2014-04-22 2014-04-22 半導体モジュール及び半導体装置

Country Status (1)

Country Link
JP (1) JP6354283B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112166500A (zh) * 2018-05-28 2021-01-01 株式会社电装 半导体装置
US10998309B2 (en) 2018-09-14 2021-05-04 Fuji Electric Co., Ltd. Semiconductor unit, semiconductor module, and semiconductor device having terminal region extending in parallel to the transistors
US11289466B2 (en) 2019-03-19 2022-03-29 Fuji Electric Co., Ltd. Semiconductor unit, semiconductor module, and semiconductor device
JP7278439B1 (ja) 2022-02-08 2023-05-19 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112166500A (zh) * 2018-05-28 2021-01-01 株式会社电装 半导体装置
CN112166500B (zh) * 2018-05-28 2023-10-24 株式会社电装 半导体装置
US10998309B2 (en) 2018-09-14 2021-05-04 Fuji Electric Co., Ltd. Semiconductor unit, semiconductor module, and semiconductor device having terminal region extending in parallel to the transistors
US11289466B2 (en) 2019-03-19 2022-03-29 Fuji Electric Co., Ltd. Semiconductor unit, semiconductor module, and semiconductor device
JP7278439B1 (ja) 2022-02-08 2023-05-19 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置
JP2023115441A (ja) * 2022-02-08 2023-08-21 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置

Also Published As

Publication number Publication date
JP6354283B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
US9806009B2 (en) Semiconductor device and power converter using the same
US9704831B2 (en) Power semiconductor module
JP6750514B2 (ja) 半導体装置
KR20130133052A (ko) 반도체 장치 및 그 제조 방법
US10818573B2 (en) Power semiconductor module with heat dissipation plate
US20150137344A1 (en) Semiconductor device and method for manufacturing same
JP6354283B2 (ja) 半導体モジュール及び半導体装置
CN110663110B (zh) 半导体功率模块
WO2020008874A1 (ja) パワーモジュール
WO2020184053A1 (ja) 半導体装置
US9059128B2 (en) Semiconductor device having improved thermal properties
JP2017017109A (ja) 半導体装置
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
CN110771027A (zh) 功率半导体装置及使用该装置的电力转换装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP6123722B2 (ja) 半導体装置
US10804186B2 (en) Semiconductor module and power converter
JP5429413B2 (ja) 半導体装置
JP2016092970A (ja) 電力変換モジュール
JP2021072293A (ja) 半導体パワーモジュール
JP2018125424A (ja) 半導体モジュールと、これを備えたコントロールユニット、電動パワーステアリングシステム
JP7428679B2 (ja) パワー半導体装置および電力変換装置
JP6887476B2 (ja) 半導体パワーモジュール
JP7240221B2 (ja) パワー半導体装置
WO2021015050A1 (ja) 電気回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R151 Written notification of patent or utility model registration

Ref document number: 6354283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151