JP2015207685A - 半導体モジュール及び半導体装置 - Google Patents
半導体モジュール及び半導体装置 Download PDFInfo
- Publication number
- JP2015207685A JP2015207685A JP2014087941A JP2014087941A JP2015207685A JP 2015207685 A JP2015207685 A JP 2015207685A JP 2014087941 A JP2014087941 A JP 2014087941A JP 2014087941 A JP2014087941 A JP 2014087941A JP 2015207685 A JP2015207685 A JP 2015207685A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- main electrode
- semiconductor module
- extends
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】本発明の半導体モジュール1は、縦型の半導体素子3と、半導体素子の一方の主面に接続されて半導体素子を支持固定する第1主電極5と、半導体素子の他方の主面に接続されて外部への接続端子が設けられた第2主電極7とを備え、第2主電極7は、接続端子が設けられた方向とは異なる方向に延在して半導体モジュール1の側壁まで延びている。
【選択図】図1
Description
[半導体モジュールの構成]
図1は本実施形態に係る半導体モジュールの構成を示す断面図であり、図2は上面図である。図1は図2のX−X線における断面図であり、図2は樹脂11を透過して示した上面図である。
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図3、4を参照して説明する。図3は2つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図4は図3のY−Y線における断面図である。尚、図3では樹脂11を透過して示している。
上述した実施形態では、半導体素子3に半田等の接合材9で直接第2主電極7を接続していたが、図6に示すように、銅や銅モリブデンからなる導電性の柱23を第2主電極7との間に挟んで接続してもよい。このように柱23を設けたことにより、応力吸収や第2主電極7の高さ調整を行うことができる。
以上詳細に説明したように、本実施形態に係る半導体モジュール1では、第2主電極を接続端子が設けられた方向とは異なる方向に延在し、半導体モジュールの側壁まで延ばしている。これにより、第2主電極が延在して延びている方向の側壁を、バスバー等の電流が流れている部分に近接して電流が逆方向に流れるように配置すれば、相互インダクタンスの打消し合う効果によってインダクタンスを低減させることができる。
次に、本発明の第2実施形態に係る半導体モジュール及び半導体装置について図面を参照して説明する。尚、第1実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。
図10は本実施形態に係る半導体モジュールの構成を示す断面図であり、図11は上面図である。図10は図11のX−X線における断面図であり、図11は樹脂11を透過して示した上面図である。
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図12、13を参照して説明する。図12は2つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図13は図12のY−Y線における断面図である。尚、図12では樹脂11を透過して示している。
上述した実施形態では、第2主電極57を樹脂11から露出させていないが、図14に示すように、第2主電極57を樹脂11から露出させてもよい。このように第2主電極57を樹脂11から露出させることにより、第2主電極57も絶縁材を介して冷却器に接続することができ、第1主電極5と共に両面を冷却することができる。特に、第2主電極57は、側壁21から側壁25まで形成されているので面積が広く、冷却効率をより高くすることができる。
以上詳細に説明したように、本実施形態に係る半導体モジュール51では、接続端子が設けられた方向とは異なる方向に第2主電極を延在するとともに、その延在した方向の反対方向にも第2主電極を延在して半導体モジュールの側壁まで延ばしている。そして、第2主電極を半導体素子に対して左右対称としている。これにより、第2主電極の面積が拡大するので、熱容量を増加させて熱抵抗を低減することができる。
次に、本発明の第3実施形態に係る半導体装置について図面を参照して説明する。尚、第1及び第2実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。
図15、16は2つの半導体モジュールを近接して配置した半導体装置の構成を示す断面図である。
以上詳細に説明したように、本実施形態に係る半導体装置120、130では、近接して配置された2つの半導体モジュールの上下を反対に配置する。これにより、同一構造の半導体モジュールによって、各半導体モジュールの第2主電極に流れる電流を逆向きに流すことができる。
3 半導体素子
5 第1主電極
7、57 第2主電極
9 接合材
11 樹脂
13 テーパー
15 信号端子
17、17P、17N、18、18A、18B パワー端子
19 ボンディングパッド
21、25 側壁
23 柱
100、110、120、130 半導体装置
Claims (9)
- 半導体モジュールであって、
縦型の半導体素子と、
前記半導体素子の一方の主面に接続され、前記半導体素子を支持固定する第1主電極と、
前記半導体素子の他方の主面に接続され、外部への接続端子が設けられた第2主電極とを備え、
前記第2主電極は、前記接続端子が設けられた方向とは異なる方向に延在し、前記半導体モジュールの側壁まで延びていることを特徴とする半導体モジュール。 - 前記半導体モジュールは側壁がテーパー形状をしており、前記テーパー形状によって側壁が最も外側に突出した部分まで、前記第2主電極が延びていることを特徴とする請求項1に記載の半導体モジュール。
- 前記半導体モジュールが前記半導体素子を複数備えている場合に、前記複数の半導体素子のボンディングパッドが同一方向を向くように、前記半導体素子が配置されていることを特徴とする請求項1または2に記載の半導体モジュール。
- 前記第2主電極は、前記半導体素子のボンディングパッド上には形成されていないことを特徴とする請求項1〜3のいずれか1項に記載の半導体モジュール。
- 前記第2主電極は、前記接続端子が設けられた方向とは異なる方向に延在するとともに、その延在した方向の反対方向にも延在して前記半導体モジュールの側壁まで延び、前記半導体素子に対して左右対称であることを特徴とする請求項1〜3のいずれか1項に記載の半導体モジュール。
- 請求項1〜5のいずれか1項に記載された半導体モジュールを複数近接して配置した半導体装置であって、
近接して配置された2つの半導体モジュールは、前記第2主電極が延在して延びている方向の側壁を対面して配置され、
前記近接して配置された2つの半導体モジュールの第2主電極にはそれぞれ反対方向に電流が流されることを特徴とする半導体装置。 - 前記近接して配置された2つの半導体モジュールは、対面している側壁間の距離が絶縁距離であることを特徴とする請求項6に記載の半導体装置。
- 前記近接して配置された2つの半導体モジュールは、平面的に180度回転して配置されていることを特徴とする請求項6または7に記載の半導体装置。
- 前記近接して配置された2つの半導体モジュールは、上下を反対に配置されていることを特徴とする請求項6または7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087941A JP6354283B2 (ja) | 2014-04-22 | 2014-04-22 | 半導体モジュール及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087941A JP6354283B2 (ja) | 2014-04-22 | 2014-04-22 | 半導体モジュール及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207685A true JP2015207685A (ja) | 2015-11-19 |
JP6354283B2 JP6354283B2 (ja) | 2018-07-11 |
Family
ID=54604266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014087941A Active JP6354283B2 (ja) | 2014-04-22 | 2014-04-22 | 半導体モジュール及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6354283B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112166500A (zh) * | 2018-05-28 | 2021-01-01 | 株式会社电装 | 半导体装置 |
US10998309B2 (en) | 2018-09-14 | 2021-05-04 | Fuji Electric Co., Ltd. | Semiconductor unit, semiconductor module, and semiconductor device having terminal region extending in parallel to the transistors |
US11289466B2 (en) | 2019-03-19 | 2022-03-29 | Fuji Electric Co., Ltd. | Semiconductor unit, semiconductor module, and semiconductor device |
JP7278439B1 (ja) | 2022-02-08 | 2023-05-19 | 三菱電機株式会社 | 半導体装置及びそれを用いた電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035670A (ja) * | 2005-07-22 | 2007-02-08 | Denso Corp | 半導体装置 |
WO2009125779A1 (ja) * | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2010205960A (ja) * | 2009-03-04 | 2010-09-16 | Denso Corp | 半導体モジュール |
-
2014
- 2014-04-22 JP JP2014087941A patent/JP6354283B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035670A (ja) * | 2005-07-22 | 2007-02-08 | Denso Corp | 半導体装置 |
WO2009125779A1 (ja) * | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2010205960A (ja) * | 2009-03-04 | 2010-09-16 | Denso Corp | 半導体モジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112166500A (zh) * | 2018-05-28 | 2021-01-01 | 株式会社电装 | 半导体装置 |
CN112166500B (zh) * | 2018-05-28 | 2023-10-24 | 株式会社电装 | 半导体装置 |
US10998309B2 (en) | 2018-09-14 | 2021-05-04 | Fuji Electric Co., Ltd. | Semiconductor unit, semiconductor module, and semiconductor device having terminal region extending in parallel to the transistors |
US11289466B2 (en) | 2019-03-19 | 2022-03-29 | Fuji Electric Co., Ltd. | Semiconductor unit, semiconductor module, and semiconductor device |
JP7278439B1 (ja) | 2022-02-08 | 2023-05-19 | 三菱電機株式会社 | 半導体装置及びそれを用いた電力変換装置 |
JP2023115441A (ja) * | 2022-02-08 | 2023-08-21 | 三菱電機株式会社 | 半導体装置及びそれを用いた電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6354283B2 (ja) | 2018-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806009B2 (en) | Semiconductor device and power converter using the same | |
US9704831B2 (en) | Power semiconductor module | |
JP6750514B2 (ja) | 半導体装置 | |
KR20130133052A (ko) | 반도체 장치 및 그 제조 방법 | |
US10818573B2 (en) | Power semiconductor module with heat dissipation plate | |
US20150137344A1 (en) | Semiconductor device and method for manufacturing same | |
JP6354283B2 (ja) | 半導体モジュール及び半導体装置 | |
CN110663110B (zh) | 半导体功率模块 | |
WO2020008874A1 (ja) | パワーモジュール | |
WO2020184053A1 (ja) | 半導体装置 | |
US9059128B2 (en) | Semiconductor device having improved thermal properties | |
JP2017017109A (ja) | 半導体装置 | |
US8921989B2 (en) | Power electronics modules with solder layers having reduced thermal stress | |
CN110771027A (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JP2015023226A (ja) | ワイドギャップ半導体装置 | |
JP6123722B2 (ja) | 半導体装置 | |
US10804186B2 (en) | Semiconductor module and power converter | |
JP5429413B2 (ja) | 半導体装置 | |
JP2016092970A (ja) | 電力変換モジュール | |
JP2021072293A (ja) | 半導体パワーモジュール | |
JP2018125424A (ja) | 半導体モジュールと、これを備えたコントロールユニット、電動パワーステアリングシステム | |
JP7428679B2 (ja) | パワー半導体装置および電力変換装置 | |
JP6887476B2 (ja) | 半導体パワーモジュール | |
JP7240221B2 (ja) | パワー半導体装置 | |
WO2021015050A1 (ja) | 電気回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6354283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |