JP2015204453A - Multilayer ceramic capacitor and mounting board thereof - Google Patents
Multilayer ceramic capacitor and mounting board thereof Download PDFInfo
- Publication number
- JP2015204453A JP2015204453A JP2014135713A JP2014135713A JP2015204453A JP 2015204453 A JP2015204453 A JP 2015204453A JP 2014135713 A JP2014135713 A JP 2014135713A JP 2014135713 A JP2014135713 A JP 2014135713A JP 2015204453 A JP2015204453 A JP 2015204453A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- electrodes
- portions
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
Description
本発明は、積層セラミックキャパシタ及びその実装基板に関する。 The present invention relates to a multilayer ceramic capacitor and a mounting substrate thereof.
積層チップ電子部品の一つである積層セラミックキャパシタ(MLCC:Multi‐Layered Ceramic Capacitor)は、小型であり且つ高容量が保障され実装が容易であるという長所によって、多様な電子装置に用いられることができる。 Multi-Layered Ceramic Capacitors (MLCCs), one of the multilayer chip electronic components, can be used in various electronic devices due to their small size, high capacity, and easy mounting. it can.
例えば、上記積層セラミックキャパシタは、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)等の映像機器、コンピューター、個人携帯用端末(PDA:Personal Digital Assistants)及び携帯電話などの多様な電子製品の基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーに用いられることができる。 For example, the multilayer ceramic capacitor includes a video device such as a liquid crystal display (LCD) and a plasma display panel (PDP), a computer, a personal digital assistant (PDA), and a mobile phone. It can be used as a chip-type capacitor that is mounted on a substrate of various electronic products such as a telephone and serves to charge or discharge electricity.
上記積層セラミックキャパシタは、複数の誘電体層と上記誘電体層の間に相違する極性の内部電極が交互に積層された構造を有することができる。 The multilayer ceramic capacitor may have a structure in which a plurality of dielectric layers and internal electrodes having different polarities are alternately stacked between the dielectric layers.
この際、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流又は交流電圧が印加されるときに内部電極間に圧電現象が発生して周波数によりセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。 At this time, since the dielectric layer has piezoelectricity, when a DC or AC voltage is applied to the multilayer ceramic capacitor, a piezoelectric phenomenon occurs between the internal electrodes to expand and contract the volume of the ceramic body according to the frequency. However, there is a possibility of generating periodic vibration.
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と基板を連結するハンダを介して上記基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる可能性がある。 Such vibration is transmitted to the substrate via the external electrode of the multilayer ceramic capacitor and the solder connecting the external electrode and the substrate, and the entire substrate becomes an acoustic reflection surface, which can generate a vibration sound as noise. There is sex.
上記振動音は、人に不快感を与える20〜20,000Hz領域の可聴周波数に該当する。このように人に不快感を与える振動音をアコースティックノイズ(acoustic noise)という。 The vibration sound corresponds to an audible frequency in the range of 20 to 20,000 Hz that gives an unpleasant feeling to a person. Such a vibration sound that gives an unpleasant feeling to a person is referred to as acoustic noise.
上記外部電極と基板を連結するハンダは、セラミック本体の両側面又は両端面から上記外部電極の表面に沿って一定の高さに傾斜して形成される。 The solder for connecting the external electrode and the substrate is formed to be inclined at a certain height along the surface of the external electrode from both side surfaces or both end surfaces of the ceramic body.
この際、上記ハンダの体積及び高さが大きくなるほど、上記積層セラミックキャパシタの振動が上記基板に容易に伝達されて発生するアコースティックノイズの大きさが深化するという問題があった。 At this time, as the volume and height of the solder are increased, the vibration of the multilayer ceramic capacitor is easily transmitted to the substrate, and the magnitude of acoustic noise generated is increased.
最近、電子機器には、部品の低騒音化によって、上記積層セラミックキャパシタで発生するアコースティックノイズが大きく現れることがある。 Recently, acoustic noise generated in the multilayer ceramic capacitor may appear greatly in electronic devices due to low noise of components.
よって、本発明は、積層セラミックキャパシタのアコースティックノイズを効果的に低減させることを目的とする。 Accordingly, an object of the present invention is to effectively reduce the acoustic noise of a multilayer ceramic capacitor.
本発明の一実施形態によれば、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体内で上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように配置された複数の第1及び第2の内部電極と、上記セラミック本体の両端面に形成され、上記第1及び第2の内部電極とそれぞれ接続された第1及び第2の外部電極と、上記セラミック本体の両端面に付着され、上記第1及び第2の外部電極とそれぞれ接続された第1及び第2の本体部、及び上記第1及び第2の本体部から上記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第1及び第2のリード部を含む第1及び第2の端子電極と、を含む積層セラミックキャパシタが提供される。 According to an embodiment of the present invention, a ceramic body in which a plurality of dielectric layers are stacked in a thickness direction and the ceramic body are alternately exposed from both end faces of the ceramic body through the dielectric layer. A plurality of first and second internal electrodes arranged in such a manner, and first and second external electrodes formed on both end faces of the ceramic body and connected to the first and second internal electrodes, respectively The first and second main body portions attached to both end surfaces of the ceramic main body and connected to the first and second external electrodes, respectively, and the mounting of the ceramic main body from the first and second main body portions There is provided a multilayer ceramic capacitor including first and second terminal electrodes including first and second lead portions extending so as to protrude from a surface and having end portions formed with curved surfaces.
本発明の他の実施形態によれば、上部に第1及び第2の電極パッドを有する基板と、上記基板上に設置された上記積層セラミックキャパシタと、を含む積層セラミックキャパシタの実装基板が提供される。 According to another embodiment of the present invention, there is provided a multilayer ceramic capacitor mounting substrate including a substrate having first and second electrode pads thereon and the multilayer ceramic capacitor disposed on the substrate. The
本発明の一実施例において、上記第1及び第2の端子電極の上記第1及び第2のリード部は、円柱状に形成されることができる。 In one embodiment of the present invention, the first and second lead portions of the first and second terminal electrodes may be formed in a cylindrical shape.
本発明の一実施例において、上記第1及び第2の端子電極の上記第1及び第2のリード部は、実装面の方に凸の半円柱状に形成されることができる。 In one embodiment of the present invention, the first and second lead portions of the first and second terminal electrodes may be formed in a semi-cylindrical shape convex toward the mounting surface.
本発明の一実施例において、上記第1及び第2の端子電極は、上記第1及び第2のリード部がそれぞれ上記セラミック本体の幅方向に沿って離隔して形成された複数の単位リード部からなることができる。 In one embodiment of the present invention, the first and second terminal electrodes have a plurality of unit lead portions formed by separating the first and second lead portions along the width direction of the ceramic body. Can consist of
本発明の一実施例において、上記第1及び第2のリード部は、第1及び第2のニッケル(Ni)メッキ層と、上記第1及び第2のニッケルメッキ層上にそれぞれ形成された第1及び第2のスズ(Sn)メッキ層と、を含むことができる。 In one embodiment of the present invention, the first and second lead portions are formed on the first and second nickel (Ni) plating layers and the first and second nickel plating layers, respectively. 1 and a second tin (Sn) plating layer.
本発明の一実施例において、上記第1及び第2の外部電極と上記第1及び第2の端子電極の上記第1及び第2の本体部の間には、第1及び第2の導電性接着層又は高温はんだ付け部がそれぞれ形成されることができる。 In one embodiment of the present invention, the first and second conductive electrodes are provided between the first and second external electrodes and the first and second body portions of the first and second terminal electrodes. An adhesive layer or a high temperature soldering part can be formed respectively.
本発明の一実施例において、上記第1及び第2の外部電極は、上記セラミック本体の両端面から上記セラミック本体の両側面及び両主面の一部まで伸びて形成されることができる。 In one embodiment of the present invention, the first and second external electrodes may be formed to extend from both end faces of the ceramic body to both side faces of the ceramic body and a part of both main faces.
本発明の一実施例において、上記第1及び第2の外部電極は、第3及び第4のニッケル(Ni)メッキ層と、上記第3及び第4のニッケルメッキ層上にそれぞれ形成された第3及び第4のスズ(Sn)メッキ層と、を含むことができる。 In one embodiment of the present invention, the first and second external electrodes are formed on the third and fourth nickel (Ni) plating layers and the third and fourth nickel plating layers, respectively. 3 and 4 tin (Sn) plating layers.
本発明の一実施形態によれば、基板と接触する端子電極のリード部がセラミック本体の実装面よりも突出するように伸び且つその端部が曲面で形成されるため、積層セラミックキャパシタを基板に実装するときの基板との接触面積が小さくなって外部電極から上記基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる効果がある。 According to one embodiment of the present invention, since the lead portion of the terminal electrode that contacts the substrate extends so as to protrude from the mounting surface of the ceramic body and the end portion is formed with a curved surface, the multilayer ceramic capacitor is formed on the substrate. There is an effect that acoustic noise can be reduced by reducing the contact area with the substrate when mounting and reducing the amount of vibration transmitted from the external electrode to the substrate.
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.
図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図2は本発明の一実施形態による積層セラミックキャパシタから第1及び第2の端子電極と導電性接着層を分離して概略的に示す分解斜視図であり、図3は図1のA‐A’線に沿う断面図である。 FIG. 1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating first and second terminal electrodes and a conductive adhesive layer from the multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 3 is a sectional view taken along line AA ′ of FIG. 1.
図1〜図3を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック本体110、複数の第1及び第2の内部電極121、122、第1及び第2の外部電極131、132、及び第1及び第2の端子電極141、142を含む。
1 to 3, the multilayer
セラミック本体110は、複数の誘電体層111を厚さ方向に積層した後に焼成したものである。
The
この際、セラミック本体110において隣接するそれぞれの誘電体層111同士は、その境界が確認できない程度に一体化されることができる。
At this time, the adjacent
また、セラミック本体110は、六面体状であれば良いが、本発明はこれに限定されるものではない。
The
本実施形態では、説明の便宜のために、セラミック本体110において誘電体層111が積層される厚さ方向の対向する面を上下面、上記上下面を連結し且つ第1及び第2の外部電極131、132が形成される長さ方向の面を両端面、上記両端面と垂直に交差し且つ対向する幅方向の面を両側面と定義する。
In the present embodiment, for convenience of explanation, the opposing surfaces in the thickness direction in which the
また、セラミック本体110は、その寸法に特に制限はないが、例えば、2.0mm(L)×1.2mm(W)等のサイズで構成して高容量の積層セラミックキャパシタ100を具現することができる。
The
また、セラミック本体110の最外郭面である上下面には、必要に応じて、所定厚さのカバー層112、113が形成されることができる。
In addition,
誘電体層111は、一層の厚さが積層セラミックキャパシタ100の容量設計に合わせて任意に変わっても良い。
The thickness of the
また、誘電体層111は、高誘電率のセラミック材料、例えば、BaTiO3系セラミック粉末等を含むことができるが、本発明はこれに限定されるものではない。
The
上記BaTiO3系セラミック粉末としては、例えば、BaTiO3にCa、Zr等が一部固溶された(Ba1−xCax)TiO3、Ba(Ti1−yCay)O3、(Ba1−xCax)(Ti1−yZry)O3又はBa(Ti1−yZry)O3等があるが、本発明はこれに限定されるものではない。 Examples of the BaTiO 3 ceramic powder include (Ba 1-x Ca x ) TiO 3 , Ba (Ti 1-y Ca y ) O 3 , (Ba) in which Ca, Zr and the like are partly dissolved in BaTiO 3. 1-x Ca x ) (Ti 1-y Zr y ) O 3, Ba (Ti 1-y Zr y ) O 3, and the like, but the present invention is not limited to this.
一方、誘電体層111には、上記セラミック粉末と共に、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤等がさらに添加されることができる。
Meanwhile, a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant, and the like can be further added to the
上記セラミック添加剤としては、例えば、遷移金属酸化物又は炭化物、希土類元素、マグネシウム(Mg)又はアルミニウム(Al)等を用いることができる。 As said ceramic additive, a transition metal oxide or carbide, rare earth elements, magnesium (Mg), aluminum (Al), etc. can be used, for example.
第1及び第2の内部電極121、122は、誘電体層111を形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層111を介してセラミック本体110の内部に交互に配置される。
The first and second
このような第1及び第2の内部電極121、122は、相違する極性を有する一対の電極であり、誘電体層111の積層方向に沿って対向して配置され、中間に配置された誘電体層111によって互いに電気的に絶縁されることができる。
The first and second
第1及び第2の内部電極121、122は、その一端がセラミック本体110の両端面からそれぞれ露出する。
One end of each of the first and second
このようにセラミック本体110の両端面から交互に露出した第1及び第2の内部電極121、122の端部は、セラミック本体110の両端部で第1及び第2の外部電極131、132とそれぞれ接続されて電気的に連結されることができる。
As described above, the ends of the first and second
この際、第1及び第2の内部電極121、122は、導電性金属で形成され、例えば、その材料としてニッケル(Ni)又はニッケル(Ni)合金等を用いることができるが、本発明はこれに限定されるものではない。
At this time, the first and second
上記のような構成により、第1及び第2の外部電極131、132に所定の電圧を印加すると、対向する第1及び第2の内部電極121、122の間に電荷が蓄積される。
With the above configuration, when a predetermined voltage is applied to the first and second
この際、積層セラミックキャパシタ100の静電容量は、誘電体層111の積層方向に沿って重なる第1及び第2の内部電極121、122の重なり面積に比例する。
At this time, the capacitance of the multilayer
第1及び第2の外部電極131、132は、良好な電気特性を有し且つ優れた耐ヒートサイクル性と耐湿性等の高信頼性を提供するために、銅(Cu)を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されるものではない。
The first and second
第1及び第2の外部電極131、132は、セラミック本体110の両端面にそれぞれ形成され、第1及び第2の内部電極121、122の露出した端部とそれぞれ接続されて電気的に連結されることができる。
The first and second
また、第1及び第2の外部電極131、132は、必要に応じて、セラミック本体110の両端面からセラミック本体110の両側面及び両主面の一部まで伸びて形成されることができる。
In addition, the first and second
また、第1及び第2の外部電極131、132には、必要に応じて、その表面をメッキ処理してメッキ層を形成することができる。
Further, the surfaces of the first and second
この際、上記メッキ層は、第1及び第2の外部電極131、132上にニッケル(Ni)をメッキして形成されたニッケルメッキ層と、上記ニッケルメッキ層上にスズ(Sn)をメッキして形成されたスズメッキ層と、を含むことができる。
At this time, the plating layer is formed by plating nickel (Ni) on the first and second
第1及び第2の端子電極141、142は、第1及び第2の本体部141a、142aと第1及び第2のリード部141b、142bを含むことができる。
The first and second
第1及び第2の本体部141a、142aは、セラミック本体110の両端面上の第1及び第2の外部電極131、132上に付着されて第1及び第2の外部電極131、132とそれぞれ接続されて電気的に連結される部分である。
The first and second
第1及び第2のリード部141b、142bは、第1及び第2の本体部141a、142aの下端からそれぞれセラミック本体110の実装面より下方に突出するように伸びた部分であって、基板への実装時に電極パッド又は回路パターン等と接触して電気的に連結される部分である。
The first and second
この際、第1及び第2のリード部141b、142bは、基板と接触する下端部が曲面で形成されることができる。
At this time, the first and second
また、第1及び第2のリード部141b、142bは、好ましくは、基板に対する接触面積を最小化するように断面が円形に形成されることができるが、本発明はこれに限定されるものではない。
In addition, the first and second
例えば、図4に示されているように、本発明の端子電極141’は、外部電極上に付着される本体部141a’と本体部141a’の下端部から下方に半円形に突出して伸びたリード部141c’で構成され、この際、リード部141c’は、上端に平坦面141b’を有し下方に凸の半円柱状に形成されることができる。
For example, as shown in FIG. 4, the
即ち、本発明の端子電極のリード部は、基板と接触する部分が曲面を有する範囲内で多様な形状に変わっても良い。 That is, the lead portion of the terminal electrode according to the present invention may be changed into various shapes within a range where the portion in contact with the substrate has a curved surface.
本実施形態によれば、第1及び第2の端子電極141、142の第1及び第2のリード部141b、142bが曲面で形成されるため、第1及び第2のリード部141b、142bと第1及び第2の電極パッド221、222が接触する面積が小さくなる。
According to the present embodiment, since the first and second
したがって、積層セラミックキャパシタ100の圧電性により発生して第1及び第2の外部電極131、132を介して基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる。
Accordingly, acoustic noise can be reduced by reducing the amount of vibration generated by the piezoelectricity of the multilayer
また、第1及び第2のリード部141b、142bには、必要に応じて、その表面をメッキ処理してメッキ層を形成することができる。
Further, the surface of the first and second
上記メッキ層によって、第1及び第2のリード部141b、142bを基板に実装するときにハンダ付けがより効率的に行われることができる。
By the plating layer, soldering can be performed more efficiently when the first and second
この際、上記メッキ層は、第1及び第2のリード部141b、142b上にニッケル(Ni)をメッキして形成されたニッケルメッキ層と、上記ニッケルメッキ層上にスズ(Sn)をメッキして形成されたスズメッキ層と、を含むことができる。
At this time, the plating layer includes a nickel plating layer formed by plating nickel (Ni) on the first and second
一方、第1及び第2の端子電極141、142の本体部141a、142aと第1及び第2の外部電極131、132の間には、導電性樹脂を含む導電性ペーストからなる導電性接着層151、152又は高温はんだ付け部(high temp solder)が形成されることができる。
On the other hand, a conductive adhesive layer made of a conductive paste containing a conductive resin is provided between the
図5は、本発明のさらに他の実施形態による積層セラミックキャパシタから第1及び第2の端子電極と導電性接着層を分離して概略的に示す分解斜視図である。 FIG. 5 is an exploded perspective view schematically showing the first and second terminal electrodes and the conductive adhesive layer separated from a multilayer ceramic capacitor according to still another embodiment of the present invention.
以下、前述した本発明の一実施形態による積層セラミックキャパシタ100’と類似する部分については重複を避けるためにその具体的な説明を省略し、相違する構造を有する第1及び第2の端子電極161、162について具体的に説明する。
Hereinafter, in order to avoid duplication about the part similar to multilayer ceramic capacitor 100 'by one Embodiment of this invention mentioned above, the specific description is abbreviate | omitted and the 1st and 2nd
図5を参照すると、本実施形態の第1及び第2の端子電極161、162は、第1及び第2の本体部161a、162aと複数の単位リード部161b、161c、162b、162cを含むことができる。
Referring to FIG. 5, the first and second
第1及び第2の本体部161a、162aは、セラミック本体110の両端面上の第1及び第2の外部電極131、132に付着されて第1及び第2の外部電極131、132とそれぞれ接続されて電気的に連結される部分である。
The first and second
単位リード部161b、161c、162b、162cは、第1及び第2の本体部161a、162aの下端からそれぞれセラミック本体110の実装面より下方に突出するように伸びて形成された部分であって、基板への実装時に電極パッド又は回路パターン等と接触して電気的に連結される部分である。
The
この際、単位リード部161b、161c、162b、162cは、セラミック本体110の幅方向に沿って所定の間隔163、164をおいて離隔して形成されることができる。
At this time, the unit lead
また、本発明の第1及び第2の端子電極161、162は、単位リード部161b、161c、162b、162cの個数が図示に限定されるものではない。必要に応じて、上記単位リード部は、第1及び第2の端子電極161、162の第1及び第2の本体部161a、162aにそれぞれ3個以上形成されることができる。
In the first and second
本実施形態によれば、第1及び第2の端子電極161、162のリード部が複数の単位リード部に分離されて構成されるため、前述した実施形態と比べ、リード部と第1及び第2の電極パッド221、222が接触する面積がより小さくなる。
According to the present embodiment, since the lead portions of the first and second
したがって、積層セラミックキャパシタ100’の圧電性により発生して第1及び第2の外部電極131、132を介して基板に伝達される振動の量をより減らすことによりアコースティックノイズをより低減させることができる。
Accordingly, the acoustic noise can be further reduced by further reducing the amount of vibration generated by the piezoelectricity of the multilayer
図6は、本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示す側断面図である。 FIG. 6 is a side cross-sectional view schematically showing a multilayer ceramic capacitor mounting board according to an embodiment of the present invention.
図6を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板200は、積層セラミックキャパシタ100が実装される基板210と、上記基板210の上面に離隔して形成された第1及び第2の電極パッド221、222と、を含む。
Referring to FIG. 6, the mounting
積層セラミックキャパシタ100は、セラミック本体110の実装面である下面に突出して形成された第1及び第2の端子電極141、142の第1及び第2のリード部141b、142bがそれぞれ基板210の第1及び第2の電極パッド221、222上に接触するように位置した状態でハンダ231、232を用いて基板210と電気的に連結されることができる。
In the multilayer
一方、上記のように積層セラミックキャパシタ100が基板210に実装された状態で積層セラミックキャパシタ100の両端部に形成された第1及び第2の外部電極131、132に極性の異なる電圧が印加されると、誘電体層111の逆圧電効果(Inverse piezoelectric effect)によってセラミック本体110は厚さ方向に膨張及び収縮し、第1及び第2の外部電極131、132の両端部はポアソン効果(Poisson effect)によってセラミック本体110の厚さ方向の膨張及び収縮とは逆に収縮及び膨張する。
On the other hand, voltages having different polarities are applied to the first and second
このような収縮及び膨張は、振動を発生させる。また、上記振動は、第1及び第2の外部電極131、132から基板210に伝達され、これにより、基板210から音響が放射されてアコースティックノイズとなる。
Such contraction and expansion generates vibration. In addition, the vibration is transmitted from the first and second
しかしながら、本実施形態によれば、第1及び第2の端子電極141、142のリード部141b、142bの端部が曲面で形成されるため、第1及び第2のリード部141b、142bと第1及び第2の電極パッド221、222が接触する面積が小さくなり、その結果、積層セラミックキャパシタ100の圧電性により発生して第1及び第2の外部電極131、132を介して基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる。
However, according to the present embodiment, since the end portions of the
また、本実施形態によれば、第1及び第2のリード部141b、142bの円筒部の表面にハンダ231、232が固着されることにより、ハンダ231、232が固着される表面積が十分に確保されることができるため、ハンダ231、232の量を減らしても第1及び第2の外部電極131、132の固着強度が減少しない。
Further, according to the present embodiment, the
また、本実施形態による積層セラミックキャパシタ100の実装基板200において、ハンダ231、232は、第1及び第2の端子電極141、142の第1及び第2のリード部141b、142bと第1及び第2の電極パッド221、222の間に設けられた溝部に入る。
In the mounting
したがって、ハンダ231、232が積層セラミックキャパシタ100のセラミック本体110と第1及び第2の外部電極131、132に接触することなく、第1及び第2のリード部141b、142bの下方の縁面のみに形成される最小限の高さに形成されることができる。
Therefore, the
したがって、本実施形態による積層セラミックキャパシタ100は、ハンダ231、232の高さが最小化されて第1及び第2の端子電極141、142の弾性力が効率的に作用するため、積層セラミックキャパシタ100から発生する振動が基板210に伝達されることを減少させることによりアコースティックノイズを低減させることができる。
Therefore, in the multilayer
最近では、電子製品の小型化及び薄型化に伴い、基板の縮小化が行われ、電子部品の高密度実装が求められている。 Recently, as electronic products have become smaller and thinner, substrates have been reduced, and high-density mounting of electronic components has been demanded.
特に、汎用受動部品の場合、搭載数量が多くなるほど実装面積が大きくなる。よって、高密度実装への対応が増加している。 In particular, in the case of general-purpose passive components, the mounting area increases as the mounting quantity increases. Therefore, the correspondence to high-density mounting is increasing.
本実施形態によれば、下端部が曲面で形成された第1及び第2の端子電極141、142の第1及び第2のリード部141b、142bによってハンダ231、232の体積を最小限に減らし、基板210に形成された第1及び第2の電極パッド221、222の面積を減らすことにより、外部電極の固着強度等の機械的強度を損傷させることなく高密度実装が可能となる。
According to the present embodiment, the volumes of the
また、基板上に狭いピッチ(pitch)で複数の積層セラミックキャパシタを実装しても、それぞれの積層セラミックキャパシタを連結するハンダブリッジ(solder bridge)が生じないため、部品の信頼性を向上させることができる効果がある。 In addition, even if a plurality of multilayer ceramic capacitors are mounted on a substrate at a narrow pitch, a solder bridge that connects the multilayer ceramic capacitors does not occur, so that the reliability of the components can be improved. There is an effect that can be done.
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 The embodiment of the present invention has been described in detail above, but the scope of the present invention is not limited to this, and various modifications and variations can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those having ordinary knowledge in the art.
100 積層セラミックキャパシタ
110 セラミック本体
111 誘電体層
112、113 カバー層
121、122 第1及び第2の内部電極
131、132 第1及び第2の外部電極
141、142、161、162 第1及び第2の端子電極
141a、142a、161a、162a 第1及び第2の本体部
141b、142b、161b、162b 第1及び第2のリード部
151、152 第1及び第2の導電性接着層
200 実装基板
210 基板
221、222 第1及び第2の電極パッド
231、232 ハンダ
100 multilayer
Claims (16)
前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第1及び第2の内部電極と、
前記セラミック本体の両端面に形成され、前記第1及び第2の内部電極とそれぞれ接続された第1及び第2の外部電極と、
前記セラミック本体の両端面に付着され、前記第1及び第2の外部電極とそれぞれ接続された第1及び第2の本体部、及び前記第1及び第2の本体部から前記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第1及び第2のリード部を含む第1及び第2の端子電極と、
を含む、積層セラミックキャパシタ。 A ceramic body in which a plurality of dielectric layers are laminated in the thickness direction;
A plurality of first and second internal electrodes arranged to be alternately exposed from both end faces of the ceramic body through the dielectric layer in the ceramic body;
First and second external electrodes formed on both end faces of the ceramic body and connected to the first and second internal electrodes, respectively;
First and second main body portions attached to both end surfaces of the ceramic main body and connected to the first and second external electrodes, respectively, and mounting surfaces of the ceramic main body from the first and second main body portions First and second terminal electrodes including first and second lead portions that extend so as to protrude further and have end portions formed of curved surfaces;
Multilayer ceramic capacitor.
前記基板上に設置された積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層されたセラミック本体、前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第1及び第2の内部電極、前記セラミック本体の両端面に形成され、前記第1及び第2の内部電極とそれぞれ接続された第1及び第2の外部電極、及び前記セラミック本体の両端面に付着され、前記第1及び第2の外部電極とそれぞれ接続された第1及び第2の本体部及び前記第1及び第2の本体部から前記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第1及び第2のリード部を含む第1及び第2の端子電極を含む、積層セラミックキャパシタの実装基板。 A substrate having first and second electrode pads thereon;
A multilayer ceramic capacitor installed on the substrate;
Including
The multilayer ceramic capacitor is arranged such that a plurality of dielectric layers are laminated in the thickness direction, and are alternately exposed from both end faces of the ceramic body through the dielectric layer in the ceramic body. A plurality of first and second internal electrodes, first and second external electrodes formed on both end faces of the ceramic body and connected to the first and second internal electrodes, respectively, and both ends of the ceramic body The first and second main body portions attached to the surface and connected to the first and second external electrodes, respectively, and the first and second main body portions so as to protrude from the mounting surface of the ceramic main body. A multilayer ceramic capacitor mounting substrate including first and second terminal electrodes including first and second lead portions extending and having curved end portions.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140044166A KR20150118386A (en) | 2014-04-14 | 2014-04-14 | Multi-layered ceramic capacitor and board having the same mounted thereon |
KR10-2014-0044166 | 2014-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015204453A true JP2015204453A (en) | 2015-11-16 |
Family
ID=54275520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014135713A Pending JP2015204453A (en) | 2014-04-14 | 2014-07-01 | Multilayer ceramic capacitor and mounting board thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015204453A (en) |
KR (1) | KR20150118386A (en) |
CN (1) | CN104979097A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106373781A (en) * | 2016-10-27 | 2017-02-01 | 苏州仓旻电子科技有限公司 | Safety ceramic capacitor |
KR20190040982A (en) | 2016-08-31 | 2019-04-19 | 도와 일렉트로닉스 가부시키가이샤 | Silver alloy powder, conductive paste, electronic parts and electric devices |
CN110660587A (en) * | 2018-06-29 | 2020-01-07 | 三星电机株式会社 | Multilayer electronic component and board having the same mounted thereon |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102018308B1 (en) | 2017-05-04 | 2019-09-05 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
US10347425B2 (en) | 2017-05-04 | 2019-07-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and board having the same |
KR102097032B1 (en) * | 2018-09-13 | 2020-04-03 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR102426212B1 (en) * | 2018-09-13 | 2022-07-28 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR20210085669A (en) * | 2019-12-31 | 2021-07-08 | 삼성전기주식회사 | Multilayered electronic component and board having the same mounted thereon |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016326A (en) * | 2008-06-02 | 2010-01-21 | Murata Mfg Co Ltd | Ceramic electronic component and method for manufacturing the same |
JP2012033652A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033654A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012094783A (en) * | 2010-10-28 | 2012-05-17 | Tdk Corp | Electronic component |
JP2012099538A (en) * | 2010-10-29 | 2012-05-24 | Tdk Corp | Electronic component |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223359A (en) * | 1999-01-29 | 2000-08-11 | Murata Mfg Co Ltd | Ceramic electronic component |
JP2001189233A (en) * | 1999-12-28 | 2001-07-10 | Murata Mfg Co Ltd | Layered capacitor |
US6958899B2 (en) * | 2003-03-20 | 2005-10-25 | Tdk Corporation | Electronic device |
-
2014
- 2014-04-14 KR KR1020140044166A patent/KR20150118386A/en not_active Application Discontinuation
- 2014-07-01 JP JP2014135713A patent/JP2015204453A/en active Pending
- 2014-12-05 CN CN201410737928.8A patent/CN104979097A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016326A (en) * | 2008-06-02 | 2010-01-21 | Murata Mfg Co Ltd | Ceramic electronic component and method for manufacturing the same |
JP2012033652A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033654A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012094783A (en) * | 2010-10-28 | 2012-05-17 | Tdk Corp | Electronic component |
JP2012099538A (en) * | 2010-10-29 | 2012-05-24 | Tdk Corp | Electronic component |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190040982A (en) | 2016-08-31 | 2019-04-19 | 도와 일렉트로닉스 가부시키가이샤 | Silver alloy powder, conductive paste, electronic parts and electric devices |
US11041229B2 (en) | 2016-08-31 | 2021-06-22 | Dowa Electronics Materials Co., Ltd. | Silver-coated alloy powder, electrically conductive paste, electronic part, and electric device |
CN106373781A (en) * | 2016-10-27 | 2017-02-01 | 苏州仓旻电子科技有限公司 | Safety ceramic capacitor |
CN110660587A (en) * | 2018-06-29 | 2020-01-07 | 三星电机株式会社 | Multilayer electronic component and board having the same mounted thereon |
CN110660587B (en) * | 2018-06-29 | 2022-04-19 | 三星电机株式会社 | Multilayer electronic component and board having the same mounted thereon |
Also Published As
Publication number | Publication date |
---|---|
CN104979097A (en) | 2015-10-14 |
KR20150118386A (en) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6544803B2 (en) | Multilayer ceramic electronic component and its mounting board | |
JP5804577B2 (en) | Multilayer ceramic capacitor, its mounting substrate and manufacturing method | |
KR102070233B1 (en) | Composite electronic component, board for mounting the same and packing unit thereof | |
JP6369853B2 (en) | Multilayer ceramic capacitor | |
US10128050B1 (en) | Composite electronic component and board having the same | |
KR102214642B1 (en) | Multi-layered ceramic electronic components and board having the same mounted thereon | |
KR102149787B1 (en) | Multi-layered ceramic electronic component and board having the same mounted thereon | |
JP6512526B2 (en) | Composite electronic component and its mounting board | |
KR101548793B1 (en) | Multi-layered ceramic capacitor, mounting circuit thereof and manufacturing method of the same | |
JP2015204453A (en) | Multilayer ceramic capacitor and mounting board thereof | |
US9526174B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
JP2015216337A (en) | Multilayer ceramic capacitor, array multilayer ceramic capacitor, manufacturing method therefor, and mounting board therefor | |
JP6552050B2 (en) | Multilayer ceramic electronic components | |
JP2015204451A (en) | Multilayer ceramic capacitor and method of manufacturing the same and its mounting board | |
JP6526547B2 (en) | Multilayer ceramic electronic component and its mounting board | |
KR102139762B1 (en) | Multi-layered ceramic electronic components and board having the same mounted thereon | |
KR102516763B1 (en) | Composite electronic component and board for mounting the same | |
KR102122931B1 (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
KR20150089277A (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
KR102059442B1 (en) | Composite electronic component and board for mounting the same | |
KR102149786B1 (en) | Multi-layered ceramic capacitor board having the same mounted thereon | |
KR102222610B1 (en) | Capatitor component and board for mounting same | |
KR102057906B1 (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
JP2015220451A (en) | Multilayer ceramic capacitor, multilayer ceramic capacitor assembly, and board for mounting the same | |
KR102064009B1 (en) | Multi-layered ceramic capacitor and mounting circuit thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160614 |