JP2015204451A - Multilayer ceramic capacitor and method of manufacturing the same and its mounting board - Google Patents
Multilayer ceramic capacitor and method of manufacturing the same and its mounting board Download PDFInfo
- Publication number
- JP2015204451A JP2015204451A JP2014127904A JP2014127904A JP2015204451A JP 2015204451 A JP2015204451 A JP 2015204451A JP 2014127904 A JP2014127904 A JP 2014127904A JP 2014127904 A JP2014127904 A JP 2014127904A JP 2015204451 A JP2015204451 A JP 2015204451A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- multilayer ceramic
- ceramic capacitor
- ceramic body
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
Description
本発明は、積層セラミックキャパシタ及びその製造方法、並びにその実装基板に関する。 The present invention relates to a multilayer ceramic capacitor, a manufacturing method thereof, and a mounting substrate thereof.
積層チップ電子部品の一つである積層セラミックキャパシタ(MLCC、multi−layered ceramic capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置に用いられることができる。 Multi-layered ceramic capacitor (MLCC), which is one of multilayer chip electronic components, is used in various electronic devices due to its small size, high capacity, and easy mounting. be able to.
例えば、上記積層セラミックキャパシタは、液晶表示装置(LCD、liquid crystal display)及びプラズマ表示装置パネル(PDP、plasma display panel)などの映像機器、コンピュータ、個人携帯用端末機(PDA、personal digital assistants)及び携帯電話などの多様な電子製品の基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサとして用いられることができる。 For example, the multilayer ceramic capacitor includes a video device such as a liquid crystal display (LCD) and a plasma display panel (PDP), a computer, a personal digital assistant (PDA), and a personal digital assistant (PDA). It can be used as a chip-type capacitor that is mounted on a substrate of various electronic products such as a mobile phone and serves to charge or discharge electricity.
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性を有する内部電極と、が交互に積層された構造を有することができる。 Such a multilayer ceramic capacitor can have a structure in which a plurality of dielectric layers and internal electrodes having different polarities are alternately stacked between the dielectric layers.
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、複数の内部電極の間で圧電現象が生じ、周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。 At this time, since the dielectric layer has piezoelectricity, when a DC or AC voltage is applied to the multilayer ceramic capacitor, a piezoelectric phenomenon occurs between the plurality of internal electrodes, and the volume of the ceramic body is increased according to the frequency. There is a possibility of generating periodic vibrations while expanding and contracting.
このような振動は、上記積層セラミックキャパシタの外部電極、及び上記外部電極と基板を連結するはんだを通じて基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる。 Such vibration is transmitted to the substrate through the external electrode of the multilayer ceramic capacitor and the solder connecting the external electrode and the substrate, and the entire substrate becomes an acoustic reflection surface, and generates a vibration sound as noise.
上記振動音は、人に不快感を与える20〜20,000Hz領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ(acoustic noise)という。 The vibration sound corresponds to an audible frequency in the range of 20 to 20,000 Hz that gives an unpleasant feeling to a person, and the vibrating sound that gives an unpleasant feeling to the person is referred to as acoustic noise.
上記外部電極と基板を連結するはんだは、セラミック本体の両側面または両端面において上記外部電極の表面に沿って一定高さで傾斜して形成される。 The solder for connecting the external electrode and the substrate is formed to be inclined at a certain height along the surface of the external electrode on both side surfaces or both end surfaces of the ceramic body.
このとき、上記はんだの体積及び高さが増加するほど上記積層セラミックキャパシタの振動が上記基板にさらに容易に伝達されて、発生するアコースティックノイズの大きさも激しくなるという問題点があった。 At this time, as the volume and height of the solder increase, vibrations of the multilayer ceramic capacitor are more easily transmitted to the substrate, and the magnitude of the generated acoustic noise is increased.
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタから発生するアコースティックノイズがさらに顕著に現れる可能性がある。 In recent electronic devices, there is a possibility that acoustic noise generated from such a multilayer ceramic capacitor appears more remarkably as the noise of components decreases.
当技術分野では、積層セラミックキャパシタから発生するアコースティックノイズを効果的に低減させることができる新たな方案が求められてきた。 In this technical field, a new method capable of effectively reducing the acoustic noise generated from the multilayer ceramic capacitor has been demanded.
本発明の一側面は、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体内において、上記誘電体層を介して上記セラミック本体の両端面に交互に露出するように配置された複数の第1及び第2内部電極と、上記セラミック本体の両端部を覆うように形成された第1及び第2外部電極と、上記セラミック本体の周面、及び上記第1及び第2外部電極の周面に形成された絶縁層と、上記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2バンプ(Bump)電極と、を含む積層セラミックキャパシタを提供する。 According to an aspect of the present invention, a ceramic body in which a plurality of dielectric layers are stacked in a thickness direction, and the ceramic body are alternately exposed at both end faces of the ceramic body through the dielectric layer. A plurality of arranged first and second internal electrodes, first and second external electrodes formed to cover both ends of the ceramic body, a peripheral surface of the ceramic body, and the first and second Provided is a multilayer ceramic capacitor including an insulating layer formed on a peripheral surface of an external electrode, and first and second bump electrodes formed on a mounting surface from which the first and second external electrodes are exposed. To do.
本発明の他の側面は、上部に第1及び第2電極パッドを有する基板と、上記基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層されたセラミック本体、上記セラミック本体内において、上記誘電体層を介して上記セラミック本体の両端面に交互に露出するように配置された複数の第1及び第2内部電極、上記セラミック本体の両端部を覆うように形成された第1及び第2外部電極、上記セラミック本体の周面、及び上記第1及び第2外部電極の周面に形成された絶縁層、及び上記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2バンプ(Bump)電極を含む積層セラミックキャパシタの実装基板を提供する。 Another aspect of the present invention includes a substrate having first and second electrode pads on an upper portion thereof, and a multilayer ceramic capacitor disposed on the substrate, wherein the multilayer ceramic capacitor has a plurality of dielectric layers having a thickness. A plurality of first and second internal electrodes disposed in the ceramic body in such a manner as to be alternately exposed at both end faces of the ceramic body through the dielectric layer in the ceramic body; First and second external electrodes formed to cover both ends of the main body, a peripheral surface of the ceramic main body, an insulating layer formed on the peripheral surfaces of the first and second external electrodes, and the first and second Provided is a multilayer ceramic capacitor mounting substrate including first and second bump electrodes formed on a mounting surface from which a second external electrode is exposed.
本発明の一側面において、上記第1及び第2バンプ電極は、上記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2ニッケル(Ni)めっき層と、上記第1及び第2ニッケルめっき層上にそれぞれ形成された第1及び第2すず(Sn)めっき層と、を含むことができる。 In one aspect of the present invention, the first and second bump electrodes include first and second nickel (Ni) plating layers formed on mounting surfaces from which the first and second external electrodes are exposed, and the first and second bump electrodes, respectively. And first and second tin (Sn) plating layers formed on the first and second nickel plating layers, respectively.
本発明の一側面において、上記第1及び第2バンプ電極は、上記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2銅(Cu)めっき層と、上記第1及び第2銅めっき層上にそれぞれ形成された第1及び第2ニッケル(Ni)めっき層と、上記第1及び第2ニッケルめっき層上にそれぞれ形成された第1及び第2すず(Sn)めっき層と、を含むことができる。 In one aspect of the present invention, the first and second bump electrodes include first and second copper (Cu) plating layers respectively formed on mounting surfaces from which the first and second external electrodes are exposed, and the first and second bump electrodes. First and second nickel (Ni) plating layers formed on the first and second copper plating layers, respectively, and first and second tin (Sn) formed on the first and second nickel plating layers, respectively. A plating layer.
本発明の一側面において、上記第1及び第2バンプ電極は50μm以上の厚さを有することができる。 In one aspect of the present invention, the first and second bump electrodes may have a thickness of 50 μm or more.
本発明の一側面において、上記第1及び第2外部電極は、上記セラミック本体の両端面に形成され、上記第1及び第2内部電極とそれぞれ接続された第1及び第2接続部と、上記第1及び第2接続部から上記セラミック本体の実装面の一部までそれぞれ延長されるように形成された第1及び第2端子部と、を含み、上記第1及び第2バンプ電極が上記第1及び第2端子部上にそれぞれ形成されることができる。 In one aspect of the present invention, the first and second external electrodes are formed on both end faces of the ceramic body, and are connected to the first and second internal electrodes, respectively. First and second terminal portions formed to extend from the first and second connection portions to a part of the mounting surface of the ceramic body, respectively, and the first and second bump electrodes are the first and second bump electrodes. Each may be formed on the first and second terminal portions.
本発明の一側面において、上記絶縁層はエポキシレジスト(epoxy resist)であることができる。 In some embodiments of the present invention, the insulating layer may be an epoxy resist.
本発明のさらに他の側面は、第1及び第2内部電極がそれぞれ形成された複数のセラミックシートを上記セラミックシートを介して上記第1及び第2内部電極が対向して配置されるように交互に積層及び加圧して積層体を設ける段階と、上記積層体を1個のキャパシタに対応する領域ごとに切断して焼成し、上記第1及び第2内部電極がセラミック本体の両端面に交互に露出するセラミック本体を設ける段階と、上記セラミック本体の両端部に上記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、上記セラミック本体の周面、及び上記第1及び第2外部電極の周面に絶縁層を形成する段階と、上記第1及び第2外部電極が露出する実装面にめっきを行って第1及び第2バンプ電極を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。 According to still another aspect of the present invention, a plurality of ceramic sheets on which first and second internal electrodes are respectively formed are alternately arranged so that the first and second internal electrodes are opposed to each other with the ceramic sheet interposed therebetween. And laminating and pressing to form a laminated body, and cutting and firing the laminated body into regions corresponding to one capacitor, and the first and second internal electrodes are alternately formed on both end faces of the ceramic body. Providing an exposed ceramic body; forming first and second external electrodes at both ends of the ceramic body so as to be electrically connected to the first and second internal electrodes; and Forming an insulating layer on the peripheral surface and the peripheral surfaces of the first and second external electrodes; and plating the mounting surface on which the first and second external electrodes are exposed to form the first and second bump electrodes. Forming stage and To provide a method of manufacturing a multilayer ceramic capacitor comprising a.
本発明の一側面において、上記第1及び第2バンプ電極は、上記第1及び第2外部電極が露出する実装面に、ニッケルを電気めっきし、すずを電気めっきして形成することができる。 In one aspect of the present invention, the first and second bump electrodes can be formed by electroplating nickel and electroplating tin on the mounting surface where the first and second external electrodes are exposed.
本発明の一側面において、上記第1及び第2バンプ電極は、上記第1及び第2外部電極が露出する実装面に、銅を電気めっきし、ニッケルを電気めっきし、すずを電気めっきして形成することができる。 In one aspect of the present invention, the first and second bump electrodes are formed by electroplating copper, electroplating nickel, and electroplating tin on the mounting surface where the first and second external electrodes are exposed. Can be formed.
本発明の一側面において、上記第1及び第2バンプ電極は50μm以上の厚さで形成することができる。 In one aspect of the present invention, the first and second bump electrodes can be formed with a thickness of 50 μm or more.
本発明の一側面において、上記絶縁層は、上記セラミック本体の周面、及び上記第1及び第2外部電極の周面に絶縁樹脂を塗布して硬化させて形成することができる。 In one aspect of the present invention, the insulating layer may be formed by applying and curing an insulating resin on the peripheral surface of the ceramic body and the peripheral surfaces of the first and second external electrodes.
本発明の一側面において、上記絶縁樹脂はエポキシレジスト(epoxy resist)であることができる。 In some embodiments of the present invention, the insulating resin may be an epoxy resist.
本発明の一側面によると、外部電極の実装面にバンプ電極を形成することにより、積層セラミックキャパシタを基板へ実装するとき、上記バンプ電極が上記外部電極から上記基板に伝達される振動を吸収することで、アコースティックノイズを低減させることができる効果を奏する。 According to one aspect of the present invention, by forming a bump electrode on the mounting surface of the external electrode, the bump electrode absorbs vibration transmitted from the external electrode to the substrate when the multilayer ceramic capacitor is mounted on the substrate. Thus, there is an effect that acoustic noise can be reduced.
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.
図1は本発明の一実施形態による積層セラミックキャパシタを実装面が上になるようにして概略的に示した斜視図であり、図2は図1のA−A’線に沿った断面図である。 FIG. 1 is a perspective view schematically illustrating a multilayer ceramic capacitor according to an embodiment of the present invention with a mounting surface facing upward, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. is there.
図1及び図2を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック本体110と、複数の第1及び第2内部電極121、122と、第1及び第2外部電極131、132と、絶縁層140と、第1及び第2バンプ(bump)電極151、152と、を含む。
Referring to FIGS. 1 and 2, the multilayer
セラミック本体110は、複数の誘電体層111を厚さ方向に積層してから焼成したものである。
The
このとき、セラミック本体110において隣接するそれぞれの誘電体層111間の境界は確認できないほど一体化されていることができる。
At this time, the
また、セラミック本体110は、六面体形状を有することができるが、本発明はこれに限定されない。
The
本実施形態では、説明の便宜上、セラミック本体110において、誘電体層111が積層される上下に対向する厚さ方向の面を上下面、このうち第1及び第2バンプ電極151、152が形成された面を実装面、上記上下面を連結し、対向する長さ方向の面を両端面、及び上記両端面と垂直に交差しながら対向する幅方向の面を両側面と定義する。
In the present embodiment, for convenience of explanation, in the
また、セラミック本体110は、その寸法に特に制限されないが、例えば、1.0mm×0.5mmなどのサイズに構成して高容量の積層セラミックキャパシタ100を構成することができる。
In addition, the
なお、セラミック本体110の最外郭面の上下面には、必要に応じて、所定の厚さを有するカバー層112、113が形成されることができる。
In addition,
誘電体層111は、1層の厚さを積層セラミックキャパシタ100の容量設計に応じて任意に変更することができ、誘電体層111の1層の厚さが焼成後に1.0μm程度になるように構成することが好ましいが、本発明はこれに限定されない。
The thickness of one layer of the
また、誘電体層111は、高誘電率のセラミック材料を含むことができる。例えば、BaTiO3系セラミック粉末などを含むことができるが、本発明はこれに限定されない。
The
上記BaTiO3系セラミック粉末は、これに制限されないが、例えば、BaTiO3にCa、Zrなどが一部固溶された(Ba1−xCax)TiO3、Ba(Ti1−yCay)O3、(Ba1−xCax)(Ti1−yZry)O3またはBa(Ti1−yZry)O3などがある。 The BaTiO 3 -based ceramic powder is not limited thereto, but, for example, (Ba 1-x Ca x ) TiO 3 , Ba (Ti 1-y Ca y ) in which Ca, Zr, etc. are partly dissolved in BaTiO 3. O 3 , (Ba 1-x Ca x ) (Ti 1-y Zr y ) O 3, Ba (Ti 1-y Zr y ) O 3, or the like.
また、誘電体層111には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
In addition to the ceramic powder, a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant, and the like can be further added to the
上記セラミック添加剤としては、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などを用いることができる。 As the ceramic additive, for example, transition metal oxides or carbides, rare earth elements, magnesium (Mg), aluminum (Al), or the like can be used.
第1及び第2内部電極121、122は、誘電体層111を形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層111を介してセラミック本体110の内部に交互に配置される。
The first and second
このような第1及び第2内部電極121、122は、異なる極性を有する一双の電極であり、誘電体層111の積層方向に沿って対向されるように配置され、その間に配置された誘電体層111によって電気的に絶縁されることができる。
The first and second
第1及び第2内部電極121、122は、その一端がセラミック本体110の両端面にそれぞれ露出する。
One end of each of the first and second
このようにセラミック本体110の両端面に交互に露出する第1及び第2内部電極121、122の端部は、セラミック本体110の両端面における第1及び第2外部電極131、132とそれぞれ接続されて電気的に連結されることができる。
As described above, the ends of the first and second
このとき、第1及び第2内部電極121、122は、導電性金属で形成され、例えば、ニッケル(Ni)またはニッケル(Ni)の合金などの材料を用いることができるが、本発明はこれに限定されない。
At this time, the first and second
上記の構成により、第1及び第2外部電極131、132に所定の電圧が印加されると、対向する第1及び第2内部電極121、122の間に電荷が蓄積される。
With the above configuration, when a predetermined voltage is applied to the first and second
ここで、積層セラミックキャパシタ100の静電容量は、誘電体層111の積層方向に沿って重なる第1及び第2内部電極121、122の面積に比例する。
Here, the capacitance of the multilayer
第1及び第2外部電極131、132は、良好な電気特性を有しながら、優れた耐ヒートサイクル性や耐湿性などの高信頼性を提供するために、銅(Cu)を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されない。
The first and second
このような第1及び第2外部電極131、132は、第1及び第2接続部131a、132aと、第1及び第2端子部131b、132bと、を含むことができる。
The first and second
第1及び第2接続部131a、132aは、セラミック本体110の両端面にそれぞれ形成され、第1及び第2内部電極121、122が露出する端部とそれぞれ接続されて電気的に連結される。
The first and
また、第1及び第2端子部131b、132bは、第1及び第2接続部131a、132aからセラミック本体110の実装面の一部までそれぞれ延長されて形成される。
The first and second
第1及び第2端子部131b、132bは外部電極の実装面で、上記第1及び第2端子部131b、132bに第1及び第2バンプ電極151、152が形成される。
The first and second
また、第1及び第2外部電極131、132は、必要に応じて、セラミック本体110の上面に第1及び第2端子部131b、132bに対向するように端子部をさらに形成することにより、上下対称構造のチップを構成することができる。
In addition, the first and second
上記のように端子部をセラミック本体110の上下面に上下対称構造で構成すると、積層セラミックキャパシタ100を基板などへ実装するとき、上下方向を区分しなくてもよいという利点がある。
As described above, if the terminal portion is configured in a vertically symmetrical structure on the upper and lower surfaces of the
一方、絶縁層140は、非伝導性の絶縁樹脂のような材料からなることができる。例えば、エポキシ、フェノール系熱硬化性樹脂、ポリプロピレン、アクリル系熱可塑性樹脂などからなることができるが、本発明はこれに限定されない。
Meanwhile, the insulating
このような絶縁層140は、積層セラミックキャパシタ100を基板へ実装するとき、第1及び第2バンプ電極151、152を除いたセラミック本体110の周面、及び第1及び第2外部電極131、132の周面にはんだが形成されることを抑制する役割をすることができる。
When the multilayer
また、狭い基板上に複数のチップを実装する場合、実装されたチップが互いに接触しても、ショートの発生を防止して製品全体における回路安定性を高める役割をすることができる。 Further, when a plurality of chips are mounted on a narrow substrate, even if the mounted chips come into contact with each other, it is possible to prevent the occurrence of a short circuit and increase the circuit stability of the entire product.
第1及び第2バンプ電極151、152は、第1及び第2外部電極131、132の第1及び第2端子部131b、132bに電気めっきを行って形成されることができる。
The first and
このとき、第1及び第2バンプ電極151、152は、50μm以上の厚さを有することが好ましい。
At this time, the first and
下記表1は、第1及び第2バンプ電極の厚さによるアコースティックノイズを示したものである。 Table 1 below shows acoustic noise depending on the thicknesses of the first and second bump electrodes.
ここで、用いられた積層セラミックキャパシタのサイズは、長さ×幅×厚さが1.0mm×0.5mm×0.5mmであり、それぞれの試料によるアコースティックノイズはDC 4V、AC 1 Vrms@4Khzにおいて測定された。 Here, the size of the used multilayer ceramic capacitor is length × width × thickness of 1.0 mm × 0.5 mm × 0.5 mm, and the acoustic noise due to each sample is DC 4V, AC 1 Vrms @ 4Khz. Measured in
上記表1を参照すると、バンプ電極がない試料1の積層セラミックキャパシタの場合、アコースティックノイズが33dBと高いことが分かる。 Referring to Table 1 above, it can be seen that the acoustic noise is as high as 33 dB in the case of the multilayer ceramic capacitor of Sample 1 having no bump electrode.
これに対し、本実施形態によるバンプ電極を含む試料2〜6の積層セラミックキャパシタの場合、アコースティックノイズが32dB未満と試料1に比べて減少したことが確認できた。 On the other hand, in the case of the multilayer ceramic capacitors of Samples 2 to 6 including the bump electrodes according to the present embodiment, it was confirmed that the acoustic noise was less than 32 dB compared to Sample 1.
特に、バンプ電極を50μm以上に形成した試料4〜6の場合、試料1に比べてアコースティックノイズが13dB以上も顕著に減少する効果を得ることができた。 In particular, in the case of Samples 4 to 6 in which the bump electrodes were formed to be 50 μm or more, the effect that the acoustic noise was remarkably reduced by 13 dB or more compared to Sample 1 could be obtained.
一方、第1及び第2バンプ電極151、152は、一例として、第1及び第2外部電極131、132の第1及び第2端子部131b、132b上にそれぞれ形成された第1及び第2ニッケル(Ni)めっき層と、上記第1及び第2ニッケルめっき層上にそれぞれ形成された第1及び第2すず(Sn)めっき層と、を含むことができる。
Meanwhile, the first and
また、第1及び第2バンプ電極151、152は、他の一例として、第1及び第2外部電極131、132の第1及び第2端子部131b、132b上にそれぞれ形成された第1及び第2銅(Cu)めっき層と、上記第1及び第2銅めっき層上にそれぞれ形成された第1及び第2ニッケル(Ni)めっき層と、上記第1及び第2ニッケルめっき層上にそれぞれ形成された第1及び第2すず(Sn)めっき層と、を含むことができる。
In addition, as another example, the first and
本実施形態によると、上述のように、めっきによってバンプ電極を形成するため、バンプ電極の厚さを調節することが容易になるという利点がある。 According to the present embodiment, as described above, since the bump electrode is formed by plating, there is an advantage that it is easy to adjust the thickness of the bump electrode.
図3aから図3cは、本発明の一実施形態による積層セラミックキャパシタの製造方法を順に示した斜視図である。 3a to 3c are perspective views sequentially illustrating a method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention.
以下では、図3aから図3cを参照して本発明の一実施形態による積層セラミックキャパシタの製造方法について説明する。 Hereinafter, a method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3C.
まず、複数のセラミックシートを設ける。 First, a plurality of ceramic sheets are provided.
上記セラミックシートは、セラミック本体110の誘電体層111を形成するためのものである。
The ceramic sheet is for forming the
上記セラミックシートは、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法によって数μmの厚さを有するシート(sheet)状に製作して形成されることができる。 The ceramic sheet may be formed by mixing a ceramic powder, a polymer, and a solvent to produce a slurry, and manufacturing the slurry into a sheet having a thickness of several μm by a method such as a doctor blade. it can.
次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷して第1及び第2内部電極121、122を形成する。
Next, the first and second
このとき、第1及び第2内部電極121、122は、その端部が上記セラミックシートの対向する両端面にそれぞれ露出するように形成する。
At this time, the first and second
上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されない。 As a method for printing the conductive paste, a screen printing method or a gravure printing method can be used, but the present invention is not limited to this.
次に、第1及び第2内部電極121、122が形成された複数のセラミックシートをその端部が積層体の両端面にそれぞれ露出するように交互に積層する。
Next, the plurality of ceramic sheets on which the first and second
その後、積層された複数のセラミックシートを積層方向から加圧し、複数のセラミックシート及びそのセラミックシートに形成された第1及び第2内部電極121、122を圧着して積層体を形成する。
Thereafter, the plurality of laminated ceramic sheets are pressurized from the lamination direction, and the plurality of ceramic sheets and the first and second
次いで、上記積層体を1個のキャパシタに対応する領域ごとに切断してチップ化する。 Next, the laminate is cut into regions corresponding to one capacitor to form a chip.
次に、上記チップ化された積層体を高温において焼成し、複数の第1及び第2内部電極121、122がセラミック本体110の両端面に交互に露出するように配置されたセラミック本体110を完成させる。
Next, the chip-formed laminate is fired at a high temperature to complete the
その後、セラミック本体110の両端部に第1及び第2内部電極121、122が露出する部分とそれぞれ電気的に連結されることができるように銅(Cu)などを含む導電性ペーストを塗布して焼成し、図3aに示されているように、セラミック本体110の両端面から実装面の一部まで延長されるように形成された第1及び第2外部電極131、132を形成する。
Thereafter, a conductive paste including copper (Cu) is applied to both ends of the
次いで、図3bに示されているように、第1及び第2外部電極131、132のうちセラミック本体110の実装面に形成された第1及び第2端子部131b、132bを除いて、セラミック本体110の周面、及び第1及び第2外部電極131、132の周面に絶縁層140を形成する。
Next, as shown in FIG. 3b, the ceramic body except for the first and second
このとき、絶縁層140は、セラミック本体110と第1及び第2外部電極131、132の第1及び第2接続部131a、132aに絶縁樹脂を塗布して硬化させて形成されることができる。
At this time, the insulating
上記絶縁樹脂は、エポキシレジストのような材料を用いることができるが、本発明はこれに限定されない。 As the insulating resin, a material such as an epoxy resist can be used, but the present invention is not limited to this.
次に、図3cに示されているように、第1及び第2外部電極131、132が露出する第1及び第2端子部131b、132bに電気めっきを行って第1及び第2バンプ電極151、152を形成する。
Next, as shown in FIG. 3c, the first and
第1及び第2バンプ電極151、152は、50μm以上の厚さで形成することが好ましいが、本発明はこれに限定されない。
The first and
また、第1及び第2バンプ電極151、152は、一例として、第1及び第2外部電極131、132が露出する第1及び第2端子部131b、132b上に、ニッケルを電気めっきし、すずを電気めっきして形成することができる。
Further, as an example, the first and
なお、第1及び第2バンプ電極151、152は、他の例として、第1及び第2外部電極131、132が露出する第1及び第2端子部131b、132b上に、銅を電気めっきし、ニッケルを電気めっきし、すずを電気めっきして形成することができる。
As another example, the first and
図4は、本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した側断面図である。 FIG. 4 is a side sectional view schematically showing a multilayer ceramic capacitor mounting substrate according to an embodiment of the present invention.
図4を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板200は、積層セラミックキャパシタ100が実装される基板210と、基板210の上面に離れるように形成された第1及び第2電極パッド221、222と、を含む。
Referring to FIG. 4, the mounting
積層セラミックキャパシタ100は、セラミック本体110の実装面である下面に形成された第1及び第2バンプ電極151、152がそれぞれ基板210の第1及び第2電極パッド221、222上に接触されるように位置した状態で、はんだ231、232によって基板210と接合されて電気的に連結されることができる。
In the multilayer
このとき、第1及び第2バンプ電極151、152は、表面にすずをめっきした場合、積層セラミックキャパシタ100を基板210へ実装するとき、第1及び第2バンプ電極151、152の表面に形成されたすず成分が溶けて第1及び第2電極パッド221、222と接合されることができる。
At this time, the first and
一方、必要に応じて、例えば、基板210の実装面が平坦ではない場合など、第1及び第2バンプ電極151、152は、はんだ231、232を用いて第1及び第2電極パッド221、222と接合させることもできる。
On the other hand, if necessary, for example, when the mounting surface of the
このように積層セラミックキャパシタ100が印刷回路基板210に実装された状態で、積層セラミックキャパシタ100の両端部に形成された第1及び第2外部電極131、132に異なる極性を有する電圧が印加されると、誘電体層111の逆圧電効果(inverse piezoelectric effect)によってセラミック本体110は厚さ方向に膨張及び収縮を繰り返すようになり、第1及び第2外部電極131、132の両端部はポアソン効果(poisson effect)によってセラミック本体110とは逆に収縮及び膨張するようになる。
In this manner, with the multilayer
このような収縮及び膨張は振動を発生させる。また、上記振動は第1及び第2外部電極131、132から基板210に伝達され、基板210から音響が放射されてアコースティックノイズとなる。
Such contraction and expansion generate vibrations. The vibration is transmitted from the first and second
本実施形態によると、積層セラミックキャパシタ100の第1及び第2外部電極131、132によって基板に伝達される圧電振動を第1及び第2バンプ電極151、152の弾性を用いて吸収することにより、アコースティックノイズを低減させることができる。
According to the present embodiment, by absorbing the piezoelectric vibration transmitted to the substrate by the first and second
また、本実施形態による積層セラミックキャパシタの実装基板200では、セラミック本体110の周面、及び第1及び第2外部電極131、132の周面に絶縁層140が形成され、セラミック本体110は第1及び第2バンプ電極151、152によって基板210の第1及び第2電極パッド221、222から所定距離離れて形成される。
In the multilayer ceramic
本実施形態によると、はんだ231、232を用いる場合も、従来の積層セラミックキャパシタとは異なって、はんだ231、232が積層セラミックキャパシタ100のセラミック本体110、第1及び第2外部電極131、132とは接触せず、第1及び第2バンプ電極151、152の実装面とその周面のみに形成されるといった最小限の高さに限定されて形成されることができる。
According to the present embodiment, when using the
したがって、本実施形態の積層セラミックキャパシタ100は、はんだ231、232の高さが最小限になって第1及び第2バンプ電極151、152の弾性力が効率的に作用するようになり、積層セラミックキャパシタ100から発生する振動が基板210に伝達されることを減少させることにより、アコースティックノイズを低減させることができる。
Therefore, in the multilayer
一方、最近では、電子製品の小型化及び薄型化に伴い、基板の縮小化が行われて電子部品の高密度実装が求められている。 On the other hand, recently, with the downsizing and thinning of electronic products, the substrate has been reduced and high-density mounting of electronic components has been demanded.
特に、汎用受動部品は、搭載数量が大きくなると実装面積が多く消費されるという点において高密度実装に対するニーズがさらに増加している。 In particular, the need for high-density mounting has further increased for general-purpose passive components in that a large mounting amount consumes a large mounting area.
本実施形態によると、外部電極の実装面をセラミック本体の変位が少なく、振動が容易に伝達されない厚さ方向の一面に形成して実装部の面積を減少させることができる。 According to this embodiment, the mounting surface of the external electrode can be formed on one surface in the thickness direction where the ceramic body is less displaced and vibration is not easily transmitted, thereby reducing the area of the mounting portion.
また、バンプ電極により、外部電極の周面にはんだを使用しないことができ、はんだを使用してもその体積を最小限に減少して基板に形成されたランドパターン(land pattern)の面積を低減させることにより、外部電極の固着強度などの機械的強度を損傷せず、高密度実装を可能にすることができる。 In addition, the bump electrode allows solder to be avoided on the peripheral surface of the external electrode, and even if solder is used, the volume of the land pattern (land pattern) formed on the substrate is reduced by minimizing its volume. By doing so, it is possible to enable high-density mounting without damaging the mechanical strength such as the fixing strength of the external electrode.
なお、基板上に狭いピッチ(pitch)で複数の積層セラミックキャパシタを実装しても、それぞれの積層セラミックキャパシタを連結するはんだブリッジ(solder bridge)が発生しないため、部品の信頼性を向上させることができる効果がある。 Note that even if a plurality of multilayer ceramic capacitors are mounted on a substrate at a narrow pitch, a solder bridge for connecting the multilayer ceramic capacitors does not occur, so that the reliability of the components can be improved. There is an effect that can be done.
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。 Although the embodiment of the present invention has been described in detail above, the scope of the right of the present invention is not limited to this, and various modifications and modifications can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those of ordinary skill in the art that variations are possible.
100 積層セラミックキャパシタ
110 セラミック本体
111 誘電体層
112、113 カバー層
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
140 絶縁層
151、152 第1及び第2バンプ電極
200 実装基板
210 基板
221、222 第1及び第2電極パッド
231、232 はんだ
100
Claims (18)
前記セラミック本体内において、前記誘電体層を介して前記セラミック本体の両端面に交互に露出するように配置された複数の第1及び第2内部電極と、
前記セラミック本体の両端部を覆うように形成された第1及び第2外部電極と、
前記セラミック本体の周面、及び前記第1及び第2外部電極の周面に形成された絶縁層と、
前記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2バンプ(Bump)電極と、を含む、積層セラミックキャパシタ。 A ceramic body in which a plurality of dielectric layers are laminated in the thickness direction;
In the ceramic body, a plurality of first and second internal electrodes arranged to be alternately exposed on both end faces of the ceramic body through the dielectric layer,
First and second external electrodes formed to cover both ends of the ceramic body;
An insulating layer formed on the peripheral surface of the ceramic body and the peripheral surfaces of the first and second external electrodes;
A multilayer ceramic capacitor comprising: first and second bump electrodes formed on mounting surfaces from which the first and second external electrodes are exposed.
前記第1及び第2バンプ電極が前記第1及び第2端子部上にそれぞれ形成される、請求項1に記載の積層セラミックキャパシタ。 The first and second external electrodes are formed on both end surfaces of the ceramic body, and are connected to the first and second internal electrodes, respectively, and the first and second connection portions. First and second terminal portions formed so as to extend to a part of the mounting surface of the ceramic main body, respectively,
The multilayer ceramic capacitor of claim 1, wherein the first and second bump electrodes are formed on the first and second terminal portions, respectively.
前記積層体を1個のキャパシタに対応する領域ごとに切断して焼成し、前記第1及び第2内部電極がセラミック本体の両端面に交互に露出するセラミック本体を設ける段階と、
前記セラミック本体の両端部に前記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、
前記セラミック本体の周面、及び前記第1及び第2外部電極の周面に絶縁層を形成する段階と、
前記第1及び第2外部電極が露出する実装面にめっきを行って第1及び第2バンプ電極を形成する段階と、を含む、積層セラミックキャパシタの製造方法。 A plurality of ceramic sheets each having first and second internal electrodes formed thereon are alternately stacked and pressed so that the first and second internal electrodes are arranged to face each other with the ceramic sheet interposed therebetween. Providing a stage;
Cutting and firing the multilayer body into regions corresponding to one capacitor, and providing a ceramic body in which the first and second internal electrodes are alternately exposed on both end faces of the ceramic body; and
Forming first and second external electrodes at both ends of the ceramic body to be electrically connected to the first and second internal electrodes;
Forming an insulating layer on the peripheral surface of the ceramic body and the peripheral surfaces of the first and second external electrodes;
Forming a first bump electrode and a second bump electrode by plating the mounting surface from which the first and second external electrodes are exposed.
前記基板上に設置された積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層されたセラミック本体、前記セラミック本体内において、前記誘電体層を介して前記セラミック本体の両端面に交互に露出するように配置された複数の第1及び第2内部電極、前記セラミック本体の両端部を覆うように形成された第1及び第2外部電極、前記セラミック本体の周面、及び前記第1及び第2外部電極の周面に形成された絶縁層、及び前記第1及び第2外部電極が露出する実装面にそれぞれ形成された第1及び第2バンプ(Bump)電極を含む、積層セラミックキャパシタの実装基板。 A substrate having first and second electrode pads on top;
A multilayer ceramic capacitor installed on the substrate,
The multilayer ceramic capacitor is disposed in a ceramic body in which a plurality of dielectric layers are laminated in a thickness direction, and is alternately exposed on both end faces of the ceramic body through the dielectric layer in the ceramic body. A plurality of first and second internal electrodes, first and second external electrodes formed to cover both ends of the ceramic body, a peripheral surface of the ceramic body, and a periphery of the first and second external electrodes A mounting substrate for a multilayer ceramic capacitor, comprising: an insulating layer formed on a surface; and first and second bump electrodes formed on a mounting surface from which the first and second external electrodes are exposed.
前記第1及び第2バンプ電極が前記第1及び第2端子部上にそれぞれ形成される、請求項13に記載の積層セラミックキャパシタの実装基板。 The first and second external electrodes are formed on both end surfaces of the ceramic body, and are connected to the first and second internal electrodes, respectively, and the first and second connection portions. First and second terminal portions formed so as to extend to a part of the mounting surface of the ceramic main body, respectively,
The multilayer ceramic capacitor mounting substrate according to claim 13, wherein the first and second bump electrodes are formed on the first and second terminal portions, respectively.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140044165A KR20150118385A (en) | 2014-04-14 | 2014-04-14 | Multi-layered ceramic capacitor, manufacturing method for the same and board having the same mounted thereon |
KR10-2014-0044165 | 2014-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015204451A true JP2015204451A (en) | 2015-11-16 |
Family
ID=54275519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014127904A Pending JP2015204451A (en) | 2014-04-14 | 2014-06-23 | Multilayer ceramic capacitor and method of manufacturing the same and its mounting board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015204451A (en) |
KR (1) | KR20150118385A (en) |
CN (1) | CN104979096A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111280A (en) * | 2014-12-10 | 2016-06-20 | 東光株式会社 | Electronic component and manufacturing method thereof |
JP2017175039A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
JP2017175037A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
JP2017175038A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
KR20180028237A (en) * | 2016-09-08 | 2018-03-16 | 삼성전기주식회사 | Multilayer ceramic electronic component and manufacturing method thereof |
JP2020530656A (en) * | 2017-08-07 | 2020-10-22 | ケメット エレクトロニクス コーポレーション | Leadless stack of multi-components |
JP7214950B2 (en) | 2017-05-04 | 2023-01-31 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Laminated electronic component and its mounting board |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180057105A (en) | 2016-11-21 | 2018-05-30 | 삼성전기주식회사 | Capacitor and method of fabricating the same |
KR101891085B1 (en) * | 2016-11-23 | 2018-08-23 | 삼성전기주식회사 | Capacitor and method of fabricating the same |
KR102514236B1 (en) * | 2016-11-23 | 2023-03-27 | 삼성전기주식회사 | Capacitor and method of fabricating the same |
KR102059441B1 (en) | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | Capacitor Component |
US10347425B2 (en) | 2017-05-04 | 2019-07-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and board having the same |
KR101992450B1 (en) * | 2017-08-23 | 2019-06-25 | 삼성전기주식회사 | Capacitor Component and Method of Manufacturing the Same |
KR102057905B1 (en) * | 2017-08-31 | 2019-12-20 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR102516765B1 (en) * | 2017-09-27 | 2023-03-31 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR102473422B1 (en) | 2017-10-02 | 2022-12-02 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR102505433B1 (en) * | 2018-04-20 | 2023-03-03 | 삼성전기주식회사 | Electronic component |
KR102514239B1 (en) * | 2018-04-24 | 2023-03-27 | 삼성전기주식회사 | Multi-layered capacitor and board having the same mounted thereon |
KR102142519B1 (en) * | 2018-06-29 | 2020-08-07 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
KR102148446B1 (en) * | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
KR102118494B1 (en) * | 2018-10-08 | 2020-06-03 | 삼성전기주식회사 | Electronic component |
KR102597151B1 (en) * | 2018-10-15 | 2023-11-02 | 삼성전기주식회사 | Electronic component |
KR20190121225A (en) * | 2018-11-23 | 2019-10-25 | 삼성전기주식회사 | Capacitor component |
KR102632357B1 (en) * | 2018-12-21 | 2024-02-02 | 삼성전기주식회사 | Capacitor component |
KR102620527B1 (en) * | 2019-01-21 | 2024-01-03 | 삼성전기주식회사 | Multilayer capacitor and manufacturing method for the same |
JP7292958B2 (en) * | 2019-04-26 | 2023-06-19 | 株式会社村田製作所 | Mounting structure for electronic components |
KR102127803B1 (en) * | 2019-04-26 | 2020-06-29 | 삼성전기주식회사 | Interposer and electronic component including the same |
CN117275940A (en) * | 2019-07-04 | 2023-12-22 | 三星电机株式会社 | Multilayer ceramic capacitor |
KR20190116124A (en) | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
KR20190116126A (en) * | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
US20210090809A1 (en) | 2019-09-20 | 2021-03-25 | Samsung Electro-Mechanics Co., Ltd. | Board having multilayer capacitor mounted thereon and multilayer capacitor package |
KR20190116183A (en) * | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | Multi-layer ceramic electronic component |
CN112002553A (en) * | 2020-08-27 | 2020-11-27 | 周晓燕 | Ceramic capacitor structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684687A (en) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | Ceramic chip component and mounting structure therefor |
JP2009094224A (en) * | 2007-10-05 | 2009-04-30 | Fujitsu Ltd | Circuit substrate, semiconductor device and method of manufacturing semiconductor device |
JP2010135623A (en) * | 2008-12-05 | 2010-06-17 | Fdk Module System Technology Corp | Sounding suppressing method in circuit device, and circuit device provided with sounding suppressing function |
JP2013058558A (en) * | 2011-09-07 | 2013-03-28 | Tdk Corp | Electronic component |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205005A (en) * | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | Electronic component and manufacture thereof |
CN201556528U (en) * | 2009-09-22 | 2010-08-18 | 广东风华高新科技股份有限公司 | Multilayer ceramic capacitor |
JP2012033652A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP5776583B2 (en) * | 2011-03-18 | 2015-09-09 | 株式会社村田製作所 | Multilayer ceramic capacitor |
CN103050278B (en) * | 2012-12-20 | 2016-07-06 | 广东风华高新科技股份有限公司 | Multilayer ceramic capacitor and preparation method thereof |
-
2014
- 2014-04-14 KR KR1020140044165A patent/KR20150118385A/en not_active Application Discontinuation
- 2014-06-23 JP JP2014127904A patent/JP2015204451A/en active Pending
- 2014-12-04 CN CN201410736333.0A patent/CN104979096A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684687A (en) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | Ceramic chip component and mounting structure therefor |
JP2009094224A (en) * | 2007-10-05 | 2009-04-30 | Fujitsu Ltd | Circuit substrate, semiconductor device and method of manufacturing semiconductor device |
JP2010135623A (en) * | 2008-12-05 | 2010-06-17 | Fdk Module System Technology Corp | Sounding suppressing method in circuit device, and circuit device provided with sounding suppressing function |
JP2013058558A (en) * | 2011-09-07 | 2013-03-28 | Tdk Corp | Electronic component |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111280A (en) * | 2014-12-10 | 2016-06-20 | 東光株式会社 | Electronic component and manufacturing method thereof |
US10879005B2 (en) | 2014-12-10 | 2020-12-29 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing same |
US10153090B2 (en) | 2016-03-25 | 2018-12-11 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor having external electrodes provided on bottom face and conductor and cover layers provided on front and rear faces |
JP2017175038A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
JP2017175037A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
US10297388B2 (en) | 2016-03-25 | 2019-05-21 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
JP2017175039A (en) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | Laminated ceramic capacitor |
KR20180028237A (en) * | 2016-09-08 | 2018-03-16 | 삼성전기주식회사 | Multilayer ceramic electronic component and manufacturing method thereof |
KR101883061B1 (en) * | 2016-09-08 | 2018-07-27 | 삼성전기주식회사 | Multilayer ceramic electronic component and manufacturing method thereof |
US10347427B2 (en) | 2016-09-08 | 2019-07-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including external electrodes having extended band portions on one surface of body of multilayer ceramic electronic component |
US10804037B2 (en) | 2016-09-08 | 2020-10-13 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic electronic component |
JP7214950B2 (en) | 2017-05-04 | 2023-01-31 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Laminated electronic component and its mounting board |
JP2020530656A (en) * | 2017-08-07 | 2020-10-22 | ケメット エレクトロニクス コーポレーション | Leadless stack of multi-components |
Also Published As
Publication number | Publication date |
---|---|
KR20150118385A (en) | 2015-10-22 |
CN104979096A (en) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015204451A (en) | Multilayer ceramic capacitor and method of manufacturing the same and its mounting board | |
KR101630037B1 (en) | Multi-layered ceramic capacitor, array-type multi-layered ceramic capacitor, manufacturing method for the same and board having the same mounted thereon | |
JP5804577B2 (en) | Multilayer ceramic capacitor, its mounting substrate and manufacturing method | |
KR101525689B1 (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
US9305704B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
KR102538906B1 (en) | Composite electronic component and board for mounting the same | |
KR101548793B1 (en) | Multi-layered ceramic capacitor, mounting circuit thereof and manufacturing method of the same | |
US9526174B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
KR102149787B1 (en) | Multi-layered ceramic electronic component and board having the same mounted thereon | |
JP5684339B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor mounting board | |
US9775232B2 (en) | Multilayer ceramic capacitor and board having the same | |
JP2017022407A (en) | Mounting structure of circuit board for multi-layered ceramic capacitor | |
KR102516763B1 (en) | Composite electronic component and board for mounting the same | |
KR101740818B1 (en) | Multilayer electroic component and board having the same | |
US9842699B2 (en) | Multilayer ceramic capacitor having terminal electrodes and board having the same | |
JP2018011090A (en) | Multi-layered capacitor, and circuit board with multi-layered capacitor mounted thereon | |
KR20150089277A (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
KR102122931B1 (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
US20160120027A1 (en) | Multilayer ceramic electronic component and board having the same | |
KR20150118386A (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
JP5694409B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor mounting board | |
JP2014072516A (en) | Multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160621 |