JP2015198231A - 半導体装置 - Google Patents

Abstract

【課題】製造段階にて半導体チップに明示的にチップ識別子を割り当てることを不要にしつつも、各々の半導体チップに唯一のチップ識別子を割り当てることが可能になる。
【解決手段】
最下層に位置する親チップは、自身のチップ識別子を生成し、当該生成したチップ識別子を設定する。そして、この地震のチップ識別子を設定した後、子チップからチップ識別子の要求を受信した場合、その要求されたチップ識別子が未使用であった場合にはその要求に対して許可を示し、既使用である場合には不許可を示す応答を要求元の子チップに向けて送信する。子チップは、自身のチップ識別子を生成し、生成したチップ識別子の使用の許可を問う要求を親チップに向けて送信し、その応答が許可を示すまで、新たな要求を送信させ、応答が許可を示す場合に許可されたチップ識別子を自身に設定する。
【選択図】 図２

Description

本発明は、半導体装置に関し、特に、複数の半導体チップが搭載された半導体装置に関する。

近年、トランジスタの発熱に伴うリーク電流の増大や、配線における信号遅延などが課題となり半導体露光プロセスの更なる微細化には限界が見えてきている。平面での微細化の限界を打破する技術として、半導体チップを積層し、貫通電極で半導体チップを貫通させ半導体チップ間を相互接続する３次元実装技術が注目されている。また、貫通電極の技術が施されたシリコンインターポーザ上に複数の半導体チップを並列に配置し、貫通電極を介して半導体チップ間を相互接続する２．５次元実装技術も同様に注目されている。３次元実装技術によって複数の半導体チップを積層した場合、各半導体チップは半導体チップを貫通する貫通電極を用いて電気的に接続される。その貫通電極を介し、共通バス、または接し合う半導体チップ同士をバス接続することによって相互接続される構成をとる。相互接続された半導体チップ間で特定半導体チップにのみデータ転送する場合、選択的に転送を行えるようにする必要がある。選択的に転送を行うことを可能とする方法の一つに、積層された半導体チップごとに固有のチップ識別子を持たせるというものがある。各データ転送に送信先、送信元のチップ識別子を付加することで、各半導体チップは自チップ宛のデータ転送であるのか判断することが可能となる。自チップ宛であった場合はデータ転送を処理し、そうでなかった場合は処理しない、もしくは次の半導体チップへデータを転送するといった処理を行うことが可能となる。

チップ識別子を各半導体チップに割り当てる技術として、半導体チップを積層する前に、予めチップ識別子を各半導体チップ内のメモリに格納しておくというものが知られている。各半導体チップに任意のチップ識別子を割り当てられるメリットがあるが、積層時にチップ識別子を考慮しながら積層することは非効率であり、実装時に半導体チップ識別が必要となり、コスト高になる問題がある。従って半導体積層後にチップ識別子を割り当てることが望ましい。半導体チップ積層後にチップ識別子を割り当てる技術として特許第4799157号がある。各半導体チップはチップ識別子を入力するための専用信号を有し、専用信号の入力値を自チップのチップ識別子とする。そして入力値をインクリメントもしくはデクリメントした値を次の半導体チップの専用信号に出力することで、電源投入時にユニークなチップ識別子を各半導体チップに割り当てることが可能となる。また、特開2011-258266号公報によれば、各半導体チップに通常のデータ転送で使用する信号の値をチップ識別子として取り込ませる命令を各半導体チップで遅延させながら伝播させる。各半導体チップで命令が有効になるタイミングで通常のデータ転送で使用する信号の値を制御することで各半導体チップに任意のチップ識別子を割り当てることが可能となる。
各半導体チップへのチップ識別子の割り当てが完了後に、各半導体チップは送信先、送信元の半導体チップを指定することで半導体チップ間でのデータ転送を行う。半導体装置全体を制御する半導体チップは、データ転送によって各半導体チップが持つ機能を示す属性情報を読み出し、属性情報に応じて初期化手順を決定し、初期化を実行する。

特許第4799157号公報 特開2011-258266号公報

特許文献１に記載の従来技術では、チップ識別子を各半導体チップに割り当てるための信号線が必要となり配線数が増加してしまう。また、特許文献２に記載の従来技術では、各半導体チップにチップ識別子を割り当てるために、各半導体チップでのチップ識別子を取り込ませる命令の遅延量を把握している必要があった。

また、チップ識別子の割り当て完了後、各半導体チップを初期化する為に、データ転送によって各半導体チップの属性情報を読み出す必要があり、接続される半導体チップ数に比例して、初期化にかかる時間が増加するという課題もあった。

本発明は係る点に鑑みなされたものであり、製造段階にて半導体チップに明示的にチップ識別子を割り当てることを不要にしつつも、各々の半導体チップに唯一のチップ識別子を割り当てることを可能ならしめる技術を提供しようとするものである。

この課題を解決するため、例えば本発明の半導体装置は以下の構成を備える。すなわち、
複数の半導体チップを一列に接続した半導体装置であって、
前記複数の半導体チップは、１つの親チップと、少なくとも１つの子チップとを含み、
前記親チップは、
自身のチップ識別子を生成し、当該生成したチップ識別子を設定する第１の設定手段と、
該設定手段で自身のチップ識別子を設定した後、子チップからチップ識別子の要求を受信する要求受信手段と、
該要求受信手段で前記要求を受信した場合、当該要求されたチップ識別子が未使用であった場合には当該要求に対して許可を示し、既使用である場合には不許可を示す応答を要求元の子チップに向けて送信する応答送信手段とを有し、
前記子チップは、
自身のチップ識別子を生成し、生成したチップ識別子の使用の許可を問う要求を、前記親チップに向けて送信する要求送信手段と、
該要求送信手段による要求に対する応答を前記親チップから受信する応答受信手段と、
該応答受信手段が受信した応答が許可を示すまで、前記要求送信手段を制御して新たな要求を送信させ、応答が許可を示す場合に許可されたチップ識別子を自身に設定する第２の設定手段とを有する。

本発明によれば、製造段階にて半導体チップに明示的にチップ識別子を割り当てることを不要にしつつも、各々の半導体チップに唯一のチップ識別子を割り当てることを可能ならしめる技術を提供しようとするものである。

第１の実施形態における半導体装置のブロック構成図。 第１の実施形態の半導体チップ内部の構成図。 第１の実施形態のチップ識別子照会要求と応答を示す波形図。 各半導体チップに設定されたチップ識別子を示す図。 第２の実施形態の半導体チップ装置のブロック構成図。

以下、添付図面に従って本発明に係る実施形態を詳細に説明する。

［第１の実施形態］
図１は、第１の実施形態である複数の半導体チップが搭載された半導体装置の構成例を示している。この図に示す半導体装置は最下層にインターポーザ基板５００を有し、その基盤の上部に４個の半導体チップが積層されている。最下層半導体チップ１００はインターポーザ基板５００に接続され、半導体チップ２００，３００，４００の順番で積層構成されている。各半導体チップはすべて同一の機能と構成を有していており、各半導体チップの間で差異はないものとする。各半導体チップの上面と下面には電極としてのマイクロバンプ６００が設けられている。従って、接し合う半導体チップは、そのマイクロバンプ６００の結合により電気的に結合している。この結果、半導体チップ同士はそのマイクロバンプを介してお互いに信号の送受信を行うことができる。ここで本実施形態では、最下層半導体チップ１００が最も下流に位置し、最上層半導体チップ４００が最も上流に位置しており、下層と下流、上層と上流はそれぞれ等価の意味である。なお、実施形態の半導体装置の構成は図１に限らず、複数の半導体チップの搭載方法は３次元でも平面でもよく、各半導体チップをデータ線により接続した半導体装置に広く適用できる。なお、積層される全半導体チップはすべて同一の機能と構成を有している必要はなく、少なくともチップ識別子設定に係る機能と、各半導体チップ間での通常データ転送に係るインターフェースが同一の構成を有していればよい。本実施形態では、説明の簡単化と、同一半導体チップのみによる構成でもチップ識別子を設定することが可能なことを示すため、各半導体チップはすべて同一機能と構成を有している場合で説明する。

図２に第１の実施形態の半導体チップ内部の構成図を示す。各半導体装置の構成は図１に示した通り、半導体チップ１００の上層に半導体チップ２００，３００，４００の順番で積層されている。半導体チップ１００の下層にはインターポーザ基板５００が存在し、インターポーザ基板５００を介して固定値が半導体チップ１００に入力されている。前述した通り半導体チップ１００、２００、３００，４００内部はすべて同じ構成を備えている。従って、以降は半導体チップ１００を代表して半導体チップ内部の構成を示す。

半導体チップ１００は、チップ識別子照会要求送信部１０２、チップ識別子設定部１０１、チップ識別子照会応答受信部１０３、チップ識別子照会要求受信部１０４、チップ識別子照会応答送信部１０５、チップ識別子照会応答生成部１１０を備える。さらに通常データ転送を行う機能として、通常転送要求送信部１０６、通常転送応答受信部１０７、通常転送要求受信部１０８、通常転送応答送信部１０９を備える。チップ識別子照会機能と通常データ転送機能それぞれの転送はＤＥＭＵＸ１１２とＭＵＸ１１３、ＭＵＸ１１４とＤＥＭＵＸ１１５により、それぞれ同一信号線を共有して行われる。ここで通常データ転送とは、例えばリードアクセス、ライトアクセスを示す。要求用バスと応答用バスが形成されており、それらを介して通常データ転送が行われる。要求用バスには、例えばリードリクエスト用のアドレスやその他転送形態を示す制御情報信号、さらにライトリクエスト用のアドレスや制御情報信号、ライトデータ等の信号群が備わっている。応答用バスには、例えばリードレスポンス用のリードデータやその他転送形態を示す制御情報信号、さらにライトレスポンス用の制御情報信号等の信号群が備わっている。要求用バスは各半導体チップ上面より半導体チップ内部に信号が入力され、同半導体チップ下面より半導体チップ外部に出力される。

図２に示す構成では、半導体チップ４００より出力された要求用バスは下面で隣接する半導体チップ３００に入力され、半導体チップ３００より出力された要求用バスは下面で隣接する半導体チップ２００に入力される。同様にして最下層に位置するインターポーザ基板まで要求用バスが形成されている。対して応答用バスは、半導体チップ下面より半導体チップ内部に信号が入力され、同半導体チップ上面より半導体チップ外部に出力される。インターポーザ基板より出力された応答用バスは上面で隣接する半導体チップ１００に入力され、半導体チップ１００より出力された応答用バスは上面で隣接する半導体チップ２００に入力される。同様にして、半導体チップ４００に至るまで応答用バスが形成されている。対となる上面と下面の要求用バス、応答用バスは各半導体チップの上面と下面に設けられたマイクロバンプ６００を接続することで電気的に結合し形成される。各半導体チップ上面と下面で対となるマイクロバンプ６００は平面方向で同位置に配置されている。これによって、積層時垂直方向に隣接する半導体チップ間でマイクロバンプ６００が接触し結合することが可能となる。さらに、半導体チップ内の通常データ転送に係る信号線は貫通電極により形成されており、半導体チップ外でマイクロバンプと結合し半導体チップ内外でデータ通信を可能としている。各半導体チップ間でのデータ転送の形状はシリアル転送に見られるようなパケット方式でもよいし、複数信号線を用いたバス方式でもよい。本実施形態では複数信号線を用いて行うバス方式を用いて説明を進める。

半導体チップ１００、２００，３００，４００には、内部的に所定の抵抗を介してプルダウン処理された親チップ識別信号（端子）１１１を備える。この親チップ識別信号１１１が“１（ｈｉｇｈ）”である場合は、該当する半導体チップは「親チップ」として、“０（Ｌｏｗ）”である場合は「子チップ」として動作する。なお、ここでは正論理として説明したが不論理であっても構わない。この場合、プルダウンではなく、プルアップとなる。

ここで、最下層の半導体チップ１００のみは、インターポーザ基板５００を介して親チップ識別信号１１１に対して親チップであることを指定するために固定値“１”（Ｖｃｃ）が入力され、親チップとして動作する。一方、半導体チップ１００以外の半導体チップ２００、３００、４００の親チップ識別信号１１１は、外部から信号が入力されずにオープン状態で、プルダウンされた“０”が入力され、子チップとして動作する。以下、親チップ、子チップそれぞれの動作を説明する。

［親チップの説明］
まず、親チップとして機能する半導体チップ１００の動作を説明する。親チップのリセット解除後、親チップのチップ識別子設定部１０１が、自チップのチップ識別子を予め定めた値に設定し、チップ識別子照会応答生成部１１０に、自チップのチップに設定したチップ識別子情報を転送する。

DEMUX１１２は、他の半導体チップ（半導体チップ２００，３００，４００のいずれか）から、自チップで利用したいチップ識別子が利用可能かを照会するためのチップ識別子照会要求を受信する。このチップ識別子照会要求を受信すると、DEMUX１１２は、それをチップ識別子照会要求受信部１０４に振り分ける。チップ識別子照会要求受信部１０４は、受信したチップ識別子照会要求を保持し、自チップのチップ識別子の設定が完了した後に、チップ識別子照会応答生成部１１０に転送する。チップ識別子照会応答生成部１１０は、受信したチップ識別子照会要求のチップ識別子が、既に自チップを含む他の半導体チップに割り当てたチップ識別子のいずれかと一致しているかを確認する。他の半導体チップに割り当てていないチップ識別子（未使用の識別子）なら、チップ識別子が衝突しないので、許可を示すチップ識別子照会応答を生成する。また、要求されたチップ識別子が他の半導体チップに既に割り当て済みのチップ識別子の中の１つに一致した場合（既使用のチップ識別子）には、不許可を示すチップ識別子照会応答を生成する。チップ識別子照会応答送信部１０５はチップ識別子照会応答生成部１１０からチップ識別子照会応答を受け、チップ識別子照会応答を要求元に送信する。チップ識別子照会応答はＭＵＸ１１４を介し、さらに通常データ転送応答に用いられる応答用バスを介して上位層の半導体チップへと送信される。

［子チップの説明］
次に、子チップである半導体チップ２００、３００、４００の動作を説明する。半導体チップ２００、３００、４００は同じ動作をするため、以降は半導体チップ２００を代表して動作を示す。リセット解除後に、半導体チップ２００のチップ識別子照会要求送信部１０２は自チップで利用したいチップ識別子を生成し、生成したチップ識別子が利用可能かを照会するためのチップ識別子照会要求を親チップが接続されている方向へ送信する。チップ識別子照会要求は半導体チップ２００のＭＵＸ１１３を介し、さらに通常データ転送要求に用いられる要求用バスを介して下位（ここでは半導体チップ１００）へと送信される。

そして、半導体チップ２００のチップ識別子受信部１０３が下位層の半導体チップ（ここでは半導体チップ１００）から、チップ識別子照会応答を受信し、それを半導体チップ２００のチップ識別子設定部１０１に供給する。チップ識別子設定部１０１は、その応答が許可を示す場合、要求したチップ識別子が親チップから許可されたことになるので、そのチップ識別子を、半導体チップ２００のチップ識別子応答生成部１１０に設定する。一方、不許可を示す応答を受信した場合、前回とは異なるチップ識別子を生成し、そのチップ識別子紹介要求を下位（ここでは半導体チップ１００）に送信し、許可されるまで繰り返す。

上記のようにして、半導体チップ２００が自身のチップ識別子を、チップ識別子応答生成部１１０に設定することになる。なお、半導体チップ２００が自身のチップ識別子を確定するまで、上位層の半導体チップ（ここでは、半導体チップ３００）からのチップ識別子照会要求を受け付けない、もしくは受信しても下位の半導体チップには渡さず保留状態にする。上位層の半導体チップからのチップ識別子照会要求を、下位層の半導体チップに渡すのは、自身のチップ識別子が確定してからである。また、チップ識別子照会応答を受信した場合も同様である。

ここでチップ識別子照会要求に係る処理をより詳しく説明する。チップ識別子照会要求は通常データ転送要求のライトリクエストと同じ構成をとる。チップ識別子照会要求は、上述した要求用バスのライトリクエストの信号群の一部を用い、送信先と送信元のチップ識別子に同じ値を付与し、照会するチップ識別子をライトデータの所定ビット列に付与したライトリクエストを行うことで実行される。通常データ転送要求では、送信先と送信元のチップ識別子は異なる値を付与されるため、送信先と送信元のチップ識別子が同じ転送であれば、チップ識別子照会要求と判断出来る。対して、チップ識別子照会応答は通常データ転送応答のライトレスポンスと同じ構成をとる。チップ識別子照会応答は、上述した応答用バス中のライトレスポンス信号群の一部を用い、受信したライトリクエストに対して送信先と送信元のチップ識別子に同じ値を付与したライトレスポンスを返信することで実行される。チップ識別子照会応答が許可または不許可を示すかは、ライトレスポンスの所定ビットがアサートされているかデアサートされているかで示す。

チップ識別子照会応答は、ＤＥＭＵＸ１１５により、チップ識別子照会応答受信部１０３へと振り分けられる。チップ識別子照会応答受信部１０３はチップ識別子設定部１０１が自チップのチップ識別子設定が完了していないことを示している場合、チップ識別子設定部１０１へ受信したチップ識別子照会応答を転送する。チップ識別子設定部１０１は受信したチップ識別子照会応答が許可を示す場合、照会したチップ識別子を自チップに設定し、チップ識別子の設定を完了する。受信した応答が不許可を示す場合、チップ識別子設定部１０１は、チップ識別子照会要求送信部１０２に照会したチップ識別子とは異なるチップ識別子を生成してチップ識別子照会要求を再送させる。チップ識別子照会要求に対して許可を示すチップ識別子照会応答を受信するまで、上記動作を繰り返し行うことで、チップ識別子の設定が完了する。チップ識別子照会応答受信部１０３は自チップのチップ識別子の設定が完了している場合、受信したチップ識別子照会応答をチップ識別子照会応答送信部１０５に転送する。チップ識別子照会応答送信部１０５は、受信したチップ識別子照会応答を受信した半導体チップとは反対に接続される半導体チップへ送信する。チップ識別子照会応答はＭＵＸ１１４を介し、さらに通常データ転送応答に用いられる応答用バスを介して半導体チップ外へと送信される。

チップ識別子照会要求受信部１０４はＤＥＭＵＸ１１２を介して上層の半導体チップからチップ識別子照会要求を受信する。受信したチップ識別子照会要求は自チップのチップ識別子の設定が完了するまで保持され、自チップのチップ識別子の設定が完了後にチップ識別子照会要求送信部１０２によって親チップが接続される方向へ送信される。

各チップはチップ識別子設定完了後、自チップ内の通常データ転送に係る部とチップ識別子設定部１０１に設定されたチップ識別子を用い、通常データ転送を行う。通常データ転送に係る部とは、通常転送要求送信部１０６、通常転送応答受信部１０７、通常転送要求受信部１０８と通常転送応答送信部１０９である。さらに、通常データ転送はチップ識別子確認要求とチップ識別子確認応答が転送される要求用バスと応答用バスを介して行われる。通常データ転送では、送信先と送信元のチップ識別子は異なる値が付与され、ＤＥＭＵＸ１１２は通常転送要求受信部１０８に、ＤＥＭＵＸ１１５は通常転送応答受信部１０７に、受信した転送を振り分ける。

本実施形態では最下層半導体チップ１００の親チップ識別信号１１１に対して、インターポーザ基板５００から“１”を入力することで半導体チップ１００を親チップとしているが、本発明はそれに限るものではなく、最上層の半導体チップを親チップとしてもよい。その場合、図２の半導体チップ１００、２００、３００，４００それぞれ内部の構成は上下反転した構成をとることとなる。最上層半導体チップ４００の親チップ識別信号１１１はリード線などにより“１”を入力することになる。

図３は、本第１の実施形態のチップ識別子照会要求と応答を示す波形図である。図３のチップ０、チップ１、チップ２、チップ３は半導体チップ１００、２００、３００、４００に対応している。リセット解除後にチップ０は、自チップで利用したいチップ識別子を自チップのチップ識別子として０を設定するものとする。時刻ｔ２で、チップ１、チップ２、チップ３は、自チップで利用したいチップ識別子を生成し、チップ識別子照会要求によりチップ０に対して送信する。

時刻ｔ３にて、チップ０はチップ１からのチップ識別子照会要求を受信し、自チップのチップ識別子と同一のチップ識別子でないため、チップ１に対して許可を示すチップ識別子照会応答を返す。時刻ｔ４にて、チップ１は許可を示すチップ識別子照会応答を受信し、自チップのチップ識別子に照会したチップ識別子１を設定する。チップ１のチップ識別子の設定が完了すると、チップ１に保持されていたチップ２からのチップ識別子照会要求は、チップ０に送信される。時刻ｔ５にて、チップ０はチップ２からのチップ識別子照会要求を受信するが、照会されたチップ識別子は既にチップ１に割り当てられているため、時刻ｔ６にチップ２に対して不許可を示すチップ識別子照会応答を送信する。時刻ｔ７にて、チップ２は不許可を示す応答を受信したため、チップ識別子を変更し、再びチップ識別子照会要求を送信する。時刻ｔ９にて、チップ０はチップ２が再送したチップ識別子照会要求を受信し、照会されたチップ識別子は他に利用されていないため、チップ２に対して許可を示すチップ識別子照会応答を送信する。時刻ｔ１１にてチップ２は許可を示すチップ識別子照会応答を受信し、自チップのチップ識別子に照会したチップ識別子３を設定する。同様にして、チップ３にもチップ識別子が設定される。上記のように、チップ０に近いチップから、順次チップ識別子の照会が行われ、チップ識別子の設定が完了する。

図４は、異なる機能を有する複数のチップで構成された、本第１の実施形態による各半導体チップに設定されたチップ識別子を示す図である。チップ識別子は５ビットで構成され、チップの機能を示す上位３ビットの機能IDと、同一機能のチップが同一半導体に搭載された場合に、各チップに固有のチップ識別子を割り当てるための下位２ビットのサブIDで構成されている。

各チップは、チップ製造時に機能IDを固定値として割り当てられており、チップ識別子照会を行う際に、割り当てられた機能IDを常に使用する。一方、サブIDはリセット直後に０が設定され、不許可を示すチップ識別子照会応答を受信すると、１が加算されて生成される。同一機能IDを有する半導体チップが複数個積層された場合、チップ識別子設定が完了した時点では、同一の機能IDを有する半導体チップは、同一機能IDと異なるサブIDが割り当てられる。例えば、機能ID=’000’をCPU機能、機能ID=’001’をメモリ制御機能とする。この場合、チップ識別子の設定が完了した時点で、親チップは、自チップ以外に２個のメモリ制御機能を持つ半導体チップと１個のCPU機能を持つ半導体チップが積層されたと判別することができる。CPU機能を持つ子チップは、電源投入後に自チップのCPU機能を使用して自チップの初期化を行う。親チップは各半導体装置の機能を示す属性情報を読み出すことなく、メモリ制御機能を持つ半導体チップの初期化動作を開始することが可能となる。

以上のように、本実施形態によれば、複数の半導体チップが積層された半導体装置において、電源投入後に各々の半導体チップに唯一のチップ識別子を割り当てることが可能となる。従って、半導体チップ製造過程で各半導体チップにチップ識別子を割り当てる必要はないし、半導体搭載時にチップ識別子による選別を行う必要もない。よって、低コストで複数の半導体チップが搭載された半導体装置を実現することができる。また、チップ識別子を各半導体チップに設定するために半導体チップ間で特別な信号線を必要とせず、通常データ転送を行う信号線のみでチップ識別子を設定することが可能である。さらにチップ識別子を割り当てるために特定の半導体チップは必要なく、すべて同じ半導体チップのみで半導体装置を構成することが可能である。

さらに、チップ識別子の割り当てが完了した時点で、半導体装置全体を制御する半導体チップは各半導体チップの持つ機能を示す属性情報を把握できるようになるため、各半導体チップの属性情報を読み出すことなく初期化を開始することが可能となる。

なお、積層されたすべての半導体チップでチップ識別子が設定された後は、図２に示された要求用バスと応答用バスを用いて通常データ転送を行うことが可能となる。だたし、図２で示された通常データ転送に係る経路は、上層に位置する半導体チップから下層に位置する半導体チップへ要求を送信する経路に限られている。実際には、不図示の下層に位置する半導体チップから上層に位置する半導体チップへ通常データ転送要求を送信する経路が存在し、上層方向と下層方向共に通常データ転送を送信することが可能である。さらに通常データ転送送信時、転送先のチップ識別子を指定する必要がある。本実施形態では４つ半導体が積層され、親チップが全チップに割り当てたチップ識別子を保持している。親チップは、初期化処理のなかで、各子チップに対して、半導体を構成する各半導体チップに割り当てた全チップ識別子の情報を送信する。よって、全半導体チップは、他チップに割り当てられたチップ識別子を使用して、半導体チップ間の通常転送が可能な状態となる。

上述の実施形態では、半導体チップを積層した半導体装置について説明したが、本発明は垂直方向に積層した半導体装置に限るものではないし、例えば一列に接続されるものであればその接続形態は問わない。例えば、デイジーチェーン接続されても構わない。また、シリコンインターポーザ上に並列に複数の半導体チップを搭載し、シリコンインターポーザを介して各半導体チップが接続される構成においても適用できる。

［第２の実施形態］
上記第１の実施形態においては、積層される各半導体チップは、親チップとしても子チップとしても動作可能なように構成され、各半導体チップは、親チップ識別信号１１１によって、親チップとして動作するか、子チップとして動作するかを切換えていた。親チップは親チップ識別信号１１１に固定値を入力するために、最下層または最上層に配置する必要があった。また、子チップには、子チップとしては動作する上で必要とされないチップ識別子照会応答生成部１１０が実装されていた。これは、各半導体チップ製造時に、親チップ専用半導体チップ、子チップ専用半導体チップを作り分ける必要が無いという利点があったが、親チップの配置制約や、各半導体チップの回路規模が増加するという課題がある。

そこで、本第２の実施形態においては、親チップ専用チップ、子チップ専用チップとなる半導体チップを用いることで、親チップの配置制約、及び子チップの回路規模削減が可能な半導体装置について説明する。

図５は、本第２の実施形態の装置における半導体チップ内部の構成図を示している。第１の実施形態のように、各半導体チップは、積層された構成となっている。本第２の実施形態において、チップ０は予め親チップとして製造され、チップ０以外は、子チップとして製造されている。親チップであるチップ０には、子チップでのみ必要となるチップ識別子照会要求送信部１０２とチップ識別子照会応答受信部１０３は実装されていない。また、チップ０以外の子チップは、親チップが有するチップ識別子照会応答生成部１１０を実装していない。本構成においては、親チップ識別信号を必要としないため親チップの配置制約はなく、チップ１とチップ４に挟まれた中間層に親チップが配置されている。

親チップは、リセット解除後に、親チップ通知部１１６が、上位及び下位の両側の全チップに対して、要求用バスを介して、親チップの位置を通知するための情報を送信する。

子チップは、リセット解除後に、親チップの位置情報の受信待機モードになる。受信待機モードでは、親チップの送信した位置情報を受信した方向で、親チップの位置、すなわち、自身にとって親チップが上位層側に存在するのか、下位層側に存在するのかを把握（判定）するとともに、受信した親チップの位置情報を、受信元のチップの層とは反対側の層に位置するチップに送信し、待機モードから通常モードへ移行する。

本第２の実施形態おいて、子チップが通常モードへ移行した後の、各半導体チップにチップ識別子を設定する際の動作は、親チップ、子チップともに第１の実施形態で説明した動作と同じである。子チップは、親チップにチップ識別子照会要求し、親チップは自チップと他のチップそれぞれに異なるチップ識別子を設定するように、チップ識別子照会応答を生成する。子チップは、受信したチップ識別子照会応答に応じて、自チップのチップ識別子を設定する。本実施形態において、チップ０より上層に配置されたチップは、チップ１、チップ２、チップ３の順で、チップ識別子が設定され、チップ０より下層に配置されたチップは、チップ４、チップ５、チップ６の順で、チップ識別子が設定される。つまり、親チップ０は、上位層のチップに対してチップ識別子を割り当てた後、下位層のチップにチップ識別子を割り当てる。なお、ここでは上位層を下位層よりも優先するものとしたが、その逆、すなわち、チップ４，５，６の順序でチップ識別子を設定され、その後で、チップ１、チップ２、チップ３の順で、チップ識別子が設定しても構わない。また、チップ０は、チップ１、４，２，５、３，６（又は、チップ４，１，５，２，６，３）と、上位層と下位層を、チップ０に近い方から交互に設定しても良い。

以上説明したように本第１、第２の実施形態によれば、製造段階にて半導体チップは明示的にチップ識別子を割り当てることを不要にしつつも、各々の半導体チップに唯一のチップ識別子を割り当てることが可能になる。この結果、半導体搭載後にチップ識別子を割り当てるために、半導体搭載時にチップ識別子による選別を行う必要がなく低コストで実現できる。また、通常データ転送に必要ない配線増加を抑えることが可能である。さらにチップ識別子を割り当てるために特定の半導体チップは必要なく、すべて同じ半導体チップで半導体装置を構成することも可能であり、低コストで実現することができる。さらに、チップ識別子の割り当てが完了した時点で、半導体装置全体を制御する半導体チップは各半導体チップの持つ機能を示す属性情報を把握できるようになるため、各半導体チップの属性情報を読み出すことなく初期化を開始することが可能となる。

１００、２００、３００、４００…半導体チップ，５００…インターポーザ基板、１０１…チップ識別子設定部、１０２…チップ識別子照会要求送信部、１０３…チップ識別子照会応答受信部、１０４…チップ識別子照会要求受信部、１０５…チップ識別子照会応答送信部、１１０…チップ識別子照会応答生成部

Claims (8)

1. 複数の半導体チップを一列に接続した半導体装置であって、
   前記複数の半導体チップは、１つの親チップと、少なくとも１つの子チップとを含み、
   前記親チップは、
   自身のチップ識別子を生成し、当該生成したチップ識別子を設定する第１の設定手段と、
   該設定手段で自身のチップ識別子を設定した後、子チップからチップ識別子の要求を受信する要求受信手段と、
   該要求受信手段で前記要求を受信した場合、当該要求されたチップ識別子が未使用であった場合には当該要求に対して許可を示し、既使用である場合には不許可を示す応答を要求元の子チップに向けて送信する応答送信手段とを有し、
   前記子チップは、
   自身のチップ識別子を生成し、生成したチップ識別子の使用の許可を問う要求を、前記親チップに向けて送信する要求送信手段と、
   該要求送信手段による要求に対する応答を前記親チップから受信する応答受信手段と、
   該応答受信手段が受信した応答が許可を示すまで、前記要求送信手段を制御して新たな要求を送信させ、応答が許可を示す場合に許可されたチップ識別子を自身に設定する第２の設定手段とを有する
   ことを特徴とする半導体装置。
2. 前記複数の半導体チップの各々は、プルアップ若しくはプルダウンされて、オープン状態で子チップとして機能するための端子を有し、
   前記半導体装置は、
   前記複数の半導体チップを積層するためのインターポーザ基板と、
   該インターポーザ基板に直に接続される半導体チップの前記端子に対して親チップとして機能する信号を供給する手段と
   を有することを特徴とする請求項１に記載の半導体装置。
3. 前記子チップは、前記第２の設定手段によって自身のチップ識別子を設定が完了するまでは、前記親チップの存在する側とは反対に位置する他の子チップからの前記要求を保留状態にする手段を有することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記親チップは、両側の子チップに向けて、親チップの位置を示すための情報を送信する手段を有し、
   前記子チップは、
   前記情報を受信したことに応じて、親チップの存在する方向を判定すると共に、親チップとは反対側の方向に向けて前記情報を送信する手段と、
   前記第２の設定手段によって自身のチップ識別子を設定が完了するまでは、前記親チップの存在する側とは反対に位置する他の子チップからの前記要求を保留状態にする手段と
   を有することを特徴とする請求項１に記載の半導体装置。
5. 前記親チップは、両側に接続し得る子チップのうち、予め設定した順序で示される１の子チップに対して、前記要求受信手段、並びに、前記応答送信手段を実行することを特徴とする請求項４に記載の半導体装置。
6. 前記複数の半導体チップは互いにマイクロバンプを介して積層されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
7. 前記複数の半導体チップは貫通電極によって互いに接続されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
8. 前記複数の半導体チップはデイジーチェーン接続されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。

Images