JP2015191105A - liquid crystal display device - Google Patents

liquid crystal display device Download PDF

Info

Publication number
JP2015191105A
JP2015191105A JP2014068285A JP2014068285A JP2015191105A JP 2015191105 A JP2015191105 A JP 2015191105A JP 2014068285 A JP2014068285 A JP 2014068285A JP 2014068285 A JP2014068285 A JP 2014068285A JP 2015191105 A JP2015191105 A JP 2015191105A
Authority
JP
Japan
Prior art keywords
tft
liquid crystal
display device
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014068285A
Other languages
Japanese (ja)
Other versions
JP6327450B2 (en
Inventor
関根　裕之
Hiroyuki Sekine
裕之 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Priority to JP2014068285A priority Critical patent/JP6327450B2/en
Priority to US14/669,046 priority patent/US9482891B2/en
Priority to CN201510142306.5A priority patent/CN104952404B/en
Publication of JP2015191105A publication Critical patent/JP2015191105A/en
Application granted granted Critical
Publication of JP6327450B2 publication Critical patent/JP6327450B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device preventing operational failure of a peripheral circuit due to light, small in size of a liquid crystal panel, and reducing costs.SOLUTION: The liquid crystal display device has a pixel matrix and a peripheral circuit integrally formed on an insulation substrate. The pixel matrix is constituted of at least a plurality of pixels including a pixel capacitor and a pixel TFT. The peripheral circuit drives a gate line of the pixel TFT. The peripheral circuit is constituted of a control part and an output part. The output part is disposed at a position closer to the pixel matrix than the control part when viewed from the normal direction of the insulation substrate. The TFT constituting the pixel TFT and the peripheral circuit has a top gate structure. The pixel TFT has a light shielding metal disposed on a back channel side. The TFT that constitutes at least the output part in the TFT constituting the peripheral circuit has the light shielding metal disposed on the back channel side.

Description

本発明は、液晶表示装置に関し、特に駆動回路一体型液晶表示装置の構造に関する。   The present invention relates to a liquid crystal display device, and more particularly to the structure of a drive circuit integrated liquid crystal display device.

プロジェクタ（ＰＪ）やヘッドアップディスプレイ（ＨＵＤ）等に用いられる液晶表示装置は、レンズやプリズム等の高価な光学部材の大きさを小さくする目的で、小さな表示サイズが求められる。また同時に、明るい画像を得るために極めて強い光が照射されることから、光による画質劣化への対応も求められる。これら要求を満たすために、これら用途で使用される液晶表示装置の多くは、多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ（Thin Film Transistor））プロセスで製造されている。その理由として、ｐｏｌｙ−Ｓｉ ＴＦＴの電界効果移動度はアモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）に比べ、１００倍以上大きく、液晶表示装置の周辺回路をＴＦＴで構成することで小型化が可能となること、光感度がａ−Ｓｉ ＴＦＴに比べ低く、光リーク電流にともなう画質劣化が生じにくいことなどが挙げられる。一般に画素ＴＦＴに光リーク電流が生じると、画素電圧が変動し、コントラストの低下やフリッカが発生する。   A liquid crystal display device used for a projector (PJ), a head-up display (HUD), or the like is required to have a small display size in order to reduce the size of an expensive optical member such as a lens or a prism. At the same time, since extremely strong light is irradiated to obtain a bright image, it is also required to cope with image quality degradation due to light. In order to satisfy these requirements, many of the liquid crystal display devices used in these applications are manufactured by a polycrystalline silicon thin film transistor (poly-Si TFT (Thin Film Transistor)) process. The reason is that the field-effect mobility of the poly-Si TFT is 100 times larger than that of the amorphous silicon thin film transistor (a-Si TFT), and the peripheral circuit of the liquid crystal display device can be downsized by constituting the TFT. In addition, the photosensitivity is lower than that of the a-Si TFT, and image quality deterioration due to the light leakage current hardly occurs. In general, when a light leak current is generated in the pixel TFT, the pixel voltage fluctuates, resulting in a decrease in contrast and flicker.

しかしながら、ｐｏｌｙ−Ｓｉ ＴＦＴを用いても、ＰＪのように数百万ｌｘ以上の光が照射されると、ＴＦＴの光リーク電流が無視できなくなる。これは、ｐｏｌｙ−Ｓｉ ＴＦＴがプレーナ型構造であり、ＴＦＴのチャネル部にガラス基板越しに直接光が照射されることも一因となっている。これに対し、ＴＦＴの光リーク電流を低減する手段として特許文献１に開示された方法などが提案されている。   However, even if a poly-Si TFT is used, if a light of several million lx or more is irradiated like PJ, the light leakage current of the TFT cannot be ignored. This is partly because the poly-Si TFT has a planar structure, and the channel portion of the TFT is directly irradiated with light through the glass substrate. On the other hand, the method etc. which were indicated by patent documents 1 are proposed as a means to reduce the light leak current of TFT.

図１２は、特許文献１に開示されたｐｏｌｙ−Ｓｉ ＴＦＴの断面構造を示したものである。ＴＦＴ基板１０１上で、ｐｏｌｙ−Ｓｉ膜３４０の下部に、層間膜３３０を介して、高融点金属またはその酸化膜による遮光膜３２０が配置されている。この構造のＴＦＴを画素部に用いることで、ゲート電極３６０の下のＴＦＴチャネル部に、ＴＦＴ基板１０１側から光が直接照射されることが無く、ＴＦＴの光リーク電流を大幅に低減することが可能となる。この構造は主に画素部のＴＦＴに適用され、周辺回路部には適用されない。その理由は、ＴＦＴチャネル部の下に配置された導電性を有する遮光膜は、ＴＦＴの閾値電圧に変動を与えるからである。画素部のＴＦＴは、ソース−ドレイン間に印加される電圧が、ソース−ゲート間に印加される電圧よりも小さく、前述の閾値電圧変動が生じても正常に動作する。しかし、周辺回路部のＴＦＴでは、ソース−ドレイン間電圧とゲート−ソース間電圧は等しい場合が殆どである。そのため、閾値電圧の変動により回路特性も変動し、周辺回路の出力電圧の低下や、誤動作などを引き起こすのである。   FIG. 12 shows a cross-sectional structure of a poly-Si TFT disclosed in Patent Document 1. On the TFT substrate 101, a light-shielding film 320 made of a refractory metal or its oxide film is disposed below the poly-Si film 340 with an interlayer film 330 interposed therebetween. By using the TFT of this structure for the pixel portion, the TFT channel portion under the gate electrode 360 is not directly irradiated with light from the TFT substrate 101 side, and the light leakage current of the TFT can be greatly reduced. It becomes possible. This structure is mainly applied to the TFT of the pixel portion, and is not applied to the peripheral circuit portion. The reason is that the light shielding film having conductivity disposed under the TFT channel portion varies the threshold voltage of the TFT. The TFT in the pixel portion operates normally even if the voltage applied between the source and the drain is smaller than the voltage applied between the source and the gate, and the above-described threshold voltage fluctuation occurs. However, in the TFT of the peripheral circuit portion, the source-drain voltage and the gate-source voltage are almost equal. For this reason, the circuit characteristics also fluctuate due to the fluctuation of the threshold voltage, which causes a decrease in the output voltage of the peripheral circuit or malfunction.

そのため周辺回路部においては、パッケージ部材で遮光する方法が提案されている。図１３は特許文献２で開示されたＰＪ用液晶表示装置モジュールの断面図を示したものである。液晶モジュールは、黒色モールド樹脂あるいはセラミック等の光を透過しない材料で形成されたパッケージ部材１０６により、液晶パネルの周辺部を覆った構造となっている。パッケージ部材１０６には、画素マトリクス２００に光が照射できるような開口部１０７が設けられており、一方、周辺回路１０５をパッケージ部材１０６で覆われた位置に配置することで、光による影響を受けないような構造となっている。   For this reason, in the peripheral circuit portion, a method of shielding light with a package member has been proposed. FIG. 13 shows a cross-sectional view of the PJ liquid crystal display module disclosed in Patent Document 2. As shown in FIG. The liquid crystal module has a structure in which the periphery of the liquid crystal panel is covered with a package member 106 formed of a material that does not transmit light, such as black mold resin or ceramic. The package member 106 is provided with an opening 107 that can irradiate the pixel matrix 200 with light. On the other hand, the peripheral circuit 105 is arranged at a position covered with the package member 106 to be affected by light. There is no structure.

上述の方法によりＴＦＴの光リーク電流による不具合は改善されるが、液晶表示装置のコストが高くなるという別の問題が生じる。その理由について以下に説明する。先述の方法では、液晶表示装置の画素部はパッケージ部材で覆われず、周辺回路はパッケージ部材で覆われる必要がある。そのため、液晶パネルの画素部と周辺回路部との距離が小さいと、極めて高精度で液晶パネルとパッケージ部材を組み立てなければならない。しかしながら、液晶パネルの外形寸法は切断公差を含んでおり、パッケージ部材の寸法も公差を含んでいる。さらに液晶パネルとパッケージ部材との重ね合わせにも公差が生じる。これら公差の値は各々０．２〜０．５ｍｍ程度であるが、画素部が必ずパッケージ部材で覆われず、周辺回路が必ずパッケージ部材で覆われるためには、図１３における画素マトリクス２００の端部からパッケージ部材１０６の開口部１０７端部まで距離Ｍ２、及び、パッケージ部材１０６の開口部１０７端部から周辺回路１０５端部までの距離Ｍ１は、前述の公差の合計以上必要となり、通常１ｍｍ程度となる。従って、画素マトリクス２００の端部から周辺回路１０５の端部までの距離は２ｍｍ程度となり、図１３で示すように画素マトリクス２００の両辺に周辺回路１０５を配置する場合には、４ｍｍもの無効なエリアを設けなければならないことになる。液晶パネルの外形が大きくなるとマザー基板上に配置できる面付け数が減少する。その為、特にＨＵＤのように表示エリアの対角寸法が２インチ程度とＰＪ用液晶表示装置より大きい場合、この面付け数の減少は極めて大きく、コストが高くなるのである。   Although the above-described method improves the trouble caused by the light leakage current of the TFT, there is another problem that the cost of the liquid crystal display device increases. The reason will be described below. In the above-described method, the pixel portion of the liquid crystal display device is not covered with the package member, and the peripheral circuit needs to be covered with the package member. Therefore, if the distance between the pixel portion of the liquid crystal panel and the peripheral circuit portion is small, the liquid crystal panel and the package member must be assembled with extremely high accuracy. However, the external dimensions of the liquid crystal panel include a cutting tolerance, and the dimensions of the package member also include a tolerance. Further, a tolerance is generated in the superposition of the liquid crystal panel and the package member. Each of these tolerance values is about 0.2 to 0.5 mm. In order to ensure that the pixel portion is not necessarily covered with the package member and the peripheral circuit is necessarily covered with the package member, the end of the pixel matrix 200 in FIG. The distance M2 from the opening to the end of the opening 107 of the package member 106 and the distance M1 from the end of the opening 107 of the package member 106 to the end of the peripheral circuit 105 are required to be equal to or more than the total of the above-mentioned tolerances, and are usually about 1 mm. It becomes. Therefore, the distance from the end of the pixel matrix 200 to the end of the peripheral circuit 105 is about 2 mm. When the peripheral circuit 105 is arranged on both sides of the pixel matrix 200 as shown in FIG. Will have to be provided. As the outer shape of the liquid crystal panel increases, the number of impositions that can be arranged on the mother substrate decreases. Therefore, especially when the diagonal size of the display area is about 2 inches, which is larger than the liquid crystal display device for PJ, such as HUD, the reduction in the number of impositions is extremely large and the cost becomes high.

この課題を解決する方法として、特許文献３で開示された方法がある。この方法は、画素部のＴＦＴと周辺回路のＴＦＴの両方に遮光膜を配置し、画素部のＴＦＴの遮光膜にはアース電位が供給され、周辺回路のＴＦＴの遮光膜にはゲート電位が供給されるというものである。この方法によれば、周辺回路を遮光性のパッケージ部材で必ず覆う必要が無く、パネルサイズを小さくできる。   As a method for solving this problem, there is a method disclosed in Patent Document 3. In this method, a light shielding film is disposed on both the TFT in the pixel portion and the TFT in the peripheral circuit, and a ground potential is supplied to the light shielding film in the TFT in the pixel portion, and a gate potential is supplied to the light shielding film in the TFT in the peripheral circuit. It is to be done. According to this method, it is not always necessary to cover the peripheral circuit with the light-shielding package member, and the panel size can be reduced.

さらに液晶表示装置の低コスト化の手段として、例えば、特許文献４で開示されているように、画素部のＴＦＴと周辺回路のＴＦＴを単一の導電型のｐｏｌｙ−Ｓｉ ＴＦＴで形成する方法がある。図１４は、特許文献４で開示されているｐ型のｐｏｌｙ−Ｓｉ ＴＦＴで構成されたゲートドライバの回路図を示している。   Further, as a means for reducing the cost of the liquid crystal display device, for example, as disclosed in Patent Document 4, there is a method of forming a TFT of a pixel portion and a TFT of a peripheral circuit with a single conductivity type poly-Si TFT. is there. FIG. 14 shows a circuit diagram of a gate driver formed of a p-type poly-Si TFT disclosed in Patent Document 4.

特開平２−１５６７号公報JP-A-2-1567 特開平６−２０２１６０号公報JP-A-6-202160 特開２００８−１６５０２９号公報JP 2008-165029 A 特開２００６−３５１１６５号公報JP 2006-351165 A

しかしながら、特許文献３で開示されたＴＦＴの遮光方法を、特許文献４で開示された単一導電型のｐｏｌｙ−Ｓｉ ＴＦＴで周辺回路を構成する方法に組み合わせると、周辺回路を形成する為に必要となる面積が大幅に増え、結果としてパネルサイズを小型化できないことが、発明者の検討により判明した。その理由について以下に説明する。   However, if the TFT light shielding method disclosed in Patent Document 3 is combined with the method of forming a peripheral circuit with a single conductivity type poly-Si TFT disclosed in Patent Document 4, it is necessary to form the peripheral circuit. As a result, the inventors have found that the panel size cannot be reduced. The reason will be described below.

特許文献３で開示された方法では、周辺回路を構成する個々のＴＦＴの下部に配置される遮光膜は、各々ＴＦＴのゲート電極と同電位が供給される必要がある。図１４で示した回路の例では、走査回路を構成する１ブロックの中にＴＦＴが８個用いられており、ＴＦＴ Ｔｒ１とＴｒ２のゲート電極電位が共通であり、ＴＦＴ Ｔｒ３とＴｒ４およびＴＦＴ Ｔｒ７とＴｒ８のゲート電極電位が共通であることを考慮しても、少なくとも遮光膜は電気的に独立した５個の島状の形状となる。図１５はゲート電極３６０と遮光膜３２０との電気的な接続をとるコンタクトホール３２５を含んだＴＦＴ単体のレイアウト図を示したものであり、図１６は図１５中の線分Ｆ−Ｆ’の断面図を示したものである。ここに示した例では、遮光膜３２０は、層間膜３３０、ゲート絶縁膜３５０を貫通したコンタクトホール３２５を介して、ゲート電極３６０と電気的に接続される。つまり、このコンタクトを前述の５個の島状の形状の遮光膜全てに設けなければならない。よって、回路を構成する面積が大幅に増加するのである。ゲートドライバは１ブロック分を画素ピッチと同じ幅の中に配置しなければならないため、画素ピッチの小さい液晶表示装置では回路面積の増加分がより顕著に大きくなる。   In the method disclosed in Patent Document 3, it is necessary that the light shielding film disposed below the individual TFTs constituting the peripheral circuit is supplied with the same potential as the gate electrode of each TFT. In the example of the circuit shown in FIG. 14, eight TFTs are used in one block constituting the scanning circuit, the gate electrode potentials of the TFTs Tr1 and Tr2 are common, and the TFTs Tr3 and Tr4 and the TFT Tr7 Even considering that the gate electrode potentials of Tr8 are common, at least the light-shielding film has five island shapes that are electrically independent. FIG. 15 shows a layout diagram of a single TFT including a contact hole 325 for establishing electrical connection between the gate electrode 360 and the light shielding film 320. FIG. 16 shows a line segment FF ′ in FIG. A cross-sectional view is shown. In the example shown here, the light shielding film 320 is electrically connected to the gate electrode 360 through a contact hole 325 that penetrates the interlayer film 330 and the gate insulating film 350. That is, this contact must be provided on all of the five island-shaped light shielding films. Therefore, the area constituting the circuit is greatly increased. Since the gate driver has to be arranged for one block within the same width as the pixel pitch, the increase in the circuit area becomes more significant in a liquid crystal display device with a small pixel pitch.

また、単一の導電型のＴＦＴで回路を構成する場合、出力電圧の振幅が電源電圧と等しくなるようにブートストラップ法が用いられる。図１４で示した回路においては、ＴＦＴ Ｔｒ７のゲート電位がブートストラップ法により（ｐ型ＴＦＴを用いた場合は）降圧され、出力ＯＵＴの振幅が電源ＶＤＤ−ＶＳＳ間電圧と等しくなるように動作する。もう少し詳しく述べるならば、ブートストラップ法では、まず、Ｔｒ７のゲートに接続されたノードＮの電位を、Ｔｒ７が導通状態となる電位にする。その後ノードＮをフローティング状態にし、クロックＣＬ１がローレベルに遷移することで、ノードＮの電位がＴｒ７のソース−ゲート間の容量結合により、ソース電位（ＯＵＴ）の電位変動と共に降圧するのである。ここで、特許文献３で開示された方法をここに適用すると、Ｔｒ７の下部にＴｒ７のソース、ドレイン領域と平面的にオーバーラップする遮光膜が配置されており、それがゲート電極に電気的に接続されていることから、ノードＮの寄生容量が極めて大きくなってしまう。何故ならばＴｒ６、Ｔｒ７がこの回路の出力部となっており、負荷である画素領域のゲート線を所定の時間内に充放電する為に、Ｔｒ７のチャネル幅を極めて大きく設定しているからである。ノードＮの寄生容量が大きいと、ノードＮをＴｒ７が導通状態となる電位にするために要する時間が長くなる。従って、高速動作ができなくなるという問題も生じるのである。これら問題はｎ型ＴＦＴにより周辺回路を構成しても同様に発生する。   Further, when a circuit is configured with a single conductivity type TFT, the bootstrap method is used so that the amplitude of the output voltage is equal to the power supply voltage. In the circuit shown in FIG. 14, the gate potential of the TFT Tr7 is lowered by the bootstrap method (when a p-type TFT is used), and the output OUT operates so that the amplitude of the output OUT becomes equal to the voltage between the power supply VDD and VSS. . More specifically, in the bootstrap method, first, the potential of the node N connected to the gate of Tr7 is set to a potential at which Tr7 becomes conductive. After that, the node N is brought into a floating state, and the clock CL1 transitions to a low level, whereby the potential of the node N is stepped down along with the potential variation of the source potential (OUT) due to capacitive coupling between the source and gate of Tr7. Here, when the method disclosed in Patent Document 3 is applied here, a light-shielding film that planarly overlaps the source and drain regions of Tr7 is disposed below Tr7, and this is electrically connected to the gate electrode. Since they are connected, the parasitic capacitance of the node N becomes extremely large. This is because Tr6 and Tr7 are the output parts of this circuit, and the channel width of Tr7 is set to be very large in order to charge and discharge the gate line of the pixel area as a load within a predetermined time. is there. When the parasitic capacitance of the node N is large, the time required for setting the node N to a potential at which the Tr 7 becomes conductive becomes longer. Therefore, there also arises a problem that high-speed operation cannot be performed. These problems occur in the same manner even if the peripheral circuit is constituted by n-type TFTs.

上記状況を鑑み、本発明の液晶表示装置は、ＴＦＴによる周辺回路を画素と同一基板上に一体形成し、光源として極めて強い光が照射される液晶表示装置において、光による周辺回路の動作不良を生じさせず、液晶パネルのサイズが小さく、低コストな液晶表示装置を実現可能とする、液晶表示装置の構造を提供するものである。   In view of the above situation, in the liquid crystal display device of the present invention, the peripheral circuit by TFT is integrally formed on the same substrate as the pixel, and in the liquid crystal display device irradiated with extremely strong light as a light source, the peripheral circuit malfunctions due to light. It is an object of the present invention to provide a structure of a liquid crystal display device that can realize a low-cost liquid crystal display device with a small liquid crystal panel size.

上記目的を達成するために、本発明の第１の観点に関わる液晶表示装置は、絶縁性基板上に、画素マトリクスと前記画素マトリクスを駆動する周辺回路とが一体形成された液晶表示装置であって、前記画素マトリクスは、少なくとも画素容量と画素ＴＦＴとを含む複数の画素により構成されており、前記周辺回路は、前記画素ＴＦＴのゲート線を駆動するものであり、前記周辺回路は、制御部と出力部とで構成されており、前記出力部は、前記絶縁性基板の法線方向から見て、前記制御部よりも前記画素マトリクスに近い位置に配置されており、前記画素ＴＦＴ及び前記周辺回路を構成するＴＦＴは、トップゲート構造であり、前記画素ＴＦＴには、バックチャネル側に遮光金属が配置されており、前記周辺回路を構成するＴＦＴの内、少なくとも前記出力部を構成するＴＦＴには、バックチャネル側に遮光金属が配置されていることを特徴とする。また、前記制御部を構成するＴＦＴには、バックチャネル側に遮光金属が配置されていないものを含むことを特徴とする。   In order to achieve the above object, a liquid crystal display device according to the first aspect of the present invention is a liquid crystal display device in which a pixel matrix and a peripheral circuit for driving the pixel matrix are integrally formed on an insulating substrate. The pixel matrix includes a plurality of pixels including at least a pixel capacitor and a pixel TFT, the peripheral circuit drives a gate line of the pixel TFT, and the peripheral circuit includes a control unit. And the output unit, the output unit is disposed at a position closer to the pixel matrix than the control unit when viewed from the normal direction of the insulating substrate, and the pixel TFT and the periphery The TFT constituting the circuit has a top gate structure, and the pixel TFT is provided with a light shielding metal on the back channel side. Among the TFTs constituting the peripheral circuit, there are few TFTs. Both the TFT constituting the output unit, characterized in that the shielding metal is disposed on the back channel side. The TFT constituting the control unit includes a TFT in which no light shielding metal is arranged on the back channel side.

上記目的を達成するために、本発明の第２の観点に関わる液晶表示装置は、前記周辺回路は、単一の導電型のＴＦＴで構成されており、前記出力部は、ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴを含み、前記ＴＦＴのバックチャネル側に配置される遮光金属は、前記出力部の出力端子と同電位であることを特徴とする。   In order to achieve the above object, in the liquid crystal display device according to the second aspect of the present invention, the peripheral circuit is composed of a single conductivity type TFT, and the output section is gated by a bootstrap method. The light shielding metal disposed on the back channel side of the TFT includes a TFT whose voltage is stepped up or down, and has the same potential as the output terminal of the output unit.

上記目的を達成するために、本発明の第３の観点に関わる液晶表示装置は、前記周辺回路を構成するＴＦＴであって、前記ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴとは異なるＴＦＴのバックチャネル側に配置される遮光金属は、前記ＴＦＴのソース電極と同電位であることを特徴とする。   In order to achieve the above object, a liquid crystal display device according to a third aspect of the present invention is a TFT constituting the peripheral circuit, which is different from a TFT whose gate voltage is boosted or lowered by the bootstrap method. The light-shielding metal disposed on the back channel side of the TFT has the same potential as the source electrode of the TFT.

上記目的を達成するために、本発明の第４の観点に関わる液晶表示装置は、光を透過しない材料で形成されたパッケージ部材で覆われており、前記パッケージ部材は開口部を有しており、前記開口部の端面は、前記絶縁性基板の法線方向から見て、前記出力部と重なることを特徴とする。また、前記開口部の端面は、前記絶縁性基板の法線方向から見て、前記制御部の前記画素マトリクス側の端部と前記画素マトリクスの前記周辺回路側の端部の中央近傍に位置することを特徴とする。   In order to achieve the above object, a liquid crystal display device according to a fourth aspect of the present invention is covered with a package member formed of a material that does not transmit light, and the package member has an opening. The end face of the opening overlaps the output part when viewed from the normal direction of the insulating substrate. Further, the end surface of the opening is located near the center of the end of the control unit on the pixel matrix side and the end of the pixel matrix on the peripheral circuit side when viewed from the normal direction of the insulating substrate. It is characterized by that.

本発明の液晶表示装置では、液晶表示装置に極めて強い光が照射されても、画質劣化やＴＦＴ基板上に一体形成されたゲートドライバの誤動作が生じない。   In the liquid crystal display device of the present invention, even if the liquid crystal display device is irradiated with extremely strong light, image quality deterioration and malfunction of the gate driver integrally formed on the TFT substrate do not occur.

さらに、本発明の液晶表示装置では、小さい寸法の液晶パネルを用いて実現することが可能となり、低コスト化が可能である。   Furthermore, the liquid crystal display device of the present invention can be realized using a liquid crystal panel having a small size, and the cost can be reduced.

本発明の一実施の形態に係る液晶表示装置の構造を示した平面図である。It is the top view which showed the structure of the liquid crystal display device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the liquid crystal display device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る液晶表示装置の構成を示したブロック図である。1 is a block diagram illustrating a configuration of a liquid crystal display device according to an embodiment of the present invention. 本発明の一実施の形態に係る液晶表示装置に適用可能なゲートドライバの構成を示したブロック図である。1 is a block diagram showing a configuration of a gate driver applicable to a liquid crystal display device according to an embodiment of the present invention. 本発明の一実施の形態に係る液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the liquid crystal display device which concerns on one embodiment of this invention. 本発明の一実施例に係る液晶表示装置に適用可能なゲートドライバの構成を示した回路図である。1 is a circuit diagram illustrating a configuration of a gate driver applicable to a liquid crystal display device according to an embodiment of the present invention. 本発明の一実施例に係る液晶表示装置に適用可能なゲートドライバの一部のレイアウトを示した平面図である。FIG. 4 is a plan view showing a partial layout of a gate driver applicable to a liquid crystal display device according to an embodiment of the present invention. 本発明の一実施例に係る液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the liquid crystal display device based on one Example of this invention. 本発明の一実施例に係る液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the liquid crystal display device based on one Example of this invention. 本発明の一実施例に係る液晶表示装置の遮光膜のパターンを示した模式図である。It is the schematic diagram which showed the pattern of the light shielding film of the liquid crystal display device which concerns on one Example of this invention. 本発明の一実施例に係る液晶表示装置に適用可能なゲートドライバの動作を示したタイミングチャートである。6 is a timing chart illustrating an operation of a gate driver applicable to the liquid crystal display device according to the embodiment of the present invention. 従来の液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the conventional liquid crystal display device. 従来の液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the conventional liquid crystal display device. 従来の液晶表示装置のゲートドライバの構成を示した回路図である。It is the circuit diagram which showed the structure of the gate driver of the conventional liquid crystal display device. 従来の液晶表示装置のゲートドライバの一部のレイアウトを示した平面図である。It is the top view which showed a part layout of the gate driver of the conventional liquid crystal display device. 従来の液晶表示装置の構造を示した断面図である。It is sectional drawing which showed the structure of the conventional liquid crystal display device.

次に、本発明の一実施の形態について図面を参照して詳細に説明する。なお、各図面における各構成要素の大きさや縮尺は、図の視認性を確保するために適宜変更して記載している。また、各図面におけるハッチングは、各構成要素を区別するためのものであり、必ずしも切断面を意味するものではない。   Next, an embodiment of the present invention will be described in detail with reference to the drawings. Note that the size and scale of each component in each drawing are appropriately changed and described in order to ensure the visibility of the drawing. Moreover, the hatching in each drawing is for distinguishing each component, and does not necessarily mean a cut surface.

図１は本発明を実施するための形態に関わる液晶表示装置の構造を示した平面図である。この液晶表示装置は、液晶パネル１００を、実質的に光を透過しない材料で形成されたパッケージ部材１０６で覆った構成を有している。パッケージ部材１０６には、液晶パネル１００の表示部が開口する開口部１０７を有しており、液晶パネル１００には、外部からの駆動信号を供給するフレキシブル基板１０８が接続されている。図２は図１中の線分Ｋ−Ｋ’の断面構造を示した断面図である。液晶パネル１００は、ガラス等の絶縁性基板上にＴＦＴが形成されたＴＦＴ基板１０１と、ガラス等の絶縁性基板上にカラーフィルタ（ＣＦ）が形成されたＣＦ基板１０２を重ねた構成を有している。液晶１０３は、ＴＦＴ基板１０１とＣＦ基板１０２を張り合わせるシール材１０４で囲まれた空間に封入されている。ＴＦＴ基板１０１上には、画素がマトリクス状に配置された画素マトリクス２００と画素マトリクス２００を駆動する周辺回路１０５がＴＦＴにより形成されている。画素マトリクス２００はパッケージ部材１０６の開口部１０７の位置に配置されており、パッケージ部材１０６により遮光されていない。   FIG. 1 is a plan view showing the structure of a liquid crystal display device according to an embodiment for carrying out the present invention. This liquid crystal display device has a configuration in which the liquid crystal panel 100 is covered with a package member 106 formed of a material that does not substantially transmit light. The package member 106 has an opening 107 in which a display portion of the liquid crystal panel 100 is opened. A flexible substrate 108 that supplies a driving signal from the outside is connected to the liquid crystal panel 100. FIG. 2 is a cross-sectional view showing a cross-sectional structure taken along line K-K ′ in FIG. 1. The liquid crystal panel 100 has a configuration in which a TFT substrate 101 in which a TFT is formed on an insulating substrate such as glass and a CF substrate 102 in which a color filter (CF) is formed on an insulating substrate such as glass are stacked. ing. The liquid crystal 103 is sealed in a space surrounded by a sealing material 104 that bonds the TFT substrate 101 and the CF substrate 102 together. On the TFT substrate 101, a pixel matrix 200 in which pixels are arranged in a matrix and a peripheral circuit 105 for driving the pixel matrix 200 are formed by TFTs. The pixel matrix 200 is disposed at the position of the opening 107 of the package member 106 and is not shielded by the package member 106.

図２で示した例では、周辺回路１０５が画素マトリクス２００の２辺に配置された例を示しているが、１辺にのみ配置してもよい。また、シール材１０４の配置位置は周辺回路１０５と平面的に重なる位置でもよく、さらに画素マトリクス２００と周辺回路１０５の間でもよい。さらに液晶パネル自体に色を選択する機能が必要ない場合は、ＣＦ基板１０２にカラーフィルタを設ける必要が無いことは言うまでもない。   In the example shown in FIG. 2, an example in which the peripheral circuit 105 is arranged on two sides of the pixel matrix 200 is shown, but it may be arranged only on one side. In addition, the arrangement position of the sealing material 104 may be a position overlapping the peripheral circuit 105 in a plan view, and may be between the pixel matrix 200 and the peripheral circuit 105. Further, if the liquid crystal panel itself does not need a function for selecting a color, it goes without saying that it is not necessary to provide a color filter on the CF substrate 102.

図３は液晶パネル１００の構成を示したブロック図である。液晶パネル１００は、少なくとも画素ＴＦＴ３００と画素容量５００とを含む画素がマトリクス状に配置された画素マトリクス２００と、画素ＴＦＴ３００のゲート端子に接続されたゲート線（Ｇ１〜Ｇ３）を駆動する周辺回路であるゲートドライバ６００、画素ＴＦＴ３００のドレイン端子に接続されたデータ線（Ｄ１〜Ｄ４）を駆動するデータドライバ８００で構成される。ゲートドライバ６００はＴＦＴで構成されており、データドライバ８００はＴＦＴまたは結晶ＳｉによるＩＣで構成される。画素ＴＦＴ３００と、少なくともゲートドライバ６００は単一の導電型のｐｏｌｙ−Ｓｉ ＴＦＴで構成されており、ゲートドライバ６００として図４に示す構成の回路を用いることができる。   FIG. 3 is a block diagram showing the configuration of the liquid crystal panel 100. The liquid crystal panel 100 is a peripheral circuit that drives a pixel matrix 200 in which pixels including at least the pixel TFT 300 and the pixel capacitor 500 are arranged in a matrix, and gate lines (G1 to G3) connected to the gate terminals of the pixel TFT 300. A gate driver 600 and a data driver 800 for driving data lines (D1 to D4) connected to the drain terminals of the pixel TFT 300 are configured. The gate driver 600 is composed of a TFT, and the data driver 800 is composed of an IC made of TFT or crystalline Si. The pixel TFT 300 and at least the gate driver 600 are configured by a single conductivity type poly-Si TFT, and the circuit having the configuration shown in FIG. 4 can be used as the gate driver 600.

図４に示した回路は、２相のクロックＣＬＫ１、ＣＬＫ２と電源ＶＧＨ、ＶＧＬ、そして図示していないがスタート信号とで駆動される回路である。ゲートドライバ６００は、制御部６１０と出力部６２０とで構成されるブロック６３０が直列に接続された構成を有しており、クロックＣＬＫ１、ＣＬＫ２に同期してスタート信号を順次転送する。個々のブロック６３０の出力（ＯＵＴｎ−１〜ＯＵＴｎ＋２）は、各々画素マトリクス２００の異なるゲート線に接続される。そのため、ゲートドライバ６００のブロック６３０の数は、画素マトリクス２００のゲート線の数以上となる。この図では、４ブロック分の回路を示しており、例えば出力がＯＵＴｎ−１と記載されたブロックが初段のブロックの場合、スタート信号は図中のＯＵＴｎ−２で示した端子に供給される。出力部６２０は少なくとも２つのＴＦＴで構成される。この図ではｎ型のＴＦＴで構成した例を示しているが、もちろんｐ型のＴＦＴで構成してもよい。   The circuit shown in FIG. 4 is a circuit driven by two-phase clocks CLK1 and CLK2, power supplies VGH and VGL, and a start signal (not shown). The gate driver 600 has a configuration in which a block 630 including a control unit 610 and an output unit 620 is connected in series, and sequentially transfers start signals in synchronization with clocks CLK1 and CLK2. The outputs (OUTn−1 to OUTn + 2) of the individual blocks 630 are connected to different gate lines of the pixel matrix 200, respectively. Therefore, the number of blocks 630 in the gate driver 600 is equal to or greater than the number of gate lines in the pixel matrix 200. This figure shows a circuit for four blocks. For example, when the block whose output is described as OUTn-1 is the first block, the start signal is supplied to the terminal indicated by OUTn-2 in the figure. The output unit 620 includes at least two TFTs. In this figure, an example of an n-type TFT is shown, but a p-type TFT may of course be used.

図５は本発明の液晶表示装置のパッケージ部材１０６の開口部１０７端部Ｂ近傍の断面を示したものである。画素マトリクス２００の画素トランジスタ及びゲートドライバ６００の出力部６２０を構成するＴＦＴの下部（ＴＦＴ基板１０１側、以下、バックチャネル側と呼ぶ。）には、少なくともＴＦＴのチャネル部と平面的に（すなわち、ＴＦＴ基板１０１の法線方向から見て）重なる位置に遮光膜３２０が配置されており、制御部６１０を構成するＴＦＴには遮光膜３２０が配置されていないものを有している。出力部６２０を構成するＴＦＴの下部に配置された遮光膜３２０は、少なくともゲートドライバ６００のブロック６３０単位で電気的に独立しており、各々ブロック６３０の出力端子に電気的に接続されている。画素ＴＦＴの下部に設けた遮光膜３２０は、電気的にフローティングでも良いし、ゲート線と同電位にしてもよい。また、ゲートドライバ６００の出力部６２０は、画素マトリクス２００と制御部６１０の間に配置する。そして、パッケージ部材１０６の開口部端部Ｂは、制御部６１０の端部で画素マトリクス２００に近い方の端部Ａと、画素マトリクス２００の端部で出力部６２０に近い方の端部Ｃとの間に位置するように設定し、ＡとＢの距離Ｄａｂ及びＢとＣの距離Ｄｂｃの値を、液晶パネル１００の外形寸法精度とパッケージ部材１０６の寸法精度、液晶パネル１００をパッケージ部材１０６に組み込む際の位置精度の合計値に近い値にする。   FIG. 5 shows a cross section near the end B of the opening 107 of the package member 106 of the liquid crystal display device of the present invention. Under the TFTs constituting the pixel transistor of the pixel matrix 200 and the output unit 620 of the gate driver 600 (TFT substrate 101 side, hereinafter referred to as the back channel side), at least in a plane with the TFT channel unit (that is, the TFT). The light shielding film 320 is disposed at an overlapping position (viewed from the normal direction of the TFT substrate 101), and the TFTs constituting the control unit 610 have a structure in which the light shielding film 320 is not disposed. The light shielding films 320 disposed below the TFTs constituting the output unit 620 are electrically independent at least in the block 630 unit of the gate driver 600 and are electrically connected to the output terminals of the block 630, respectively. The light shielding film 320 provided below the pixel TFT may be electrically floating or may have the same potential as the gate line. The output unit 620 of the gate driver 600 is disposed between the pixel matrix 200 and the control unit 610. The opening end B of the package member 106 includes an end A closer to the pixel matrix 200 at the end of the control unit 610 and an end C closer to the output unit 620 at the end of the pixel matrix 200. The distance Dab between A and B and the distance Dbc between B and C are set to the external dimension accuracy of the liquid crystal panel 100, the dimensional accuracy of the package member 106, and the liquid crystal panel 100 as the package member 106. Set the value close to the total position accuracy when incorporating.

本発明の構成では、液晶表示装置に極めて強い光が照射されても、画質劣化やＴＦＴで構成されたゲートドライバ回路の誤動作を生じさせない液晶表示装置を小さい寸法の液晶パネルを用いて実現することが可能となる。その理由について、以下に説明する。   With the configuration of the present invention, a liquid crystal display device that does not cause deterioration in image quality or malfunction of a gate driver circuit composed of TFTs even when the liquid crystal display device is irradiated with extremely strong light is realized by using a liquid crystal panel with a small size. Is possible. The reason will be described below.

各画素にＴＦＴを設けた液晶表示装置に極めて強い光が照射されると、画素ＴＦＴに光によるリーク電流が流れ、画素容量に保持した電圧が変動する。この電圧変動によりフリッカやクロストークが発生したり、コントラストが低下したりする。しかし本発明の構成では、画素ＴＦＴのバックチャネル側に遮光膜を配置しているため、光がチャネル部に直接照射されることが無い。従って、光によるリーク電流を大幅に低減することが可能となり、画質の劣化を防ぐことができる。   When extremely strong light is irradiated to a liquid crystal display device in which each pixel is provided with a TFT, a leak current due to the light flows through the pixel TFT, and the voltage held in the pixel capacitor fluctuates. This voltage fluctuation causes flicker and crosstalk, and reduces contrast. However, in the configuration of the present invention, since the light shielding film is disposed on the back channel side of the pixel TFT, the channel portion is not directly irradiated with light. Therefore, the leakage current due to light can be greatly reduced, and deterioration of image quality can be prevented.

また、ゲートドライバを構成するＴＦＴに極めて強い光が照射されると、回路を構成するＴＦＴに光リーク電流が流れ、回路内の電位が変動して誤動作する場合がある。しかし本発明の液晶表示装置では、ゲートドライバの制御部６１０がパッケージ部材１０６で遮光され、出力部６２０が遮光膜３２０で遮光されていることから、ゲートドライバを構成するＴＦＴに光が直接照射されることが無い。従って、光リーク電流に伴う誤動作が発生しない。   In addition, when extremely strong light is irradiated to the TFT constituting the gate driver, a light leakage current flows through the TFT constituting the circuit, and the potential in the circuit may fluctuate to cause malfunction. However, in the liquid crystal display device of the present invention, the gate driver control unit 610 is shielded from light by the package member 106 and the output unit 620 is shielded from light by the light shielding film 320. Therefore, the TFTs constituting the gate driver are directly irradiated with light. There is nothing to do. Therefore, no malfunction caused by the light leakage current occurs.

さらに、遮光膜３２０と出力部６２０を構成するＴＦＴのｐｏｌｙ−Ｓｉ膜との間の層間膜３３０を薄くすると、遮光膜３２０の影響でＴＦＴの閾値電圧が変動する。例えば、ｎ型のＴＦＴの場合、遮光膜３２０の電位がＴＦＴのソース電極の電位に比べて大きくなると、ＴＦＴの閾値電圧が小さくなる方向へ変化し、その逆の場合は閾値電圧は大きくなる方向へ変化する。単一の導電型のＴＦＴだけで構成されたゲートドライバでは、ＴＦＴのドレイン電極およびソース電極の電位が電源電圧の範囲以上に変動する場合がある。従って、もし遮光膜３２０がフローティングの場合、遮光膜３２０の電位がドレイン電極との容量結合により大きく変動し、ＴＦＴの閾値電圧も大きく変動することで誤動作する場合がある。しかし本発明の構成では、制御部６１０には光が直接照射されることが無いためＴＦＴには必ずしも遮光膜３２０を配置する必要が無く、閾値変動が生じない。また出力部６２０を構成するＴＦＴでは、遮光膜３２０に出力端子と同じ電圧が印加されるため、閾値電圧の変動量が制御可能である。   Further, if the interlayer film 330 between the light shielding film 320 and the poly-Si film of the TFT constituting the output unit 620 is thinned, the threshold voltage of the TFT varies due to the influence of the light shielding film 320. For example, in the case of an n-type TFT, when the potential of the light shielding film 320 becomes larger than the potential of the source electrode of the TFT, the threshold voltage of the TFT changes in a decreasing direction, and vice versa. To change. In a gate driver composed of only a single conductivity type TFT, the potential of the drain electrode and the source electrode of the TFT may fluctuate beyond the range of the power supply voltage. Therefore, if the light-shielding film 320 is floating, the potential of the light-shielding film 320 may fluctuate greatly due to capacitive coupling with the drain electrode, and the TFT threshold voltage may fluctuate greatly. However, in the configuration of the present invention, the light is not directly applied to the control unit 610, and thus it is not always necessary to dispose the light shielding film 320 on the TFT, and threshold fluctuation does not occur. In the TFT constituting the output unit 620, since the same voltage as that of the output terminal is applied to the light shielding film 320, the amount of variation in the threshold voltage can be controlled.

図４で示した回路では、ＴＦＴとしてｎ型を用いているため、出力部６２０を構成するＴＦＴの一方は、液晶表示装置が１画面分の映像信号を書き込む期間である１フレーム期間に１回ハイレベルとなるパルスを出力し、もう一方のＴＦＴはパルスを出力する期間以外、ローレベルの電位を出力するという動作を行う。本発明の構成では、遮光膜３２０の電位を出力端子と同じ電位としているので、ハイレベルのパルスを出力する期間では、出力電圧が高くなるに従い遮光膜電位も高くなり、ＴＦＴの閾値電圧が小さくなることから、立ち上がり時間を短くすることができる。出力がローレベルとなる期間では、遮光膜の電位が低くＴＦＴの閾値電圧は高くなるが、ローレベルを出力するために必要なゲート−ソース間電圧は大きくないので、閾値電圧が高くなっても十分駆動可能である。また、事前に遮光膜電位による閾値電圧の変動量を評価しておくことで、閾値電圧が変動した場合でも十分ローレベルの電圧を出力できる値に電源電圧を設定することにより対応可能となる。さらに、遮光膜はＴＦＴのチャネル部や、ソース、ドレイン電極との間に寄生容量を持つことになるが、出力部６２０を構成するＴＦＴのチャネル幅はゲート線を駆動できるだけの大きなサイズに設定されており、遮光膜の寄生容量を短時間で充放電可能である。従って、回路の最高動作周波数を制限することもない。   In the circuit shown in FIG. 4, since the n-type TFT is used, one of the TFTs included in the output unit 620 is once in one frame period in which the liquid crystal display device writes a video signal for one screen. A high level pulse is output, and the other TFT outputs a low level potential during a period other than the pulse output period. In the configuration of the present invention, since the potential of the light shielding film 320 is set to the same potential as that of the output terminal, the light shielding film potential increases as the output voltage increases during the high-level pulse output period, and the threshold voltage of the TFT decreases. Therefore, the rise time can be shortened. During the period when the output is at a low level, the potential of the light shielding film is low and the threshold voltage of the TFT is high. However, the gate-source voltage necessary for outputting the low level is not large, so even if the threshold voltage increases. It can be driven sufficiently. In addition, by evaluating the amount of fluctuation of the threshold voltage due to the light shielding film potential in advance, even when the threshold voltage fluctuates, it is possible to cope with the problem by setting the power supply voltage to a value that can output a sufficiently low level voltage. Further, the light shielding film has a parasitic capacitance between the TFT channel portion and the source and drain electrodes, but the TFT channel width constituting the output portion 620 is set to a size large enough to drive the gate line. The parasitic capacitance of the light shielding film can be charged and discharged in a short time. Accordingly, the maximum operating frequency of the circuit is not limited.

ゲートドライバをパッケージ部材で遮光する場合、液晶パネルのサイズが大きくなり、結果として液晶表示装置のコストが高くなる。液晶パネルのサイズを大きくしなければならない理由は、液晶パネルの外形、パッケージ部材の寸法、液晶パネルをパッケージ部材に組み込む際の位置精度などに公差が生じても、ゲートドライバがパッケージ部材で必ず覆われ、画素マトリクスがパッケージ部材で必ず覆われないようにする必要があるためである。その為には、パッケージ部材の開口部端部と、ゲートドライバの端部との距離及び、パッケージ部材の開口部端部と画素マトリクス端部との距離が、先述の公差の合計値に近い値に設定しなければならない。通常それら公差の合計は１ｍｍ程度となり、画素マトリクスとゲートドライバの間に２ｍｍ程度の不要な領域を設ける必要がある。その分、液晶パネルの大きさが大きくなり、１枚のマザー基板に配置できる液晶パネルの数が減少する。よってコストが高くなるのである。しかしながら、本発明の液晶表示装置では、ゲートドライバを構成する出力部を構成するＴＦＴに遮光膜を配置し、出力部を制御部と画素マトリクスの中間に配置している。   When the gate driver is shielded by the package member, the size of the liquid crystal panel is increased, and as a result, the cost of the liquid crystal display device is increased. The reason why the size of the liquid crystal panel must be increased is that the gate driver must be covered by the package member even if tolerances occur in the external shape of the liquid crystal panel, the dimensions of the package member, and the positional accuracy when the liquid crystal panel is assembled into the package member. This is because it is necessary to ensure that the pixel matrix is not covered with the package member. For this purpose, the distance between the opening end of the package member and the end of the gate driver and the distance between the opening end of the package member and the pixel matrix end are close to the above-mentioned tolerance total value. Must be set to Usually, the total of these tolerances is about 1 mm, and it is necessary to provide an unnecessary area of about 2 mm between the pixel matrix and the gate driver. Accordingly, the size of the liquid crystal panel is increased, and the number of liquid crystal panels that can be arranged on one mother substrate is reduced. Therefore, the cost becomes high. However, in the liquid crystal display device of the present invention, the light shielding film is arranged on the TFT constituting the output part constituting the gate driver, and the output part is arranged between the control part and the pixel matrix.

また、ゲートドライバを構成する回路部の面積の中で、出力部を構成するＴＦＴを配置する為の面積が最も大きくなる。それは、ある決められた時間内に負荷となるゲート線を充放電する必要があり、出力部を構成するＴＦＴのチャネル幅は、他に比べ極めて大きくなるのである。一例を示すならば、ＶＧＡ（６４０×４８０）の画素を有する液晶表示装置をフレーム周波数（１フレーム期間の逆数）６０Ｈｚで駆動する場合、制御部のＴＦＴのチャネル幅が５μｍであった場合、出力部のＴＦＴのチャネル部は５００μｍとなる場合がある。もちろんＴＦＴのチャネル幅は、ＴＦＴの特性、ゲート線の寄生容量を決めるデバイス構造などにより変わるが、出力部のＴＦＴのチャネル幅が他に比べ格段に大きくなることには変わりない。本発明の液晶表示装置では、少なくとも出力部のＴＦＴに遮光膜を配置する為、出力部がパッケージ部材で覆われる必要が無い。この出力部を画素マトリクスと制御部との間に配置できるので、少なくとも出力部の回路を配置する分だけ、液晶パネルのサイズを小さくすることが可能となる。出力部のＴＦＴのサイズは、画素数が多くなるほど大きくする必要があり、ゲートドライバのブロックは画素ピッチの幅の中に配置する必要があるため、画素ピッチが小さいほど回路を配置する為の長さが長くなる。よって、高精細の液晶表示装置ほどこの効果が大きい。   In addition, the area for arranging the TFT constituting the output portion is the largest among the areas of the circuit portion constituting the gate driver. That is, it is necessary to charge and discharge the gate line as a load within a predetermined time, and the channel width of the TFT constituting the output portion becomes extremely large as compared with the others. As an example, when a liquid crystal display device having a VGA (640 × 480) pixel is driven at a frame frequency (reciprocal of one frame period) of 60 Hz, the output is output when the TFT channel width of the control unit is 5 μm. The TFT channel portion may be 500 μm. Of course, the channel width of the TFT changes depending on the characteristics of the TFT and the device structure that determines the parasitic capacitance of the gate line, but the channel width of the TFT in the output portion is still much larger than others. In the liquid crystal display device of the present invention, since the light shielding film is disposed at least on the TFT of the output portion, the output portion does not need to be covered with the package member. Since the output unit can be disposed between the pixel matrix and the control unit, the size of the liquid crystal panel can be reduced by at least the circuit of the output unit. The size of the TFT in the output section needs to be increased as the number of pixels increases, and the gate driver block must be disposed within the width of the pixel pitch. Therefore, the smaller the pixel pitch, the longer the circuit is disposed. Lengthens. Therefore, this effect is greater as the liquid crystal display device has higher definition.

本発明の液晶表示装置の一実施例について説明する。図６は本発明の実施形態で説明したｎ型のＴＦＴだけで構成したゲートドライバの１ブロック分の回路図である。この回路は２相のクロックＣＬＫ１、ＣＬＫ２と入力信号ＩＮ、２つの電源ＶＧＨ、ＶＧＬで駆動される。ここではＶＧＨが高電圧側の電源であり、ＶＧＬが低電圧側の電源であるとしている。また、入力信号ＩＮは、このブロックが縦列に接続された複数のブロックの初段である場合はスタート信号であり、それ以外のブロックでは前段のブロックの出力となる。制御部６１０及び出力部６２０に接続されたクロックの関係は、ブロック毎に変わり、図６のブロックの前後に接続するブロックでは、制御部にＣＬＫ２が接続され、出力部にＣＬＫ１が接続される。また、クロックＣＬＫ１、ＣＬＫ２及びスタート信号の振幅範囲はＶＧＨ、ＶＧＬ間の電圧となる。   An embodiment of the liquid crystal display device of the present invention will be described. FIG. 6 is a circuit diagram for one block of the gate driver constituted only by the n-type TFT described in the embodiment of the present invention. This circuit is driven by two-phase clocks CLK1 and CLK2, an input signal IN, and two power sources VGH and VGL. Here, it is assumed that VGH is a power source on the high voltage side and VGL is a power source on the low voltage side. Further, the input signal IN is a start signal when this block is the first stage of a plurality of blocks connected in a column, and is an output of the preceding block in other blocks. The relationship between the clocks connected to the control unit 610 and the output unit 620 varies from block to block. In the blocks connected before and after the block in FIG. 6, CLK2 is connected to the control unit and CLK1 is connected to the output unit. The amplitude ranges of the clocks CLK1 and CLK2 and the start signal are voltages between VGH and VGL.

ゲートドライバの１ブロックは、制御部６１０と出力部６２０で構成されており、出力部６２０は２つのＴＦＴ Ｔｒ１、Ｔｒ２で構成され、制御部６１０は３つのＴＦＴ Ｔｒ３、Ｔｒ４、Ｔｒ５で構成されている。出力部６２０を構成するＴＦＴ Ｔｒ１のゲート電圧は、ブートストラップ法により昇圧されＶＧＨ以上の電圧となる構成となっている。容量Ｃｂは、その昇圧の為の容量であるが、ＴＦＴ Ｔｒ１でのソース−ゲート間の寄生容量が十分大きい場合は、必ずしも設ける必要は無い。   One block of the gate driver includes a control unit 610 and an output unit 620. The output unit 620 includes two TFTs Tr1 and Tr2. The control unit 610 includes three TFTs Tr3, Tr4, and Tr5. Yes. The gate voltage of the TFT Tr1 constituting the output unit 620 is boosted by the bootstrap method and becomes a voltage equal to or higher than VGH. The capacitor Cb is a capacitor for boosting the voltage, but is not necessarily provided when the parasitic capacitance between the source and the gate in the TFT Tr1 is sufficiently large.

本発明の実施形態の説明の中で述べたように、出力部６２０を構成するＴＦＴ Ｔｒ１、Ｔｒ２の下部には遮光膜が配置されており、出力部６２０は平面的に制御部６１０と画素マトリクスの間に配置されている。図７は、出力部６２０のレイアウトを示したものであり、図８及び図９は、図７中の線分Ｄ−Ｄ’、Ｅ−Ｅ’の断面を示したものである。   As described in the description of the embodiment of the present invention, a light shielding film is disposed below the TFTs Tr1 and Tr2 constituting the output unit 620, and the output unit 620 is planarly arranged with the control unit 610 and the pixel matrix. It is arranged between. FIG. 7 shows a layout of the output unit 620, and FIGS. 8 and 9 show cross sections of line segments D-D 'and E-E' in FIG.

次に図８を用いて出力部６２０の断面構造を説明する。ガラス等の絶縁性で光を透過する材料でできたＴＦＴ基板１０１の上に、遮光膜３２０を成膜、パターニングして形成する。遮光膜３２０には融点の高い、Ｗ、Ｃｒ、Ｔｉ及びこれらを含有する合金を用いることができる。遮光膜３２０の上にｐｏｌｙ−Ｓｉ膜の下地となる層間膜３３０を成膜する。層間膜にはＳｉＯ２やＳｉＮｘ、それらの積層膜などを用いることができる。層間膜３３０の上には、ｐｏｌｙ−Ｓｉ膜３４０が成膜、形成される。ｐｏｌｙ−Ｓｉ膜は、ａ−Ｓｉ膜を成膜し、その後、エキシマレーザー等によりアニールすることで形成することができる。ｐｏｌｙ−Ｓｉ膜３４０の上にはゲート絶縁膜３５０が成膜される。ゲート絶縁膜にはＳｉＯ２、ＳｉＮｘ及びそれら積層膜を用いることができる。ゲート絶縁膜３５０の上にはゲート金属を成膜、パターニングしてゲート電極３６０が形成される。ゲート金属には、Ｃｒ、Ａｌ等を用いることができる。ｐｏｌｙ-Ｓｉ膜３４０の形成から、ゲート電極３６０の形成の間に、ＴＦＴのソース、ドレイン領域に不純物を注入する工程や、ソース、ドレイン領域とチャネル形成領域の間にＬＤＤ（Lightly Doped Drain）を形成する為の低濃度不純物注入工程、閾値制御の為のチャネルドーズ等の工程、活性化の為の工程等を行う場合もある。ゲート金属の上には層間膜３７０が成膜される。層間膜３７０にはＳｉＯ２、ＳｉＮｘ及びそれら積層膜を用いることができる。層間膜３７０の上には配線金属３８０が成膜、パターニングして形成される。配線金属３８０にはＡｌ及びそれを含む合金などを用いることができる。画素マトリクス領域においては、図１２と同じ構造の画素ＴＦＴが形成される。図示していないが、配線金属３８０の上には前述とは異なる層間膜、ＩＴＯ（Indium Tin Oxide）等の透明電極による画素電極などが形成される。配線金属３８０より上部の構造は、液晶のモードにより適宜変えることができる。また、各ＴＦＴでは配線金属３８０は、ＴＦＴのソース、ドレイン領域とコンタクトホールを介して電気的に接続され、配線領域では必要に応じて配線金属３８０とゲート電極３６０もコンタクトホールを介して電気的に接続される。遮光膜３２０の大きさは少なくとも、ＴＦＴのチャネルが形成されるゲート電極３６０とｐｏｌｙ−Ｓｉ膜３４０が平面的に重なる領域及び、ＬＤＤ構造を有する場合はＬＤＤ領域とも平面的に重ねる必要があり、さらにＴＦＴに斜めから照射される光に対応する為に、少なくともｐｏｌｙ−Ｓｉ膜と同程度以上の大きさにするのが望ましい。制御部６１０を構成するＴＦＴでは、ＴＦＴの下部に遮光膜３２０を必ずしも設ける必要が無い。つまり、図８において遮光膜３２０を削除した構造を用いることができる。 Next, a cross-sectional structure of the output unit 620 will be described with reference to FIG. A light shielding film 320 is formed and patterned on the TFT substrate 101 made of an insulating material that transmits light, such as glass. For the light-shielding film 320, W, Cr, Ti having a high melting point and alloys containing these can be used. An interlayer film 330 is formed on the light shielding film 320 as a base of the poly-Si film. As the interlayer film, SiO 2 , SiNx, or a laminated film thereof can be used. On the interlayer film 330, a poly-Si film 340 is formed and formed. The poly-Si film can be formed by forming an a-Si film and then annealing with an excimer laser or the like. A gate insulating film 350 is formed on the poly-Si film 340. As the gate insulating film, SiO 2 , SiNx, and a laminated film thereof can be used. A gate metal is formed on the gate insulating film 350 and patterned to form a gate electrode 360. As the gate metal, Cr, Al, or the like can be used. Between the formation of the poly-Si film 340 and the formation of the gate electrode 360, a process of injecting impurities into the source and drain regions of the TFT and an LDD (Lightly Doped Drain) between the source and drain regions and the channel formation region are performed. In some cases, a low concentration impurity implantation step for forming, a channel dose step for threshold control, a step for activation, or the like is performed. An interlayer film 370 is formed on the gate metal. As the interlayer film 370, SiO 2 , SiNx, and a laminated film thereof can be used. A wiring metal 380 is formed on the interlayer film 370 by patterning. For the wiring metal 380, Al and an alloy containing the same can be used. In the pixel matrix region, a pixel TFT having the same structure as that in FIG. 12 is formed. Although not shown, an interlayer film different from the above, a pixel electrode made of a transparent electrode such as ITO (Indium Tin Oxide), and the like are formed on the wiring metal 380. The structure above the wiring metal 380 can be appropriately changed depending on the mode of the liquid crystal. In each TFT, the wiring metal 380 is electrically connected to the source and drain regions of the TFT via contact holes. In the wiring region, the wiring metal 380 and the gate electrode 360 are also electrically connected to each other via contact holes. Connected to. The size of the light-shielding film 320 needs to overlap with at least the region where the gate electrode 360 where the TFT channel is formed and the poly-Si film 340 overlap in a plane, and the LDD region when having an LDD structure, Further, in order to cope with light irradiated obliquely to the TFT, it is desirable to make it at least as large as the poly-Si film. In the TFT constituting the control unit 610, the light shielding film 320 is not necessarily provided below the TFT. That is, a structure in which the light shielding film 320 is omitted in FIG. 8 can be used.

出力部６２０を構成する２つのＴＦＴの下部に設けられた遮光膜３２０は、ゲートドライバのブロック毎に出力端子と同電位となる電圧を供給する。しかし、より誤動作を抑制するには、ＴＦＴ Ｔｒ１（ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴ）の下部の遮光膜３２０には出力端子と同電位となる電圧を供給し、ＴＦＴ Ｔｒ２（ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴとは異なるＴＦＴ）の下部の遮光膜３２０には電源ＶＧＬ（ソース電極）と同電位となる電圧を供給するのが望ましい。上記のように遮光膜３２０に電位を供給するための構造を、図９を用いて説明する。図９は、図７の線分Ｅ−Ｅ’で示した部分の断面図であり、ＴＦＴ Ｔｒ１の遮光膜３２０と出力端子を形成する配線金属３８０との電気的接続を示している。ＴＦＴ Ｔｒ１のＴＦＴ下部から延伸した遮光膜３２０と出力端子を形成する配線金属３８０が平面的に重なる領域に、下地となる層間膜３３０、ゲート絶縁膜３５０、層間膜３７０を貫通したコンタクトホール３２５が形成され、このコンタクトホール３２５を介して遮光膜３２０と配線金属３８０が電気的に接続されている。ＴＦＴ Ｔｒ２では同様にコンタクトホールを介して、ＴＦＴ Ｔｒ２から延伸した遮光膜３２０が、電源ＶＧＬと同電位となる配線金属３８０と電気的に接続されている。   The light shielding film 320 provided under the two TFTs constituting the output unit 620 supplies a voltage having the same potential as the output terminal for each block of the gate driver. However, in order to further suppress malfunctions, a voltage having the same potential as the output terminal is supplied to the light shielding film 320 below the TFT Tr1 (TFT whose gate voltage is boosted or lowered by the bootstrap method), and TFT Tr2 ( It is desirable to supply a voltage having the same potential as the power supply VGL (source electrode) to the light shielding film 320 below the TFT whose gate voltage is boosted or lowered by the bootstrap method. A structure for supplying a potential to the light-shielding film 320 as described above will be described with reference to FIG. FIG. 9 is a cross-sectional view of the portion indicated by line E-E ′ in FIG. 7 and shows the electrical connection between the light shielding film 320 of the TFT Tr1 and the wiring metal 380 forming the output terminal. A contact hole 325 penetrating the interlayer film 330, the gate insulating film 350, and the interlayer film 370 serving as a base is formed in a region where the light shielding film 320 extending from the lower part of the TFT Tr 1 and the wiring metal 380 forming the output terminal overlap in a plane. The light shielding film 320 and the wiring metal 380 are electrically connected through the contact hole 325. Similarly, in the TFT Tr2, the light shielding film 320 extended from the TFT Tr2 is electrically connected to the wiring metal 380 having the same potential as the power source VGL through the contact hole.

尚、画素マトリクス２００においては、画素ＴＦＴ３００の下部に設けられた遮光膜３２０は、何れの配線とも電気的に接続していないフローティング構造であってもよく、ゲート線と同電位となるように電気的に接続してもよい。しかし画素数の多い液晶表示装置の場合は、ゲート線の寄生容量を小さくするために、画素ＴＦＴ３００の下部に設けられた遮光膜３２０はフローティングとなる方が良い。   In the pixel matrix 200, the light shielding film 320 provided below the pixel TFT 300 may have a floating structure that is not electrically connected to any wiring, and is electrically connected to the gate line at the same potential. May be connected. However, in the case of a liquid crystal display device having a large number of pixels, the light shielding film 320 provided below the pixel TFT 300 is preferably in a floating state in order to reduce the parasitic capacitance of the gate line.

上記説明した構造における液晶表示装置のＴＦＴ基板１０１に配置される遮光膜３２０のパターンを模式的に示したものを図１０に示す。遮光膜３２０は、画素マトリクス２００において、個々の画素ＴＦＴ３００の配置位置に対して孤立パターンが配置され、ゲートドライバ６００を構成する出力部６２０の領域においても、それを構成するＴＦＴの配置位置に対応して孤立パターンとして配置される。しかし、制御部６１０の領域では、必ずしも遮光膜３２０を配置する必要が無いため、ここで示した例では遮光膜３２０は配置されていない。尚、図示していないが、画素マトリクス２００と出力部６２０の間に、ＴＦＴによる保護素子を配置する場合は、そのＴＦＴの位置に対応して遮光膜３２０を配置した方が良い。さらに、画素マトリクス２００周辺で、データ線にＴＦＴによる保護素子を配置する場合も、そのＴＦＴの位置に対応して遮光膜３２０を配置した方が良い。保護素子以外にも、検査回路等ＴＦＴを用いたその他の回路を、開口部１０７を通して光が照射される位置に配置する場合も、遮光膜３２０を配置した方が良い。   FIG. 10 schematically shows a pattern of the light shielding film 320 disposed on the TFT substrate 101 of the liquid crystal display device having the above-described structure. In the pixel matrix 200, the light shielding film 320 has an isolated pattern arranged with respect to the arrangement position of the individual pixel TFTs 300, and also corresponds to the arrangement position of the TFTs constituting the output part 620 constituting the gate driver 600. And arranged as an isolated pattern. However, since it is not always necessary to arrange the light shielding film 320 in the region of the control unit 610, the light shielding film 320 is not arranged in the example shown here. Although not shown, in the case where a TFT protective element is disposed between the pixel matrix 200 and the output unit 620, it is better to dispose the light shielding film 320 corresponding to the position of the TFT. Further, when a protective element made of a TFT is arranged on the data line around the pixel matrix 200, it is better to arrange the light shielding film 320 corresponding to the position of the TFT. In addition to the protective element, when a circuit such as an inspection circuit using a TFT is disposed at a position where light is irradiated through the opening 107, the light shielding film 320 is preferably disposed.

次にタイミングチャートを用いて、ゲートドライバの動作について説明する。図１１は、図６で示した本発明の液晶表示装置に適用可能なゲートドライバの１ブロック分の動作を示したタイミングチャートである。このブロックは縦列に接続された複数のブロックのｎ番目のブロックとしているので、図６中でＩＮと記載された入力信号は、ｎ−１番目のブロックの出力信号となる。期間Ｔ１〜Ｔ４は各々、液晶表示装置に１行分の映像信号を書き込む１水平期間を示している。ここで言う１行分とは、図３において任意の１本のゲート線に接続された画素行のことである。また、クロックＣＬＫ１及びＣＬＫ２のハイレベルは電源ＶＧＨと同じ電位であり、ローレベルは電源ＶＧＬと同じ電位であるとする。   Next, the operation of the gate driver will be described using a timing chart. FIG. 11 is a timing chart showing the operation of one block of the gate driver applicable to the liquid crystal display device of the present invention shown in FIG. Since this block is the nth block of a plurality of blocks connected in a column, the input signal described as IN in FIG. 6 is the output signal of the (n-1) th block. Each of the periods T1 to T4 indicates one horizontal period in which a video signal for one row is written in the liquid crystal display device. One row here refers to a pixel row connected to any one gate line in FIG. The high level of the clocks CLK1 and CLK2 is the same potential as the power supply VGH, and the low level is the same potential as the power supply VGL.

期間Ｔ１では、入力信号ＩＮがローレベルであることから、ＴＦＴ Ｔｒ１のゲート電極に接続されたノードＣ１の電位は、ローレベルである。また、ＴＦＴ Ｔｒ２のゲート電極に接続されたノードＣ２の電位はハイレベルを保持している。期間Ｔ２では、入力信号がハイレベルとなる期間があり、ＣＬＫ１もハイレベルとなる期間がある為、ＴＦＴ Ｔｒ３が導通状態となり、ノードＣ１の電位がＶ１まで上昇する。ここでＶ１の電位はＶＧＨからＴＦＴ Ｔｒ３の閾値電圧だけ小さい値である。ノードＣ１がハイレベル、ノードＣ２がハイレベルであることから、ＴＦＴ Ｔｒ１、Ｔｒ２共に導通状態であるが、ＣＬＫ２がローレベルであることから、出力ＯＵＴｎはローレベルである。Ｔ２の期間で、ＣＬＫ１がハイレベルの期間では、ノードＣ１にゲート電極が接続されたＴＦＴ Ｔｒ５も導通状態となるが、ＣＬＫ１がハイレベルの間は、ノードＣ２はハイレベルのままである。しかし、ＣＬＫ１がローレベルに変化するとＴＦＴ Ｔｒ４は非導通状態となり、ＴＦＴ Ｔｒ５が導通状態のままであることから、ノードＣ２の電位はＣＬＫ１の電位と共にローレベルへ変化する。これに伴い、ＴＦＴ Ｔｒ２も導通状態から非導通状態へと変わる。しかし、ＣＬＫ２がローレベルなので、ＴＦＴ Ｔｒ１を通して、出力ＯＵＴｎはローレベルを維持する。期間Ｔ３ではＣＬＫ１がローレベルであるためＴＦＴ Ｔｒ４が非導通状態であり、ＴＦＴ Ｔｒ５が導通状態でもＣＬＫ１がローレベルであるからノードＣ２はローレベルを維持し、ＴＦＴ Ｔｒ２は非導通状態のままである。また、クロックＣＬＫ１がローレベルであることからＴＦＴ Ｔｒ３が非導通状態であり、ノードＣ１はフローティング状態となる。ＣＬＫ２がハイレベルに変化するに従い、ＴＦＴ Ｔｒ１のゲート−ソース間の寄生容量および容量Ｃｂによる容量結合で、出力ＯＵＴｎの電位上昇とともにノードＣ１の電位はＶ２まで上昇する。Ｖ２の電位はＶ１の電位にクロックＣＬＫ２の電圧振幅であるＶＧＨ−ＶＧＬを加算した値となり、ＴＦＴ Ｔｒ１の閾値電圧とＶＧＨを足した値よりも高くすることができる。従って、出力ＯＵＴｎの電位Ｖ４は最終的にＶＧＨの電位まで上昇する。その後クロックＣＬＫ１がローレベルへ変化すると、出力ＯＵＴｎの電位もローレベルへ変化し、前述の容量結合によりノードＣ１の電位も下がっていく。ただし、ノードＣ１の電位はＴＦＴ Ｔｒ１を非導通状態とするまでは下がらないため、出力ＯＵＴｎはＣＬＫ１のローレベル電位であるＶＧＬの電位まで到達する。期間Ｔ４では、クロックＣＬＫ１がハイレベルとなり、ＴＦＴ Ｔｒ３、Ｔｒ４が導通状態となり、ノードＣ１の電位が入力ＩＮの電位であるＶＧＬの電位になり、ノードＣ２の電位がＴＦＴ Ｔｒ４によりハイレベルに充電される。この時のノードＣ２の電位Ｖ３は、ＶＧＨの電位からＴＦＴ Ｔｒ４の閾値電圧分だけ小さい値となり、ＴＦＴ Ｔｒ２が導通状態となる。結果として、出力ＯＵＴｎはＶＧＬの電位を維持する。   In the period T1, since the input signal IN is at a low level, the potential of the node C1 connected to the gate electrode of the TFT Tr1 is at a low level. Further, the potential of the node C2 connected to the gate electrode of the TFT Tr2 is maintained at a high level. In the period T2, since there is a period during which the input signal is at a high level and CLK1 is also at a high level, the TFT Tr3 is in a conductive state, and the potential of the node C1 rises to V1. Here, the potential of V1 is a value smaller than VGH by the threshold voltage of the TFT Tr3. Since the node C1 is at a high level and the node C2 is at a high level, both the TFTs Tr1 and Tr2 are in a conductive state, but since the CLK2 is at a low level, the output OUTn is at a low level. In the period T2, during the period when CLK1 is at a high level, the TFT Tr5 whose gate electrode is connected to the node C1 is also in a conductive state. However, while the CLK1 is at a high level, the node C2 remains at a high level. However, when CLK1 changes to the low level, the TFT Tr4 becomes non-conductive and the TFT Tr5 remains conductive, so that the potential of the node C2 changes to the low level together with the potential of CLK1. Along with this, the TFT Tr2 also changes from the conductive state to the non-conductive state. However, since CLK2 is at a low level, the output OUTn is maintained at a low level through the TFT Tr1. In period T3, CLK1 is at a low level, so the TFT Tr4 is in a non-conductive state. Even when the TFT Tr5 is in a conductive state, the CLK1 is at a low level, so the node C2 is maintained at a low level and the TFT Tr2 remains in a non-conductive state. is there. Further, since the clock CLK1 is at a low level, the TFT Tr3 is non-conductive, and the node C1 is in a floating state. As CLK2 changes to high level, the potential of the node C1 rises to V2 as the potential of the output OUTn rises due to the parasitic coupling between the gate and source of the TFT Tr1 and the capacitance Cb. The potential of V2 is a value obtained by adding VGH-VGL which is the voltage amplitude of the clock CLK2 to the potential of V1, and can be higher than the value obtained by adding the threshold voltage of the TFT Tr1 and VGH. Therefore, the potential V4 of the output OUTn finally rises to the potential of VGH. Thereafter, when the clock CLK1 changes to the low level, the potential of the output OUTn also changes to the low level, and the potential of the node C1 also decreases due to the above-described capacitive coupling. However, since the potential of the node C1 does not decrease until the TFT Tr1 is turned off, the output OUTn reaches the potential of VGL that is the low level potential of CLK1. In the period T4, the clock CLK1 becomes high level, the TFTs Tr3 and Tr4 become conductive, the potential of the node C1 becomes VGL which is the potential of the input IN, and the potential of the node C2 is charged to high level by the TFT Tr4. The At this time, the potential V3 of the node C2 becomes smaller than the potential of VGH by the threshold voltage of the TFT Tr4, and the TFT Tr2 becomes conductive. As a result, the output OUTn maintains the potential of VGL.

このような動作が複数の縦列に接続されたブロック内で順次行われることにより、ゲートドライバはクロックに同期したパルスを順次出力していくという動作を行えるのである。   Such an operation is sequentially performed in blocks connected in a plurality of columns, whereby the gate driver can perform an operation of sequentially outputting pulses synchronized with a clock.

以上説明したように、実施例で示した本発明の液晶表示装置では、極めて強い光が照射されても画質劣化を生じさせない液晶表示装置を小さい寸法の液晶パネルを用いて実現することが可能となる。   As described above, according to the liquid crystal display device of the present invention shown in the embodiments, it is possible to realize a liquid crystal display device that does not cause image quality degradation even when irradiated with extremely strong light using a liquid crystal panel with a small size. Become.

さらに実施形態で示した液晶表示装置よりも、さらにゲートドライバ回路の誤動作の発生を防ぐことが可能となる。   Furthermore, it is possible to prevent the gate driver circuit from malfunctioning more than the liquid crystal display device shown in the embodiment.

実施例で示した本発明の液晶表示装置が、実施形態と同様の効果を有する理由は、実施形態のなかで示した理由と同じである。実施形態で示した液晶表示装置よりも、さらにゲートドライバ回路の誤動作を防ぐことができる理由について、以下に説明する。   The reason why the liquid crystal display device of the present invention shown in Examples has the same effect as that of the embodiment is the same as the reason described in the embodiment. The reason why the gate driver circuit can be prevented from malfunctioning more than the liquid crystal display device described in the embodiment will be described below.

単一の導電型のＴＦＴだけでゲートドライバ回路を構成した場合、ゲートドライバの出力部６２０がハイレベルを出力する際に、そのレベルが十分高くならず、次の段へ出力を転送できないという誤動作が生じることがある。この誤動作はＴＦＴ Ｔｒ１が導通状態となる際に、何らかの理由でＴＦＴ Ｔｒ２も導通状態となることで生じる。実施形態で示した液晶表示装置では、ＴＦＴ Ｔｒ１とＴｒ２の下部に配置する遮光膜に出力端子と同じ電位を供給していた。つまり、このブロックがハイレベルを出力する際、遮光膜の電位もハイレベルになる。ｎ型のＴＦＴのバックチャネル側に配置された導体の電位が高くなると、閾値電圧は低くなる方向に変化する。ここで、製造上のばらつきにより、ＴＦＴ Ｔｒ２の閾値電圧が小さかった場合、遮光膜電位の影響により、ゲート電圧がローレベルであっても、ソース−ドレイン間に電流が流れてしまうことがある。すると、出力の電位はＶＧＨとＶＧＬの電位の間で分圧され、ＶＧＨよりも小さくなる。このようにＴＦＴ Ｔｒ２の閾値電圧が小さいブロックが複数連続した場合、ブロック間で出力が転送される度にその電圧が徐々に減少し、最終的には転送できなくなる。   When the gate driver circuit is composed of only a single conductivity type TFT, when the output unit 620 of the gate driver outputs a high level, the level is not sufficiently high, and the output cannot be transferred to the next stage. May occur. This malfunction occurs when the TFT Tr2 becomes conductive for some reason when the TFT Tr1 becomes conductive. In the liquid crystal display device shown in the embodiment, the same potential as that of the output terminal is supplied to the light shielding film disposed below the TFTs Tr1 and Tr2. That is, when this block outputs a high level, the potential of the light shielding film also becomes a high level. When the potential of the conductor arranged on the back channel side of the n-type TFT increases, the threshold voltage changes in the direction of decreasing. Here, if the threshold voltage of the TFT Tr2 is small due to manufacturing variations, a current may flow between the source and the drain due to the influence of the light shielding film potential even if the gate voltage is low level. Then, the output potential is divided between the potentials VGH and VGL and becomes smaller than VGH. In this way, when a plurality of blocks having a low threshold voltage of the TFT Tr2 continue, the voltage gradually decreases each time the output is transferred between the blocks, and finally the transfer is impossible.

実施例で示した本発明の液晶表示装置では、出力部を構成するＴＦＴ Ｔｒ１とＴｒ２の下部に配置する遮光膜にそれぞれ異なる電位を供給している。ドレイン端子がクロックに接続されたＴＦＴ Ｔｒ１の下部に配置された遮光膜には、出力部の出力端子と同じ電位を供給し、ソース端子が電源ＶＧＬに接続されたＴＦＴ Ｔｒ２の下部に配置された遮光膜には、電源ＶＧＬの電位が供給されている。従って、出力端子の電圧がハイレベルに変化しても、ＴＦＴ Ｔｒ１の閾値電圧だけが小さくなる方向に変化するだけであるので、出力端子の電位が低下することがない。よって、誤動作のモードの１つが発生しなくなり、より誤動作が生じにくくなるのである。   In the liquid crystal display device of the present invention shown in the embodiment, different potentials are supplied to the light shielding films disposed below the TFTs Tr1 and Tr2 constituting the output unit. The same potential as the output terminal of the output unit is supplied to the light shielding film disposed below the TFT Tr1 whose drain terminal is connected to the clock, and the source terminal is disposed below the TFT Tr2 connected to the power source VGL. The light shielding film is supplied with the potential of the power supply VGL. Therefore, even if the voltage at the output terminal changes to a high level, only the threshold voltage of the TFT Tr1 changes in a direction that decreases, so the potential at the output terminal does not decrease. Therefore, one of the malfunction modes does not occur, and malfunction is less likely to occur.

これまでに示した例では、画素ＴＦＴおよびゲートドライバをｎ型のＴＦＴのみで構成する例を示したが、ｐ型のＴＦＴのみで構成してもよい。ｐ型のＴＦＴで構成した場合、ゲートドライバの出力部を構成するＴＦＴでドレイン端子にクロックが接続されたＴＦＴの下部に配置された遮光膜には、出力部の出力端子の電位を供給し、ソース端子に電源ＶＧＨが接続されたＴＦＴの下部に配置された遮光膜には、電源ＶＧＨの電位を供給すればよい。制御部を構成するＴＦＴの接続関係は、電源ＶＧＨとＶＧＬの関係が逆になるように構成し、制御クロックとしては、ハイレベルとローレベルの関係が逆になるようにすればよい。   In the examples shown so far, the example in which the pixel TFT and the gate driver are configured only by the n-type TFT is shown, but the pixel TFT and the gate driver may be configured by only the p-type TFT. In the case of a p-type TFT, the potential of the output terminal of the output unit is supplied to the light shielding film disposed below the TFT of which the clock is connected to the drain terminal in the TFT constituting the output unit of the gate driver, The potential of the power supply VGH may be supplied to the light-shielding film disposed under the TFT whose power supply VGH is connected to the source terminal. The connection relationship between the TFTs constituting the control unit is configured so that the relationship between the power sources VGH and VGL is reversed, and the relationship between the high level and the low level may be reversed as the control clock.

さらに、ｎ型、ｐ型何れのＴＦＴで構成した場合においても、制御部の回路構成は図４、図６に示した構成以外のものを用いることも可能である。例えば、ゲートドライバの走査方向が切り替えられる機能を追加した構成や、３相以上のクロックで制御される構成でも良い。また、出力部においても、ソース端子が電源に接続されたＴＦＴが２つ以上ある構成でも良い。その場合は、ソース端子が電源に接続された全てのＴＦＴにおいて、その下部に配置された遮光膜に電源電位を供給し、ドレイン端子がクロックに接続されたＴＦＴの下部に配置された遮光膜には出力端子の電圧を供給する。   Furthermore, in the case where the n-type or p-type TFT is used, a circuit configuration other than those shown in FIGS. 4 and 6 can be used as the circuit configuration of the control unit. For example, a configuration in which a function for switching the scanning direction of the gate driver is added, or a configuration controlled by clocks of three or more phases may be used. Further, the output unit may have two or more TFTs whose source terminals are connected to the power source. In that case, in all TFTs whose source terminals are connected to the power supply, the power supply potential is supplied to the light shielding film disposed below the TFTs, and the drain terminals are applied to the light shielding films disposed below the TFTs connected to the clock. Supplies the voltage at the output terminal.

すなわち、本発明のポイントは、出力部が、少なくともドレイン端子にクロックが接続され、ゲート端子の電位がブートストラップ効果により電源電圧範囲よりも昇圧または降圧されるＴＦＴと、ソース端子が電源に接続されたＴＦＴとで、各々の下部に配置される遮光膜の電位を変えることであり、特にブートストラップ効果でゲート端子の電位が昇圧または降圧されるＴＦＴの下部の遮光膜には、出力端子の電位を供給することである。さらに、出力部を構成するＴＦＴの下部にのみ遮光膜を配置し、制御部を構成するＴＦＴの下部には遮光膜を設ける必要が無いように、パッケージ部材で覆う位置を設定することである。   That is, the point of the present invention is that the output section has a clock connected to at least the drain terminal, the TFT whose potential at the gate terminal is boosted or lowered from the power supply voltage range by the bootstrap effect, and the source terminal connected to the power supply. The potential of the light shielding film disposed under each TFT is changed. In particular, the potential of the output terminal is applied to the light shielding film under the TFT whose gate terminal potential is boosted or lowered by the bootstrap effect. Is to supply. Further, the position of covering with the package member is set so that the light shielding film is disposed only under the TFT constituting the output unit, and the light shielding film is not required under the TFT constituting the control unit.

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない限りにおいて、液晶表示装置の構成は適宜変更可能である。   The present invention is not limited to the above-described embodiments, and the configuration of the liquid crystal display device can be changed as appropriate without departing from the spirit of the present invention.

本発明の液晶表示装置は、液晶プロジェクタ、ヘッドアップディスプレイ等の、液晶表示装置に極めて強い光を照射する表示装置に適用することができる。   The liquid crystal display device of the present invention can be applied to a display device that emits extremely strong light to the liquid crystal display device, such as a liquid crystal projector and a head-up display.

１００ 液晶パネル
１０１ ＴＦＴ基板
１０２ ＣＦ基板
１０３ 液晶
１０４ シール材
１０５ 周辺回路
１０６ パッケージ部材
１０７ 開口部
１０８ フレキシブル基板
２００ 画素マトリクス
３００ 画素ＴＦＴ
３２０ 遮光膜
３２５ コンタクトホール
３３０ 層間膜
３４０ ｐｏｌｙ−Ｓｉ膜
３５０ ゲート絶縁膜
３６０ ゲート電極
３７０ 層間膜
３８０ 配線金属
５００ 画素容量
６００ ゲートドライバ
６１０ 制御部
６２０ 出力部
６３０ ブロック
８００ データドライバ 100 Liquid Crystal Panel 101 TFT Substrate 102 CF Substrate 103 Liquid Crystal 104 Sealing Material 105 Peripheral Circuit 106 Package Member 107 Opening 108 Flexible Substrate 200 Pixel Matrix 300 Pixel TFT
320 light shielding film 325 contact hole 330 interlayer film 340 poly-Si film 350 gate insulating film 360 gate electrode 370 interlayer film 380 wiring metal 500 pixel capacity 600 gate driver 610 control unit 620 output unit 630 block 800 data driver

Claims (7)

絶縁性基板上に、画素マトリクスと前記画素マトリクスを駆動する周辺回路とが一体形成された液晶表示装置であって、
前記画素マトリクスは、少なくとも画素容量と画素ＴＦＴとを含む複数の画素により構成されており、
前記周辺回路は、前記画素ＴＦＴのゲート線を駆動するものであり、
前記周辺回路は、制御部と出力部とで構成されており、
前記出力部は、前記絶縁性基板の法線方向から見て、前記制御部よりも前記画素マトリクスに近い位置に配置されており、
前記画素ＴＦＴ及び前記周辺回路を構成するＴＦＴは、トップゲート構造であり、
前記画素ＴＦＴには、バックチャネル側に遮光金属が配置されており、
前記周辺回路を構成するＴＦＴの内、少なくとも前記出力部を構成するＴＦＴには、バックチャネル側に遮光金属が配置されている、
ことを特徴とする液晶表示装置。 A liquid crystal display device in which a pixel matrix and a peripheral circuit for driving the pixel matrix are integrally formed on an insulating substrate,
The pixel matrix is composed of a plurality of pixels including at least a pixel capacitor and a pixel TFT,
The peripheral circuit drives a gate line of the pixel TFT,
The peripheral circuit is composed of a control unit and an output unit,
The output unit is disposed at a position closer to the pixel matrix than the control unit as seen from the normal direction of the insulating substrate,
The pixel TFT and the TFT constituting the peripheral circuit have a top gate structure,
In the pixel TFT, a light shielding metal is disposed on the back channel side,
Among the TFTs constituting the peripheral circuit, at least the TFT constituting the output unit has a light shielding metal disposed on the back channel side.
A liquid crystal display device characterized by the above. 前記制御部を構成するＴＦＴには、バックチャネル側に遮光金属が配置されていないものを含む、
ことを特徴とする請求項１に記載の液晶表示装置。 The TFT constituting the control unit includes a TFT in which no light shielding metal is disposed on the back channel side.
The liquid crystal display device according to claim 1. 前記周辺回路は、単一の導電型のＴＦＴで構成されており、
前記出力部は、ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴを含み、
前記ＴＦＴのバックチャネル側に配置される遮光金属は、前記出力部の出力端子と同電位である、
ことを特徴とする請求項１または請求項２に記載の液晶表示装置。 The peripheral circuit is composed of a single conductivity type TFT,
The output unit includes a TFT whose gate voltage is boosted or lowered by a bootstrap method,
The light shielding metal disposed on the back channel side of the TFT has the same potential as the output terminal of the output unit.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device. 前記周辺回路を構成するＴＦＴであって、前記ブートストラップ法によりゲート電圧が昇圧または降圧されるＴＦＴとは異なるＴＦＴのバックチャネル側に配置される遮光金属は、前記ＴＦＴのソース電極と同電位である、
ことを特徴とする請求項３に記載の液晶表示装置。 The light shielding metal disposed on the back channel side of the TFT constituting the peripheral circuit, which is different from the TFT whose gate voltage is boosted or lowered by the bootstrap method, has the same potential as the source electrode of the TFT. is there,
The liquid crystal display device according to claim 3. 前記遮光金属は、前記絶縁性基板の法線方向から見て、前記ＴＦＴを構成する半導体層を覆うように形成されている、
ことを特徴とする請求項１乃至４の何れか一に記載の液晶表示装置。 The light-shielding metal is formed so as to cover a semiconductor layer constituting the TFT as viewed from the normal direction of the insulating substrate.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device. 前記液晶表示装置は、光を透過しない材料で形成されたパッケージ部材で覆われており、
前記パッケージ部材は、開口部を有しており、
前記開口部の端面は、前記絶縁性基板の法線方向から見て、前記出力部と重なる、
ことを特徴とする請求項１乃至５の何れか一に記載の液晶表示装置。 The liquid crystal display device is covered with a package member formed of a material that does not transmit light,
The package member has an opening,
An end surface of the opening overlaps with the output portion when viewed from the normal direction of the insulating substrate.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device. 前記開口部の端面は、前記絶縁性基板の法線方向から見て、前記制御部の前記画素マトリクス側の端部と前記画素マトリクスの前記周辺回路側の端部との中央近傍に位置する、
ことを特徴とする請求項６に記載の液晶表示装置。 The end surface of the opening is located in the vicinity of the center between the end of the control unit on the pixel matrix side and the end of the pixel matrix on the peripheral circuit side when viewed from the normal direction of the insulating substrate.
The liquid crystal display device according to claim 6.
JP2014068285A 2014-03-28 2014-03-28 Liquid crystal display Active JP6327450B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014068285A JP6327450B2 (en) 2014-03-28 2014-03-28 Liquid crystal display
US14/669,046 US9482891B2 (en) 2014-03-28 2015-03-26 Liquid crystal display unit
CN201510142306.5A CN104952404B (en) 2014-03-28 2015-03-27 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014068285A JP6327450B2 (en) 2014-03-28 2014-03-28 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2015191105A true JP2015191105A (en) 2015-11-02
JP6327450B2 JP6327450B2 (en) 2018-05-23

Family

ID=54167018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014068285A Active JP6327450B2 (en) 2014-03-28 2014-03-28 Liquid crystal display

Country Status (3)

Country Link
US (1) US9482891B2 (en)
JP (1) JP6327450B2 (en)
CN (1) CN104952404B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018082A (en) * 2016-07-29 2018-02-01 エルジー ディスプレイ カンパニー リミテッド Narrow bezel flat plate display device
JP2022020861A (en) * 2018-05-23 2022-02-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647001B2 (en) * 2013-09-05 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same and display device
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
CN106200182B (en) * 2016-09-14 2019-09-17 武汉华星光电技术有限公司 A kind of liquid crystal display panel and preparation method thereof
CN106920804B (en) 2017-04-28 2020-03-24 厦门天马微电子有限公司 Array substrate, driving method thereof, display panel and display device
JP6536634B2 (en) * 2017-07-28 2019-07-03 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR102457997B1 (en) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 Electroluminescent Display Device
CN110391269A (en) 2018-04-23 2019-10-29 京东方科技集团股份有限公司 Display device, display panel and preparation method thereof
JP6705469B2 (en) 2018-05-23 2020-06-03 セイコーエプソン株式会社 Electro-optical device, electronic equipment
CN113631367B (en) 2019-04-03 2023-10-31 3M创新有限公司 Optical film and glass laminate
CN113614590B (en) 2019-04-30 2023-09-29 3M创新有限公司 optical stack
US11527555B2 (en) * 2021-03-30 2022-12-13 Innolux Corporation Driving substrate and electronic device with a thin film transistor that is divided into multiple active blocks
CN114944128A (en) * 2022-06-29 2022-08-26 武汉天马微电子有限公司上海分公司 Display panel and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177427A (en) * 2001-10-04 2003-06-27 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006351165A (en) * 2005-05-20 2006-12-28 Nec Corp Bootstrap circuit, and shift register, scanning circuit, and display device using bootstrap circuit
WO2013002228A1 (en) * 2011-06-30 2013-01-03 シャープ株式会社 Shift register, display drive circuit, display panel, and display device
WO2013172243A1 (en) * 2012-05-16 2013-11-21 シャープ株式会社 Liquid crystal display
US20140085556A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Display with inverted thin-film-transistor layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215676A (en) 1988-07-01 1990-01-19 Ricoh Co Ltd Thin film transistor
JP3120200B2 (en) 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 Light valve device, stereoscopic image display device, and image projector
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
WO1999047972A1 (en) * 1998-03-19 1999-09-23 Seiko Epson Corporation Liquid crystal display device and projection display device
KR101153297B1 (en) * 2004-12-22 2012-06-07 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
JP2008165029A (en) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177427A (en) * 2001-10-04 2003-06-27 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006351165A (en) * 2005-05-20 2006-12-28 Nec Corp Bootstrap circuit, and shift register, scanning circuit, and display device using bootstrap circuit
WO2013002228A1 (en) * 2011-06-30 2013-01-03 シャープ株式会社 Shift register, display drive circuit, display panel, and display device
WO2013172243A1 (en) * 2012-05-16 2013-11-21 シャープ株式会社 Liquid crystal display
US20140085556A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Display with inverted thin-film-transistor layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018082A (en) * 2016-07-29 2018-02-01 エルジー ディスプレイ カンパニー リミテッド Narrow bezel flat plate display device
US10274796B2 (en) 2016-07-29 2019-04-30 Lg Display Co., Ltd. Display having narrow bezel
JP2022020861A (en) * 2018-05-23 2022-02-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP7070784B2 (en) 2018-05-23 2022-05-18 セイコーエプソン株式会社 Electro-optics, electronic equipment

Also Published As

Publication number Publication date
CN104952404B (en) 2018-10-02
CN104952404A (en) 2015-09-30
JP6327450B2 (en) 2018-05-23
US9482891B2 (en) 2016-11-01
US20150277172A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6327450B2 (en) Liquid crystal display
JP6632516B2 (en) Display device
US6812912B2 (en) Active matrix display device with storage capacitor for each pixel
US9653494B2 (en) Array substrate, display panel and display apparatus
JP5834733B2 (en) Electro-optical device, electronic equipment
JP5234333B2 (en) Gate line driving circuit, active matrix substrate, and liquid crystal display device
US10481448B2 (en) Liquid crystal display
JP2017027012A (en) Display device
US10103178B2 (en) Display device
JP2007251100A (en) Electro-optical device, electronic apparatus, and semiconductor device
US20180149911A1 (en) Drive circuit of display device
JP6503721B2 (en) Array substrate and display device using the same
KR101730995B1 (en) Display apparatus
JP4946203B2 (en) Electro-optical device and electronic apparatus including the same
US20190259347A1 (en) Display device and driver
JP4232599B2 (en) Level conversion circuit and display device
JP2007310131A (en) Active matrix substrate and active matrix display device
US9673334B2 (en) Low temperature poly silicon thin film transistors (LTPS TFTs) and TFT substrates
CN108957814B (en) Liquid crystal display device and circuit compensation method
US10714031B2 (en) Display device
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP2010085813A (en) Electro-optical device and electronic apparatus
JP6107356B2 (en) Electrostatic protection circuit, electro-optical device, and electronic device
CN114002887A (en) Array substrate and display panel
JP2006098457A (en) Liquid crystal device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R150 Certificate of patent or registration of utility model

Ref document number: 6327450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250