JP2010085813A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2010085813A
JP2010085813A JP2008256079A JP2008256079A JP2010085813A JP 2010085813 A JP2010085813 A JP 2010085813A JP 2008256079 A JP2008256079 A JP 2008256079A JP 2008256079 A JP2008256079 A JP 2008256079A JP 2010085813 A JP2010085813 A JP 2010085813A
Authority
JP
Japan
Prior art keywords
conductive layer
electro
optical device
region
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008256079A
Other languages
Japanese (ja)
Other versions
JP5347412B2 (en
JP2010085813A5 (en
Inventor
Takusoku Iki
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008256079A priority Critical patent/JP5347412B2/en
Publication of JP2010085813A publication Critical patent/JP2010085813A/en
Publication of JP2010085813A5 publication Critical patent/JP2010085813A5/ja
Application granted granted Critical
Publication of JP5347412B2 publication Critical patent/JP5347412B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of electrical corrosion in a wet processing process, and achieve high quality display, in an electro-optical device. <P>SOLUTION: On a substrate (10), the electro-optical device includes: a pixel electrode (9) and first conductive layers (71, 91) including a first conductive material; a second conductive layer (92) including a second conductive material whose ionization tendency is different in comparison with the first conductive material; and a thin film transistor (500), in which a source (500a1) and a drain (500a3) are connected to the first conductive layer and the second conductive layer, and which relays and connects the first conductive layer with the second conductive layer by applying a voltage to a gate (500b). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのTFT(Thin Film Transistor)とを備えることにより、アクティブマトリクス駆動可能に構成されている。また、高コントラスト化等を目的として、TFTと画素電極との間に蓄積容量が設けられることもある。例えば特許文献1には、蓄積容量を、容量絶縁膜を介して対向する一対の透明電極から構成することで、高い開口率を確保する技術が開示されている。   In this type of electro-optical device, a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a TFT (Thin Film Transistor) as a pixel switching element are provided on a substrate. Thus, the active matrix driving is possible. In addition, a storage capacitor may be provided between the TFT and the pixel electrode for the purpose of increasing the contrast. For example, Patent Document 1 discloses a technique for ensuring a high aperture ratio by configuring a storage capacitor from a pair of transparent electrodes facing each other with a capacitor insulating film interposed therebetween.

ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで前記TFTの動作を制御すると共に、TFTがON(オン)駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、データ線に書き込まれる画像信号電位のプッシュダウンに起因した表示ムラが発生してしまうという技術的問題点がある。特許文献2では、このような技術的問題点を解決する手段として、データ線の一部に電気的に接続してコンデンサ或いはキャパシタを設ける技術が開示されている。   Here, in the active matrix driving, the operation of the TFT is controlled by supplying a scanning signal to the scanning line, and an image signal is supplied to the data line at a timing when the TFT is turned on. Display is realized. Such an electro-optical device has a technical problem that display unevenness occurs due to push-down of an image signal potential written to the data line. Patent Document 2 discloses a technique of providing a capacitor or a capacitor that is electrically connected to a part of a data line as means for solving such a technical problem.

特開平6−148684号公報Japanese Patent Laid-Open No. 6-148684 特開2004−125887号公報Japanese Patent Laid-Open No. 2004-125887

ここで、上述したような基板上に形成された各種機能膜がイオン化傾向の異なる導電性材料によって形成されている場合、例えば、各種機能膜をパターニングすることによって形成する際に、ウェットエッチングやフォトレジストの剥離などのウェット処理工程において、これらの異なるイオン化傾向を有する材料同士が同時に処理液中に曝されることによって、電蝕が生じてしまうという技術的問題点がある。例えば、基板上の上層側に配置されたITO(Indium Tin Oxide)膜からなる容量電極と、アルミニウムからなる配線とが、ウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液に同時に曝されると、イオン化傾向の高いアルミニウム原子が処理液中に溶け出し、ぼろぼろに腐食しまう。その結果、画像信号等の電気信号の電圧値に誤差やエラーが生じ、表示画像の質が低下してしまう。   Here, when the various functional films formed on the substrate as described above are formed of conductive materials having different ionization tendency, for example, when forming various functional films by patterning, wet etching or photo In a wet processing step such as resist stripping, there is a technical problem that these materials having different ionization tendencies are exposed to the processing solution at the same time, thereby causing galvanic corrosion. For example, a capacitor electrode made of an ITO (Indium Tin Oxide) film disposed on the upper layer side of a substrate and a wiring made of aluminum are simultaneously exposed to a processing solution such as an etching solution or a resist stripping solution used in a wet processing step. As a result, aluminum atoms having a high ionization tendency are dissolved in the processing solution and corroded. As a result, an error or error occurs in the voltage value of an electric signal such as an image signal, and the quality of the display image is deteriorated.

本発明は、例えば上述した問題点に鑑みなされたものであり、ウェット処理工程における電蝕の発生が防止されており、高品質な表示を行うことが可能な電気光学装置及びそのような電気光学装置を備えた電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and an electro-optical device capable of performing high-quality display while preventing the occurrence of electrolytic corrosion in a wet treatment process, and such an electro-optical device. It is an object to provide an electronic device including the device.

本発明の電気光学装置は上記課題を解決するために、基板上に、第1導電性材料を含んでなり、画素領域に配列された複数の画素電極と、前記第1導電性材料と同一の材料を含んでなり、前記画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部を構成する第1導電層と、イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んでなり、前記配線、前記電極及び前記電子素子の少なくとも他の一部を構成する第2導電層と、ソース及びドレインの一方が、前記第1導電層及び前記第2導電層の一方に電気的に接続されていると共に、前記ソース及び前記ドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されており、ゲートに電圧が印加されることで前記第1導電層及び前記第2導電層を中継接続する薄膜トランジスタとを備える。   In order to solve the above-described problems, an electro-optical device according to an aspect of the invention includes a plurality of pixel electrodes arranged on a pixel region, the first conductive material on the substrate, and the same as the first conductive material. A first conductive layer comprising a material and constituting at least a part of a wiring, an electrode and an electronic element for performing an electro-optic operation in the pixel region, and a first ionization tendency different from that of the first conductive material. A second conductive layer comprising at least another part of the wiring, the electrode and the electronic element, and one of a source and a drain is formed of the first conductive layer and the second conductive layer. The other of the source and the drain is electrically connected to the other of the first conductive layer and the second conductive layer, and a voltage is applied to the gate. The first conductive layer and The serial second conductive layer and a thin film transistor for relay connection.

本発明の電気光学装置によれば、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のTFT等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が形成されている。特に本発明における画素電極は、第1導電性材料、例えばITO膜等の透明材料を含んで形成されている。電気光学装置の動作時において、画素電極には、例えば、画素スイッチング用のTFTのオン/オフ動作に応じたタイミングで、画像信号がデータ線を通じて供給される。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域(典型的には「画像表示領域」とも呼ばれる)における画像表示が可能となる。   According to the electro-optical device of the present invention, on the substrate, for example, wirings such as scanning lines and data lines and electronic elements such as pixel switching TFTs are insulated from each other via an insulating film as necessary. A circuit for driving the pixel electrode is configured by stacking, and an image electrode is formed on the upper layer side. In particular, the pixel electrode in the present invention is formed including a first conductive material, for example, a transparent material such as an ITO film. During the operation of the electro-optical device, an image signal is supplied to the pixel electrode through the data line, for example, at a timing corresponding to the on / off operation of the pixel switching TFT. This enables image display in a pixel area or a pixel array area (typically referred to as “image display area”) in which a plurality of pixel electrodes are arranged.

第1導電層は、画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部である。例えば、第1導電層を、高コントラスト化を図るための付加容量を構成する一対の容量電極の一方として構成してもよいし、又は、互いに電位の異なる導電層間に生じる電界を遮断するシールド層等を構成してもよい。また、第1導電層は、画素電極と同じ第1導電性材料を含んで形成されている。このように、画素電極と第1導電層とを同じ材料で形成することによって、電気光学装置の製造段階のウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液種類を少なく抑えることができ、より低コスト化を図ることが可能となる。また、同じ導電性材料で形成していれば、仮に画素電極及び第1導電層の形成工程において、画素電極及び第1導電層が同時に剥離液等の酸に曝されたとしても電触が生じて画素電極及び第1導電層が腐食することもない。   The first conductive layer is at least part of a wiring, an electrode, and an electronic element for performing an electro-optical operation in the pixel region. For example, the first conductive layer may be configured as one of a pair of capacitive electrodes constituting an additional capacitor for achieving high contrast, or a shield layer that blocks an electric field generated between conductive layers having different potentials. Etc. may be configured. The first conductive layer is formed to include the same first conductive material as the pixel electrode. In this manner, by forming the pixel electrode and the first conductive layer with the same material, it is possible to reduce the types of processing liquids such as the etching liquid and the resist stripping liquid used in the wet processing process in the electro-optical device manufacturing stage. It is possible to reduce the cost. Further, if they are formed of the same conductive material, even if the pixel electrode and the first conductive layer are simultaneously exposed to an acid such as a stripping solution in the step of forming the pixel electrode and the first conductive layer, electric contact occurs. Thus, the pixel electrode and the first conductive layer are not corroded.

第2導電層は、第1導電層とは別の、電気光学動作(例えば、上述の画像表示)を行うための他の配線、電極又は電子素子の少なくとも一部を構成している。例えば、第2導電層を、付加容量を構成する一対の容量電極の一方に固定電位を供給するための定電位線等として構成することができる。また、第2導電層は、イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んで形成されている。そのため、仮に第1導電層と第2導電層とが同時に剥離液等の処理液に曝されてしまうと、上述のように、イオン化傾向の高い導電性材料から、イオン化傾向の低い導電性材料に電子が移動し、イオン化傾向の高い導電層の構成原子がイオンとして処理液に溶け出し、電蝕が生じ、導電層が腐食してしまう。例えば第1導電層をITO膜等の透明電極で形成し、第2導電層を導電性の高いアルミニウム等の金属で形成した場合、イオン化傾向の高いアルミニウムが処理液中に溶け出してしまい、せっかく形成した第2導電層が腐食してしまう。そこで、本発明では、次に説明するトランジスタを第1導電層と第2導電層との間に介在させることによって、電蝕が起こることを防いでいる。   The second conductive layer constitutes at least a part of another wiring, electrode, or electronic element for performing an electro-optical operation (for example, the above-described image display) different from the first conductive layer. For example, the second conductive layer can be configured as a constant potential line or the like for supplying a fixed potential to one of a pair of capacitor electrodes constituting the additional capacitor. The second conductive layer includes a second conductive material that has a different ionization tendency than the first conductive material. Therefore, if the first conductive layer and the second conductive layer are simultaneously exposed to a treatment liquid such as a stripping solution, as described above, the conductive material having a high ionization tendency is changed to the conductive material having a low ionization tendency. Electrons move, and constituent atoms of the conductive layer having a high ionization tendency are dissolved as ions into the treatment liquid, causing electrolytic corrosion and corroding the conductive layer. For example, when the first conductive layer is formed of a transparent electrode such as an ITO film and the second conductive layer is formed of a metal such as highly conductive aluminum, aluminum having a high ionization tendency is dissolved in the processing solution, The formed second conductive layer is corroded. Therefore, in the present invention, the electrolytic corrosion is prevented by interposing a transistor described below between the first conductive layer and the second conductive layer.

トランジスタは、そのゲートに電圧が印加されたときに、第1導電層及び第2導電層間を中継接続するように配置されている。つまり、ソース及びドレインの一方が、第1導電層及び第2導電層の一方に電気的に接続されており、ソース及びドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されている。このように、第1導電層及び第2導電層間にトランジスタを配置することによって、電気光学装置の製造プロセスにおいて、第1導電層及び第2導電層に電蝕が生じることを防ぐことができる。製造段階では、当然ながら電気光学装置は動作していないので、トランジスタは常にオフ状態となり、第1導電層及び第2導電層間は電気的に遮断されている状態に保持される(即ち、導電層及び容量電極間は絶縁されている)。そのため、製造プロセスにおいて、第1導電層及び第2導電層を同時に処理液に曝したとしても、両者間に電子の移動は生ずることはなく、電蝕は生じない。一方、製造プロセスが終了して、実際に電気光学装置を動作させたときには、例えば、トランジスタを常にオン状態にすることによって、第1導電層と第2導電層とを常に電気的に接続された状態にすることができる。つまり、電気光学装置の動作中においては、トランジスタは第1導電層及び第2導電層と共に、単に導電性を有する配線の一部として機能する。このように、トランジスタを設けることで、製造プロセスにおいては、第1導電層と第2導電層とを電気的に絶縁することによって電蝕が起こることを防ぎつつ、電気光学装置が完成して実際に動作させる際には、第1導電層と第2導電層とを電気的に接続して、あたかも一体的な配線と同等に機能させることができる。従って、第1導電層及び第2導電層が電気的に接続された状態で同時に処理液に曝されることによって電蝕(言い換えれば、電池効果或いは電池作用が生じることにより導電層が腐食する現象)の発生を防止することができる。   The transistor is arranged so as to relay-connect between the first conductive layer and the second conductive layer when a voltage is applied to its gate. That is, one of the source and the drain is electrically connected to one of the first conductive layer and the second conductive layer, and the other of the source and the drain is connected to the other of the first conductive layer and the second conductive layer. Electrically connected. As described above, by disposing the transistor between the first conductive layer and the second conductive layer, it is possible to prevent the first conductive layer and the second conductive layer from being eroded in the manufacturing process of the electro-optical device. Of course, since the electro-optical device is not operating in the manufacturing stage, the transistor is always turned off, and the first conductive layer and the second conductive layer are kept electrically disconnected (that is, the conductive layer). And the capacitor electrodes are insulated). Therefore, even if the first conductive layer and the second conductive layer are exposed to the treatment liquid at the same time in the manufacturing process, there is no movement of electrons between them, and no electric corrosion occurs. On the other hand, when the electro-optical device is actually operated after the manufacturing process is completed, for example, the first conductive layer and the second conductive layer are always electrically connected by always turning on the transistor. Can be in a state. In other words, during the operation of the electro-optical device, the transistor functions as a part of the conductive wiring together with the first conductive layer and the second conductive layer. As described above, by providing the transistor, in the manufacturing process, the electro-optical device is actually completed while preventing the electric corrosion from occurring by electrically insulating the first conductive layer and the second conductive layer. In the operation, the first conductive layer and the second conductive layer can be electrically connected to function as if they were integrated wiring. Therefore, when the first conductive layer and the second conductive layer are electrically connected to each other and simultaneously exposed to the treatment liquid, the conductive layer is corroded (in other words, the conductive layer corrodes due to the battery effect or the battery action). ) Can be prevented.

以上説明したように、本発明に係る電気光学装置によれば、ウェット処理工程における電蝕の発生を防止することができる。その結果、異なる導電性材料からなる導電層を高品位に形成することができるので、画像信号等の電気信号に劣化やエラーが生じにくく、高品質な画像表示を行うことが可能な電気光学装置を実現することができる。   As described above, according to the electro-optical device of the present invention, it is possible to prevent the occurrence of electrolytic corrosion in the wet treatment process. As a result, a conductive layer made of a different conductive material can be formed with high quality, so that an electro-optical device capable of displaying a high-quality image without causing deterioration or error in an electric signal such as an image signal. Can be realized.

本発明の電気光学装置の一の態様では、前記画素電極及び前記第1導電層は、容量絶縁膜を介して対向配置されることにより保持容量を形成する。   In one aspect of the electro-optical device of the present invention, the pixel electrode and the first conductive layer are disposed to face each other via a capacitor insulating film, thereby forming a storage capacitor.

本態様によれば、電気光学装置には画素電極及び第1導電層を一対の容量電極として、間に容量絶縁膜が挟持された保持容量が形成されている。例えば、画素電極の下層側に形成された第1導電層に固定電位を電源線等から供給することにより、画像信号が供給される画素電極に接続された保持容量を形成することができる。これにより、例えば画像信号が印加される配線の配線容量、或いは他の配線との重なり合いにより生じる容量に対し、保持容量が加わることにより、本来の画像信号が保有すべき電位に変動が生じてしまうこと、即ち、画素電極に書き込まれる画像信号電位のプッシュダウンが生じることを抑制することができる。この結果、画素電極に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。   According to this aspect, in the electro-optical device, the pixel electrode and the first conductive layer are used as a pair of capacitor electrodes, and the storage capacitor with the capacitor insulating film interposed therebetween is formed. For example, a storage capacitor connected to a pixel electrode to which an image signal is supplied can be formed by supplying a fixed potential to the first conductive layer formed on the lower layer side of the pixel electrode from a power supply line or the like. As a result, for example, the holding capacitance is added to the wiring capacitance of the wiring to which the image signal is applied, or the capacitance caused by the overlap with other wiring, so that the potential that the original image signal should have varies. That is, it is possible to suppress the push-down of the image signal potential written to the pixel electrode. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line due to the push-down of the image signal potential written to the pixel electrode.

本発明の電気光学装置の他の態様では、前記第1導電性材料はITOである。   In another aspect of the electro-optical device of the present invention, the first conductive material is ITO.

この態様によれば、画素電極及び第1導電層は共にITOから形成されている。ITOは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される第1導電層に用いることによって、電気光学装置の透過率を低下させることなく、良好な信号伝達を実現することができる。そのため、ITOを第1導電性材料として用いることで、透過率が高く、高品位な画像表示が可能な電気光学装置を実現することができる。   According to this aspect, both the pixel electrode and the first conductive layer are made of ITO. Since ITO is a transparent conductive material, the transmittance of the electro-optical device is lowered by using it for the pixel electrode arranged for each pixel or the first conductive layer formed on the lower layer side of the pixel electrode. And good signal transmission can be realized. Therefore, by using ITO as the first conductive material, it is possible to realize an electro-optical device having high transmittance and capable of displaying a high-quality image.

尚、ITOはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、本態様においてITOによって形成される第1導電層は、高速動作が要求されない素子等として形成されることが好ましい。例えば、上述したように、固定電位が印加される容量電極やシールド層を第1導電性材料で形成するとよい。   In addition, since ITO has a comparatively large resistance value compared with metal materials, such as aluminum, in this aspect, the 1st conductive layer formed with ITO should be formed as an element etc. for which high-speed operation is not required. Is preferred. For example, as described above, the capacitor electrode and the shield layer to which a fixed potential is applied may be formed of the first conductive material.

本発明の電気光学装置の他の態様では、前記第2導電層は、前記画素領域の周辺に位置する周辺領域に配列された外部接続用端子を構成する。   In another aspect of the electro-optical device of the present invention, the second conductive layer constitutes an external connection terminal arranged in a peripheral region located around the pixel region.

この態様によれば、電気光学動作を行うための一の配線、電極又は電子素子の少なくとも一部を構成する第2導電層は、電気光学動作が行われる画像表示領域ではなく、その周辺領域に外部接続端子として形成されている。そのため、第2導電層にトランジスタを介して電気的に接続されている第1導電層は、大部分が画像表示領域に形成されているものの、その一部が周辺領域まで延在している。従って、上述のトランジスタも周辺領域に配置されており、周辺領域において第1導電層及び第2導電層に、ソース及びドレインが接続されている。   According to this aspect, the second conductive layer constituting at least a part of one wiring, electrode, or electronic element for performing the electro-optic operation is not in the image display region in which the electro-optic operation is performed, but in the peripheral region. It is formed as an external connection terminal. For this reason, the first conductive layer electrically connected to the second conductive layer via the transistor is mostly formed in the image display region, but a part thereof extends to the peripheral region. Therefore, the above-described transistor is also arranged in the peripheral region, and the source and drain are connected to the first conductive layer and the second conductive layer in the peripheral region.

本発明の電気光学装置の他の態様では、前記基板上に所定電位を供給する電位線を備え、前記ゲートは、前記電位線に電気的に接続されている。   In another aspect of the electro-optical device of the present invention, a potential line for supplying a predetermined potential is provided on the substrate, and the gate is electrically connected to the potential line.

この態様によれば、トランジスタのゲートは、所定電位(例えば、一定電位)を供給する電位線に電気的に接続される。よって、製造プロセスにおけるウェット処理工程においてトランジスタをオフ状態とすることができると共に、その完成後の電気光学装置の動作時において、トランジスタをオン状態とすることができる。即ち、ウェット処理工程においては、トランジスタのゲートに所定電位が供給されず、トランジスタがオフ状態となることで、第1導電層及び第2導電層間を電気的に遮断することができ、且つ、電気光学装置の動作時においては、トランジスタのゲートに所定電位が供給され、トランジスタがオン状態となることで、第1導電層及び第2導電層間を電気的に接続することができる。よって、ウェット処理工程における電蝕の発生を防止できる。   According to this aspect, the gate of the transistor is electrically connected to a potential line that supplies a predetermined potential (for example, a constant potential). Therefore, the transistor can be turned off in the wet treatment step in the manufacturing process, and the transistor can be turned on when the electro-optical device is completed. That is, in the wet treatment process, the first potential is not supplied to the gate of the transistor and the transistor is turned off, so that the first conductive layer and the second conductive layer can be electrically disconnected, and the electrical During operation of the optical device, a predetermined potential is supplied to the gate of the transistor and the transistor is turned on, whereby the first conductive layer and the second conductive layer can be electrically connected. Therefore, the occurrence of electrolytic corrosion in the wet treatment process can be prevented.

本発明の電気光学装置の他の態様では、前記画素に対応して設けられ、前記画素電極をスイッチング制御するスイッチングトランジスタを備え、前記トランジスタ及び前記スイッチングトランジスタを構成する夫々の半導体層は、互いに同一膜からなる。   In another aspect of the electro-optical device of the present invention, the electro-optical device includes a switching transistor that is provided corresponding to the pixel and controls switching of the pixel electrode, and the semiconductor layers constituting the transistor and the switching transistor are identical to each other. It consists of a membrane.

この態様によれば、トランジスタを構成する半導体層と、画素スイッチング用のTFTとして機能するスイッチングトランジスタを構成する半導体層とは、互いに同一膜からなるので、両者の半導体層を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化、基板上における積層構造の複雑化等を防止することが可能となる。   According to this aspect, since the semiconductor layer constituting the transistor and the semiconductor layer constituting the switching transistor functioning as a pixel switching TFT are formed of the same film, both the semiconductor layers are formed in the same film formation step. It becomes possible to form. Therefore, it is possible to prevent the manufacturing process from becoming long and complicated, and the laminated structure on the substrate from becoming complicated.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

<1.液晶装置>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
<1. Liquid crystal device>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.

図1は、TFTアレイ基板10を、その上に形成された各構成要素と共に、対向基板20の側から見た液晶装置の構成を示す概略的な平面図であり、図2は、図1のH−H’断面図である。   FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device when the TFT array substrate 10 is viewed from the counter substrate 20 side together with each component formed thereon, and FIG. 2 is a plan view of FIG. It is HH 'sectional drawing.

図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とを備えている。TFTアレイ基板10は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、電気光学動作の行われる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a silicon substrate. The counter substrate 20 is also a substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed around the image display region 10a where the electro-optical operation is performed. They are bonded to each other by a sealing material 52 provided in the region.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成されている。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10.

TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び複数の外部回路接続端子102が、TFTアレイ基板10の一辺に夫々沿って設けられている。   In the peripheral region on the TFT array substrate 10, a data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region.

また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。   Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. A sampling circuit 7 is arranged.

また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9がマトリクス状に設けられている。画素電極9は、ITO膜からなる透明電極として形成されている。画素電極9上には、配向膜16が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9 are provided in a matrix form on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. The pixel electrode 9 is formed as a transparent electrode made of an ITO film. An alignment film 16 is formed on the pixel electrode 9.

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO膜からなる対向電極21が複数の画素電極9と対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of an ITO film is formed, for example, in a solid shape so as to face the plurality of pixel electrodes 9, and further on the counter electrode 21 (FIG. 2, below the counter electrode 21), an alignment film 22 is formed.

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9と対向電極21との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の電気的な構成について、図3を参照して説明する。図3は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。   Next, the electrical configuration of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is a block diagram showing an electrical configuration of the liquid crystal device according to the present embodiment.

本実施形態に係る液晶装置は、TFTアレイ基板10の画像表示領域10aの周辺に位置する周辺領域(即ち、画像表示領域10a以外の領域)に、走査線駆動回路104、データ線駆動回路101、サンプリング回路7、画像信号線171及び容量部CAを備えている。   The liquid crystal device according to the present embodiment includes a scanning line driving circuit 104, a data line driving circuit 101, a peripheral area located around the image display area 10a of the TFT array substrate 10 (that is, an area other than the image display area 10a). A sampling circuit 7, an image signal line 171 and a capacitor CA are provided.

走査線駆動回路104には、外部に設けられたタイミング制御回路(図示省略)から外部回路接続端子102(図1参照)を介して、Yクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Gi(i=1、…、m)を順次生成して出力する。走査線駆動回路104には、外部に設けられた電源回路(図示省略)から外部接続端子102(図1参照)を介して高電位側電源電位VDD及び該高電位側電源電位よりも低い電位を有する低電位側電源電位VSSが供給される。   The scanning line driving circuit 104 includes a Y clock signal CLY, an inverted Y clock signal CLYinv, and a Y start pulse DY from an external timing control circuit (not shown) via an external circuit connection terminal 102 (see FIG. 1). Is supplied. When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates and outputs the scanning signal Gi (i = 1,..., M) at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv. To do. The scanning line driving circuit 104 receives a high-potential-side power supply potential VDD and a potential lower than the high-potential-side power supply potential from an external power supply circuit (not shown) via an external connection terminal 102 (see FIG. 1). The low potential side power supply potential VSS is supplied.

データ線駆動回路101には、外部に設けられたタイミング制御回路から外部回路接続端子102を介して、Xクロック信号CLX、反転Xクロック信号CLXinv及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号Si(i=1、…、n)を順次生成して出力する。データ線駆動回路101には、外部に設けられた電源回路から外部回路接続端子102(図1参照)を介して高電位側電源電位VDD及び低電位側電源電位VSSが供給される。   The data line driving circuit 101 is supplied with an X clock signal CLX, an inverted X clock signal CLXinv, and an X start pulse DX from an external timing control circuit via an external circuit connection terminal 102. When the X start pulse DX is input, the data line driving circuit 101 sequentially generates and outputs a sampling signal Si (i = 1,..., N) at a timing based on the X clock signal CLX and the inverted X clock signal XCLXinv. To do. The data line driving circuit 101 is supplied with a high-potential-side power supply potential VDD and a low-potential-side power supply potential VSS from an external power supply circuit via an external circuit connection terminal 102 (see FIG. 1).

サンプリング回路7は、データ線6毎に設けられた複数のサンプリングスイッチ77を備えている。各サンプリングスイッチ77は、Pチャネル型又はNチャネル型の片チャネル型TFTから構成されている。このため、仮に各サンプリングスイッチ77が相補型TFTから構成される場合と比較して、各サンプリングスイッチ77を配置するために必要となるTFTアレイ基板10上の面積が小さくて済むので、複数のサンプリングスイッチ77を、より微細ピッチで配列することができる。   The sampling circuit 7 includes a plurality of sampling switches 77 provided for each data line 6. Each sampling switch 77 is composed of a P-channel or N-channel single-channel TFT. For this reason, as compared with the case where each sampling switch 77 is composed of complementary TFTs, the area on the TFT array substrate 10 required for disposing each sampling switch 77 can be reduced, so that a plurality of samplings can be obtained. The switches 77 can be arranged at a finer pitch.

図3において、本実施形態に係る液晶装置は、TFTアレイ基板10の中央を占める画像表示領域10aに、縦横に配線されたデータ線6及び走査線11を備えている。データ線6及び走査線11が互いに交差する交点に対応する位置にマトリクス状に画素部700が設けられている。画素部700は、液晶素子118、画素スイッチング用のTFT30、及び蓄積容量70を備えている。   In FIG. 3, the liquid crystal device according to this embodiment includes data lines 6 and scanning lines 11 that are wired vertically and horizontally in an image display region 10 a that occupies the center of the TFT array substrate 10. Pixel portions 700 are provided in a matrix at positions corresponding to intersections at which the data lines 6 and the scanning lines 11 intersect each other. The pixel unit 700 includes a liquid crystal element 118, a pixel switching TFT 30, and a storage capacitor 70.

液晶素子118は、画素電極9及び対向電極21、並びにこれら一対の電極間に挟持された液晶層50から構成される(図2参照)。画素電極9は、対向電極21との間で形成される液晶容量を、画像信号に応じて一定期間保持する。   The liquid crystal element 118 includes a pixel electrode 9, a counter electrode 21, and a liquid crystal layer 50 sandwiched between the pair of electrodes (see FIG. 2). The pixel electrode 9 holds the liquid crystal capacitance formed between the pixel electrode 9 and the counter electrode 21 for a certain period according to the image signal.

本発明における「スイッチングトランジスタ」の一例たるTFT30は、データ線6から供給される画像信号を選択画素に印加するために設けられている。TFT30のゲートは走査線11に電気的に接続されており、ソースはデータ線6に電気的に接続されている。TFT30のドレインは液晶素子118を構成する画素電極9(図2参照)に電気的に接続されている。   The TFT 30 as an example of the “switching transistor” in the present invention is provided to apply the image signal supplied from the data line 6 to the selected pixel. The gate of the TFT 30 is electrically connected to the scanning line 11, and the source is electrically connected to the data line 6. The drain of the TFT 30 is electrically connected to the pixel electrode 9 (see FIG. 2) constituting the liquid crystal element 118.

蓄積容量70の一方の容量電極71は、共通電位線91に電気的に接続されている。共通電位線91は、周辺領域にまで延在しており、本発明における「トランジスタ」たるトランジスタ500を介して接続端子102cに接続されている。尚、接続端子102cは、外部接続端子102の一部である。(図1参照)そして、外部接続端子102に接続される外部装置に内蔵されており、LCCOM電圧を出力する電源回路によって、接続端子102cはLCCOM電圧に保持される。   One capacitor electrode 71 of the storage capacitor 70 is electrically connected to the common potential line 91. The common potential line 91 extends to the peripheral region, and is connected to the connection terminal 102c via the transistor 500 which is a “transistor” in the present invention. The connection terminal 102 c is a part of the external connection terminal 102. (See FIG. 1) Then, the connection terminal 102c is held at the LCCOM voltage by a power supply circuit that is built in an external device connected to the external connection terminal 102 and outputs the LCCOM voltage.

蓄積容量70は、液晶素子118と並列に付加されている。画素電極9の電圧は、画像信号が印加された時間よりも、例えば3桁も長い時間だけ蓄積容量70により保持されるので、保持特性が改善される結果、高コントラスト比が実現される。尚、蓄積容量70の具体的構成については後に詳述する。   The storage capacitor 70 is added in parallel with the liquid crystal element 118. Since the voltage of the pixel electrode 9 is held by the storage capacitor 70 for a time that is, for example, three orders of magnitude longer than the time when the image signal is applied, the holding characteristics are improved, so that a high contrast ratio is realized. A specific configuration of the storage capacitor 70 will be described later.

トランジスタ500のゲート電極は、液晶装置の駆動時に外部に設けられた電源回路から外部回路接続端子102を介して高電位側電源電位VDDが供給される電源電位線95に電気的に接続されている。よって、トランジスタ500は、液晶装置の製造プロセスにおいてはオフ状態とされ、液晶装置の駆動時には、オン状態とされることで、電源端子102cと共通電位線91との間の電気的な接続をスイッチング制御することができる。尚、トランジスタ500の具体的な構成については後に詳述する。また、電源電位線95は、本発明に係る「電位線」の一例である。   A gate electrode of the transistor 500 is electrically connected to a power supply potential line 95 to which a high potential side power supply potential VDD is supplied from a power supply circuit provided outside when the liquid crystal device is driven via an external circuit connection terminal 102. . Therefore, the transistor 500 is turned off in the manufacturing process of the liquid crystal device, and is turned on when the liquid crystal device is driven, so that electrical connection between the power supply terminal 102c and the common potential line 91 is switched. Can be controlled. Note that a specific structure of the transistor 500 will be described in detail later. The power supply potential line 95 is an example of the “potential line” according to the present invention.

画像信号線171の各々は、サンプリング回路7を介して夫々対応するデータ線6に電気的に接続されている。本実施形態では、6系統、即ち6相(N=6)の画像信号VID1〜VID6が生成され、これら6相の画像信号に対応して画像信号線171は6本設けられている。   Each of the image signal lines 171 is electrically connected to the corresponding data line 6 via the sampling circuit 7. In this embodiment, six systems, that is, six-phase (N = 6) image signals VID1 to VID6 are generated, and six image signal lines 171 are provided corresponding to these six-phase image signals.

容量部CAは、TFTアレイ基板10上において画像表示領域10aの周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられている。容量部CAは、本発明に係る「保持容量」の一例としての複数のコンデンサ600を備えている。複数のコンデンサ600は、共通電位線91及び各データ線6に電気的に接続されている。コンデンサ600は、データ線6におけるデータ線駆動回路101が接続された一端とは異なる他端に接続されている。即ち、データ線6の一端にデータ線駆動回路101が、その他端にコンデンサ600が配置されている。   The capacitor part CA is provided on the TFT array substrate 10 on the side opposite to the data line driving circuit 101 with respect to the image display area 10a in the peripheral area of the image display area 10a. The capacitor CA includes a plurality of capacitors 600 as an example of the “holding capacitor” according to the present invention. The plurality of capacitors 600 are electrically connected to the common potential line 91 and each data line 6. The capacitor 600 is connected to the other end of the data line 6 different from the one end to which the data line driving circuit 101 is connected. That is, the data line driving circuit 101 is disposed at one end of the data line 6 and the capacitor 600 is disposed at the other end.

尚、本実施形態では、容量部CA(言い換えれば、複数のコンデンサ600)が、周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられるように構成したが、容量部CAは、周辺領域における他の領域、或いは画像表示領域10aの一部に設けられるように構成してもよい。   In the present embodiment, the capacitor CA (in other words, the plurality of capacitors 600) is configured to be provided on the opposite side of the data line driving circuit 101 with respect to the image display area 10a in the peripheral area. The capacitor unit CA may be configured to be provided in another area in the peripheral area or a part of the image display area 10a.

このようなコンデンサ600によって、サンプリングスイッチ77がオン状態に切り換えられた際に、データ線6に供給された画像信号電位が本来の画像信号電位に比べて、小さくなること(即ち、プッシュダウン)を低減或いは防止できる。即ち、例えばデータ線6の配線容量、或いはデータ線6と他の配線との重なり合いにより生じる容量に対し、コンデンサ600の静電容量が加わることにより、データ線6周りの容量を適切に確保することができる。従って、データ線6が保有すべき電位に変動が生じてしまうこと、即ち、データ線6に書き込まれる画像信号電位のプッシュダウンが生じてしまうことを抑制できる。この結果、データ線6に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線6に沿った表示ムラが発生することを低減或いは防止できる。   When the sampling switch 77 is turned on by such a capacitor 600, the image signal potential supplied to the data line 6 becomes smaller than the original image signal potential (that is, pushdown). It can be reduced or prevented. That is, for example, the capacitance around the data line 6 can be appropriately ensured by adding the capacitance of the capacitor 600 to the wiring capacity of the data line 6 or the capacitance generated by the overlapping of the data line 6 and another wiring. Can do. Therefore, it is possible to suppress a change in the potential that the data line 6 should hold, that is, a push-down of the image signal potential written to the data line 6. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line 6 due to the push-down of the image signal potential written to the data line 6.

次に、本実施形態に係る液晶装置の動作原理について説明する。   Next, the operation principle of the liquid crystal device according to this embodiment will be described.

図3において、本実施形態に係る液晶装置は、TFTアクティブマトリクス駆動方式を採り、走査線駆動回路104から各走査線11に走査信号G1、G2、…、Gmを線順次に印加すると共に、TFT30がオン状態となる水平方向の選択画素領域の列に、データ線駆動回路101からデータ線11に画像信号を印加するようになっている。この際、画像信号を各データ線6に線順次に供給してもよい。これにより、画像信号が、選択画素領域の画素電極9に供給される。本実施形態に係る液晶装置は、TFTアレイ基板10と対向基板20とが液晶層50を介して対向配置されているので(図2参照)、以上のようにして区画配列された画素毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素毎に制御され、画像が階調表示される。   3, the liquid crystal device according to the present embodiment adopts a TFT active matrix driving method, applies scanning signals G1, G2,..., Gm from the scanning line driving circuit 104 to the respective scanning lines 11 line-sequentially, and TFT 30 An image signal is applied from the data line driving circuit 101 to the data line 11 in the column of the selected pixel region in the horizontal direction in which is turned on. At this time, the image signal may be supplied to each data line 6 line-sequentially. Thereby, an image signal is supplied to the pixel electrode 9 in the selected pixel region. In the liquid crystal device according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other via the liquid crystal layer 50 (see FIG. 2). By applying an electric field to the layer 50, the amount of transmitted light between the two substrates is controlled for each pixel, and an image is displayed in gradation.

6相にシリアル−パラレル展開された画像信号VID1〜VID6は、N本、本実施形態では6本の画像信号線171を介して各画素部700に供給される。データ線6は、以下に説明するように、画像信号線171の本数に対応する6本のデータ線6を1群とするデータ線群毎に順次駆動される。   Image signals VID <b> 1 to VID <b> 6 that are serially and parallelly developed in six phases are supplied to each pixel unit 700 via N image signals 171 in this embodiment. As will be described below, the data lines 6 are sequentially driven for each data line group including six data lines 6 corresponding to the number of image signal lines 171 as a group.

データ線駆動回路101から、データ線群に対応するサンプリングスイッチ77毎にサンプリング信号Si(i=1、2、…、n)が順次供給され、サンプリング信号Siに応じて各サンプリングスイッチ77はオン状態となる。   A sampling signal Si (i = 1, 2,..., N) is sequentially supplied from the data line driving circuit 101 to each sampling switch 77 corresponding to the data line group, and each sampling switch 77 is turned on according to the sampling signal Si. It becomes.

よって、画像信号VID1〜VID6は、オン状態に切り換えられたサンプリングスイッチ77を介して6本の画像信号線171の各々からデータ線群に属するデータ線6に同時に、且つデータ線群毎に順次供給され、一のデータ線群に属するデータ線6は互いに同時に駆動されることとなる。従って、本実施形態に係る液晶装置によれば、データ線6をデータ線群毎に駆動するため、駆動周波数を抑制できる。   Therefore, the image signals VID1 to VID6 are simultaneously supplied from each of the six image signal lines 171 to the data lines 6 belonging to the data line group and sequentially for each data line group through the sampling switch 77 switched to the ON state. Thus, the data lines 6 belonging to one data line group are driven simultaneously. Therefore, according to the liquid crystal device according to the present embodiment, since the data lines 6 are driven for each data line group, the driving frequency can be suppressed.

液晶素子118には、画素電極9及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として本実施形態に係る液晶装置から画像信号VID1〜VID6に応じたコントラストをもつ光が出射され、画像が表示される。   An applied voltage defined by the potentials of the pixel electrode 9 and the counter electrode 21 is applied to the liquid crystal element 118. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast according to the image signals VID1 to VID6 is emitted from the liquid crystal device according to the present embodiment as a whole, and an image is displayed.

続いて、図4を参照して、本実施形態に係る液晶装置の画素部700の具体的な構成について説明する。尚、図4では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4では、説明の便宜上、画素電極9より上側に位置する部分の図示を省略している。   Next, a specific configuration of the pixel unit 700 of the liquid crystal device according to the present embodiment will be described with reference to FIG. In FIG. 4, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member. In FIG. 4, for convenience of explanation, illustration of a portion located above the pixel electrode 9 is omitted.

図4に示すように、TFTアレイ基板10上には、上述した画素電極9等の各種構成要素が積層構造をなしている。具体的には、TFTアレイ基板10上には走査線11が形成され、その上層側に下地絶縁膜12を介して、画素スイッチング用のTFT30を構成する半導体層30aが形成されている。   As shown in FIG. 4, on the TFT array substrate 10, various components such as the pixel electrode 9 described above have a laminated structure. Specifically, the scanning line 11 is formed on the TFT array substrate 10, and the semiconductor layer 30 a constituting the pixel switching TFT 30 is formed on the upper layer side via the base insulating film 12.

図4において、TFT30は、半導体層30a及びゲート電極30bを含んで構成されている。尚、TFT30は、本発明に係る「スイッチングトランジスタ」の一例である。   In FIG. 4, the TFT 30 includes a semiconductor layer 30a and a gate electrode 30b. The TFT 30 is an example of the “switching transistor” according to the present invention.

半導体層30aは、ソース領域30a1、チャネル領域30a2、ドレイン領域30a3、ソース領域30a1及びチャネル領域30a2間に形成されたソース領域側LDD領域30a4、並びにチャネル領域30a2及びドレイン領域30a3間に形成されたドレイン領域側LDD領域30a5からなる。即ち、TFT30はLDD構造を有している。   The semiconductor layer 30a includes a source region 30a1, a channel region 30a2, a drain region 30a3, a source region side LDD region 30a4 formed between the source region 30a1 and the channel region 30a2, and a drain formed between the channel region 30a2 and the drain region 30a3. It consists of a region side LDD region 30a5. That is, the TFT 30 has an LDD structure.

ソース領域30a1は、ゲート絶縁膜41及び層間絶縁膜42に開口されたコンタクトホール81を介して、データ線6に電気的に接続されている。一方、ドレイン領域30a3は、ゲート絶縁膜41及び層間絶縁膜42に開口されたコンタクトホール82に形成されたドレイン中継配線7に電気的に接続されている。更に、ドレイン中継配線7は、層間絶縁膜43に開口されたコンタクトホール83を介して画素電極9に電気的に接続されている。   The source region 30a1 is electrically connected to the data line 6 through a contact hole 81 opened in the gate insulating film 41 and the interlayer insulating film. On the other hand, the drain region 30 a 3 is electrically connected to the drain relay wiring 7 formed in the contact hole 82 opened in the gate insulating film 41 and the interlayer insulating film 42. Further, the drain relay wiring 7 is electrically connected to the pixel electrode 9 through a contact hole 83 opened in the interlayer insulating film 43.

ソース領域30a1及びドレイン領域30a3は、チャネル領域30a2を基準として、ほぼミラー対称に形成されている。ソース領域30a1、チャネル領域30a2、ドレイン領域30a3、ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5は、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層30aに不純物を打ち込んでなる不純物領域である。ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5は夫々、ソース領域30a1及びドレイン領域30a3よりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでソース領域及びドレイン領域を形成する自己整合型であってもよい。   The source region 30a1 and the drain region 30a3 are formed substantially in mirror symmetry with respect to the channel region 30a2. The source region 30a1, the channel region 30a2, the drain region 30a3, the source region side LDD region 30a4, and the drain region side LDD region 30a5 are impurity regions formed by implanting impurities into the semiconductor layer 30a by, for example, impurity implantation such as ion implantation. is there. The source region side LDD region 30a4 and the drain region side LDD region 30a5 are each formed as a low concentration impurity region having less impurities than the source region 30a1 and the drain region 30a3. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the source region side LDD region 30a4 and the drain region side LDD region 30a5. A self-aligned type in which a source region and a drain region are formed by implanting at a high concentration may be used.

図4において、ゲート電極30bは、半導体層30aよりもゲート絶縁膜41を介して上層側に配置され、チャネル領域30a2に対向するように形成されている。層間絶縁膜41は、TFTアレイ基板10上のほぼ全面に亘って形成されている。ゲート絶縁膜41は、例えば導電性のポリシリコンからなる。   In FIG. 4, the gate electrode 30b is disposed on the upper layer side of the semiconductor layer 30a via the gate insulating film 41, and is formed so as to face the channel region 30a2. The interlayer insulating film 41 is formed over almost the entire surface of the TFT array substrate 10. The gate insulating film 41 is made of, for example, conductive polysilicon.

図4において、TFTアレイ基板10上の半導体層30aよりも下地絶縁膜12を介して下層側には、走査線11が設けられている。走査線11は、例えばタングステン(W)、
Ti、TiN等の高融点金属材料等の遮光性の導電材料からなる。このような走査線11によれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域30a2及びドレイン領域側LDD領域30La5を殆ど或いは完全に遮光できる。特に、本実施形態では、走査線11は半導体層30aよりも幅広に形成することによって、TFTアレイ基板10に対して横方向或いは斜めから半導体層30aに向かって入射しようとする光についても遮光性を高めるように構成されている。
In FIG. 4, the scanning line 11 is provided on the lower layer side of the semiconductor layer 30 a on the TFT array substrate 10 through the base insulating film 12. The scanning line 11 is, for example, tungsten (W),
It is made of a light-shielding conductive material such as a refractory metal material such as Ti or TiN. According to such a scanning line 11, the TFT 30 receives the return light such as the back surface reflection on the TFT array substrate 10 or the light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating the composite optical system. The channel region 30a2 and the drain region side LDD region 30La5 can be shielded almost or completely. In particular, in the present embodiment, the scanning line 11 is formed wider than the semiconductor layer 30a, so that light that is incident on the TFT array substrate 10 from the lateral direction or obliquely toward the semiconductor layer 30a is also shielded. Is configured to enhance.

図4において、下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、走査線11から半導体層30aを層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等によるTFT30の特性の劣化を防止する機能を有する。   In FIG. 4, the base insulating film 12 is made of, for example, a silicon oxide film. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of insulating the semiconductor layer 30a from the scanning line 11, so that it remains after polishing the surface of the TFT array substrate 10 or after cleaning. It has a function of preventing deterioration of the characteristics of the TFT 30 due to dirt or the like.

図4において、TFTアレイ基板10上の半導体層30aよりもゲート絶縁膜41を介して上層側には、データ線6及びドレイン中継配線7が設けられている。データ線6は、層間絶縁膜41に開孔されたコンタクトホール81を介して、TFT30のソース領域30a1に電気的に接続されている。コンタクトホール81は、一層の層間絶縁膜(即ち、層間絶縁膜41)のみを貫通するので、その深さは、相対的に短くて済み、その開孔は、エッチング等により容易である。また、そのアスペクト比も小さいので底部にても良好なコンタクトを取り易く形成されている。ドレイン中継配線7は、第1層間絶縁膜41に開孔されたコンタクトホール83を介してTFT30のドレイン領域30a3に電気的に接続されると共に、層間絶縁膜43を貫通して開孔されたコンタクトホール85を介して画素電極9に電気的に接続されている。従って、ドレイン中継配線7及びドレイン領域30a3間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、ドレイン中継配線7の存在によって、画素電極9及びドレイン領域30a3間の電気的な抵抗を低減することが可能となる。   In FIG. 4, the data line 6 and the drain relay wiring 7 are provided on the upper layer side of the semiconductor layer 30 a on the TFT array substrate 10 via the gate insulating film 41. The data line 6 is electrically connected to the source region 30a1 of the TFT 30 through a contact hole 81 opened in the interlayer insulating film 41. Since the contact hole 81 penetrates only one layer of the interlayer insulating film (that is, the interlayer insulating film 41), the depth thereof can be relatively short, and the opening can be easily performed by etching or the like. Further, since the aspect ratio is small, a good contact can be easily formed even at the bottom. The drain relay wiring 7 is electrically connected to the drain region 30a3 of the TFT 30 through a contact hole 83 opened in the first interlayer insulating film 41, and is a contact opened through the interlayer insulating film 43. The pixel electrode 9 is electrically connected through a hole 85. Therefore, it is possible to avoid a situation where the interlayer distance between the drain relay wiring 7 and the drain region 30a3 is long and it is difficult to connect the two with a single contact hole. Furthermore, the presence of the drain relay wiring 7 can reduce the electrical resistance between the pixel electrode 9 and the drain region 30a3.

ここで、データ線6及びドレイン中継配線7は共に、遮光性を有する導電性材料から形成されている。このようにデータ線6及びドレイン中継配線7を設けることによって、TFTアレイ基板10の上方から入射しようとする光から半導体層30aを効果的に保護することができる。特に本実施形態では、データ線6及びドレイン中継配線7を半導体層30aよりも幅広に形成することによって、TFTアレイ基板10の真上から入射しようとする光だけでなく、横方向或いは斜めから入射しようとする光に対しても遮光性を高めるように形成されている。このように上側遮光膜を設けることによって、半導体層30aにおいて発生する光リーク電流を抑制することができ、TFT30の誤作動を予防することができる。   Here, both the data line 6 and the drain relay line 7 are made of a conductive material having a light shielding property. By providing the data line 6 and the drain relay wiring 7 in this way, the semiconductor layer 30a can be effectively protected from light entering from above the TFT array substrate 10. In particular, in this embodiment, the data line 6 and the drain relay wiring 7 are formed wider than the semiconductor layer 30a, so that not only the light entering from directly above the TFT array substrate 10, but also the lateral or oblique incidence. It is formed so as to improve the light shielding property against the light to be attempted. By providing the upper light shielding film in this way, light leakage current generated in the semiconductor layer 30a can be suppressed, and malfunction of the TFT 30 can be prevented.

更に上層側には、容量電極71が、画素電極9と容量絶縁膜75を介して対向するように配置されており、蓄積容量70を形成している。また、容量電極71は、本発明における「第1導電層」に相当する。容量電極71は、容量絶縁膜75を介して、画素電極9の下層側に形成されており、画素電極9と同じ第1導電性材料から形成されている。このように、画素電極9と容量電極71とを同じ材料で形成することによって、液晶装置の製造工程において用いる剥離液等の処理液の種類を少なく抑えることができ、より低コストで液晶装置を製造することが可能となる。更に、液晶装置の製造過程における工程数の削減にも効果的である。また、画素電極9と容量電極71とを同じ導電性材料で形成していれば、製造プロセスにおいて剥離液等の処理液に曝したとしても、画素電極9及び容量電極71に電蝕が生じることもない。   Further, on the upper layer side, the capacitor electrode 71 is disposed so as to face the pixel electrode 9 with the capacitor insulating film 75 interposed therebetween, and the storage capacitor 70 is formed. The capacitive electrode 71 corresponds to the “first conductive layer” in the present invention. The capacitor electrode 71 is formed on the lower layer side of the pixel electrode 9 with the capacitor insulating film 75 interposed therebetween, and is formed of the same first conductive material as that of the pixel electrode 9. In this manner, by forming the pixel electrode 9 and the capacitor electrode 71 with the same material, it is possible to reduce the types of treatment liquids such as a stripping liquid used in the manufacturing process of the liquid crystal device, and to reduce the cost of the liquid crystal device. It can be manufactured. Further, it is effective in reducing the number of steps in the manufacturing process of the liquid crystal device. Further, if the pixel electrode 9 and the capacitor electrode 71 are formed of the same conductive material, even if the pixel electrode 9 and the capacitor electrode 71 are exposed to a treatment solution such as a stripping solution in the manufacturing process, the pixel electrode 9 and the capacitor electrode 71 are eroded. Nor.

本実施形態では特に、画素電極9及び容量電極71は共に、ITOから形成されている。ITOは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される容量電極71に用いることによって、液晶装置の透過率を低下させることなく、良好に画像信号を伝達させることができ、高品位な画像表示を実現することができる。   Particularly in the present embodiment, both the pixel electrode 9 and the capacitor electrode 71 are made of ITO. Since ITO is a transparent conductive material, by using it for the pixel electrode arranged for each pixel or the capacitor electrode 71 formed on the lower layer side of the pixel electrode, without reducing the transmittance of the liquid crystal device, Image signals can be transmitted satisfactorily, and high-quality image display can be realized.

尚、容量電極71は、共通電位線91に電気的に接続され、共通電位LCCOMに保持されている(図3参照)。また、容量絶縁膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有するように形成するとよい。   The capacitor electrode 71 is electrically connected to the common potential line 91 and is held at the common potential LCCOM (see FIG. 3). The capacitor insulating film 75 is a single-layer structure made of, for example, a silicon oxide (SiO 2) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, a silicon nitride (SiN) film, or the like. It may be formed so as to have a multilayer structure.

上述したように、蓄積容量70が形成されることによって、画素電極9における電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また、画素電極9と容量電極71とによって蓄積容量70を形成しているため、例えば画素電極9の他に、上部電極及び下部電極を設けて蓄積容量を形成する場合に比較して、装置構成を単純化させることが可能である。更に、容量電極71は、画素電極9より下層側に設けられているため、画素電極9と容量電極71の下層側(例えば、データ線6など)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極9における電位変動等が生じる可能性を低減することも可能となる。   As described above, by forming the storage capacitor 70, the potential holding characteristic of the pixel electrode 9 is improved, and display characteristics such as improvement of contrast and reduction of flicker can be improved. In addition, since the storage capacitor 70 is formed by the pixel electrode 9 and the capacitor electrode 71, for example, compared to a case where the storage capacitor is formed by providing an upper electrode and a lower electrode in addition to the pixel electrode 9, the device configuration Can be simplified. Furthermore, since the capacitor electrode 71 is provided on the lower layer side than the pixel electrode 9, electrical or electromagnetic coupling between the pixel electrode 9 and the lower layer side (for example, the data line 6) of the capacitor electrode 71 is prevented. It can also function as a shield layer. Therefore, it is possible to reduce the possibility of potential fluctuations or the like in the pixel electrode 9.

次に、図5を参照して、周辺領域における積層構造について具体的に説明する。図5は、周辺領域における積層構造を模式的に示す断面図である。尚、図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   Next, referring to FIG. 5, the laminated structure in the peripheral region will be specifically described. FIG. 5 is a cross-sectional view schematically showing a laminated structure in the peripheral region. In FIG. 5, the scales of the layers and members are different from each other in order to make the layers and members recognizable on the drawing.

周辺領域では、TFTアレイ基板10上に下地絶縁膜12を介して、本発明の「トランジスタ」の一例であるトランジスタ500が形成されている。トランジスタ500は半導体層500aと、ゲート絶縁膜41を介して配置されたゲート電極500bとから構成されている。更に、半導体層500aは、ソース領域500a1、チャネル領域500a2、ドレイン領域500a3、ソース領域500a1及びチャネル領域500a2間に形成されたソース領域側LDD領域500a4、並びにチャネル領域500a2及びドレイン領域500a3間に形成されたドレイン領域側LDD領域500a5を含んで形成されている。そして、ゲート電極500bは、チャネル領域500a2に対抗するように配置されている。尚、ゲート電極500bは、画像表示領域10aにおけるTFT30と同様に、導電性のポリシリコンから形成されている。   In the peripheral region, a transistor 500, which is an example of the “transistor” of the present invention, is formed on the TFT array substrate 10 via the base insulating film 12. The transistor 500 includes a semiconductor layer 500a and a gate electrode 500b disposed with the gate insulating film 41 interposed therebetween. Further, the semiconductor layer 500a is formed between the source region 500a1, the channel region 500a2, the drain region 500a3, the source region side LDD region 500a4 formed between the source region 500a1 and the channel region 500a2, and between the channel region 500a2 and the drain region 500a3. The drain region side LDD region 500a5 is formed. The gate electrode 500b is disposed so as to oppose the channel region 500a2. The gate electrode 500b is made of conductive polysilicon, like the TFT 30 in the image display region 10a.

ソース領域500a1は、コンタクトホール84に形成されたソース中継配線94を経由して共通電位線91に電気的に接続されている。共通電位線91は、上述の通り、LCCOM電位に保持されている。共通電位線91は、画素電極9及び容量電極71と同じ材料、即ち、本実施形態ではITOから形成されている。ここでソース中継配線94は、良好な導電性を有するアルミニウムで形成されている。このように、トランジスタ500のソース領域500a1側において、アルミニウムで形成されたソース中継配線94と、ITOで形成された共通電位線91とが電気的に接続されているが、両者はコンタクトホール85を介して接続されているため、当該箇所において製造プロセス中において電蝕が生じることはない。   The source region 500 a 1 is electrically connected to the common potential line 91 via the source relay wiring 94 formed in the contact hole 84. As described above, the common potential line 91 is held at the LCCOM potential. The common potential line 91 is formed of the same material as the pixel electrode 9 and the capacitor electrode 71, that is, ITO in this embodiment. Here, the source relay wiring 94 is made of aluminum having good conductivity. As described above, on the source region 500a1 side of the transistor 500, the source relay wiring 94 formed of aluminum and the common potential line 91 formed of ITO are electrically connected. Therefore, there is no electric corrosion at the location during the manufacturing process.

尚、共通電位線91は、画像表示領域10a(図4参照)における容量電極71と同層に形成される。具体的には、共通電位線91及び容量電極71はTFTアレイ基板10上に同一膜から形成され、パターニングされることによって形成されている。   The common potential line 91 is formed in the same layer as the capacitor electrode 71 in the image display region 10a (see FIG. 4). Specifically, the common potential line 91 and the capacitor electrode 71 are formed from the same film on the TFT array substrate 10 and are formed by patterning.

共通電位線91の上層側には、容量絶縁膜75を介して保持容量電極93が形成されている。つまり、周辺領域には共通電位線91及び付加容量電極93を一対の電極とするコンデンサ600(図3参照)が形成されている。このようにコンデンサ600を設けることによって、サンプリングスイッチ77がオン状態に切り換えられた際に、データ線6に供給された画像信号電位が本来の画像信号電位に比べて、小さくなること(即ち、プッシュダウン)を低減或いは防止できる。   A storage capacitor electrode 93 is formed on the common potential line 91 via a capacitor insulating film 75. That is, a capacitor 600 (see FIG. 3) having the common potential line 91 and the additional capacitance electrode 93 as a pair of electrodes is formed in the peripheral region. By providing the capacitor 600 in this manner, when the sampling switch 77 is switched to the ON state, the image signal potential supplied to the data line 6 becomes smaller than the original image signal potential (that is, push). Down) can be reduced or prevented.

尚、本実施形態では、保持容量線93もまたITOから形成されている。このように、保持容量線93を、画像表示領域10aにおける容量電極71等を同じ材料で形成することによって、液晶装置の製造工程において用いる剥離液等の処理液の種類を少なく抑えることができ、より低コストで液晶装置を製造することが可能となる。更に、製造プロセスにおいて剥離液等の処理液による電蝕を生じることも防ぐことができる。   In the present embodiment, the storage capacitor line 93 is also made of ITO. In this way, by forming the storage capacitor line 93 with the same material as the capacitor electrode 71 in the image display region 10a, it is possible to reduce the types of treatment liquids such as a stripping liquid used in the manufacturing process of the liquid crystal device, A liquid crystal device can be manufactured at a lower cost. Furthermore, it is possible to prevent the occurrence of electrolytic corrosion due to a processing solution such as a stripping solution in the manufacturing process.

一方、トランジスタ500のドレイン領域500a3は、コンタクトホール86を介して、上層側に形成された電源線92に電気的に接続されている。電源線92は周辺領域に設けられた電源回路(図5において省略)の出力端子に接続されており、LCCOM電位に保持されている。本実施形態では特に、電源線92はソース中継配線94と同様に良好な導電性を有するアルミニウムで形成されており、共に同層に形成されている。即ち、電源線92及びソース中継配線94は同一膜、つまり、同工程で成膜されたアルミニウム膜をパターニングすることによって同じ下地層上に形成されている。   On the other hand, the drain region 500 a 3 of the transistor 500 is electrically connected to the power supply line 92 formed on the upper layer side through the contact hole 86. The power supply line 92 is connected to the output terminal of a power supply circuit (not shown in FIG. 5) provided in the peripheral region, and is held at the LCCOM potential. In the present embodiment, in particular, the power supply line 92 is formed of aluminum having good conductivity like the source relay wiring 94, and both are formed in the same layer. That is, the power supply line 92 and the source relay wiring 94 are formed on the same base layer by patterning the same film, that is, the aluminum film formed in the same process.

本実施形態における電源線92は、本発明における「第2導電層」の一例である。本実施形態では特に、電源線92は容量電極71や共通電位線91等に一定電位(即ち、LCCOM電位)を供給するための配線として構成されている。また、周辺領域に配置された電源線92及び共通電位線91は、下層側(例えば、データ線6など)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。   The power supply line 92 in the present embodiment is an example of the “second conductive layer” in the present invention. In this embodiment, in particular, the power supply line 92 is configured as a wiring for supplying a constant potential (that is, LCCOM potential) to the capacitor electrode 71, the common potential line 91, and the like. The power supply line 92 and the common potential line 91 arranged in the peripheral region can also function as a shield layer that prevents electrical or electromagnetic coupling with the lower layer side (for example, the data line 6).

電源線92及びソース中継配線94は、共通電位線91、画素電極9及び容量電極71とはイオン化傾向の異なる導電性材料から形成されている。本実施形態では特に、電源線92及びソース中継配線94はITOよりイオン化傾向の高いアルミニウムから形成されている。そのため、仮に共通電位線91と、電源線92及びソース中継配線94とを直接、電気的に接続すると、剥離液等の酸に同時に曝された際に、アルミニウムで形成された電源線92及びソース中継配線94から、ITOで形成された共通電位線91に電子が移動し、電源線92及びソース中継配線94を構成しているアルミニウム原子がイオンとして剥離液等の酸に溶け出してしまう。そこで本実施形態では、図5に示すように、電源線92と共通電位線91との間にトランジスタ500を介在させることによって電蝕が起こることを防いでいる。つまり、製造プロセスにおいては、ゲート電極500bに駆動電圧が印加されていないので、トランジスタ500はオフ状態となっている。そのため、電源線92と、共通電位線91とは互いに電気的に絶縁されており、同時に剥離液等の酸に曝した場合でも両者間に電子の移動は生じない。そのため、仮に製造プロセスにおいて電源線92と共通電位線91との間に電位差が生じていたとしても電蝕が生じることはない。   The power supply line 92 and the source relay wiring 94 are made of a conductive material having a different ionization tendency from the common potential line 91, the pixel electrode 9, and the capacitor electrode 71. In this embodiment, in particular, the power supply line 92 and the source relay wiring 94 are made of aluminum that has a higher ionization tendency than ITO. Therefore, if the common potential line 91, the power supply line 92, and the source relay wiring 94 are directly and electrically connected, the power supply line 92 and the source formed of aluminum are exposed when exposed to an acid such as a stripping solution. Electrons move from the relay wiring 94 to the common potential line 91 formed of ITO, and the aluminum atoms constituting the power supply line 92 and the source relay wiring 94 are dissolved into an acid such as a stripping solution as ions. Therefore, in this embodiment, as shown in FIG. 5, the electrolytic corrosion is prevented from occurring by interposing the transistor 500 between the power supply line 92 and the common potential line 91. That is, in the manufacturing process, since the driving voltage is not applied to the gate electrode 500b, the transistor 500 is off. Therefore, the power supply line 92 and the common potential line 91 are electrically insulated from each other, and even when exposed to an acid such as a stripping solution at the same time, electrons do not move between them. For this reason, even if a potential difference is generated between the power supply line 92 and the common potential line 91 in the manufacturing process, no electrolytic corrosion occurs.

一方、液晶装置の動作中においては、ゲート電極500bにオン電圧を印加することによってトランジスタ500のソース領域500a1及びドレイン領域500a3間を短絡状態にすることで、共通電位線91にLCCOM電圧を印加することができる。   On the other hand, during the operation of the liquid crystal device, the LCCOM voltage is applied to the common potential line 91 by applying a turn-on voltage to the gate electrode 500b to short-circuit the source region 500a1 and the drain region 500a3 of the transistor 500. be able to.

以上のように、本実施形態によれば、剥離液等の酸に曝すウェット処理工程における電蝕の発生を防止できるので、積層構造における配線等を高品質に作成することができる。その結果、画像信号が配線等を伝搬する際のロスやノイズを減少させることができ、高品位な画像表示が可能な液晶装置を実現することができる。   As described above, according to the present embodiment, it is possible to prevent the occurrence of galvanic corrosion in a wet treatment process that is exposed to an acid such as a stripping solution, so that wiring and the like in a laminated structure can be produced with high quality. As a result, it is possible to reduce a loss or noise when the image signal propagates through the wiring or the like, and to realize a liquid crystal device capable of displaying a high-quality image.

尚、本実施形態では、周辺領域にトランジスタ500を設置しているが、画像表示領域10a内にトランジスタ500を配置して共通電位線91を周辺領域に引き伸ばすことによって、電源線92に一定電位を供給してもよい。   In this embodiment, the transistor 500 is provided in the peripheral region. However, by arranging the transistor 500 in the image display region 10a and extending the common potential line 91 to the peripheral region, a constant potential is applied to the power supply line 92. You may supply.

<変形例>
続いて、図6を参照して上述した実施形態の変形例について説明する。本変形例に係る液晶装置においては、上述の実施形態と同様に周辺領域においてコンデンサ600を備えているが、2層に渡って形成されたITO層(即ち、共通電位線91及び保持容量線93)のうち上側に形成された層が共通電位線として機能している点で上述の実施形態と異なっている。つまり、図5では、下側のITO層を共通電位線91として周辺領域まで延在して電源線92とトランジスタ500を介して接続していたが、図6に示す本変形例のように、上側のITO層を共通電位線91として周辺領域まで延在して電源線92にトランジスタ500を介して接続してもよい。尚、コンデンサ600以外の積層構造については図5の場合と同様である。
<Modification>
Subsequently, a modification of the above-described embodiment will be described with reference to FIG. In the liquid crystal device according to this modification, the capacitor 600 is provided in the peripheral region as in the above-described embodiment, but the ITO layer (that is, the common potential line 91 and the storage capacitor line 93) formed over two layers. ) Is different from the above-described embodiment in that the layer formed on the upper side functions as a common potential line. That is, in FIG. 5, the lower ITO layer extends to the peripheral region as the common potential line 91 and is connected to the power supply line 92 via the transistor 500, but as in the present modification shown in FIG. 6, The upper ITO layer may be extended to the peripheral region as the common potential line 91 and connected to the power supply line 92 via the transistor 500. The laminated structure other than the capacitor 600 is the same as in FIG.

尚、本変形例では、周辺領域にトランジスタ500を設置しているが、画像表示領域10a内にトランジスタ500を配置して共通電位線91を周辺領域に引き伸ばすことによって、電源線92に一定電位を供給してもよい。   In this modification, the transistor 500 is provided in the peripheral region. However, by arranging the transistor 500 in the image display region 10a and extending the common potential line 91 to the peripheral region, a constant potential is applied to the power supply line 92. You may supply.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

図7は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   FIG. 7 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図7に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 7, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図7を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 7, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on 1st Embodiment. 図1のH−H’断面図である。It is H-H 'sectional drawing of FIG. 第1実施形態に係る液晶装置の電気的な構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of a liquid crystal device according to a first embodiment. 本実施形態に係る液晶装置の画像表示領域における積層構造を示す断面図である。It is sectional drawing which shows the laminated structure in the image display area | region of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の周辺領域における積層構造を示す断面図である。It is sectional drawing which shows the laminated structure in the peripheral region of the liquid crystal device which concerns on this embodiment. 変形例に係る液晶装置の周辺領域における積層構造を示す断面図である。It is sectional drawing which shows the laminated structure in the peripheral region of the liquid crystal device which concerns on a modification. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

6 データ線、 7 ドレイン中継配線、 9 画素電極、 10 TFTアレイ基板、 10a 画像表示領域、 11 走査線、 12 下地絶縁膜、 30 TFT、 70 蓄積容量、 71 容量電極、 75 容量絶縁膜、 91 共通電位線、 92 電源線、 93 保持容量電極、 102 外部接続端子、 500 トランジスタ、 600 コンデンサ   6 data line, 7 drain relay wiring, 9 pixel electrode, 10 TFT array substrate, 10a image display area, 11 scanning line, 12 base insulating film, 30 TFT, 70 storage capacitor, 71 capacitive electrode, 75 capacitive insulating film, 91 common Potential line, 92 power line, 93 storage capacitor electrode, 102 external connection terminal, 500 transistor, 600 capacitor

Claims (7)

基板上に、
第1導電性材料を含んでなり、画素領域に配列された複数の画素電極と、
前記第1導電性材料と同一の材料を含んでなり、前記画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部を構成する第1導電層と、
イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んでなり、前記配線、前記電極及び前記電子素子の少なくとも他の一部を構成する第2導電層と、
ソース及びドレインの一方が、前記第1導電層及び前記第2導電層の一方に電気的に接続されていると共に、前記ソース及び前記ドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されており、ゲートに電圧が印加されることで前記第1導電層及び前記第2導電層を中継接続する薄膜トランジスタと
を備えることを特徴とする電気光学装置。
On the board
A plurality of pixel electrodes comprising a first conductive material and arranged in a pixel region;
A first conductive layer comprising the same material as the first conductive material, and constituting at least part of wiring, electrodes and electronic elements for performing an electro-optic operation in the pixel region;
A second conductive layer comprising a second conductive material having an ionization tendency different from that of the first conductive material, and constituting at least another part of the wiring, the electrode, and the electronic element;
One of the source and the drain is electrically connected to one of the first conductive layer and the second conductive layer, and the other of the source and the drain is connected to the first conductive layer and the second conductive layer. An electro-optical device comprising: a thin film transistor electrically connected to the other of the first and second thin film transistors that relay-connects the first conductive layer and the second conductive layer by applying a voltage to the gate.
前記画素電極及び前記第1導電層は、容量絶縁膜を介して対向配置されることにより保持容量を形成することを特徴とする請求項1に記載の電気光学装置。   2. The electro-optical device according to claim 1, wherein the pixel electrode and the first conductive layer are disposed to face each other with a capacitor insulating film therebetween, thereby forming a storage capacitor. 前記第1導電性材料は、ITO(Indium Tin Oxide)であることを特徴とする請求項1又は2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the first conductive material is ITO (Indium Tin Oxide). 前記第2導電層は、前記画素領域の周辺に位置する周辺領域に配列された外部接続用端子を構成することを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   4. The electro-optical device according to claim 1, wherein the second conductive layer constitutes an external connection terminal arranged in a peripheral region located around the pixel region. 5. 前記基板上に所定電位を供給する電位線を備え、
前記ゲートは、前記電位線に電気的に接続されている
ことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
A potential line for supplying a predetermined potential on the substrate;
The electro-optical device according to claim 1, wherein the gate is electrically connected to the potential line.
前記画素電極に対応して設けられ、前記画素電極をスイッチング制御するスイッチングトランジスタを備え、
前記トランジスタ及び前記スイッチングトランジスタを構成する夫々の半導体層は、互いに同一膜からなる
ことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
A switching transistor that is provided corresponding to the pixel electrode and controls the switching of the pixel electrode;
6. The electro-optical device according to claim 1, wherein the semiconductor layers constituting the transistor and the switching transistor are made of the same film.
請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2008256079A 2008-10-01 2008-10-01 Electro-optical device and electronic apparatus Expired - Fee Related JP5347412B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256079A JP5347412B2 (en) 2008-10-01 2008-10-01 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256079A JP5347412B2 (en) 2008-10-01 2008-10-01 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2010085813A true JP2010085813A (en) 2010-04-15
JP2010085813A5 JP2010085813A5 (en) 2011-10-06
JP5347412B2 JP5347412B2 (en) 2013-11-20

Family

ID=42249814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256079A Expired - Fee Related JP5347412B2 (en) 2008-10-01 2008-10-01 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5347412B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142390A (en) * 2013-01-22 2014-08-07 Seiko Epson Corp Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2021043314A (en) * 2019-09-10 2021-03-18 セイコーエプソン株式会社 Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148688A (en) * 1992-02-21 1994-05-27 Toshiba Corp Liquid crystal display device
JPH06148684A (en) * 1992-11-13 1994-05-27 Nec Corp Liquid crystal display element
JPH1078593A (en) * 1996-09-04 1998-03-24 Semiconductor Energy Lab Co Ltd Display device
JPH1184420A (en) * 1997-09-09 1999-03-26 Toshiba Corp Liquid crystal display device, array substrate test method and tester for array substrate
JP2002122882A (en) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd Thin film transistor liquid crystal display device and image display device
JP2005017934A (en) * 2003-06-27 2005-01-20 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005128101A (en) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
JP2006084491A (en) * 2004-09-14 2006-03-30 Sharp Corp Liquid crystal display

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148688A (en) * 1992-02-21 1994-05-27 Toshiba Corp Liquid crystal display device
JPH06148684A (en) * 1992-11-13 1994-05-27 Nec Corp Liquid crystal display element
JPH1078593A (en) * 1996-09-04 1998-03-24 Semiconductor Energy Lab Co Ltd Display device
JPH1184420A (en) * 1997-09-09 1999-03-26 Toshiba Corp Liquid crystal display device, array substrate test method and tester for array substrate
JP2002122882A (en) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd Thin film transistor liquid crystal display device and image display device
JP2005017934A (en) * 2003-06-27 2005-01-20 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005128101A (en) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
JP2006084491A (en) * 2004-09-14 2006-03-30 Sharp Corp Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142390A (en) * 2013-01-22 2014-08-07 Seiko Epson Corp Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2021043314A (en) * 2019-09-10 2021-03-18 セイコーエプソン株式会社 Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP7367414B2 (en) 2019-09-10 2023-10-24 セイコーエプソン株式会社 Electro-optical device, method for manufacturing electro-optical device, and electronic equipment

Also Published As

Publication number Publication date
JP5347412B2 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
JP2010176119A (en) Electrooptical apparatus and electronic device
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP2010039212A (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
JP2008191618A (en) Electrooptical device, substrate for same, and electronic equipment
JP2010079038A (en) Electro-optical apparatus, electronic device, and transistor
JP5018336B2 (en) Electro-optical device and electronic apparatus
JP5594084B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2008111924A (en) Electro-optical device and electronic equipment provided therewith
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP5347412B2 (en) Electro-optical device and electronic apparatus
JP2012155198A (en) Electro-optic device and electronic apparatus
JP2010210786A (en) Electrooptical device and electronic equipment
JP2010067879A (en) Thin-film transistor, electro-optical device, and electronic apparatus
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP2012108299A (en) Electro-optical device and electronic apparatus
JP2012155007A (en) Liquid crystal device and electronic apparatus
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2011180524A (en) Electro-optical device and electronic equipment
JP2009300477A (en) Electro-optical device and electronic apparatus
JP2010169912A (en) Electrooptical device, method of manufacturing the same, and electronic apparatus
JP2010160308A (en) Electrooptical apparatus and electronic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees