JP2015170655A - 電子部品の接続体および接続体の製造方法 - Google Patents

電子部品の接続体および接続体の製造方法 Download PDF

Info

Publication number
JP2015170655A
JP2015170655A JP2014043049A JP2014043049A JP2015170655A JP 2015170655 A JP2015170655 A JP 2015170655A JP 2014043049 A JP2014043049 A JP 2014043049A JP 2014043049 A JP2014043049 A JP 2014043049A JP 2015170655 A JP2015170655 A JP 2015170655A
Authority
JP
Japan
Prior art keywords
chip
resin layer
circuit board
flexible circuit
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014043049A
Other languages
English (en)
Inventor
裕美 久保出
Hiromi Kubode
裕美 久保出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2014043049A priority Critical patent/JP2015170655A/ja
Publication of JP2015170655A publication Critical patent/JP2015170655A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Abstract

【課題】接着剤層を介して積層されているフレキシブル回路基板に異方性導電フィルムを介して電子部品を接続する際に接続不良を改善する。
【解決手段】複数の端子12を有するICチップ10の端子12間に樹脂層13を形成し、異方性導電フィルム30を用いてICチップ10の端子12側をフレキシブル回路基板20に接続する。
【選択図】図1

Description

本発明は、フレキシブル回路基板に、異方性導電フィルムを介して電子部品を実装した電子部品の接続体および接続体の製造方法に関する。
従来から、テレビやPCモニタ、携帯電話、携帯型ゲーム機、タブレットPCあるいは車載用モニタ等の各種表示装置として、液晶表示装置が多く用いられている。近年、このような液晶表示装置においては、ファインピッチ化、軽量薄型化等の観点から、液晶駆動用IC(Integrated Circuit)を直接液晶表示パネルのガラス基板上に実装するいわゆるCOG(chip on glass)や、液晶駆動回路が形成されたフレキシブル回路基板を直接液晶表示パネルのガラス基板上に実装するいわゆるFOG(film on glass)、フレキシブル回路基板をプラスチック基板上に異方性導電フィルムを介して実装するいわゆるFOP(Film on Plastic)が採用されている。
一方、近年ではフレキシブルな表示装置が渇望されており、そのような表示装置においては、液晶駆動用ICをフレキシブル回路基板上に異方性導電フィルムを介して実装するいわゆるCOF(Chip on film)も採用されている。
フレキシブル回路基板には、可撓性を得るためにPET(Polyethylene terephthalate)を用いる実装方法が考えられているが、PETは耐熱性に乏しく、表面にポリイミド(Polyimide)を熱可塑接着剤等の接着剤層で貼り付け多層構造にした積層基板が用いられている。
特開2010−268010号公報
しかし、多層構造としたフレキシブル回路基板にICチップを実装する際、押圧によってフレキシブル回路基板が変形するため、フレキシブル回路基板の端子部が歪み、そのため異方性導電フィルムの導電性粒子を十分に潰せず、導通が不十分になるおそれがあった。
本発明は、上述した課題を解決するものであり、フレキシブル回路基板の端子部の歪みを抑えるとともに、電子部品の接続不良を改善する電子部品の接続体および接続体の製造方法を提供することを目的とする。
上述した課題を解決するために、本発明に係る接続体の製造方法は、複数の端子を有する電子部品の端子間に樹脂層を形成し、フレキシブル回路基板に対し異方性導電フィルムを用いて電子部品の端子側を接続するものである。
また、本発明に係る電子部品の接続体は、上記方法により製造されたものである。
本発明によれば、複数の端子を有する電子部品の端子間に樹脂層を形成することで、フレキシブル回路基板の端子部の歪みを抑え、電子部品とフレキシブル回路基板の接続不良を改善することができる。
図1は、フレキシブル回路基板上にICチップを実装した接続体を示す断面図である。 図2は、ICチップに樹脂層を形成する工程を説明する断面図である。 図3は、ICチップをフレキシブル回路基板に接続する工程を説明する断面図である。 図4は、ICチップをフレキシブル回路基板に接続する工程を説明する断面図である。 図5は、ICチップの樹脂層に凹部を設け、フレキシブル回路基板に接続する工程を説明する断面図である。 図6は、ICチップの樹脂層に凹部を設ける工程を説明する平面である。 図7は、比較例における、ICチップをフレキシブル回路基板に接続する工程を説明する断面図である。 図8は、比較例における、フレキシブル回路基板上にICチップを実装した接続体を示す断面図である。
以下、本発明が適用された電子部品の接続体および接続体の製造方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
以下では、フレキシブル回路基板上に異方性導電フィルムを介して電子部品としてIC(Integrated Circuit)チップを実装するいわゆるCOF(Chip on Film)実装をした電子部品の接続体および接続体の製造方法について説明する。
接続体1は、図1に示すように、ICチップ10と、フレキシブル回路基板20と、ICチップ10とフレキシブル回路基板20とを物理的、電気的に接続する異方性導電フィルム30とを有している。すなわち、接続体1は、フレキシブル回路基板20上に異方性導電フィルム30を介してICチップ10を接続した構造とされている。
[ICチップ]
ICチップ10は、例えば、液晶駆動用のICチップであり、ICチップ基板11と、このICチップ基板11から突出する複数の端子12と、これら端子12の間に設けられた樹脂層13とを有している。
端子12は、ICチップから電気信号を出力する導電体であり、フレキシブル回路基板20の端子部と電気的に接続される。
樹脂層13は、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂等からなり、詳細を後述するが、端子12の端面とICチップ基板11面の差(ΔL)を少なくするように、端子12の間に充填されている。
なお、空間を埋めるために用いる樹脂層13は、異方性導電フィルム30による圧着時に変形せず、かつ長期にわたり化学的安定性があり、酸やアルカリ等、回路を腐食する成分を有しないものであれば、特に材料の種類は制限されない。
また、樹脂層13の材料は、反応性を有する必要性も無く、例えば高融点のポリアミドや、ポリフェニレンスルファイド等を熱や溶剤によって液状化してICチップ10の端子12間に塗布し、その後、冷却や乾燥によって固化しても良い。
[フレキシブル回路基板]
次いで、フレキシブル回路基板20について説明する。フレキシブル回路基板20は、基材となるPETフィルム21と、このPETフィルム21上に接着剤層22と、この接着剤層22上にフィルム配線基板23とを有している。すなわち、フレキシブル回路基板20は、PETフィルム21上に接着剤層22を介してフィルム配線基板23を接続した積層構造とされている。
PETフィルム21は、薄いフィルム配線基板23を支持することにより取り扱いを向上させるために用いられる。なお、PETフィルム21は、可撓性を有する他の材料を用いてもよい。
接着剤層22は、熱可塑性接着剤等を用いることができる。
フィルム配線基板23は、薄膜導体であり、酸化インジウムスズ(スズドープ酸化インジウム)であるITO(Indium Tin Oxide)層に耐熱性のあるポリイミドをコーティングしたものを用いる。フィルム配線基板23には、図示しない端子部が設けられており、この端子部とICチップ10の端子12との間で電気的に接続される。
[異方性導電フィルム]
次いで、異方性導電フィルム30について説明する。異方性導電フィルム(ACF:Anisotropic Conductive Film)30は、バインダー樹脂層31と導電性粒子32とを有している。すなわち、導電性粒子32をバインダー樹脂層31に含有して形成されたものである。
異方性導電フィルム30は、ICチップ10とフレキシブル回路基板20との間にバインダー樹脂層31を介在させることで、ICチップ10とフレキシブル回路基板20とを物理的に接続し、導電性粒子32を介在させることで、ICチップ10の端子12とフレキシブル回路基板20のフィルム配線基板23(端子部)とを電気的に導通する。ここで、図1中においては、導通に寄与する導電性粒子に符号33を付している。
バインダー樹脂層31の接着剤組成物は、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー成分からなる。
膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
熱硬化性樹脂としては特に限定されず、例えば市販のエポキシ樹脂を用いることができる。このようなエポキシ樹脂としては、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
潜在性硬化剤としては、加熱硬化型の硬化剤を好適に用いることができる。潜在性硬化剤は、通常では反応せず、熱、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶および溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
導電性粒子32としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラスやセラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いはこれらの粒子の表面に更に絶縁薄膜をコートしたもの等を使用することができる。樹脂粒子の表面に金属をコートしたものを用いる場合、樹脂粒子としては、例えばエポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。なお、導電性粒子32は、粒子全体が導電性材料のみで形成されていてもよい。
以上のように、接続体1は、接着剤層22を介してフィルムを多層化して成るフレキシブル回路基板20上に、異方性導電フィルム30を用いてICチップ10を接続したものであり、ICチップ10の端子12間に予め空間を埋める樹脂層13を設けている。
これにより、図3に示すように、端子面と端子間の高さの差(ΔL)が小さくなるため、フレキシブル回路基板20が押圧された際の変形が制限されるため、フレキシブル回路基板20のフィルム配線基板23(端子部)の歪みは抑えられ、導電性粒子32を十分に潰して導通を得ることが可能になる(導電性粒子33を参照)。特に、接着材層22は後述する圧着工程において変形しやすい特徴を有するため、接着剤層22を有するフレキシブル回路基板20を用いる場合に更に好適となる。
具体的に、ICチップ10の端子12間を埋める樹脂層13の最小厚みと端子高さの差(ΔL)が、異方性導電フィルム30の導電性粒子32の平均粒径R以下とすることが好ましい。
この樹脂層13により、フレキシブル回路基板20のフィルム配線基板23(端子部)の歪みを抑えることができるが、更に、ΔL≦Rとすることにより、導電性粒子32の端子12間の流動を抑えることができ、端子12間の絶縁性を担保することができる。
また、図4に示すように、硬化収縮と端子部の表面張力により、樹脂層13の充填面が水平ではなく湾曲した場合、あるいは塗布ムラにより樹脂層13の塗布厚みが均一でない場合は、樹脂層13の厚みの最小値と端子高さの差をΔLとする。
また、図5および図6に示すように、樹脂層13の異方性導電フィルム30と接する部分に凹部14を設けるようにしてもよい。凹部14は、ICチップ10に樹脂を充填することで、異方性導電フィルム30とICチップ10との間の接着面積が若干低下し、接着力が低下することを防止するために設けることが好ましい。すなわち、樹脂層13の表面に凹部14を設けることで、接着面積を上げ、樹脂層13を設けなかった場合と同等の接着強度を担保することができる。
なお、樹脂層13において凹部14の作成方法は特に規定しないが、例えば樹脂層13の表面にカッター等で切れ目を入れる、あるいは切削する、表面が尖った針状の冶具で穴を開ける、予めエッチング可能な樹脂を用い、エッチング法により凹部を作成する等の方法を用いることができる。凹部14を切れ目とする場合には、ICチップ10の幅方向に対して、平行でも垂直でも斜めでも良く、長さと本数も規定しないが、接着面積が大きいほど、接着強度は増加する。
また、樹脂層13に凹部14を設けた構成では、樹脂層13の表面の面積が少しでも上がれば効果が期待できるため、接着面積の増加分について、下限は無く、また上限も無い。さらに、凹部14の深さについても特に制限はされない。
ここで、樹脂層13の異方性導電フィルム30と接する部分に設けた凹部14の短辺の幅Wは、ICチップ10の幅方向の端子12間距離Dの1/10以下としている。式で記述すると、凹部14の短辺の幅≦0.1Dとなる。凹部14の短辺とは、例えば凹部14の形状が溝である場合には、その幅を指し、円である場合には、その直径を指すものとする。
凹部14の短辺の幅Wが0.1Dより大きいと、圧着工程においてフレキシブル回路基板20を樹脂層13により均一に押圧することができず、フィルム配線基板23が凹部14に入り込むように変形し、結果として端子12とフィルム配線基板23(端子部)の圧力が低下する恐れがあるため、上記の範囲とすることが好ましい。特に接着剤層22が圧着工程において変形しやすいため、接着剤層22を有するフレキシブル回路基板20に好適な条件となる。
[製造方法]
次いで、ICチップ10を異方性導電フィルム30を介してフレキシブル回路基板20上に接続された接続体1の製造工程について説明する。
[樹脂層]
まず、図2に示すように、ICチップ10のチップ基板11の端子12面側であって、ICチップ10の中央部および端部に、マイクロシリンジにより樹脂を注入する。次いで、注入した樹脂を、100℃雰囲気下で1時間加熱してBステージ化し、150℃雰囲気下で3時間加熱して本硬化させ、樹脂層13形成する。
ここで、図5及び図6に示すように、樹脂層13に凹部14を形成する場合には、100℃雰囲気下で1時間加熱してBステージ化し、Bステージ状態で、カッターにより切れ目を入れるなど凹部14を形成し、その後150℃雰囲気下で3時間加熱して本硬化させ、樹脂層13形成する。
[ACF]
異方性導電フィルム30は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤、導電性粒子32等を含有する接着剤組成物を調整する。調整した接着剤組成物をバーコーター、塗布装置等を用いて剥離フィルム上に塗布し、オーブン等によって乾燥させることにより、剥離フィルムにバインダー樹脂層31が支持された異方性導電フィルム30を得る。
[2層ACF]
また、本発明に係る異方性導電フィルム30は、導電性粒子32を含有するバインダー樹脂層31と、導電性粒子32が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層とを積層されてなる2層構造の異方性導電フィルムとしてもよい。
絶縁性接着材層を構成する絶縁性の接着剤組成物は、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー成分からなり、上述したバインダー樹脂層31の接着剤組成物と同様の材料で構成することができる。
この2層構造の異方性導電フィルム30は、絶縁性接着剤層を構成する接着剤組成物を剥離フィルムに塗布、乾燥させた後、上述した剥離フィルムに支持されたバインダー樹脂層31と貼り合わせることにより形成することができる。
なお、異方性導電フィルム30の形状は、特に限定されないが、例えば、巻取リールに巻回可能な長尺テープ形状とすることにより、所定の長さだけカットして使用することができる。
また、上述の実施の形態では、異方性導電フィルム30として、導電性粒子32を含有した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えば導電性粒子32を含有したバインダー樹脂31からなる導電性接着ペーストでもよい。
[フレキシブル回路基板]
また、フレキシブル回路基板20は、基材となるPETフィルム21上に熱可塑性接着剤を塗布して接着剤層22を形成し、接着剤層22上にポリイミドフィルム層23を貼り合せ、その上に配線パターンに対応するマスクを形成し、スパッタリング法等によりITOのパターニングを行うことにより製造することができる。
なお、ITO層の形成はウエットコーティング法を用いても良い。しかし、スパッタリング法は、ウエットコーティング法のより少ない工程数で、簡便に作成できるため、特に好ましい。
[圧着工程]
次いで、図示しない接続装置を用いてフレキシブル回路基板20にICチップ10を圧着する圧着工程について説明する。圧着工程では、先ず、フレキシブル回路基板20のフィルム配線基板23側に異方性導電フィルム30を仮貼りする。
次いで、フレキシブル回路基板20上に異方性導電フィルム30を介してICチップ10を搭載する。次いで、このフレキシブル回路基板20を接続装置のステージ上に載置する。これにより、ICチップ10がステージの上方に待機する熱圧着ヘッドと対峙される。
次いで、バインダー樹脂層31を硬化させる所定の温度に加熱された熱圧着ヘッドによって、所定の圧力、時間でICチップ10上から熱加圧する。熱圧着ヘッドによる熱加圧条件は、バインダー樹脂層31を硬化させる所定の温度、圧力、時間に設定される。これにより、異方性導電フィルム30のバインダー樹脂層31は流動性を示し、フレキシブル回路基板20の実装面とICチップ10の間から外部へ流出するとともに、バインダー樹脂層31中の導電性粒子32は、フレキシブル回路基板20のフィルム配線基板23(端子部)とICチップ10と端子12の間に挟持されて押し潰され、この状態で熱圧着ヘッドによって加熱されたバインダー樹脂31が硬化する。
その結果、図1及び図3に示すように、フィルム配線基板23(端子部)とICチップ10と端子12との間で導電性粒子33を挟持することにより電気的に接続され、この状態で熱圧着ヘッドによって加熱されたバインダー樹脂が硬化する。これにより、フレキシブル回路基板20のフィルム配線基板23(端子部)とICチップ10の端子12との間で導通性を確保された接続体1を製造することができる。
フレキシブル回路基板20のフィルム配線基板23(端子部)とICチップ10の端子12との間にない導電性粒子32は、隣接する端子12の端子間スペースにおいてバインダー樹脂に分散されており、電気的に絶縁した状態を維持している。これにより、フレキシブル回路基板20のフィルム配線基板23(端子部)とICチップ10の端子12との間のみで電気的導通が図られる。なお、バインダー樹脂として、ラジカル重合反応系の速硬化タイプのものを用いることで、短い加熱時間によってもバインダー樹脂を速硬化させることができる。また、異方性導電フィルム30としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
上述の工程を経て、図1に示すような、異方性導電フィルム30を介してICチップ10とフレキシブル回路基板20とが接続された接続体1を製造することができる。
次いで、本発明の実施例について説明する。本実施例では、ICチップの樹脂層の形状、材質、厚みを異ならせたサンプルを用い、接続体において導通評価、接着強度の測定および絶縁評価を行った。
[樹脂材料]
評価用ICチップの端子間に以下の充填する樹脂材料は、以下の二つのものを用いた。
(配合1)ビスフェノールA型エポキシ樹脂(商品名EP807、三菱化学社製)50重量部、酸無水物エピクロン(商品名B−570H、DIC社製)50重量部。
(配合2)ビスフェノールA型エポキシ樹脂(商品名EP807、三菱化学社製)30重量部、酸無水物エピクロン(商品名B−570H、DIC社製)30重量部、シリカ(R202、日本アエロジル社製)40重量部。
[フレキシブル回路基板構成]
フレキシブル回路基板は、75μm厚のPETフィルムに25μm厚の低ニトリル特殊ゴム(商品名NipolDN401LL、日本ゼオン社製)の接着剤層を介し0.8μm厚のフィルム配線基板を貼り合わせたものを用いた。
[異方性導電フィルム]
異方性導電フィルムは、フェノキシ樹脂(商品名YP50、新日繊化学社製)30重量部、エポキシ樹脂(商品名EP828、三菱化学社製)30重量部、シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアル社製)1重量部、アニオン系硬化剤(商品名PHX3941HP、旭化成社製)40重量部、導電性粒子(樹脂/Ni/Auメッキ)5μmφ(商品名ミクロパールAU、積水化学社製)10重量部の配合にて調整した材料を用いた。
上述した材料をトルエン中に溶解し、バーコーターにて表面に剥離処理を施したPETフィルム上に塗布し、70℃の熱風中に5分間放置して溶剤を揮発させ、異方性導電フィルムとした。
[圧着工程条件]
圧着工程は、200℃の熱圧着ヘッドにより80MPaの圧力にて5秒間、ICチップとフレキシブル回路基板を押圧して行った。
[実施例1]
実施例1では、ICチップとフレキシブル回路基板を圧着する工程の前に、ICチップに樹脂層を形成し、その後に異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
なお、ICチップの端子間距離Dを1000μmとし、端子(バンプ)の高さ15μmとし、L/S(ラインスペース)を25μm/7.5μmとし、異方性導電フィルムの導電性粒子の平均粒径Rを5μmとする。また、本実施例以下の他の実施例および比較例でも同様の条件とする。
ここで、ICチップに形成する樹脂層の材料には、配合1の樹脂材料を用いた。樹脂層の厚みは8μmとし、ΔLは7μmとした。樹脂層の表面に凹凸は設けなかった。
上記樹脂層を形成した後に、異方性導電フィルムを介してICチップとフレキシブル回路基板を圧着して接続体を製造した。
[実施例2]
実施例2では、ICチップとフレキシブル回路基板を圧着する工程の前に、ICチップに樹脂層を形成し、その後に異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
ここで、ICチップに形成する樹脂層の材料には、配合2の樹脂材料を用いた。樹脂層の厚みは8μmとし、ΔLは7μmとした。樹脂層の表面に凹凸は設けなかった。
上記樹脂層を形成した後に、異方性導電フィルムを介してICチップとフレキシブル回路基板を圧着して接続体を製造した。
[実施例3]
実施例3では、ICチップとフレキシブル回路基板を圧着する工程の前に、ICチップに樹脂層を形成し、その後に異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
ここで、ICチップに形成する樹脂層の材料には、配合1の樹脂材料を用いた。樹脂層の厚みは12μmとし、ΔLは3μmとした。樹脂層の表面に凹凸は設けなかった。
上記樹脂層を形成した後に、異方性導電フィルムを介してICチップとフレキシブル回路基板を圧着して接続体を製造した。
[実施例4]
実施例4では、ICチップとフレキシブル回路基板を圧着する工程の前に、ICチップに樹脂層を形成し、その後に異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
ここで、ICチップに形成する樹脂層の材料には、配合1の樹脂材料を用いた。樹脂層の厚みは12μmとし、ΔLは3μmとした。さらに、樹脂層の表面に幅200μm、長さ20mmの切り込みによる凹部を2本形成した。
上記樹脂層を形成した後に、異方性導電フィルムを介してICチップとフレキシブル回路基板を圧着して接続体を製造した。
[実施例5]
実施例5では、ICチップとフレキシブル回路基板を圧着する工程の前に、ICチップに樹脂層を形成し、その後に異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
ここで、ICチップに形成する樹脂層の材料には、配合1の樹脂材料を用いた。樹脂層の厚みは12μmとし、ΔLは3μmとした。さらに、樹脂層の表面に幅100μm、長さ20mmの切り込みによる凹部を2本形成した。
上記樹脂層を形成した後に、異方性導電フィルムを介してICチップとフレキシブル回路基板を圧着して接続体を製造した。
[比較例]
比較例では、図7及び図8に示すように、ICチップに樹脂層を形成せずに異方性導電フィルムを介して圧着工程を経て、接続体を作成した。
[接続体の評価方法]
実施例および比較例に係る接続体の導通評価、接着強度の測定、絶縁評価は、下のとおりの方法で行った。
[導通評価]
ICチップの端子とフレキシブル回路基板の配線基板との間における電気抵抗を測定し、平均で2Ω未満であれば良好(○)とし、平均で2Ω以上5Ω未満であればやや良好(△)、平均で5Ω以上であれば不良(×)と評価した。電気抵抗の測定には、デジタルマルチメーター(商品名:デジタルマルチメーター7561、横河電機(株)社製)を用いた。
[接着強度の測定]
ICチップとフレキシブル回路基板の接着強度をダイシェアテスター(ボンドテスター4000:デイジ社製)を用いて、ツールスピード100μm/秒の条件にて測定した。
[絶縁評価]
フレキシブル回路基板に電流を流し、ショートが発生するか否かを測定してショートが発生していなければ(○)、ショートが発生した場合には(×)として評価した。
表1に示すように、各実施例に係る接続体は、導通評価が良好○またはやや良好△であった。これは、各実施例において、樹脂層によりフレキシブル回路基板の変形が抑えられ、異方性導電フィルム内の導電性粒子が適切に押圧されていることにより接続不良の発生がなくなったためである。
一方、比較例では、樹脂層を形成せずに接続体を作成したため、導通不良が生じた。これは、図8に示すように、フィルム配線基板が変形し、導電性粒子を適切に押圧することができず導電性を低下させたことによるためである。
また、比較例では、フレキシブル回路基板が変形したため、導電性粒子が流れてしまいこの導電性粒子が端子間に詰まりショートが発生したものと思われる。
なお、接着強度については、20MPa以上あれば実用的な範囲となるが、凹部を設けた実施例4および実施例5については、樹脂層を設けているにもかかわらずより良好な接着強度が得られていることがわかる。
1 接続体、10 ICチップ、11 ICチップ基板、12 端子、13 樹脂層、14 凹部、20 フレキシブル回路基板、21 PETフィルム、22 接着剤層、23 フィルム配線基板、30 異方性導電フィルム、31 バインダー接着剤、32 導電性粒子、33 導電性粒子(変形後)

Claims (7)

  1. 複数の端子を有する電子部品の端子間に樹脂層を形成し、
    フレキシブル回路基板に対し、異方性導電フィルムを用いて上記電子部品の端子側を接続する接続体の製造方法。
  2. 上記樹脂層は、最小厚みと前記端子の高さの差ΔLが、上記異方性導電フィルム中の導電性粒子の平均粒径R以下である請求項1に記載の接続体の製造方法。
  3. 上記樹脂層は、上記異方性導電フィルムと対向する部分に凹部を設けた請求項1又は請求項2に記載の接続体の製造方法。
  4. 上記樹脂層は、上記異方性導電フィルムと対向する部分に設けた凹部の短辺の幅が、上記電子部品の幅方向の端子間距離の1/10以下である請求項1〜3のいずれか1項に記載の接続体の製造方法。
  5. 上記フレキシブル回路基板は、接着剤層を介してフィルム配線基板とPETフィルムとを接着した請求項1〜4のいずれか1項に記載の接続体の製造方法。
  6. 上記電子部品はICチップである請求項1〜5のいずれか1項に記載の接続体の製造方法。
  7. 請求項1〜6のいずれか1に記載の製造方法により製造された接続体。
JP2014043049A 2014-03-05 2014-03-05 電子部品の接続体および接続体の製造方法 Pending JP2015170655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014043049A JP2015170655A (ja) 2014-03-05 2014-03-05 電子部品の接続体および接続体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043049A JP2015170655A (ja) 2014-03-05 2014-03-05 電子部品の接続体および接続体の製造方法

Publications (1)

Publication Number Publication Date
JP2015170655A true JP2015170655A (ja) 2015-09-28

Family

ID=54203155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043049A Pending JP2015170655A (ja) 2014-03-05 2014-03-05 電子部品の接続体および接続体の製造方法

Country Status (1)

Country Link
JP (1) JP2015170655A (ja)

Similar Documents

Publication Publication Date Title
JP4513024B2 (ja) 多層異方性導電フィルム
TWI647886B (zh) Anisotropic conductive film, connection structure, connection structure manufacturing method and connection method
JP6344888B2 (ja) 接続体の製造方法、電子部品の接続方法、接続構造体
JP5196703B2 (ja) 接着フィルム
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
US9999123B2 (en) Connection structure of circuit member, connection method, and connection material
CN111508855A (zh) 连接体及其制造方法、连接方法、各向异性导电粘接剂
JP5608426B2 (ja) 異方性導電膜の製造方法
KR20120042635A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
JP2015170655A (ja) 電子部品の接続体および接続体の製造方法
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP2015170721A (ja) 接続体の製造方法、電子部品の接続方法、アライメント方法及び接続体
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP5890614B2 (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP6431572B2 (ja) 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
JP2005019274A (ja) 異方導電フィルムの製造方法
JP2008112732A (ja) 電極の接続方法
JP6177642B2 (ja) 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
JP2008098303A (ja) 配線板、配線板接続体およびその製造方法
JP2019140413A (ja) 接続体、接続体の製造方法、接続方法
JP2005216611A (ja) 異方導電フィルムの製造方法