JP2015165495A - 複合保護素子 - Google Patents

Abstract

【課題】過電流のみならず、過電圧に対して回路素子を保護できる複合保護素子を提供する。【解決手段】基板Ｓに設けられたヒューズ端子５０、５０aに接続されたヒュージブルエレメント１０と、第１の表面実装型抵抗素子２０および第２の表面実装型抵抗素子２０aと、前記第１の表面実装型抵抗素子及び第２の表面実装型抵抗素子の少なくとも一つと連結された少なくとも一つの印刷型抵抗素子２５と、過電圧が印加されると、電流が前記抵抗素子に流れるように制御するスイッチング素子とを含み、前記印刷型抵抗素子は、前記第１及び第２の表面実装型抵抗素子の直下方に配置され、前記第１及び第２の表面実装型抵抗素子は、前記ヒュージブルエレメントと同一の平面上で併設され、前記ヒュージブルエレメントの両側に離隔して併設される。【選択図】図４

Description

本発明は、複合保護素子に関し、より詳細には、表面実装型抵抗素子及び印刷型抵抗素子を同時に設置することによって、過電流のみならず、過電圧に対して回路及び該回路に設置された回路素子を保護し、印刷型抵抗素子を表面実装型抵抗素子の下部に配置することによって、製品の小型化を具現できる複合保護素子に関する。

被保護機器の過電流によって生じる過大発熱又は周囲温度に感応して作動する非復帰型保護素子は、機器の安全を図るために、所定の動作温度で作動して電気回路を遮断する。その一つの例として、機器に生じる異常を検知する信号電流によって抵抗を発熱させ、その発熱でヒューズ素子を作動させる保護素子がある。

特許文献１には、保護素子基板上に低融点金属体用電極及び発熱体を有し、これら低融点金属体用電極及び発熱体上に直接的に低融点金属体が形成され、低融点金属体上には、その表面酸化を防止するために固形フラックスなどからなる内側密封部が設置され、その外側には、低融点金属体の溶断時に溶融物が素子の外部に流出されることを防止する外側密封部やキャップが設置される保護素子が開示されている。

一方、図１８及び図１９は、他の形態の従来の抵抗（発熱体）上にヒュージブルエレメント（低融点金属体）が形成された保護素子を示す。

図１８及び図１９を参照すると、従来の保護素子は、セラミック基板１上にペースト形態の抵抗２が塗布され、抵抗２上に絶縁体３、ヒューズ端子４、ヒュージブルエレメント５及びケース６が順次積層されており、前記ヒューズ端子４は、連結部４ａが抵抗端子８と接続されている。

大韓民国公開特許１０―２００１―０００６９１６号公報

このような従来の保護素子においては、ヒュージブルエレメントが抵抗上に設置されるので、保護素子の厚さが増加するという問題があった。

そして、ペースト形態の抵抗を使用するので、高電力用に適用するには耐久性が弱く、多様な環境に対応しにくいという問題点があった。

そこで、本発明は、前記のような問題点を解決するためになされたものであって、本発明の目的は、表面実装型抵抗素子及び印刷型抵抗素子を同時に設置することによって、過電流のみならず、過電圧に対して回路及び該回路に設置された回路素子を保護できる複合保護素子を提供することにある。

また、本発明の目的は、印刷型抵抗素子を表面実装型抵抗素子の下部に配置することによって、製品を小型化できる複合保護素子を提供することにある。

また、本発明の目的は、表面実装型抵抗素子及び印刷型抵抗素子を全てリードワイヤなしで基板に実装するので、自動化工程に適用しやすい複合保護素子を提供することにある。

また、本発明の目的は、互いに異なる構造を有する抵抗素子を多様に組み合わせることによって、所望の抵抗値又は電力量に合わせて最適に設計できる複合保護素子を提供することにある。

また、本発明の目的は、表面実装型抵抗素子及び印刷型抵抗素子をヒュージブルエレメントの両側に併設することによって、熱的特性を向上させ、過電圧の印加時にヒュージブルエレメントの溶断時間を短縮させ、絶縁距離を十分に確保できる複合保護素子を提供することにある。

また、本発明の目的は、表面実装型抵抗素子の端子及び印刷型抵抗素子の端子を共有し、構造の単純化及び小型化を実現できる複合保護素子を提供することにある。

このために、本発明に係る複合保護素子は、基板；前記基板に設けられたヒューズ端子；前記ヒューズ端子と離隔して前記基板に設けられた第１の抵抗端子；前記ヒューズ端子を挟んで前記第１の抵抗端子と対向して前記基板に設けられた第２の抵抗端子；前記第１の抵抗端子に接続された第１の表面実装型抵抗素子；前記第２の抵抗端子に接続された第２の表面実装型抵抗素子；前記第１の抵抗端子及び前記第２の抵抗端子の少なくとも一つに接続され、前記第１の表面実装型抵抗素子及び第２の表面実装型抵抗素子の少なくとも一つと連結された少なくとも一つの印刷型抵抗素子；及び過電圧が印加されると、電流が前記第１及び第２の表面実装型抵抗素子及び前記印刷型抵抗素子に流れるように制御するスイッチング素子；を含むことを特徴とする。

また、本発明に係る複合保護素子の印刷型抵抗素子は、前記第１及び第２の表面実装型抵抗素子の下部に配置されることを特徴とする。

また、本発明に係る複合保護素子の表面実装型抵抗素子及び印刷型抵抗素子は、それぞれ同一の抵抗端子に接続されることを特徴とする。

また、本発明に係る複合保護素子の抵抗端子は、表面実装型抵抗素子が接続される表面実装型抵抗端子部と、前記印刷型抵抗素子が接続される印刷型抵抗端子部と、前記表面実装型抵抗端子部と印刷型抵抗端子部とを連結する連結部とからなり、前記表面実装型抵抗端子部、印刷型抵抗端子部及び連結部は一体に形成されることを特徴とする。

また、本発明に係る複合保護素子の印刷型抵抗素子は、前記第１及び第２の表面実装型抵抗素子の下部にそれぞれ配置される第１及び第２の印刷型抵抗素子からなることを特徴とする。

また、本発明に係る複合保護素子の第１及び第２の表面実装型抵抗素子及び前記第１及び第２の印刷型抵抗素子は、並列に連結されることを特徴とする。

また、本発明に係る複合保護素子の第１及び第２の抵抗端子の間には第１及び第２の連結端子が形成され、前記第１及び第２の連結端子の上面には第１の絶縁層、導電層及び第２の絶縁層が順次積層され、前記第２の絶縁層上には前記ヒュージブルエレメント、前記表面実装型抵抗素子及び印刷型抵抗素子が併設され、前記第２の絶縁層には、前記ヒュージブルエレメントと前記導電層とが接続できるようにホールが形成されることを特徴とする。

また、本発明に係る複合保護素子の第１の表面実装型抵抗素子と第１の印刷型抵抗素子；及び前記第２の表面実装型抵抗素子と第２の印刷型抵抗素子；はそれぞれ並列に連結され、第１及び第２の表面実装型抵抗素子；及び前記第１及び第２の印刷型抵抗素子と、はそれぞれ直列に連結されることを特徴とする。

以上のような構成を有する本発明に係る複合保護素子によると、表面実装型抵抗素子及び印刷型抵抗素子を同時に設置することによって、過電流のみならず、過電圧に対して回路及び該回路に設置された回路素子を保護できるという効果がある。

また、本発明に係る複合保護素子によると、印刷型表面実装型抵抗素子を表面実装型抵抗素子の下部に配置することによって、製品を小型化できるという効果がある。

また、本発明に係る複合保護素子によると、表面実装型抵抗素子及び印刷型抵抗素子を全てリードワイヤなしで基板に実装するので、自動化工程に適用しやすいという効果がある。

また、本発明に係る複合保護素子によると、互いに異なる構造を有する抵抗素子を多様に組み合わせることによって、所望の抵抗値又は電力量に合わせて最適に設計できるという効果がある。

また、本発明に係る複合保護素子によると、表面実装型抵抗素子及び印刷型抵抗素子をヒュージブルエレメントの両側に併設することによって、熱的特性を向上させ、過電圧の印加時にヒュージブルエレメントの溶断時間を短縮させ、絶縁距離を十分に確保できるという効果がある。

また、本発明に係る複合保護素子によると、表面実装型抵抗素子の端子及び印刷型抵抗素子の端子を共有し、構造の単純化及び小型化を実現できるという効果がある。

本発明に係る複合保護素子の使用状態を説明するための回路図である。 本発明に係る複合保護素子の第１の実施例を示す平面図である。 本発明に係る複合保護素子の第１の実施例を示す斜視図である。 本発明に係る複合保護素子の第１の実施例を示す分解斜視図である。 本発明に係る抵抗素子を示す断面図である。 本発明に係る抵抗素子を示す断面図である。 図３のＡ―Ａ線に沿った縦断面図である。 図３のＢ―Ｂ線に沿った縦断面図である。 図８と異なる構造を有する抵抗端子を示す断面図である。 本発明に係る第１及び第２の表面実装型抵抗素子が配列される状態を示す平面図である。 本発明に係る第１及び第２の表面実装型抵抗素子が配列される状態を示す平面図である。 本発明に係る第１及び第２の表面実装型抵抗素子が配列される状態を示す平面図である。 メーン回路に過電流が印加される場合、ヒュージブルエレメントが溶断される状態を示す回路図である。 メーン回路に過電流が印加される場合、ヒュージブルエレメントが溶断される状態を示す平面図である。 本発明に係るヒュージブルエレメントが溶断される状態を示す回路図である。 本発明に係るヒュージブルエレメントが溶断される状態を示す平面図である。 本発明に係る複合保護素子の第２の実施例を示す回路図である。 従来の抵抗上にヒュージブルエレメント（低融点金属体）が形成された保護素子を示す平面図である。 従来の抵抗上にヒュージブルエレメント（低融点金属体）が形成された保護素子を示す断面図である。

以下、添付の図面を参照して本発明の実施例を詳細に説明する。

図１は、本発明に係る複合保護素子の使用状態を説明するための回路図である。

図１を参照すると、本発明に係る複合保護素子は、メーン回路上に接続されたヒュージブルエレメント１０の溶断により、非正常状態でメーン回路に接続された素子を保護する役割をする。

本発明に係る複合保護素子が適用されるメーン回路は、その種類に特別な制限はなく、バッテリーが充電される充電回路であることを例示することができる。

前記メーン回路上には、バッテリー、充電器及びヒュージブルエレメント１０が互いに接続されている。

具体的に、前記メーン回路上には、ヒュージブルエレメント１０と接続された複数の抵抗素子２０、２０ａ、２５、２５ａと、前記複数の抵抗素子と接続されたスイッチング素子３０とを含むことができる。

前記スイッチング素子３０は、ダイオード３２と、トランジスタ３１と、過電圧が印加される場合に前記トランジスタ３１をターンオンさせる制御信号を印加し、抵抗素子に電流が流れるように制御する制御部３３とを含むことを例示することができる。

まず、前記メーン回路に過電流が印加される場合、前記ヒュージブルエレメント１０は、その過電流による熱によって溶断され、回路及び回路素子を保護する。

次に、前記メーン回路に過電圧が印加される場合、前記ヒュージブルエレメント１０は抵抗素子２０、２０ａ、２５、２５ａの熱によって溶断される。

図２は、本発明に係る複合保護素子の第１の実施例を示す平面図で、図３及び図４は、それぞれ本発明に係る複合保護素子の第１の実施例を示す斜視図及び分解斜視図で、図５及び図６は、それぞれ本発明に係る抵抗素子を示す断面図である。

図２〜図４を参照すると、本発明に係る複合保護素子は基板Ｓを備えており、前記基板には、前記ヒュージブルエレメント１０、前記抵抗素子２０、２０ａ、２５、２５ａ及び前記スイッチング素子３０が設置される。前記抵抗素子２０、２０ａ、２５、２５ａは、表面実装型抵抗素子２０、２０ａと、印刷型抵抗素子２５、２５ａとを備えている。

前記基板Ｓに前記ヒュージブルエレメント１０及び前記抵抗素子２０、２０ａ、２５、２５ａを設置するために、前記基板Ｓには、ヒューズ端子５０、５０ａ、第１の抵抗端子６０ａ、６０ｂ、第２の抵抗端子６０ｃ、６０ｄ、第１及び第２の連結端子４０、４０ａ、及び第１及び第２の端子５５、５５ａが形成される。

前記ヒューズ端子５０、５０ａと、第１の抵抗端子６０ａ、６０ｂ及び第２の抵抗端子６０ｃ、６０ｄとは同一平面上で離隔して併設される。

前記ヒューズ端子５０、５０ａ上にはヒュージブルエレメント１０が設置される。

前記第１の抵抗端子６０ａ、６０ｂ上には第１の表面実装型抵抗素子２０及び第１の印刷型抵抗素子２５が設置され、前記第２の抵抗端子６０ｃ、６０ｄ上には第２の表面実装型抵抗素子２０ａ及び第２の印刷型抵抗素子２５ａが設置される。

前記第１及び第２の連結端子４０、４０ａは、第１の抵抗端子６０ａ、６０ｂと第２の抵抗端子６０ｃ、６０ｄとを連結するものであって、前記第１の連結端子４０は第１の抵抗端子６０ｂと第２の抵抗端子６０ｄとを連結し、第２の連結端子４０ａは第１の抵抗端子６０ａと第２の抵抗端子６０ｃとを連結する。

前記第１の端子５５は第１の抵抗端子６０ｂと連結され、第２の端子５５ａは第２の抵抗端子６０ｃと連結される。

前記ヒュージブルエレメント１０は、前記ヒューズ端子５０、５０ａに接続され、前記メーン回路に過電流が印加される場合に溶断され、回路及び回路素子を保護する役割をする。

前記ヒュージブルエレメント１０は、１２０℃〜３００℃の融点を有する金属又は合金からなることを例示することができる。

前記第１及び第２の表面実装型抵抗素子２０、２０ａは、過電圧の印加時に発熱し、前記ヒュージブルエレメント１０を溶断させる役割をするものであって、前記ヒュージブルエレメント１０の両側に配置されることが好ましい。

図５を参照すると、前記第１及び第２の表面実装型抵抗素子２０、２０ａは、セラミック素材からなる素体２１と、前記素体２１の両端に形成される端子部２３と、前記素体２１の上面に形成される抵抗層２２と、前記抵抗層２２を保護するコーティング層２４とを含むことを例示することができる。

図６を参照すると、前記第１及び第２の表面実装型抵抗素子２０、２０ａは、素体２１と、前記素体２１の両端に形成される端子部２３と、前記素体２１の外周面に巻かれたコイル２５とを含む抵抗素子であることを例示することができる。但し、これに限定されることはなく、ねじ型溝が形成された抵抗素子、メルフタイプ（ｍｅｌｆ Ｔｙｐｅ）、チップタイプ（Ｃｈｉｐ Ｔｙｐｅ）などの多様な種類の抵抗素子を使用可能であることは当然である。

前記第１及び第２の印刷型抵抗素子２５、２５ａは、前記第１及び第２の表面実装型抵抗素子２０、２０ａと同様に、過電圧の印加時に発熱し、ヒュージブルエレメント１０に熱を提供する役割をする。

前記第１及び第２の印刷型抵抗素子２５、２５ａは、前記第１及び第２の表面実装型抵抗素子２０、２０ａの下部、具体的に、両端子部２３と素体２１との間に形成された空間にそれぞれ配置されることが好ましい。

一方、前記第１及び第２の連結端子４０、４０ａ上には、第１の絶縁層４１、導電層４２及び第２の絶縁層４３が順次積層される。

前記第１の絶縁層４１は、前記第１及び第２の連結端子４０、４０ａと導電層４２とを電気的に遮断させる役割をする。

前記導電層４２は、ヒュージブルエレメント１０を第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａと電気的に接続させる役割をするものであって、その一端部は前記第１の端子５５と接続され、その他端部は第２の端子５５ａとの接続が遮断されるように構成される。そして、前記導電層４２は、前記第１の絶縁層４１上に銀（Ａg）ペーストなどを塗布する方式で形成することができる。

前記第２の絶縁層４３は、前記導電層４２と、第１及び第２の表面実装型抵抗素子２０、２０ａ及び印刷型抵抗素子２５、２５ａとを電気的に遮断する役割をする。

そして、前記第２の絶縁層４３上には、前記ヒュージブルエレメント１０、前記第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａが併設される。

前記第２の絶縁層４３には、前記ヒュージブルエレメント１０と前記導電層４２とが接続できるようにホール４４が形成される。

図７及び図８は、それぞれ図３のＡ―Ａ線及びＢ―Ｂ線に沿った縦断面図である。

図７を参照すると、前記導電層４２は、前記ホール４４を介して一部が露出し、露出した導電層上にソルダーペースト４５などの伝導性物質が塗布され、前記ヒュージブルエレメント１０と接続するようになる。

メーン回路に過電圧が印加される場合、電流は、ヒュージブルエレメント１０、導電層４２及び第１の端子５５に順次流れる。

図７と図４を共に参照すると、ヒュージブルエレメント１０に印加された電流は、ヒュージブルエレメント１０の中途で分岐され、導電層４２を経由して第１の端子５５に流れる。第１の端子５５に印加された電流は、第１及び第２の連結端子４０、４０ａを用いて並列に連結された第１及び第２の表面実装型抵抗素子２０、２０ａを経て第２の端子５５ａに流れ込む。このとき、前記第１の印刷型抵抗素子２５は前記第１の表面実装型抵抗素子２０と第１の抵抗端子６０ａ、６０ｂを共有し、前記第２の印刷型抵抗素子２５ａは前記第２の表面実装型抵抗素子２０ａと第２の抵抗端子６０ｃ、６０ｄを共有するので、前記第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａは全て並列に連結された状態になり、第１の端子５５に印加された電流は、分岐された後、前記第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａに流れ、再び第２の端子５５ａで合流するようになる。

一方、第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａに流れる電流により、第１及び第２の表面実装型抵抗素子２０、２０ａ及び第１及び第２の印刷型抵抗素子２５、２５ａは、前記ヒュージブルエレメント１０の両側で発熱し、この熱は、輻射熱の形態で前記ヒュージブルエレメント１０を加熱するだけでなく、導電層４２の熱伝逹部４２ａ及び導電部４２ｂを介して伝導熱の形態で前記ヒュージブルエレメント１０を加熱し、ヒュージブルエレメント１０を溶断させる。但し、前記導電層４２は、熱伝逹部４２ａを省略し、導電部４２ｂのみで構成されてもよい。

図８を参照すると、前記第１の抵抗端子６０ａ、６０ｂには、それぞれ表面実装型抵抗素子２０と印刷型抵抗素子２５が共に接続される。

前記第１の抵抗端子６０ａ、６０ｂは、それぞれ表面実装型抵抗素子２０、２０ａが接続される表面実装型抵抗端子部６１と、前記印刷型抵抗素子２５、２５ａが接続される印刷型抵抗端子部６２と、前記表面実装型抵抗端子部６１と印刷型抵抗端子部６２とを連結する連結部６３とからなり得る。このとき、前記表面実装型抵抗端子部６１、印刷型抵抗端子部６２及び連結部６３は一体に形成される。

このとき、第１の印刷型抵抗素子２５は、前記第１の抵抗端子６０ａ、６０ｂ及び第２の絶縁層４３上に印刷方式で形成される薄膜からなり、前記表面実装型抵抗素子の下部に形成された空間内に配置されるので、抵抗素子全体の厚さは増加しなくなる。

したがって、表面実装型抵抗素子と印刷型抵抗素子を同時に設置するとしても、製品の小型化を実現することができる。

また、前記印刷型抵抗素子は、電流及び電圧を分配するので、熱的特性が強化され、ヒュージブルエレメントの溶断時間を短縮させることができる。

一方、図９は、図８と異なる構造を有する抵抗端子を示す断面図である。

図９を参照すると、本実施例では、抵抗端子６０ａ、６０ｂは、表面実装型抵抗端子部６１と、前記表面実装型抵抗端子部６１と離隔する印刷型抵抗端子部６２とからなる。

すなわち、表面実装型抵抗素子２０及び印刷型抵抗素子２５は、図８に示すように、同一の抵抗端子に接続されず、互いに分離された抵抗端子部６１、６２にそれぞれ接続されるように構成することができる。

但し、図９の抵抗端子は、図８の抵抗端子に比べて相対的に幅が狭く形成されるので、抵抗値又は電力量が増加する場合、図８の抵抗端子に比べて安定性が低下し、爆発の憂いがある。したがって、抵抗値及び電力量が増加する場合は、図８に示すように抵抗端子の幅を広くし、同一の抵抗素子に表面実装型抵抗素子と印刷型抵抗素子を同時に接続すると、耐久性の向上及び回路の爆発防止の面で有利である。

一方、本発明の表面実装型抵抗素子２０、２０ａ及び印刷型抵抗素子２５、２５ａは、全てリードワイヤなしで基板に実装されるので、自動化工程に適用しやすい。

図１０〜図１２は、本発明に係る第１及び第２の表面実装型抵抗素子が配列される状態を示す平面図である。

図１０を参照すると、前記第１及び第２の表面実装型抵抗素子２０、２０ａは、前記ヒュージブルエレメント１０を基準にして両側に並列に連結される。前記第１及び第２の表面実装型抵抗素子２０、２０ａは、同一の抵抗値１０Ｒを有するように構成することができ、図１１及び図１２に示すように、互いに異なる抵抗値２０Ｒ、１０Ｒを有するように構成することもできる。

そして、図１１及び図１２に示すように、前記第１及び第２の表面実装型抵抗素子２０、２０ａが互いに異なる抵抗値を有する場合、前記第１の表面実装型抵抗素子２０は、前記第２の表面実装型抵抗素子２０ａより小さい抵抗値を有するが、第２の表面実装型抵抗素子２０ａと相応するサイズで構成したり（図１１参照）、又は小さいサイズ（図１１参照）で構成することができる。

一方、図面には図示していないが、第１及び第２の印刷型抵抗素子は、図１０〜図１２の第１及び第２の表面実装型抵抗素子と同様に、抵抗値などを多様に組み合わせることができる。また、印刷型抵抗素子は必ず複数形成される必要はなく、必要に応じて第１又は第２の印刷型抵抗素子のみが形成されてもよい。

このように、本発明に係る複合保護素子は、複数の抵抗素子の抵抗値はもちろん、サイズ／形状などを多様に組み合わせることができる。したがって、本発明は、抵抗素子の多様な組み合わせを通じて回路の設計時に自由度を高めることができ、製品の特性に最適化された複合保護素子を構成することができる。

また、本発明は、電力量に合わせて２種類の抵抗素子を組み合わせるので、安定性／耐久性及び小型化を同時に満足させ得るという長所を有する。

図１３及び図１４は、メーン回路に過電流が印加される場合、ヒュージブルエレメントが溶断される状態を示す回路図及び平面図である。

図１３及び図１４を参照すると、前記ヒュージブルエレメント１０は、前記メーン回路に瞬間的に流入するサージ電流（ｓｕｒｇｅ ｃｕｒｒｅｎｔ）などの過電流が印加されると、サージ電流による熱によって瞬間的に溶断される。

このとき、前記ヒュージブルエレメント１０は、前端部１１領域で溶断され、メーン回路は遮断されるので、バッテリーの損傷及び爆発を防止するようになる。

図１５及び図１６は、本発明に係るヒュージブルエレメントが溶断される状態を示す回路図及び平面図である。

図１５及び図１６を参照すると、上述したように、前記メーン回路に基準電圧から逸脱する過電圧が印加される場合、スイッチング素子３０から抵抗素子２０、２０ａ、２５、２５ａに電流が流れるように制御するようになる（図１参照）。そして、前記ヒュージブルエレメント１０は、前記抵抗素子２０、２０ａ、２５、２５ａに電流が流入して発生する熱により、前端部１１領域と後端部１３領域で溶断される。

図１７は、本発明に係る複合保護素子の第２の実施例を示す回路図である。

図１７を参照すると、本発明に係る複合保護素子は、第１の実施例とは異なり、前記第１の表面実装型抵抗素子２０と第１の印刷型抵抗素子２５は並列に連結され、前記第２の表面実装型抵抗素子２０ａと第２の印刷型抵抗素子２５ａは並列に連結され、第１及び第２の表面実装型抵抗素子２０、２０ａは直列に連結され、前記第１及び第２の印刷型抵抗素子２５、２５ａは直列に連結され得る。

このように、本発明に係る非正常状態の電流及び電圧を遮断する複合保護素子は、複数の抵抗素子を並列と直列が組み合わされるように構成することができる。

一方、本発明の詳細な説明及び添付の図面では、具体的な実施例について説明したが、本発明は、開示した実施例に限定されるものではなく、本発明の属する技術分野で通常の知識を有する者であれば、本発明の技術的思想から逸脱しない範囲内で多様な置換、変形及び変更が可能である。したがって、本発明の範囲は、上述した実施例に限定して定めてはならなく、後述する特許請求の範囲のみならず、この特許請求の範囲と均等なものを含むものと解釈すべきであろう。

１０ ヒュージブルエレメント
１１ 前端部
１３ 後端部
２０、２０ａ 表面実装型抵抗素子
２１ 素体
２２ 抵抗層
２３ 端子部
２４ コーティング層
２５、２５ａ 印刷型抵抗素子
３０ スイッチング素子
３１ トランジスタ
３２ ダイオード
３３ 制御部
４０ 連結端子
４１ 第１の絶縁層
４２ 導電層
４３ 第２の絶縁層
４４ ホール
５０ ヒューズ端子
５５、５５ａ 第１及び第２の端子
６０ 抵抗端子

Claims (6)

1. 基板；
   前記基板に設けられたヒューズ端子；
   前記ヒューズ端子と離隔して前記基板に設けられた第１の抵抗端子；
   前記ヒューズ端子を挟んで前記第１の抵抗端子と対向して前記基板に設けられた第２の抵抗端子；
   前記ヒューズ端子に接続されたヒュージブルエレメント；
   前記第１の抵抗端子に接続された第１の表面実装型抵抗素子；
   前記第２の抵抗端子に接続された第２の表面実装型抵抗素子；
   前記第１の抵抗端子及び前記第２の抵抗端子の少なくとも一つに接続され、前記第１の表面実装型抵抗素子及び第２の表面実装型抵抗素子の少なくとも一つと連結された少なくとも一つの印刷型抵抗素子；及び
   過電圧が印加されると、電流が前記第１及び第２の表面実装型抵抗素子及び前記印刷型抵抗素子に流れるように制御するスイッチング素子；を含み、
   前記印刷型抵抗素子は、前記第１及び第２の表面実装型抵抗素子の直下方に配置され、
   前記第１及び第２の表面実装型抵抗素子は、前記ヒュージブルエレメントと同一の平面上で併設され、前記ヒュージブルエレメントの両側に離隔して併設される、
   ことを特徴とする複合保護素子。
2. 前記抵抗端子は、表面実装型抵抗素子が接続される表面実装型抵抗端子部と、前記印刷型抵抗素子が接続される印刷型抵抗端子部と、前記表面実装型抵抗端子部と印刷型抵抗端子部とを連結する連結部と、からなり、前記表面実装型抵抗端子部、印刷型抵抗端子部及び連結部は一体に形成される、
   ことを特徴とする請求項１に記載の複合保護素子。
3. 前記印刷型抵抗素子は、前記第１及び第２の表面実装型抵抗素子の下部にそれぞれ配置される第１及び第２の印刷型抵抗素子からなる、
   ことを特徴とする請求項１に記載の複合保護素子。
4. 前記第１及び第２の表面実装型抵抗素子及び前記第１及び第２の印刷型抵抗素子は並列に連結される、
   ことを特徴とする請求項３に記載の複合保護素子。
5. 前記第１及び第２の抵抗端子の間には第１及び第２の連結端子が形成され、
   前記第１及び第２の連結端子の上面には第１の絶縁層、導電層及び第２の絶縁層が順次積層され、
   前記第２の絶縁層上には前記ヒュージブルエレメント、前記表面実装型抵抗素子及び印刷型抵抗素子が併設され、
   前記第２の絶縁層には、前記ヒュージブルエレメントと前記導電層とが接続できるようにホールが形成され、
   前記ヒュージブルエレメントは、前記導電層を介した伝導熱及び前記ヒュージブルエレメントの両側で輻射される輻射熱によって溶断される、
   ことを特徴とする請求項４に記載の複合保護素子。
6. 前記第１の表面実装型抵抗素子と第１の印刷型抵抗素子；及び前記第２の表面実装型抵抗素子と第２の印刷型抵抗素子；はそれぞれ並列に連結され、
   第１及び第２の表面実装型抵抗素子；及び前記第１及び第２の印刷型抵抗素子；はそれぞれ直列に連結される、
   ことを特徴とする請求項３に記載の複合保護素子。

Images