JP2015151575A - ハードマスク形成方法及びハードマスク形成装置 - Google Patents

ハードマスク形成方法及びハードマスク形成装置 Download PDF

Info

Publication number
JP2015151575A
JP2015151575A JP2014025899A JP2014025899A JP2015151575A JP 2015151575 A JP2015151575 A JP 2015151575A JP 2014025899 A JP2014025899 A JP 2014025899A JP 2014025899 A JP2014025899 A JP 2014025899A JP 2015151575 A JP2015151575 A JP 2015151575A
Authority
JP
Japan
Prior art keywords
titanium nitride
nitride film
film
oxygen
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014025899A
Other languages
English (en)
Other versions
JP6030589B2 (ja
Inventor
賢明 中野
Masaaki Nakano
賢明 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2014025899A priority Critical patent/JP6030589B2/ja
Priority to TW103121235A priority patent/TWI633579B/zh
Priority to KR1020140113183A priority patent/KR20150095542A/ko
Priority to US14/560,659 priority patent/US9779958B2/en
Publication of JP2015151575A publication Critical patent/JP2015151575A/ja
Application granted granted Critical
Publication of JP6030589B2 publication Critical patent/JP6030589B2/ja
Priority to KR1020210063880A priority patent/KR102293539B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/584—Non-reactive treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract


【課題】エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの小さい単一層の窒化チタン膜を形成できるハードマスク形成方法を提供する。
【解決手段】本発明のハードマスク形成方法は、処理対象物Ｗの表面に窒化チタン膜Ｆを成膜する成膜工程と、窒化チタン膜の表面に酸素含有分子を吸着させる吸着工程と、前記窒化チタン膜を所定温度に加熱する加熱工程とを含む。
【選択図】図１

Description

本発明は、窒化チタン膜形成方法及び窒化チタン膜形成装置に関する。
窒化チタン膜は、例えば、半導体装置の製造工程において所定の配線パターンを得るために処理対象物としての層間絶縁膜をドライエッチングする際、そのエッチング範囲を制限するハードマスクとして用いられる。このようなハードマスクとしては、単一層の窒化チタン膜で構成されるものが、例えば特許文献１で知られている。ハードマスク用途の窒化チタン膜は、エッチング耐性が必要とされるため、膜密度は高いことが望ましい。一方で、膜ストレスが大きいと、層間絶縁膜をドライエッチングしたときにそのエッチング形状が全体的または局所的に変化し、ひいては、配線パターンが変形してしまうため、膜ストレスは可能な限り小さいことが望ましい。
ここで、上記ハードマスクを構成する窒化チタン膜は、量産性等を考慮して、チタン製のターゲットを用い、必要に応じて窒素ガスを導入した反応性スパッタリングにより成膜することが一般である。この場合、窒化チタン膜がエッチング耐性を発揮する程度の膜密度を持つように、スパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、その膜ストレスは、−１０００ＭＰａ程度と圧縮側（Compressive側）に大きくなる。逆に、窒化チタン膜のストレスが小さく、例えば−１００ＭＰａ以上で０ＭＰａに近くなるようにスパッタ条件（投入電力、窒素のガス導入量、排気速度等）を設定すると、エッチング耐性を発揮するような膜密度は得られない。即ち、反応性スパッタリングにより成膜した窒化チタン膜には、その膜ストレスが低下すれば、これに略比例して膜密度も低下するという関係がある。これは窒化チタン膜の物性的な性質に起因するものであると考えられる。
本発明者は、ハードマスクを、比較的膜密度が低く膜ストレスも小さい窒化チタンの下側層と、膜密度が比較的高く膜ストレスも大きい窒化チタンの上側層との二層で構成することを特願２０１２−１４１４４０で提案した。これによれば、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの小さい窒化チタン膜を得ることができるものの、二層構造となるため、膜全体としての品質を管理するだけでなく、上側層及び下側層の各膜の品質も管理する必要があり、管理が面倒で生産性が悪いという問題があった。
そこで、本発明者は、更に鋭意研究を重ね、単一層の窒化チタン膜を成膜した後に、その膜表面に酸素含有分子を吸着させ、窒化チタン膜を昇温すれば、高い膜密度を維持しながら膜ストレスを引張側（Tensile側）に小さくすることができるとの知見を得た。
特開２００８−９１９１５号公報
本発明は、上記点に鑑み、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの小さい単一層の窒化チタン膜を形成できる窒化チタン膜形成方法及び窒化チタン膜形成装置を提供することをその課題とするものである。
上記課題を解決するために、本発明の窒化チタン膜形成方法は、処理対象物の表面に窒化チタン膜を成膜する成膜工程と、前記窒化チタン膜の表面に酸素含有分子を吸着させる吸着工程と、前記窒化チタン膜を所定温度に加熱する加熱工程とを含むことを特徴とする。尚、本発明には、成膜工程と加熱工程とが別工程である場合だけでなく、成膜中に窒化チタン膜が所定温度に加熱される場合のように成膜工程に加熱工程が内包される場合や、吸着工程に加熱工程が内包される場合を含むものとする。
これによれば、例えば、処理対象物がシリコンウエハや層間絶縁膜であり、この処理対象物表面に高い膜密度を有する窒化チタン膜を反応性スパッタリングにより成膜すると、成膜した窒化チタン膜におけるチタン原子や窒素原子の原子間距離が適切な距離よりも短くなり、膜ストレスが圧縮側（Compressive側）に大きくなる。この場合、原子間距離が適切な距離となるように窒化チタン膜は延びようとし、この延びようとする窒化チタン膜に処理対象物が追従して、処理対象物は山型に反ることとなる。本発明では、成膜した窒化チタン膜表面に酸素含有分子を吸着させると共に窒化チタン膜を所定温度に加熱することにより、高い膜密度を維持したまま、膜ストレスを引張側（Tensile側）に小さくできる。これは、窒化チタン膜表層に酸素原子が拡散することで、窒化チタン膜表層中の原子間距離が酸素原子拡散前の状態よりも遠くなる効果があると考える。従って、エッチング耐性を発揮する高い膜密度を持ちながら、その膜ストレスの小さい単一層の窒化チタン膜を形成できる。得られた窒化チタン膜は、ハードマスクやバリアメタルの用途に適したものとなる。尚、吸着工程の時間や圧力、加熱工程の時間を変化させても一定以上膜ストレス低減効果が上がらないことが確認されたため、上記の如く酸素原子が拡散するのは窒化チタン膜表層のみであると考えられる。
本発明において、前記成膜工程と前記加熱工程とは、処理室内にチタン製のターゲットと処理対象物とを配置した後、真空引きされた処理室内に希ガスと窒素ガスとを導入し、ターゲットに電力投入して処理対処物表面に反応性スパッタリングにより窒化チタン膜を成膜するものであり、吸着工程は、処理対処物表面への窒化チタン膜の成膜後に、処理室内に酸素含有ガスを導入して窒化チタン膜の表面に酸素含有分子を吸着させるものであることが好ましい。これによれば、加熱工程を内包する成膜工程と加熱工程とを１つの処理室にて連続して行うことができるため、生産性よく窒化チタン膜を形成できる。
本発明において、前記吸着工程は、酸素含有ガスのプラズマ雰囲気を形成し、プラズマ雰囲気に前記窒化チタン膜を曝すことで前記加熱工程をも行うことが好ましい。これによれば、吸着工程に加熱工程が内包されるため、生産性よく窒化チタン膜を形成できる。この場合、成膜工程後、成膜工程を行った処理室に酸素含有ガスのプラズマ雰囲気を形成して吸着工程及び加熱工程を行うことで、同一の処理室にて成膜工程、吸着工程及び加熱工程を連続して行うことができ、生産性をより一層向上できる。他方、成膜工程を行う処理室がプラズマ形成手段を備えていない場合やこの処理室を酸素含有プラズマ雰囲気に曝したくない場合には、前記成膜工程と前記吸着工程とを、相互に隔絶された異なる処理室で夫々行うことができる。
本発明において、加熱工程での加熱温度が１００℃〜５５０℃の範囲内で設定されることが好ましい。加熱温度が１００℃未満であると、膜ストレスを効果的に小さくすることができないという問題がある一方で、５５０℃を超えると、処理対象物（デバイス）を構成する材料の変質が懸念される。尚、プラズマ雰囲気に前記窒化チタン膜を曝す場合には、上記範囲を外れてもよい。
また、上記窒化チタン膜形成方法を実施することに適した本発明の窒化チタン膜形成装置は、前記成膜工程、前記吸着工程及び前記加熱工程を行う真空処理室と、前記真空処理室内に酸素含有ガスを導入する酸素含有ガス導入手段と、前記真空処理室内に配置される処理対象物を加熱する加熱手段とを更に備えることを特徴とする。
本発明の第１実施形態の窒化チタン膜形成装置の模式的断面図。 本発明の第２実施形態の窒化チタン膜形成装置の模式的断面図。
以下、図面を参照して、処理対象物をシリコンウエハ（以下、「基板Ｗ」という）とし、この基板Ｗにハードマスクとして単一層の窒化チタン膜Ｆを形成する場合を例に窒化チタン膜形成方法及び窒化チタン膜形成装置の実施形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
図１は、本発明の第１実施形態の窒化シリコン膜形成装置としてのスパッタリング装置ＳＭ１の一例を示す。スパッタリング装置ＳＭ１は、マグネトロン方式のものであり、第１の真空処理室１ａを画成する真空チャンバ１０と、第２の真空処理室１ｂを画成する真空チャンバ１１と、これら第１及び第２の真空チャンバ１０，１１との間に介在する搬送室１ｃを画成する搬送チャンバ１２とを備える。搬送室１ｃには搬送ロボットＲが設置されており、両チャンバ１０，１１間で基板Ｗを搬送できるようになっている。搬送ロボットＲとしては、例えば、フロッグレッグ式の公知の構造を有するものを用いることができるため、ここでは詳細な説明を省略する。搬送チャンバ１２の底部には、ロータリーポンプなどからなる真空排気手段Ｐ３に通じる排気管６ｃが接続されている。真空チャンバ１０，１１と搬送チャンバ１２とは、仕切りバルブ（アイソレーションバルブ）ＩＶによって仕切られており、相互に雰囲気を隔絶できるようになっている。
真空チャンバ１０の天井部にはカソードユニットＣが取付けられている。以下においては、図１中、真空チャンバ１０の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。カソードユニットＣは、ターゲット２と、このターゲット２の上方に配置された磁石ユニット３とから構成されている。ターゲット２は、チタン製（例えば、チタンと不可避的な元素とを含むもの）で、基板Ｗの輪郭に応じて、公知の方法で平面視円形に形成されたものである。ターゲット２の上面（スパッタ面２ａと背向する面）には、スパッタリングによる成膜中、ターゲット２を冷却するバッキングプレート２１が装着され、そのスパッタ面２ａを下側にして図外の絶縁体を介して真空チャンバ１に取り付けられている。ターゲット２にはまた、ＤＣ電源等のスパッタ電源Ｅ１からの出力が接続され、成膜時、ターゲット２に負の電位を持った直流電力（３０ｋＷ以下）が投入されるようにしている。ターゲット２の上方に配置される磁石ユニット３は、ターゲット２のスパッタ面２ａの下方空間に磁場を発生させ、スパッタ時にスパッタ面２ａの下方で電離した電子等を捕捉してターゲット２から飛散したスパッタ粒子を効率よくイオン化する公知の構造を有するものであり、ここでは詳細な説明を省略する。
真空チャンバ１０の底部には、ターゲット２のスパッタ面２ａに対向させてステージ４が配置され、基板Ｗがその成膜面を上側にして位置決め保持されるようにしている。この場合、ターゲット２と基板Ｗとの間の間隔は、生産性や散乱回数等を考慮して４５〜１００ｍｍの範囲に設定される。また、真空チャンバ１０の側壁には、アルゴン等の希ガスたるスパッタガスを導入する第１ガス管５ａと、窒素ガスたる反応ガスを導入する第２ガス管５ｂとが接続されている。第１及び第２の両ガス管５ａ，５ｂには、マスフローコントローラ５１ａ，５１ｂが夫々介設され、図示省略のガス源に連通している。これにより、流量制御されたスパッタガス及び反応ガスが、後述の真空排気手段Ｐ１により一定の排気速度で真空引きされている第１の真空処理室１ａ内に導入でき、成膜中、第１の真空処理室１ａの圧力（全圧）が略一定に保持されるようにしている。真空チャンバ１０の底部には、ターボ分子ポンプやロータリーポンプなどからなる真空排気手段Ｐ１に通じる排気管６ａが接続されている。
上記真空チャンバ１１の底部には、ステージ４０が配置され、第１の真空処理室１ａ内で成膜された窒化チタン膜を上側にして基板Ｗを位置決め保持できるようにしている。ステージ４０は、加熱手段４１たるヒータを内蔵し、図示省略の電源からヒータに通電することで、窒化チタン膜Ｆを所定温度に加熱できるようになっている。加熱手段４１としては、ヒータに限らず、紫外光ランプ等の公知のものを用いることができるため、ここでは詳細な説明を省略する。
真空チャンバ１１の底部には、ターボ分子ポンプやロータリーポンプなどからなる真空排気手段Ｐ２に通じる排気管６ｂが接続されている。真空チャンバ１１の側壁には、酸素含有ガスを導入するガス管５ｃが接続されている。ガス管５ｃは、マスフローコントローラ５１ｃが介設され、図示省略のガス源に連通している。これらのガス管５ｃ及びマスフローコントローラ５１ｃが本発明の「酸素含有ガス導入手段」を構成できる。これにより、流量制御された酸素含有ガスが、真空排気手段Ｐ２により真空引きされている第２の真空処理室１ｂ内に導入されるようにしている。
また、ステージ４０には、高周波電源等のバイアス電源Ｅ２からの出力が接続され、第２の真空処理室１ｂ内に酸素含有プラズマを形成できるようにしている。そして、酸素含有プラズマに窒化チタン膜Ｆを曝すことで、窒化チタン膜表面に酸素含有分子を吸着すると共に窒化チタン膜を加熱することができる。
上記スパッタリング装置ＳＭ１は、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、制御手段により上記各電源Ｅ１，Ｅ２の稼働、マスフローコントローラ５１ａ，５１ｂ，５１ｃの稼働や真空排気手段Ｐ１，Ｐ２，Ｐ３の稼働等を統括管理するようになっている。以下に、スパッタリング装置ＳＭ１を用いた窒化チタン膜形成方法を具体的に説明する。
先ず、チタン製のターゲット２が装着された真空チャンバ１０内のステージ４に基板Ｗをセットした後、真空排気手段Ｐ１を作動させて第１の真空処理室１ａ内を所定の真空度（例えば、１０−５Ｐａ）まで真空引きする。真空処理室１ａ内が所定圧力に達すると、マスフローコントローラ５１ａ，５１ｂを夫々制御してアルゴンガスと窒素ガスとを所定の流量で導入する。このとき、真空処理室１ａが０．０１〜３０Ｐａの範囲の圧力（全圧）となるように、アルゴンガスと窒素ガスとの流量が制御される。アルゴンガスと窒素ガスとの流量比は、０：１〜１００：１の範囲内で設定することができる。これと併せて、スパッタ電源Ｅ１からターゲット２に所定の負の電位を持つ直流電力を投入して真空チャンバ１０内にプラズマ雰囲気を形成する。これにより、反応性スパッタリングにより、基板Ｗ表面に窒化チタン膜Ｆが成膜される（成膜工程）。この場合、窒化チタン膜Ｆの膜厚が例えば５〜２００ｎｍの範囲内となるようにスパッタ時間が設定される。
このように成膜された窒化チタン膜Ｆは、その膜中のチタン原子や窒素原子の原子間距離が適切な距離よりも短くなるため、エッチング耐性を発揮する程度の膜密度を持つものの、膜ストレスが圧縮側（Compressive側）に（例えば、−２５０ＭＰａ）大きくなる。この場合、原子間距離が適切な距離となるように窒化チタン膜Ｆは延びようとし、この延びようとする窒化チタン膜Ｆに基板Ｗが追従して、処理対象物Ｗは山型に反ってしまう。
そこで、本実施形態では、窒化チタン膜Ｆの成膜が終了すると、ターゲット２への電力投入を停止すると共に希ガス及び窒素ガスの導入を停止し、搬送ロボットＲを用いて、窒化チタン膜Ｆが成膜された基板Ｗを真空チャンバ１１内のステージ４０上に搬送する。そして、真空排気手段Ｐ２を作動させて真空処理室１ｂ内を処理の真空度（例えば、１×１０−５Ｐａ以下）まで真空引きする。真空処理室１ｂ内が所定圧力に達すると、マスフローコントローラ５１ｃを制御して酸素含有ガスを所定の流量で導入する。これにより、窒化チタン膜Ｆの表面に酸素含有分子を吸着させることができる（吸着工程）。このとき、真空処理室１ｂ内の圧力が０．０１Ｐａ〜大気圧の範囲、好ましくは、０．０１〜１０００Ｐａの範囲の圧力となるように、酸素含有ガスの流量が制御される。酸素含有ガスとしては、酸素ガス、Ｈ２Ｏガス、ドライエア（ＣＤＡ）、大気等、酸素原子を含有するものを用いることができる。これと共に、ステージ４０に内蔵されたヒータ４１に通電し、窒化シリコン膜Ｆを所定温度に加熱する（加熱工程）。このときの加熱温度は、１００℃〜５５０℃の範囲内で設定することが好ましい。加熱温度が１００℃未満であると、膜ストレスを効果的に小さくすることができないという問題がある一方で、５５０℃を超えると、デバイスを構成する材料の変質が懸念される。
図２は、本発明の第２実施形態の窒化シリコン形成装置としてのスパッタリング装置ＳＭ２の一例を示す。スパッタリング装置ＳＭ２は、マグネトロン方式のものであり、真空処理室１ａを画成する真空チャンバ１０を備える。同一の真空処理室１ａにて、成膜工程、吸着工程及び加熱工程が行われる場合について説明する。真空チャンバ１０の側壁には、希ガスを導入する第１のガス管５ａと窒素ガスを導入する第２のガス管５ｂとに加えて、吸着工程で用いる酸素ガスやＨ２Ｏガス等の酸素含有ガスを導入する第３のガス管５ｃが接続され、このガス管５ｃにはマスフローコントローラ５１ｃが介設されている。これらのガス管５ｃ及びマスフローコントローラ５１ｃが本発明の「酸素含有ガス導入手段」を構成できる。また、ステージ４には、高周波電源等のバイアス電源Ｅ２からの出力が接続され、真空処理室１ａ内に酸素含有プラズマを形成できるようにしている。そして、酸素含有プラズマに窒化チタン膜Ｆを曝すことで、窒化チタン膜Ｆ表面に酸素含有分子を吸着すると共に窒化チタン膜Ｆを加熱することができる。バイアス電源Ｅ２が本発明の「加熱手段」を構成できる。尚、ステージ４は、上記ステージ４０と同様、図示省略の加熱手段たるヒータを内蔵し、プラズマを形成しなくても、ヒータへの通電により、窒化チタン膜Ｆを所定温度に加熱できるようになっている。以下、上記スパッタリング装置ＳＭ２を用いた窒化チタン膜形成方法を具体的に説明する。
先ず、上記実施形態と同様に、成膜工程を行い、基板Ｗ表面に窒化チタン膜Ｆを成膜する。窒化チタン膜Ｆの成膜が終了すると、ターゲット２への電力投入を停止すると共に希ガス及び窒素ガスの導入を停止する。その後、酸素含有ガスを所定流量で導入すると共にステージ４に電力投入して真空処理室１ａ内に酸素含有プラズマを形成し、この酸素含有プラズマに窒化チタン膜Ｆを曝すことで吸着工程及び加熱工程を行う。尚、上記実施形態と同様に、酸素含有ガスの導入時にステージ４にバイアス電力を投入せず吸着工程を行った後、ステージ４に内蔵されるヒータへの通電により窒化チタン膜Ｆを加熱して加熱工程を行ってもよい。
上記実施形態では特に図示して説明しないが、上記の如く成膜工程、吸着工程及び加熱工程が行われた後、制限しようとする範囲に応じてこの窒化チタン膜が局所的にエッチングされてパターニングされる。これは、リソグラフィー工程等、公知のものが利用できるため、ここでは詳細な説明を省略する。
以上説明したように、成膜工程で高い膜密度を有するように成膜した窒化チタン膜Ｆは、膜中の原子間距離が適切な距離よりも短く、窒化チタン膜Ｆは高い圧縮ストレスを有する。本実施形態では、吸着工程及び加熱工程を行うことで、窒化チタン膜Ｆ表層に酸素原子が拡散することにより、窒化チタン膜Ｆ表層のチタン原子や窒素原子の原子間距離を広げることができる。従って、窒化チタン膜Ｆの高い膜密度を維持しつつ、膜ストレスを効果的に引張側に小さくすることができる。従って、エッチング耐性を発揮する高い膜密度を持ちながら、その膜ストレスの小さい、ハードマスクに適した単一層の窒化チタン膜Ｆを形成できる。この場合、単一層の窒化チタン膜の品質だけを管理すればよいため、管理が簡単になるという効果も得られる。
以上、本発明の実施形態について説明したが、本発明は上記に限定されるものではない。上記実施形態においては、真空処理室に酸素含有ガスを導入することで吸着工程を行っているが真空処理室１ａにて窒化チタン膜Ｆが成膜された基板Ｗを一旦大気中に搬出することで吸着工程を行い、その後、真空処理室１ｂに搬送して加熱手段４１により窒化チタン膜Ｆを加熱して加熱工程を行ってもよい。但し、基板Ｗを大気に曝すことなく、真空中で吸着工程を行う方が、効果的に膜ストレスを低減できてよい。しかも、大気に曝す場合に比べて、搬送や真空引き等の時間を短縮でき、生産性を向上できる。
また、上記実施形態では、反応性スパッタリング法により窒化チタン膜Ｆを成膜する場合について説明したが、成膜方法はこれに限定されず、蒸着法やＣＶＤ法等の他の成膜方法を用いることができ、成膜後の窒化チタン膜の膜ストレスが高くなる場合に効果的である。また、上記実施形態では、処理対処物としてシリコンウエハを例として説明したが、例えば層間絶縁膜表面に窒化チタン膜を形成するような場合にも、本発明を適用することが可能である。
また、成膜工程の後、加熱工程の補助工程として、窒化チタン膜をアルゴンプラズマに曝す工程を行ってもよい。この場合、真空処理室１ａが０．０１〜１０００Ｐａの範囲の圧力となるようにアルゴンガスの流量を制御し、ステージにバイアス電力を５０〜３０００Ｗ投入すればよい。これにより、効率よく窒化チタン膜を加熱できるため、ステージのヒータ４１による基板加熱温度が上記範囲１００℃〜５５０℃を外れていても、効率よく膜ストレスを変化させることができる。
次に、上記効果を確認するために、上記スパッタリング装置ＳＭ１，ＳＭ２を用いて次の実験を行った。本実験では、基板Ｗとしてシリコンウエハを用い、第１の真空処理室１ａにて基板Ｗ表面に窒化チタン膜Ｆを反応性スパッタリング法により成膜した。この場合の成膜条件は以下の通りである。即ち、ターゲット２としてチタン製のものを用い、ターゲット２と基板Ｗとの間の距離を６０ｍｍに設定し、アルゴンガスの流量を９０ｓｃｃｍ、窒素ガスの流量を３０ｓｃｃｍとした（このときの真空処理室１ａ内の圧力は約０．４Ｐａとした）、ターゲット２への投入電力を７ｋＷに設定すると共に、成膜時間を３３秒に設定して膜厚約３０ｎｍの窒化チタン膜Ｆを成膜した。成膜した窒化チタン膜Ｆの膜密度と膜ストレスを測定したところ、膜密度が４．９２ｇ／ｃｍ３、膜ストレスが−２５６．１ＭＰａ（圧縮応力）と両方とも高い値であった。表１に示すように、この膜密度と膜ストレスの測定値をリファレンス値（初期値）として用いた。
上記成膜条件で窒化チタン膜Ｆを成膜した後、基板Ｗを第２の真空処理室１ｂに搬送し、ヒータ４１により窒化チタン膜Ｆを３６０℃で加熱しながら、この真空処理室１ｂに酸素ガスを導入して６０秒間圧力を４００Ｐａに保持することで得た窒化チタン膜を発明品１とした。この発明品１の膜密度と膜ストレスを測定したところ、表１に示すように、膜密度は維持したまま、膜ストレスを−７２．０ＭＰａと効果的に小さくできることが確認された。また、真空処理室１ｂ内の圧力を４Ｐａ、４０Ｐａと変えた点を除き、発明品１と同様の方法で得た窒化チタン膜を夫々発明品２、発明品３とした。また、加熱時間を５ｓｅｃ、２０ｓｅｃと変えた点を除き、発明品１と同様の方法で得た窒化チタン膜を夫々発明品４、発明品５とした。これらの発明品２〜５についても膜密度と膜ストレスを測定したところ、膜密度は高く維持したままで、膜ストレスを小さくできることが確認された。表１には示していないが、真空処理室１ｂ内の圧力を１０００Ｐａに変えた場合も同様の結果が得られることを確認した。
また、窒化チタン膜Ｆの成膜後、真空処理室１ａにアルゴンガスを供給しながら窒化チタン膜Ｆを約２５℃に冷却し、その後、基板Ｗを第２の真空処理室１ｂに搬送し、ヒータ４１により窒化チタン膜Ｆを３６０℃で加熱しながら、酸素ガスを導入して、６０秒間圧力を４００Ｐａに保持することで得た窒化チタン膜を発明品６とした。酸素ガスの導入時間（圧力保持時間）を１８０ｓｅｃに変えた点、酸素ガス導入時の圧力を１０００Ｐａに変えた点を除き、発明品６と同様の方法で得た窒化チタン膜を夫々発明品７、発明品８とした。これらの発明品６〜８についても、膜密度は高く維持したままで、膜ストレスを発明品１〜５よりは大きいものの小さくできることが確認された。ここで、発明品１〜８のように、吸着工程の時間、圧力、加熱工程の時間を変えても、膜ストレスが−５０ＭＰａよりも引張側に小さくならなかったことから、酸素原子が拡散するのは窒化チタン膜表層のみであると考えられる。
尚、本実験では、加熱温度を３６０℃としているが、１００℃〜５５０℃の範囲内で温度を振ったときに、膜ストレスが低下する幅があるものの、膜ストレスを下げる効果があることを確認した。
これに対して、酸素ガスを導入しない点を除き、即ち、吸着工程を行わない点を除き、発明品６と同様の方法で得た窒化チタン膜を比較品１とした。比較品１の膜ストレスは小さくなってはいるものの、膜ストレスが効果的に小さくならないことが確認された。冷却時のガスを窒素ガスに変えた比較品２についても、同様の結果が得られることが確認された。また、酸素ガス導入後に加熱しない点を除き、即ち、加熱工程を行わない点を除き、発明品６と同様の方法で得た窒化チタン膜を比較品３とした。比較品３の膜ストレスは変化しないことが確認された。これらの結果から、吸着工程と加熱工程の両方を行うことで、膜ストレスを効果的に小さくできることが判った。さらに、発明品６及び比較品３の結果から、成膜時に加熱されたとしても、成膜後に一旦冷却してから吸着工程を行うと、その後に加熱工程を行わなければ膜ストレスは効果的に変化しないことが判った。
また、窒化チタン膜Ｆの成膜後、窒化チタン膜Ｆを冷却して３０ｓｅｃだけ大気中に取り出した後、再度基板Ｗを第２の真空処理室１ｂに搬送し、この真空処理室１ｂにてヒータ４１を用いて窒化チタン膜Ｆを３６０℃で６０ｓｅｃ加熱して得た窒化チタン膜を発明品９とした。また、大気中に取り出して１日放置した点を除き、発明品９と同様の方法で得た窒化チタン膜を発明品１０とした。これらの発明品９及び１０のように、窒化チタン膜を大気中に曝すことで吸着工程を行った場合でも、膜ストレスを小さくできることが確認された。
また、窒化チタン膜Ｆの成膜後、真空処理室１ａ内に酸素ガスを導入して圧力を４０Ｐａに制御すると共にステージ４に内蔵された図示省略のヒータにより３６０℃で２０ｓｅｃ加熱して得た窒化チタン膜を発明品１１とした。加熱時間を５ｓｅｃに変えた点を除き、発明品１１と同様の方法で得た窒化チタン膜を発明品１２とした。これらの発明品１１及び１２は、膜ストレスをより一層小さくできることが確認された。
また、第１の真空処理室１ａにて窒化チタン膜Ｆを成膜した後、基板Ｗを第２の真空処理室１ｂに搬送し、この真空処理室１ｂに酸素ガスを導入すると共にステージ４０にバイアス電力を１８０Ｗ投入して酸素含有プラズマを生成し、この生成した酸素含有プラズマに窒化チタン膜Ｆを１５ｓｅｃ曝すことで得た窒化チタン膜を発明品１３とした。発明品１３のように、窒化チタン膜を酸素プラズマに曝すことで吸着工程及び加熱工程を行った場合でも、膜ストレスを効果的に小さくできることが確認された。特に図示しないが、図２に示す単一の真空処理室１ａにて成膜工程、吸着工程及び加熱工程を行う点を除き、発明品１３と同様の方法で得た窒化チタン膜についても、同様に膜ストレスを効果的に小さくできることが確認された。
また、真空処理室１ａで窒化チタン膜Ｆを成膜した後、真空処理室１ａ内に圧力が２．０Ｐａとなるようにアルゴンガスを導入し、ステージ４にバイアス電力を２７０Ｗ投入してアルゴンプラズマを生成し、この生成したアルゴンプラズマに窒化チタン膜を晒した（補助加熱）。その後、発明品１１と同様の方法で酸素ガスを導入して圧力を４０Ｐａに制御すると共にステージ４に内蔵された図示省略のヒータにより３６０℃で２０ｓｅｃ加熱して得た窒化チタン膜を発明品１４とした。この発明品１４についても膜ストレスを効果的に小さくできることが確認された。
Figure 2015151575
上記表１の最右欄に示すように、イニシャル（成膜後の窒化チタン膜）の比抵抗は１６８μΩｃｍであり、最も膜ストレス低減効果のあった発明品１１の比抵抗は１８４μΩｃｍであり、これより、酸素拡散による比抵抗の変化は１０％程度であることが確認された。従って、本発明は、わずかな抵抗上昇により、窒化チタン膜の圧縮ストレスを低減することが望まれる窒化チタン膜に対して適用できる汎用性の高い方法であることが判った。即ち、本発明は、ハードマスク用途の窒化チタン膜に限らず、他の用途の窒化チタン膜を形成する場合に適用することができる。
Ｗ…基板（処理対象物）、Ｅ２…バイアス電源（加熱手段）、Ｆ…窒化シリコン膜、１ａ…第１の真空処理室、１ｂ…第２の真空処理室、Ｒ…搬送ロボット（搬送手段）、５ｃ…ガス管（酸素含有ガス導入手段）、５１ｃ…マスフローコントローラ（酸素含有ガス導入手段）、４１…ヒータ（加熱手段）。
本発明は、窒化チタン膜で構成されるハードマスクを形成するハードマスク形成方法及びハードマスク形成装置に関する。
本発明は、上記点に鑑み、エッチング耐性を発揮する膜密度を持ちながら、その膜ストレスの小さい単一層の窒化チタン膜を形成できるハードマスク形成方法及びハードマスク形成装置を提供することをその課題とするものである。
上記課題を解決するために、本発明のハードマスク形成方法は、処理対象物の表面に窒化チタン膜を成膜する成膜工程と、前記窒化チタン膜の表面に酸素含有分子を吸着させる吸着工程と、前記窒化チタン膜を所定温度に加熱する加熱工程とを含むことを特徴とする。尚、本発明には、成膜工程と加熱工程とが別工程である場合だけでなく、成膜中に窒化チタン膜が所定温度に加熱される場合のように成膜工程に加熱工程が内包される場合や、吸着工程に加熱工程が内包される場合を含むものとする。
また、上記ハードマスク形成方法を実施することに適した本発明のハードマスク形成装置は、前記成膜工程、前記吸着工程及び前記加熱工程を行う真空処理室と、前記真空処理室内に酸素含有ガスを導入する酸素含有ガス導入手段と、前記真空処理室内に配置される処理対象物を加熱する加熱手段とを更に備えることを特徴とする。
本発明の第１実施形態のハードマスク形成装置の模式的断面図。 本発明の第２実施形態のハードマスク形成装置の模式的断面図。
以下、図面を参照して、処理対象物をシリコンウエハ（以下、「基板Ｗ」という）とし、この基板Ｗにハードマスクとして単一層の窒化チタン膜Ｆを形成する場合を例にハードマスク形成方法及びハードマスク形成装置の実施形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
図１は、本発明の第１実施形態のハードマスク形成装置としてのスパッタリング装置ＳＭ１の一例を示す。スパッタリング装置ＳＭ１は、マグネトロン方式のものであり、第１の真空処理室１ａを画成する真空チャンバ１０と、第２の真空処理室１ｂを画成する真空チャンバ１１と、これら第１及び第２の真空チャンバ１０，１１との間に介在する搬送室１ｃを画成する搬送チャンバ１２とを備える。搬送室１ｃには搬送ロボットＲが設置されており、両チャンバ１０，１１間で基板Ｗを搬送できるようになっている。搬送ロボットＲとしては、例えば、フロッグレッグ式の公知の構造を有するものを用いることができるため、ここでは詳細な説明を省略する。搬送チャンバ１２の底部には、ロータリーポンプなどからなる真空排気手段Ｐ３に通じる排気管６ｃが接続されている。真空チャンバ１０，１１と搬送チャンバ１２とは、仕切りバルブ（アイソレーションバルブ）ＩＶによって仕切られており、相互に雰囲気を隔絶できるようになっている。
上記スパッタリング装置ＳＭ１は、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、制御手段により上記各電源Ｅ１，Ｅ２の稼働、マスフローコントローラ５１ａ，５１ｂ，５１ｃの稼働や真空排気手段Ｐ１，Ｐ２，Ｐ３の稼働等を統括管理するようになっている。以下に、スパッタリング装置ＳＭ１を用いたハードマスク形成方法を具体的に説明する。
図２は、本発明の第２実施形態のハードマスク形成装置としてのスパッタリング装置ＳＭ２の一例を示す。スパッタリング装置ＳＭ２は、マグネトロン方式のものであり、真空処理室１ａを画成する真空チャンバ１０を備える。同一の真空処理室１ａにて、成膜工程、吸着工程及び加熱工程が行われる場合について説明する。真空チャンバ１０の側壁には、希ガスを導入する第１のガス管５ａと窒素ガスを導入する第２のガス管５ｂとに加えて、吸着工程で用いる酸素ガスやＨ２Ｏガス等の酸素含有ガスを導入する第３のガス管５ｃが接続され、このガス管５ｃにはマスフローコントローラ５１ｃが介設されている。これらのガス管５ｃ及びマスフローコントローラ５１ｃが本発明の「酸素含有ガス導入手段」を構成できる。また、ステージ４には、高周波電源等のバイアス電源Ｅ２からの出力が接続され、真空処理室１ａ内に酸素含有プラズマを形成できるようにしている。そして、酸素含有プラズマに窒化チタン膜Ｆを曝すことで、窒化チタン膜Ｆ表面に酸素含有分子を吸着すると共に窒化チタン膜Ｆを加熱することができる。バイアス電源Ｅ２が本発明の「加熱手段」を構成できる。尚、ステージ４は、上記ステージ４０と同様、図示省略の加熱手段たるヒータを内蔵し、プラズマを形成しなくても、ヒータへの通電により、窒化チタン膜Ｆを所定温度に加熱できるようになっている。以下、上記スパッタリング装置ＳＭ２を用いたハードマスク形成方法を具体的に説明する。

Claims (5)

  1. 処理対象物の表面に窒化チタン膜を成膜する成膜工程と、
    前記窒化チタン膜の表面に酸素含有分子を吸着させる吸着工程と、
    前記窒化チタン膜を所定温度に加熱する加熱工程とを含むことを特徴とする窒化チタン膜形成方法。
  2. 前記成膜工程と前記加熱工程とは、処理室内にチタン製のターゲットと処理対象物とを配置した後、真空引きされた処理室内に希ガスと窒素ガスとを導入し、ターゲットに電力投入して処理対処物表面に反応性スパッタリングにより窒化チタン膜を成膜するものであり、吸着工程は、処理対処物表面への窒化チタン膜の成膜後に、処理室内に酸素含有ガスを導入して窒化チタン膜の表面に酸素含有分子を吸着させるものであることを特徴とする請求項１記載のハードマスク形成方法。
  3. 前記吸着工程は、酸素含有ガスのプラズマ雰囲気を形成し、プラズマ雰囲気に前記窒化チタン膜を曝すことで前記加熱工程をも行うことを特徴とする請求項１記載のハードマスク形成方法。
  4. 前記加熱工程での加熱温度が１００℃〜５５０℃の範囲内で設定されることを特徴とする請求項１〜３の何れか１項記載のハードマスク形成方法。
  5. 請求項１〜４のいずれか１項に記載の窒化チタン膜形成方法を実施する窒化チタン膜形成装置において、
    前記成膜工程、前記吸着工程及び前記加熱工程を行う真空処理室と、
    前記真空処理室内に酸素含有ガスを導入する酸素含有ガス導入手段と、
    前記真空処理室内に配置される処理対象物を加熱する加熱手段とを更に備えることを特徴とする窒化チタン膜形成装置。
JP2014025899A 2014-02-13 2014-02-13 ハードマスク形成方法及びハードマスク形成装置 Active JP6030589B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014025899A JP6030589B2 (ja) 2014-02-13 2014-02-13 ハードマスク形成方法及びハードマスク形成装置
TW103121235A TWI633579B (zh) 2014-02-13 2014-06-19 Hard mask forming method and hard mask forming device
KR1020140113183A KR20150095542A (ko) 2014-02-13 2014-08-28 하드 마스크 형성 방법 및 하드 마스크 형성 장치
US14/560,659 US9779958B2 (en) 2014-02-13 2014-12-04 Method of, and apparatus for, forming hard mask
KR1020210063880A KR102293539B1 (ko) 2014-02-13 2021-05-18 하드 마스크 형성 방법 및 하드 마스크 형성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025899A JP6030589B2 (ja) 2014-02-13 2014-02-13 ハードマスク形成方法及びハードマスク形成装置

Publications (2)

Publication Number Publication Date
JP2015151575A true JP2015151575A (ja) 2015-08-24
JP6030589B2 JP6030589B2 (ja) 2016-11-24

Family

ID=53775545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014025899A Active JP6030589B2 (ja) 2014-02-13 2014-02-13 ハードマスク形成方法及びハードマスク形成装置

Country Status (4)

Country Link
US (1) US9779958B2 (ja)
JP (1) JP6030589B2 (ja)
KR (2) KR20150095542A (ja)
TW (1) TWI633579B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049267A1 (en) * 2015-09-19 2017-03-23 Applied Materials, Inc. Titanium-compound based hard mask films
US9785049B2 (en) 2016-01-12 2017-10-10 Shin-Etsu Chemical Co., Ltd. Method for forming multi-layer film and patterning process
KR20180086238A (ko) 2016-05-16 2018-07-30 가부시키가이샤 아루박 내부 응력 제어막의 형성 방법
JP2021005784A (ja) * 2019-06-26 2021-01-14 セイコーエプソン株式会社 振動片、電子機器、および移動体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737612B (zh) 2015-06-18 2021-09-01 美商應用材料股份有限公司 用於均勻且共形之混成氧化鈦薄膜的沉積方法
US10468264B2 (en) * 2016-07-04 2019-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10760158B2 (en) * 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
CN113862622B (zh) * 2021-09-24 2023-10-13 北京北方华创微电子装备有限公司 一种金属化合物薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303066A (ja) * 1987-05-11 1988-12-09 トーソー・エスエムディー・インコーポレーテッド 窒化チタンスパッタターゲット
JP2000294738A (ja) * 1999-04-08 2000-10-20 Nec Corp 薄膜抵抗体およびその製造方法
JP2013232470A (ja) * 2012-04-27 2013-11-14 Canon Anelva Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175126A (en) * 1990-12-27 1992-12-29 Intel Corporation Process of making titanium nitride barrier layer
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
JP3606095B2 (ja) * 1998-10-06 2005-01-05 セイコーエプソン株式会社 半導体装置の製造方法
EP1193751B1 (en) * 1999-04-06 2006-05-17 Tokyo Electron Limited Electrode and method of manufacturing an electrode
KR100622639B1 (ko) * 2003-11-13 2006-09-18 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100744005B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 금속 패턴 형성방법
KR100856165B1 (ko) 2006-09-29 2008-09-03 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5338805B2 (ja) 2010-12-28 2013-11-13 フリュー株式会社 写真シール作成装置および処理方法
US20150107769A1 (en) * 2012-06-22 2015-04-23 Ulvac, Inc. Hard mask and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303066A (ja) * 1987-05-11 1988-12-09 トーソー・エスエムディー・インコーポレーテッド 窒化チタンスパッタターゲット
JP2000294738A (ja) * 1999-04-08 2000-10-20 Nec Corp 薄膜抵抗体およびその製造方法
JP2013232470A (ja) * 2012-04-27 2013-11-14 Canon Anelva Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049267A1 (en) * 2015-09-19 2017-03-23 Applied Materials, Inc. Titanium-compound based hard mask films
US10347488B2 (en) 2015-09-19 2019-07-09 Applied Materials, Inc. Titanium compound based hard mask films
US9785049B2 (en) 2016-01-12 2017-10-10 Shin-Etsu Chemical Co., Ltd. Method for forming multi-layer film and patterning process
KR20180086238A (ko) 2016-05-16 2018-07-30 가부시키가이샤 아루박 내부 응력 제어막의 형성 방법
US10975465B2 (en) 2016-05-16 2021-04-13 Ulvac, Inc. Method of forming internal stress control film
JP2021005784A (ja) * 2019-06-26 2021-01-14 セイコーエプソン株式会社 振動片、電子機器、および移動体
JP7293909B2 (ja) 2019-06-26 2023-06-20 セイコーエプソン株式会社 振動片、電子機器、および移動体

Also Published As

Publication number Publication date
KR20210060404A (ko) 2021-05-26
JP6030589B2 (ja) 2016-11-24
TWI633579B (zh) 2018-08-21
TW201532122A (zh) 2015-08-16
US20150228496A1 (en) 2015-08-13
KR102293539B1 (ko) 2021-08-25
KR20150095542A (ko) 2015-08-21
US9779958B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6030589B2 (ja) ハードマスク形成方法及びハードマスク形成装置
TWI704635B (zh) 增進製程均勻性的方法及系統
TWI816676B (zh) 用於達成無缺陷自組裝單層的晶圓處理
JP4914902B2 (ja) シリサイド形成方法とその装置
WO2013190765A1 (ja) ハードマスク及びハードマスクの製造方法
TWI766866B (zh) 蝕刻方法
TW200839875A (en) Multilayer silicon nitride deposition for a semiconductor device
TW201724162A (zh) 被處理體之處理方法
JP2019083233A (ja) 成膜装置及び成膜装置の運転方法
TWI829810B (zh) 基板處理方法
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
WO2016143263A1 (ja) 酸化アルミニウム膜の成膜方法及び形成方法並びにスパッタリング装置
CN107532282B (zh) 制造用于显示器制造的层堆叠的方法和其设备
JP2007221171A (ja) 異種薄膜作成装置
JP3987617B2 (ja) コンタクト膜バリア膜連続作成装置及び異種薄膜連続作成装置
WO2017221807A1 (ja) 被処理体を処理する方法
US20240055270A1 (en) Substrate processing with material modification and removal
JP2014187104A5 (ja) 半導体装置の製造方法、基板処理装置、基板処理システム、半導体装置およびプログラム
JP6082577B2 (ja) タングステン配線層の形成方法
JP2019186306A5 (ja)
JP2005310819A (ja) 半導体製造装置
JP2013045826A (ja) プラズマドーピング方法
JP2006200025A (ja) 表面処理装置及び薄膜作製装置及び表面処理方法及び薄膜作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160802

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250