JP2015146392A - リソグラフィ装置、リソグラフィシステム及び物品の製造方法 - Google Patents

リソグラフィ装置、リソグラフィシステム及び物品の製造方法 Download PDF

Info

Publication number
JP2015146392A
JP2015146392A JP2014018832A JP2014018832A JP2015146392A JP 2015146392 A JP2015146392 A JP 2015146392A JP 2014018832 A JP2014018832 A JP 2014018832A JP 2014018832 A JP2014018832 A JP 2014018832A JP 2015146392 A JP2015146392 A JP 2015146392A
Authority
JP
Japan
Prior art keywords
substrate
coating
lithography
unit
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014018832A
Other languages
English (en)
Other versions
JP6525500B2 (ja
Inventor
亮 田中
Akira Tanaka
亮 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014018832A priority Critical patent/JP6525500B2/ja
Priority to US14/608,774 priority patent/US9760016B2/en
Priority to KR1020150015845A priority patent/KR101827445B1/ko
Priority to CN201510056652.1A priority patent/CN104820343B/zh
Publication of JP2015146392A publication Critical patent/JP2015146392A/ja
Priority to KR1020180013374A priority patent/KR101935713B1/ko
Application granted granted Critical
Publication of JP6525500B2 publication Critical patent/JP6525500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019Calibration
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70191Optical correction elements, filters or phase plates for controlling intensity, wavelength, polarisation, phase or the like
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】ロット内の複数の基板のうちの処理対象の基板に、対応するオフセット補正情報を反映させるのに有利な技術を提供する。【解決手段】基板にレジストを塗布する塗布装置から搬送された基板にパターンを形成する処理を行うリソグラフィ装置であって、前記塗布装置でレジストが塗布されて前記処理を行うべき複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送される処理対象の基板を特定する第1特定情報を、前記塗布装置から取得する取得部と、前記第1特定情報に基づいて、前記複数の基板のそれぞれに対応する複数のオフセット補正情報から前記処理対象の基板に対応するオフセット補正情報を選択し、選択したオフセット補正情報を用いて前記処理対象の基板に前記処理を行う処理部と、を有することを特徴とするリソグラフィ装置を提供する。【選択図】図6

Description

本発明は、リソグラフィ装置、リソグラフィシステム及び物品の製造方法に関する。
半導体デバイスや液晶デバイスなどの製造工程であるリソグラフィ工程において、レチクル(マスク)のパターンを、投影光学系を介して、基板(表面にレジストが塗布されたウエハやガラスプレート)に転写する露光装置が使用されている。半導体デバイスのリソグラフィ工程では、露光装置による露光工程に対して、前工程として、レジスト(フォトレジスト)を基板の表面に塗布する塗布工程があり、後工程として、パターンが転写された基板を現像する現像工程がある。塗布工程及び現像工程を行う装置としては、例えば、基板を高速回転させながらレジストを基板の表面に均一に塗布する塗布機能(スピンコータ)と、現像機能とを有するコーター・デベロッパーと呼ばれる塗布現像装置がある。
露光装置と塗布現像装置との間における基板の搬送は、各工程で処理されたロットを搬入する煩雑さを避け、且つ、レジストの化学的特性を維持しながらスループットを向上させるために、隣接する各装置の間に配置された基板搬送機構で自動的に行われる。また、このように露光装置と塗布現像装置とを接続する方式はインライン接続と呼ばれ、リソグラフィシステムの多くで採用されている。
半導体デバイスのリソグラフィ工程では、エッチングや不純物の注入を行う際のマスクとなるレジストパターンが形成される。この際、基板に形成されたアライメントマークの位置に基づいて露光位置を補正し(即ち、アライメント処理を行いながら)、下地パターンにレチクルのパターンを重ね合わせる露光が行われている。
重ね合わせ(オーバーレイ)精度を向上させるためには、基板の全てのショット領域についてアライメント処理を行えばよいが、半導体デバイスの製造工程に適用するためには、スループットとの両立が必要となる。そこで、1層目のパターンの形成位置歪みを示す初期歪みデータを2層目以降のパターン露光におけるアライメントで使用して、2層目以降のアライメント検出回数を減らすことが提案されている(特許文献1及び2参照)。
特許第4419233号公報 特許第4905617号公報
重ね合わせ精度とスループットを更に向上させるために、同一ロット内の基板単位で変化する補正値(オフセット)を管理して反映させることが考えられる。
しかしながら、基板単位でオフセットを反映させてオーバーレイ精度を向上させる場合、基板ごとのオフセットが正しく反映されずにオーバーレイ精度を良好に維持できないことがある。これは、例えば、塗布現像装置において、基板ロストが発生し、ロット内で基板に欠陥(歯抜け)が生じた場合、基板単位のオフセットと処理対象の基板との関係に不整合(基板ずれ)が発生してしまうからである。この場合、かかるロット内の基板は、オーバーレイ精度が低下し、リワークとなってしまう。
本発明は、このような従来技術の課題に鑑みてなされ、ロット内の複数の基板のうちの処理対象の基板に、対応するオフセット補正情報を反映させるのに有利な技術を提供することを例示的とする。
上記目的を達成するために、本発明の一側面としてのリソグラフィ装置は、基板にレジストを塗布する塗布装置から搬送された基板にパターンを形成する処理を行うリソグラフィ装置であって、前記塗布装置でレジストが塗布されて前記処理を行うべき複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送される処理対象の基板を特定する第1特定情報を、前記塗布装置から取得する取得部と、前記第1特定情報に基づいて、前記複数の基板のそれぞれに対応する複数のオフセット補正情報から前記処理対象の基板に対応するオフセット補正情報を選択し、選択したオフセット補正情報を用いて前記処理対象の基板に前記処理を行う処理部と、を有することを特徴とする。
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
本発明によれば、例えば、ロット内の複数の基板のうちの処理対象の基板に、対応するオフセット補正情報を反映させるのに有利な技術を提供することができる。
本発明の一側面としてのリソグラフィシステムの構成を示す概略図である。 図1に示す露光装置の露光処理部の構成を示す概略図である。 従来技術における露光装置と塗布現像装置とホストコンピュータとの間のシーケンスタイムチャートである。 露光装置におけるロットに対応する補正値及び基板単位のオフセットの反映を概念的に示す図である。 基板ロストが発生した場合におけるロットに対応する補正値及び基板単位のオフセットの反映を概念的に示す図である。 本実施形態における露光装置と塗布現像装置とホストコンピュータとの間のシーケンスタイムチャートである。 本実施形態において、基板ロストが発生した場合におけるロットに対応する補正値及び基板単位のオフセットの反映を概念的に示す図である。
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
図1は、本発明の一側面としてのリソグラフィシステム1の構成を示す概略図である。リソグラフィシステム1は、露光装置10と、塗布現像装置20とを有し、半導体デバイスや液晶デバイスなどの製造工程であるリソグラフィ工程に用いられるシステムである。また、リソグラフィシステム1は、ネットワークを介して露光装置10及び塗布現像装置20と接続し、露光装置10及び塗布現像装置20を制御するホストコンピュータも有する。
露光装置10は、基板にパターンを形成するリソグラフィ装置であって、本実施形態では、ステップ・アンド・リピート方式又はステップ・アンド・スキャン方式を用いて、塗布現像装置20から搬送された基板を露光する。露光装置10は、図1に示すように、チャンバー11に収納され、露光本体部12と、基板搬送部13とを有する。
露光本体部12は、図2に示すように、レチクルのパターンを基板に転写する露光処理部100を含む。図2は、露光処理部100の構成を示す概略図である。露光処理部100は、照明光学系101と、レチクルを保持するレチクルステージ102と、投影光学系103と、基板を保持する基板ステージ121と、制御部130を有する。
照明光学系101は、レンズ、ミラー、オプティカルインテグレーター、絞りなどを含む光学系であって、光源からの光を用いて、パターンが形成されたレチクルを照明する。光源は、例えば、波長約193nmのArFエキシマレーザ、波長約153nmのFレーザ、YAGレーザ、水銀ランプ、キセノンランプなどを使用することができる。光源にレーザが使用される場合、照明光学系101は、光源からの平行光を所定の形状に整形する整形光学系やコヒーレントな光をインコヒーレント化するインコヒーレント化光学系を含むとよい。
投影光学系103は、レチクルのパターン(即ち、基板に形成すべきパターン)の像を基板に投影する光学系である。投影光学系103は、複数のレンズのみからなる光学系、複数のレンズと、少なくとも1つの凹面ミラーとを有する光学系、複数のレンズと、少なくとも1つの回折光学素子とを有する光学系、複数のミラーのみからなる光学系を使用することができる。
レチクルステージ102及び基板ステージ121は、例えば、リニアモータによって移動可能に構成される。露光装置10がステップ・アンド・スキャン方式を採用する場合、レチクルステージ102及び基板ステージ121は同期して移動する。また、レチクル(のパターン)と基板とを位置合わせするために、レチクルステージ102及び基板ステージ121のうち少なくとも一方のステージは、アクチュエータを備えている。
制御部130は、CPU、メモリ、通信ポートなどを含み、露光装置10の全体(動作)を制御する。例えば、制御部130は、通信ポートを介して、ホストコンピュータや塗布現像装置20から送信される各種情報を取得する取得部として機能する。
図1に戻って、基板ステージ121は、防振パッドによって保持された定盤上を2次元方向(X軸方向及びY軸方向)に移動可能に構成され、基板ステージ121に保持された基板に対してレチクルのパターンを形成する処理が行われる。
基板搬送部13は、露光本体部12と基板搬送部13との間で基板を搬送する搬送ハンド131と、基板搬送部13の内部で基板を搬送する搬送ハンド133とを含む。搬送ハンド133は、例えば、水平多関節型のロボット(スカラーロボット)で構成され、基板の搬入及び搬出を行う。
また、基板搬送部13は、基板を保持してプロセス処理(プリアライメントなど)を行うプリアライメント部132と、キャリアポート136を含む。キャリアポート136は、露光装置10と塗布現像装置20とをインライン接続するのではなく、複数の基板を収納可能なオープンカセットを用いる(露光装置10に基板を直接搬入する)場合に、オープンカセットを載置する台である。但し、キャリアポート136は、オープンカセットの代わりに、密閉型のキャリアであるFOUP(Front Opening Unified Pod)を載置する台であってもよい。オープンカセット又はFOUPは、手動型搬送者(PGV:Person Giuded Vehicle)によって搬送した後に、自動的に搬入出を行うようにしてもよい。また、OHT(Over Head Transfer)を用いて、オープンカセットやFOUPを、クリーンルーム内の上方からキャリアポート136に載置させてもよい。
また、基板搬送部13は、露光装置10と塗布現像装置20との間で基板の受け渡し(搬入及び搬出)を行うための搬入部134及び搬出部135を含む。
塗布現像装置20から露光装置10にレジストが塗布された基板(未露光の基板)を搬入(搬送)するための搬入部134は、プロセス処理(温度調整、プリアライメントなど)を行うプロセス処理部の機能を備えていてもよい。また、露光装置10から塗布現像装置20に露光された基板(露光済の基板)を搬出(搬送)するための搬出部135も同様に、周辺露光などのプロセス処理を行うプロセス処理部の機能を備えていてもよい。
塗布現像装置20は、基板にレジストを塗布する塗布装置の機能と、露光された基板を現像する現像装置の機能とを備え、本実施形態では、塗布現像処理部21と、基板搬送部22とを有する。塗布現像処理部21及び基板搬送部22のそれぞれは、互いに独立したチャンバーに収納されている。
塗布現像処理部21は、オープンカセット又はFOUPを載置するキャリアポート211と、水平多関節型のロボット(スカラーロボット)で構成され、キャリアポート211から基板を搬送する搬送ハンド212とを含む。また、塗布現像処理部21は、レジスト塗布部213と、加熱部214と、現像部215と、冷却部216とを含む。
レジスト塗布部213は、基板の上にレジストを塗布(供給)する機能を有する。レジスト塗布部213は、例えば、基板の上にレジストを滴下して基板を回転させることによって、基板の上に均一にレジストを塗布する(レジスト膜を形成する)スピンコータで構成される。
加熱部214は、抵抗加熱方式や赤外線加熱方式などを用いてベーク処理を行う。具体的には、加熱部214は、未露光の基板に対して、プリベーク(PreBake:PB)処理及び現像前ベーク(Post Exposure Bake:PEB)処理を行う。PB処理は、基板の上にレジストを塗布した後、かかるレジストに含まれる残留溶剤の蒸発やレジストと基板との密着性の強化のために行われる熱処理である。PB処理は、露光前に(未露光の基板に対して)行うために、ポリマーが重合したり、レジストに含まれる添加物の熱分解が生じたりしない温度で行う必要がある。また、PEB処理は、単一波長の光で露光した場合の定在波効果によるレジストパターンの変形を低減するために、露光後、且つ、現像処理前に行う熱処理である。また、PEB処理は、化学増幅レジストの露光後の触媒反応促進を目的としても行われる。
現像部215は、露光装置10で露光された基板を現像する。現像部215は、現像方式として、スピン式やスプレー式などの任意の方式を用いることができる。
冷却部216は、例えば、クーリングプレートと呼ばれる冷却された平坦なプレートを含み、かかるクーリングプレートに保持された基板を冷却する。クーリングプレートは、例えば、冷却水の循環などによって冷却される。また、クーリングプレートは、ペルチェ効果による電子冷却によって冷却されてもよい。
基板搬送部22は、前処理(レジスト塗布、PB処理、冷却など)が完了した基板(未露光の基板)、或いは、露光装置10で露光された基板を、搬送ハンド212と搬送ハンド223との間で受け渡しを行うための搬入部221及び搬出部222を含む。
搬送ハンド223は、搬送ハンド212によって搬入部221に載置された基板を露光装置側の搬入部134に搬送する。また、搬送ハンド223は、露光装置側の搬出部135に載置された基板を搬出部222に搬送する。
リソグラフィシステム1における基板の搬送動作について説明する。本実施形態では、露光装置10で処理を行うべき基板が25枚の単位(即ち、1ロット)でオープンカセットに収納され、塗布現像装置20のキャリアポート211に載置されているものとする。
オープンカセットに収納された基板は、搬送ハンド212によって、レジスト塗布部213に搬入(搬送)される。レジスト塗布部213では、搬送ハンド212によって搬入された基板に対してレジストを塗布する。
レジストが塗布された基板は、搬送ハンド212によって、レジスト塗布部213から搬出されて加熱部214に搬入される。加熱部214では、搬送ハンド212によって搬入された基板に対してPB処理を行う。
PB処理が完了した基板は、搬送ハンド212によって、加熱部214から搬出されて冷却部216に搬入される。冷却部216では、搬送ハンド212によって搬入された基板に対して冷却処理を行う。露光装置10に搬入される基板の温度は、露光装置10を収納するチャンバー11の内部に影響を与えない温度、即ち、露光本体部12の内部の温度(露光処理の際の環境温度)を目標温度として調整される。但し、リソグラフィシステム1では、露光装置側の搬入部134(基板搬送部13)が基板の温度を調整する機能を備え、搬入部134において、最終的、且つ、精細な基板の温度調整が行われている。従って、冷却部216では、基板の温度が目標温度にある程度近くなるまで温度調整(冷却処理)を行えばよく、目標温度に到達するまで温度調整を行う必要はない(即ち、基板の温度が目標温度より高めの温度であってもよい)。
冷却部216で温度調整(冷却処理)された基板は、露光装置10に搬入するために、搬送ハンド212によって、冷却部216から搬出されて塗布現像装置側の搬入部221に搬送(載置)される。搬送ハンド212は、オープンカセットに収納された25枚の基板のそれぞれを、上述したように搬送する。
塗布現像装置側の搬入部221に搬送された基板は、搬送ハンド223によって、露光装置側の搬入部134に搬送(載置)される。搬入部134に載置された基板は、露光本体部12の内部の温度と等しい温度に調整される。
搬入部134での温度調整が完了した基板は、搬送ハンド133によって、搬入部134から搬出されてプリアライメント部132に搬入(載置)される。プリアライメント部132では、基板を回転させながらCCDセンサによって基板のエッジを検出し、基板のノッチ、基板の中心、偏心量を求める。そして、基板のノッチの方向を所定の方向に一致させるプリアライメントが行われる。
プリアライメントが完了した基板は、搬送ハンド131によって、プリアライメント部132から搬出されて露光処理部100に搬入され、基板ステージ121に保持される。露光処理部100では、基板ステージ121に保持された基板に対して露光処理を行う。
露光処理が完了した基板は、搬送ハンド133によって、基板ステージ121から搬出されて露光装置側の搬出部135に搬入(載置)される。
露光装置側の搬出部135に載置された基板(露光済の基板)は、搬送ハンド223によって、搬出部135から搬出されて塗布現像装置側の搬出部222に搬入(載置)される。
塗布現像装置側の搬出部222に載置された基板は、搬送ハンド212によって、搬出部222から搬出されて加熱部214に搬入される。加熱部214では、搬送ハンド212によって搬入された基板に対してPEB処理を行う。
PEB処理が完了した基板は、搬送ハンド212によって、加熱部214から搬出されて現像部215に搬入される。現像部215では、搬送ハンド212によって搬入された基板に対して現像処理を行う。
現像処理が完了した基板は、搬送ハンド212によって、現像部215から搬出され、キャリアポート211に載置されたオープンカセットの所定のスロットに搬入(収納)される。
リソグラフィシステム1では、上述したような一連の処理を、オープンカセットに収納された全ての基板(本実施形態では、25枚の基板)に対して順次行う。
ここで、図3を参照して、従来技術におけるリソグラフィシステム1の動作について説明する。図3は、露光装置10と塗布現像装置20とホストコンピュータとの間のシーケンスタイムチャートである。
S21−1において、ホストコンピュータは、塗布現像装置20に対して、プロセスジョブPJを送信する。S21−2において、塗布現像装置20は、ホストコンピュータから送信されたプロセスジョブPJを受信する。プロセスジョブPJは、基板にパターンを形成する処理を行うことを指示するものであって、かかる処理を行うべき複数の基板の詳細を示す基板詳細情報も含んでいる。基板詳細情報は、例えば、基板を識別するための基板識別子、基板のロットを示すロット番号、基板が収納されていたスロットを示すスロット番号、基板の種別を示す基板種別を含む。塗布現像装置20は、ホストコンピュータからプロセスジョブPJを受信すると、基板にレジストを塗布する処理を開始する。
また、S21−3において、ホストコンピュータは、露光装置10に対して、プロセスジョブPJを送信する。S21−3で送信されるプロセスジョブPJは、S21−1で送信されるプロセスジョブPJと同じである。露光装置10は、ホストコンピュータからプロセスジョブPJを受信すると、塗布現像装置20から搬送された基板を露光する露光処理を開始する。
S21−5において、露光装置10は、塗布現像装置20に対して、基板の搬入を要求する搬入要求信号を送信する。S21−6において、塗布現像装置20は、露光装置10に対して、レジストが塗布された基板の搬入を開始する。S21−7において、塗布現像装置20は、露光装置10に対して、露光装置10への基板の搬入の完了を通知する搬入完了信号を送信する。
S21−8において、露光装置10は、塗布現像装置20から搬入された基板を搬送して露光処理部100に搬入する(基板ステージ121に保持させる)。S21−9において、露光装置10は、基板ステージ121に保持された基板のアライメント処理及びロットに対応する(即ち、ロット単位の)補正値の反映を行う。S21−10において、露光装置10は、例えば、予め初期ロットで取得した基板ごとの(即ち、基板単位の)オフセット(オフセット補正情報)の反映を行う。S21−11において、露光装置10は、基板に対して、ロットに対応する補正値及び基板ごとのオフセットを反映させながら露光処理を行う。
図4は、露光装置10におけるロットに対応する補正値及び基板単位のオフセットの反映を概念的に示す図である。図4に示すように、露光装置10は、各基板に対して、アライメントマークの計測結果に加えて、ロット単位の補正値及び基板単位のオフセットを反映しながら露光処理を行う。ここで、ロット単位の補正値及び基板単位のオフセットとは、例えば、露光処理を行う際の基板の位置決めに用いられる情報を含む。図4では、基板単位のオフセットと処理対象の基板との関係は整合している。但し、塗布現像装置20でのエラーなどに起因して基板ロストが発生し、ロット内で基板に欠陥(歯抜け)が生じると、図5に示すように、基板単位のオフセットと処理対象の基板との関係に不整合(基板ずれ)が発生してしまう。この場合、ロット内の基板のうち、基板単位のオフセットと処理対象の基板との関係に不整合が発生した基板以降の基板については、オーバーレイ精度が低下し、リワークの対象となってしまう。
そこで、本実施形態のリソグラフィシステム1では、塗布現像装置20で基板ロストが発生した場合であっても、基板単位のオフセットと処理対象の基板との関係に不整合を発生させることなく、オーバーレイ精度を維持させる。
図6を参照して、本実施形態におけるリソグラフィシステム1の動作について説明する。図6は、露光装置10と塗布現像装置20とホストコンピュータとの間のシーケンスタイムチャートである。
S31−1において、ホストコンピュータは、塗布現像装置20に対して、プロセスジョブPJを送信する。S31−2において、塗布現像装置20は、ホストコンピュータから送信されたプロセスジョブPJを受信する。プロセスジョブPJは、上述したように、基板にパターンを形成する処理を行うことを指示するものであって、かかる処理を行うべき複数の基板の詳細を示す基板詳細情報も含んでいる。塗布現像装置20は、ホストコンピュータからプロセスジョブPJを受信すると、基板にレジストを塗布する処理を開始する。
また、S31−3において、ホストコンピュータは、露光装置10に対して、プロセスジョブPJを送信する。S31−3で送信されるプロセスジョブPJは、S31−1で送信されるプロセスジョブPJと同じである。露光装置10は、ホストコンピュータからプロセスジョブPJを受信すると、塗布現像装置20から搬送された基板を露光する露光処理を開始する。
S31−5において、露光装置10は、塗布現像装置20に対して、基板の搬入を要求する搬入要求信号を送信する。S31−6において、塗布現像装置20は、露光装置10に対して、露光装置10に搬入する予定の基板を特定する特定情報(第1特定情報)を送信する。かかる特定情報は、塗布現像装置20でレジストが塗布されて露光処理を行うべき複数の基板のうち塗布現像装置20から露光装置10に搬送される処理対象の基板を特定するための情報である。具体的には、特定情報は、基板を識別するための基板識別子(基板ID)及び基板が収納されていたスロットを示すスロット番号の少なくとも一方を含み、本実施形態では、基板ID及びスロット番号に加えて、ロット番号と、基板種別とを含む。このように、塗布現像装置20は、露光装置10に対して、塗布現像装置20から露光装置10に搬送される処理対象の基板を特定する特定情報を通知する通知部としての機能を備えている。かかる通知部としての機能は、塗布現像装置20の全体を制御する制御部によって実現させればよい。
S31−7において、露光装置10は、塗布現像装置20から特定情報を取得する。S31−8において、露光装置10は、S31−3でホストコンピュータから取得した基板詳細情報と塗布現像装置20から取得した特定情報とを照合し、塗布現像装置20に対して、特定情報を取得したことを通知する取得信号を送信する。
S31−9において、露光装置10に対して、レジストが塗布された基板、詳細には、S31−6で送信した特定情報によって特定される基板の搬入を開始する。S31−10において、塗布現像装置20は、露光装置10に対して、露光装置10への基板の搬入の完了を通知する搬入完了信号を送信する。
S31−11において、露光装置10は、塗布現像装置20から搬入された基板を搬送して露光処理部100に搬入する(基板ステージ121に保持させる)。S31−12において、露光装置10は、基板ステージ121に保持された基板のアライメント処理及びロットに対応する(即ち、ロット単位の)補正値の反映を行う。
S31−13において、露光装置10は、S31−7で取得した特定情報に基づいて、予め初期ロットで取得した基板ごとの(即ち、基板単位の)オフセット(オフセット補正情報)の反映を行う。具体的には、特定情報に含まれる基板ID又はスロット番号に基づいて、複数の基板のそれぞれに対応する複数のオフセットから処理対象の基板に対応するオフセットを選択し、かかるオフセットを反映させる。露光装置10は、ロットに含まれる全ての基板に対して、ホストコンピュータから基板詳細情報を取得している(S31−4)ため、露光処理を行うべき複数の基板のそれぞれに対応するオフセットを選択することができる。
S31−14において、露光装置10は、基板に対して、ロットに対応する補正値及び基板ごとのオフセットを反映させながら露光処理を行う。
図7は、本実施形態のリソグラフィシステム1において、塗布現像装置20で基板ロストが発生した場合におけるロットに対応する補正値及び基板単位のオフセットの反映を概念的に示す図である。上述したように、本実施形態では、露光装置10は、処理対象の基板を特定する特定情報を塗布現像装置20から取得しているため、複数の基板のそれぞれに対応する複数のオフセットから処理対象の基板に対応するオフセットを選択することができる。従って、図7に示すように、塗布現像装置20で基板ロストが発生した場合でも、基板単位のオフセットと処理対象の基板との関係に不整合(基板ずれ)が発生することなく、基板単位のオフセットと処理対象の基板との関係を整合させることができる。
このように、本実施形態によれば、処理対象の基板を特定する特定情報に基づいて、複数の基板のそれぞれに対応する複数のオフセットから処理対象の基板に対応するオフセットを選択し、選択したオフセットを用いて処理対象の基板に露光処理を行うことができる。従って、リソグラフィシステム1(露光装置10)は、基板ロストが発生してもオーバーレイ精度を維持し、高いスループットで経済性よく高品位なデバイスななどの物品を提供することができる。かかる製造方法は、リソグラフィシステム1(露光装置10)を用いて、レジストが塗布された基板にパターンを形成する工程と、パターンを形成された基板を処理(例えば、現像)する工程を含む。また、上記形成工程につづけて、かかる製造方法は、他の周知の工程(酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージングなど)を含みうる。本実施形態における物品の製造方法は、従来に比べて、物品の性能、品質、生産性及び生産コストの少なくとも1つにおいて有利である。
また、リソグラフィシステム1において、露光装置10は、ホストコンピュータから基板詳細情報を取得しているため、塗布現像装置20で基板ロストが発生したことを検知することができる。ホストコンピュータからの基板詳細情報は、ロットに含まれる複数の基板のそれぞれを特定する情報(第2特定情報)である。従って、塗布現像装置20からの特定情報及びホストコンピュータからの基板詳細情報に基づいて、ロットに含まれる複数の基板のうち塗布現像装置20から露光装置10に搬送されなくなった基板(基板ロスト)を検知することができる。なお、このような基板ロストを検知する検知部としての機能は、通信ポートを含む制御部130で実現させればよい。
また、本実施形態では、露光装置10は、塗布現像装置20から取得した処理対象の基板を特定する特定情報に基づいて、複数の基板のそれぞれに対応する複数のオフセットから処理対象の基板に対応するオフセットを選択する場合について説明した。但し、露光装置10は、上述したように、基板ロストを検知することも可能である。従って、露光装置10は、基板ロストの検知結果に基づいて、複数の基板のそれぞれに対応する複数のオフセットから、処理対象の基板とオフセットとが整合するように、処理対象の基板に対応する1つのオフセットを選択することもできる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。例えば、本発明は、リソグラフィ装置を露光装置に限定するものではなく、描画装置やインプリント装置などのリソグラフィ装置にも適用することができる。ここで、描画装置は、荷電粒子線(電子線やイオンビームなど)で基板を描画するリソグラフィ装置であり、インプリント装置は、基板上のインプリント材(樹脂など)をモールドにより成形してパターンを基板に形成するリソグラフィ装置である。

Claims (9)

  1. 基板にレジストを塗布する塗布装置から搬送された基板にパターンを形成する処理を行うリソグラフィ装置であって、
    前記塗布装置でレジストが塗布されて前記処理を行うべき複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送される処理対象の基板を特定する第1特定情報を、前記塗布装置から取得する取得部と、
    前記第1特定情報に基づいて、前記複数の基板のそれぞれに対応する複数のオフセット補正情報から前記処理対象の基板に対応するオフセット補正情報を選択し、選択したオフセット補正情報を用いて前記処理対象の基板に前記処理を行う処理部と、
    を有することを特徴とするリソグラフィ装置。
  2. 前記第1特定情報は、基板を識別するための基板識別子、及び、基板が収納されていたスロットを示すスロット番号の少なくとも一方を含むことを特徴とする請求項1に記載のリソグラフィ装置。
  3. 前記オフセット補正情報は、前記処理を行う際の基板の位置決めに用いられる情報を含むことを特徴とする請求項1又は2に記載のリソグラフィ装置。
  4. 前記取得部は、前記複数の基板のそれぞれを特定する第2特定情報を前記リソグラフィ装置に接続されたホストコンピュータから取得し、
    前記リソグラフィ装置は、前記第1特定情報及び前記第2特定情報に基づいて、前記複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送されなくなった基板を検知する検知部を更に有することを特徴とする請求項1乃至3のうちいずれか1項に記載のリソグラフィ装置。
  5. 基板にレジストを塗布する塗布装置から搬送された基板にパターンを形成する処理を行うリソグラフィ装置であって、
    前記塗布装置でレジストが塗布されて前記処理を行うべき複数の基板のそれぞれを特定する第1特定情報を前記リソグラフィ装置に接続されたホストコンピュータから取得し、前記複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送される処理対象の基板を特定する第2特定情報を前記塗布装置から取得する取得部と、
    前記第1特定情報及び前記第2特定情報に基づいて、前記複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送されなくなった基板を検知する検知部と、
    を有することを特徴とするリソグラフィ装置。
  6. 前記検知部の検知結果に基づいて、前記複数の基板のそれぞれに対応する複数のオフセット補正情報から、前記処理対象の基板とオフセット補正情報とが整合するように、1つのオフセット補正情報を選択し、選択したオフセット補正情報を用いて前記処理を行う処理部を更に有することを特徴とする請求項5に記載のリソグラフィ装置。
  7. 前記処理部は、前記パターンに対応する像を前記処理対象の基板に投影する投影光学系を含むことを特徴とする請求項1乃至4及び6のうちいずれか1項に記載のリソグラフィ装置。
  8. 基板にレジストを塗布する塗布装置と、前記塗布装置から搬送された基板にパターンを形成する処理を行うリソグラフィ装置とを有するリソグラフィシステムであって、
    前記塗布装置は、前記塗布装置でレジストが塗布されて前記処理を行うべき複数の基板のうち前記塗布装置から前記リソグラフィ装置に搬送される処理対象の基板を特定する第1特定情報を前記リソグラフィ装置に通知する通知部を有し、
    前記リソグラフィ装置は、前記通知部で通知された前記第1特定情報に基づいて、前記複数の基板のそれぞれに対応する複数のオフセット補正情報から前記処理対象の基板に対応するオフセット補正情報を選択し、選択したオフセット補正情報を用いて前記処理対象の基板に前記処理を行う処理部を有する、
    ことを特徴とするリソグラフィシステム。
  9. 請求項1乃至7のうちいずれか1項に記載のリソグラフィ装置を用いてパターンを基板に形成する工程と、
    前記工程で前記パターンを形成された前記基板を処理する工程と、
    を有することを特徴とする物品の製造方法。
JP2014018832A 2014-02-03 2014-02-03 パターン形成方法、リソグラフィ装置及び物品の製造方法 Active JP6525500B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014018832A JP6525500B2 (ja) 2014-02-03 2014-02-03 パターン形成方法、リソグラフィ装置及び物品の製造方法
US14/608,774 US9760016B2 (en) 2014-02-03 2015-01-29 Lithography apparatus, lithography system, and method of manufacturing article
KR1020150015845A KR101827445B1 (ko) 2014-02-03 2015-02-02 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법
CN201510056652.1A CN104820343B (zh) 2014-02-03 2015-02-02 光刻装置、光刻系统和物品的制造方法
KR1020180013374A KR101935713B1 (ko) 2014-02-03 2018-02-02 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018832A JP6525500B2 (ja) 2014-02-03 2014-02-03 パターン形成方法、リソグラフィ装置及び物品の製造方法

Publications (2)

Publication Number Publication Date
JP2015146392A true JP2015146392A (ja) 2015-08-13
JP6525500B2 JP6525500B2 (ja) 2019-06-05

Family

ID=53730672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018832A Active JP6525500B2 (ja) 2014-02-03 2014-02-03 パターン形成方法、リソグラフィ装置及び物品の製造方法

Country Status (4)

Country Link
US (1) US9760016B2 (ja)
JP (1) JP6525500B2 (ja)
KR (2) KR101827445B1 (ja)
CN (1) CN104820343B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107725A (ko) * 2017-03-22 2018-10-02 캐논 가부시끼가이샤 리소그래피 장치 및 물품의 제조 방법
JP2020058177A (ja) * 2018-10-03 2020-04-09 日産自動車株式会社 充電制御方法および充電制御装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7212558B2 (ja) * 2019-03-15 2023-01-25 キヤノン株式会社 基板処理装置、決定方法及び物品の製造方法
CN113759654B (zh) * 2020-05-19 2023-07-21 长鑫存储技术有限公司 一种晶圆边缘曝光装置、方法及光刻设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043864A (en) * 1999-03-08 2000-03-28 Taiwan Semiconductor Manufacturing Company Alignment method and apparatus using previous layer calculation data to solve critical alignment problems
US20030211297A1 (en) * 2002-04-09 2003-11-13 Asml Netherlands, B.V. Lithographic apparatus, device manufacturing method, and device manufactured thereby
JP2010192593A (ja) * 2009-02-17 2010-09-02 Nikon Corp 露光装置及び露光方法、並びにデバイス製造システム
US20110250707A1 (en) * 2010-04-08 2011-10-13 Elpida Memory, Inc. Method of manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419233B2 (ja) 1999-12-15 2010-02-24 ソニー株式会社 露光方法
TW511146B (en) 2000-05-31 2002-11-21 Nikon Corp Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus
JP4905617B2 (ja) 2001-05-28 2012-03-28 株式会社ニコン 露光方法及びデバイス製造方法
EP1180788A1 (en) * 2000-08-17 2002-02-20 Infineon Technologies SC300 GmbH & Co. KG Method for wafer position data retrieval in semiconductor wafer manufacturing
US7516096B1 (en) * 2002-06-21 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication facility major excursion event cost forecast model
CN100465788C (zh) 2003-10-27 2009-03-04 三星电子株式会社 光刻装置
US8968985B2 (en) 2007-03-30 2015-03-03 Palo Alto Research Center Incorporated Method and system for patterning a mask layer
JP2012206126A (ja) 2011-03-29 2012-10-25 Toray Eng Co Ltd 露光マーキング装置及び方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043864A (en) * 1999-03-08 2000-03-28 Taiwan Semiconductor Manufacturing Company Alignment method and apparatus using previous layer calculation data to solve critical alignment problems
US20030211297A1 (en) * 2002-04-09 2003-11-13 Asml Netherlands, B.V. Lithographic apparatus, device manufacturing method, and device manufactured thereby
JP2004165610A (ja) * 2002-04-09 2004-06-10 Asml Netherlands Bv リソグラフ装置、デバイス製造方法、および、それによって製造されたデバイス
JP2010192593A (ja) * 2009-02-17 2010-09-02 Nikon Corp 露光装置及び露光方法、並びにデバイス製造システム
US20110250707A1 (en) * 2010-04-08 2011-10-13 Elpida Memory, Inc. Method of manufacturing semiconductor device
JP2011222726A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体装置の製造方法、ウェハ処理システム及びプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107725A (ko) * 2017-03-22 2018-10-02 캐논 가부시끼가이샤 리소그래피 장치 및 물품의 제조 방법
JP2018160534A (ja) * 2017-03-22 2018-10-11 キヤノン株式会社 リソグラフィ装置、および物品の製造方法
KR102274347B1 (ko) 2017-03-22 2021-07-08 캐논 가부시끼가이샤 리소그래피 장치 및 물품의 제조 방법
JP2020058177A (ja) * 2018-10-03 2020-04-09 日産自動車株式会社 充電制御方法および充電制御装置

Also Published As

Publication number Publication date
KR101935713B1 (ko) 2019-01-04
US20150220002A1 (en) 2015-08-06
KR20180019020A (ko) 2018-02-22
US9760016B2 (en) 2017-09-12
KR101827445B1 (ko) 2018-02-09
CN104820343B (zh) 2017-09-05
KR20150092001A (ko) 2015-08-12
JP6525500B2 (ja) 2019-06-05
CN104820343A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
KR101935713B1 (ko) 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법
US9880475B2 (en) Lithography apparatus, lithography method, lithography system, storage medium, and article manufacturing method
JP3870182B2 (ja) 露光装置及びデバイス製造方法
JP2011210992A (ja) リソグラフィーシステム、及びリソグラフィーシステムの制御方法、それを用いたデバイスの製造方法及び物品の製造方法
US9459541B2 (en) Substrate processing apparatus, lithography apparatus, and method of manufacturing article
JP6157573B2 (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
US20080079925A1 (en) Processing apparatus
US20220100081A1 (en) Information processing apparatus, inspection method, storage medium, exposure apparatus, determination method, and article manufacturing method
JP2008300578A (ja) 露光装置およびデバイス製造方法
JP2019102495A (ja) 情報処理装置、プログラム、リソグラフィ装置、リソグラフィシステム、および物品の製造方法
JP2013016704A (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
JP4442904B2 (ja) 露光装置及びデバイス製造方法
JP2023183679A (ja) 基板処理システム及び基板処理方法
TWI804574B (zh) 基板處理裝置
TWI670576B (zh) 光刻裝置及物品之製造方法
TW202312239A (zh) 處理裝置、搬送方法及物品之製造方法
WO2022091779A1 (ja) 反り量推定装置及び反り量推定方法
JP2009267271A (ja) 露光装置およびデバイス製造方法
TW201626437A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
JP2023163641A (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理装置
JP2022020322A (ja) リソグラフィ装置、マーク形成方法、及びパターン形成方法
JP2010147335A (ja) 残留液体除去方法、それを用いた露光装置及びデバイスの製造方法
JP2010056308A (ja) 基板処理装置および基板処理方法
KR20070080445A (ko) 집적회로 장치 제조용 노광 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190507

R151 Written notification of patent or utility model registration

Ref document number: 6525500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151