JP2015142017A - 光デバイスの製造方法及び光デバイス - Google Patents

光デバイスの製造方法及び光デバイス Download PDF

Info

Publication number
JP2015142017A
JP2015142017A JP2014014187A JP2014014187A JP2015142017A JP 2015142017 A JP2015142017 A JP 2015142017A JP 2014014187 A JP2014014187 A JP 2014014187A JP 2014014187 A JP2014014187 A JP 2014014187A JP 2015142017 A JP2015142017 A JP 2015142017A
Authority
JP
Japan
Prior art keywords
region
electrode
conductivity type
mask
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014014187A
Other languages
English (en)
Inventor
真也 菊田
Shinya Kikuta
真也 菊田
良裕 加藤
Yoshihiro Kato
良裕 加藤
浩司 根石
Koji Neishi
浩司 根石
洋二 飯塚
Yoji Iizuka
洋二 飯塚
仁嗣 三浦
Hitotsugu Miura
仁嗣 三浦
勇作 柏木
Yusaku Kashiwagi
勇作 柏木
伸明 高橋
Nobuaki Takahashi
伸明 高橋
天野　浩
Hiroshi Amano
浩 天野
本田　善央
Yoshio Honda
善央 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokyo Electron Ltd
Original Assignee
Nagoya University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokyo Electron Ltd filed Critical Nagoya University NUC
Priority to JP2014014187A priority Critical patent/JP2015142017A/ja
Priority to US14/481,971 priority patent/US20150214423A1/en
Publication of JP2015142017A publication Critical patent/JP2015142017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】接触抵抗が低く、剥がれ難い電極パッドを形成可能な光デバイスの提供。【解決手段】第１導電型のＧａＮ層１４の一主面内の第１領域上に第１導電型のＧａＮ製のコア１８が形成される。また、コアを覆うように活性領域２０及び第２導電型のＧａＮ層２２が形成される。また、第１導電型のＧａＮ層の一主面内の第２領域上に、第１電極２４及び第１電極パッド２８が形成される。また、第２導電型のＧａＮ層上、及び、上記一主面内の第３領域上に設けられたマスク上に第２電極２６が設けられる。第２電極は、第３領域の上にパッド形成領域を提供する。そして、パッド形成領域上に第２電極パッド３０が形成される。【選択図】図１

Description

本発明の実施形態は、光デバイスの製造方法及び光デバイスに関するものである。
種々の用途の光源として発光デバイスが利用されてきている。また、発光デバイスとしては、一般的には、平面型の発光デバイスが知られているが、近年、平面型の発光デバイスに比して大きい発光面積を有するロッド型発光デバイスが開発されている。
従来のロッド型発光デバイスは、基板、複数のコア、活性領域、シェル、ｎ電極、ｐ電極、第１電極パッド、及び第２電極パッドを備えている。複数のコアは、略柱状をなしており、基板の一主面に対して直交する方向に延在している。複数のコアは、ｎ型のＩＩＩ−Ｖ族半導体から構成されている。活性領域は、電流が注入されることにより光を発生する領域であり、複数のコアを覆うように設けられている。シェルは、ｐ型のＩＩＩ−Ｖ族半導体層であり、活性領域を覆うように設けられている。ｎ電極は、複数のコアに電気的に接続されている。このｎ電極上には第１電極パッドが設けられている。また、ｐ電極は、複数のコア、活性領域、及びシェルから構成される複数のロッドを覆うように、設けられている。第２電極パッドは、複数のロッドのうち一以上のロッドの上部に設けられたｐ電極上に設けられる。ロッド型発光デバイスでは、第１電極パッド及び第２電極パッドのそれぞれにワイヤがボンディングされる。このようなロッド型発光デバイスは、特表２０１３−５３４０５０号公報に記載されている。
特表２０１３−５３４０５０号公報
上述したロッド型発光デバイスでは、ロッドの上部上に設けられたｐ電極上に第２電極パッドが設けられているため、第２電極パッドとｐ電極との接触抵抗は大きくなり得る。また、ワイヤのボンディングの際に、第２電極パッドがｐ電極から剥れることがある。
したがって、本技術分野において、接触抵抗が低く、剥がれ難い電極パッドを形成可能な光デバイスの製造方法、及び光デバイスを提供することが求められている。
一実施形態においては、光デバイスの製造方法が提供される。この方法は、（ａ）第１導電型のＧａＮ層の一主面上にマスクを設ける工程であり、該一主面は、第１領域、第２領域、及び第３領域を含み、該マスクは、第１領域上に一以上の開口を提供し、第２領域及び第３領域を覆う、該工程と、（ｂ）マスクの開口から露出されている第１領域上に、第１導電型のＧａＮを選択的に成長させる工程と、（ｃ）第１導電型のＧａＮを選択的に成長させる工程により形成されたコアを覆うように、活性領域を形成する工程と、（ｄ）活性領域を覆うように第２導電型のＧａＮ層を形成する工程と、（ｅ）第２領域上のマスクを除去する工程と、（ｆ）第２領域上に第１電極を設ける工程と、（ｇ）第１電極上に第１電極パッドを設ける工程と、（ｈ）第２導電型のＧａＮ層、及び第３領域上に設けられたマスク上に第２電極を形成する工程であり、該第２電極は、第３領域上に設けられたマスク上にパッド形成領域を提供する、該工程と、（ｉ）パッド形成領域上に第２電極パッドを形成する工程と、を含む。
第３領域は、略平坦な面を提供する。この第３領域上に設けられたマスクも略平坦な表面を提供する。よって、この第３領域上に設けられたマスク上で延在するパッド形成領域も略平坦な表面を提供する。本製造方法では、このパッド形成領域上に第２電極パッドが設けられるので、第２電極パッドと第２電極との接触抵抗は小さくなる。また、第２電極に対する第２電極パッドの密着力が大きいので、ワイヤのボンディングの際の第２電極パッドの剥がれが抑制される。
一形態においては、第２電極は透明電極であってもよい。この形態では、コア、活性領域、及び第２導電型のＧａＮ層から構成される素子部の上に第２電極パッドが設けられておらず、且つ、第２電極が透明電極から構成されているので、当該素子部の上方において第２電極パッドによって光が遮蔽されない。
一形態においては、第２領域及び第３領域は、第１領域を少なくとも部分的に挟むように対角線上に位置していてもよい。この形態によれば、コア、活性領域、及び第２導電型のＧａＮ層から構成される複数の素子部に供給される電流の差異を低減させることが可能となる。
また、別の一側面においては光デバイスが提供される。この光デバイスは、第１導電型のＧａＮ層、マスク、コア、第２導電型のＧａＮ層、第１電極、第１電極パッド、第２電極、及び、第２電極パッドを備える。第１導電型のＧａＮ層は、一主面を有する。この一主面は、第１領域、第２領域、及び第３領域を含む。マスクは、第１領域上に一以上の開口を提供し、第３領域を覆う。コアは、マスクの開口から露出されている第１領域上に、第１導電型のＧａＮを選択的に成長させることにより形成されたものである。活性領域は、コアを覆うように設けられている。第２導電型のＧａＮ層は、活性領域を覆うように設けられている。第１電極は、第２領域上に設けられており、この第１電極上には、第１電極パッドが設けられている。第２電極は、第２導電型のＧａＮ層、及び第３領域上に設けられたマスクを覆うように延在する。この第２電極は、第３領域上に設けられたマスク上にパッド形成領域を提供する。第２電極パッドは、パッド形成領域上に設けられている。
一形態においては、第２電極は透明電極であってもよい。また、一形態においては、第２領域及び第３領域は、第１領域を少なくとも部分的に挟むように対角線上に位置していてもよい。
以上説明したように、接触抵抗が低く、剥がれ難い電極パッドを形成可能な光デバイスの製造方法、及び光デバイスが提供される。
一実施形態に係る光デバイスを示す断面図である。 一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。 一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。 一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。 一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。 一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
まず、一実施形態に係る光デバイスについて説明する。図１は、一実施形態に係る光デバイスを示す断面図である。図１に示す光デバイス１０は、基板１２、第１導電型のＧａＮ層１４、マスク１６、一以上のコア１８、活性領域２０、第２導電型のＧａＮ層２２、第１電極２４、第２電極２６、第１電極パッド２８、及び第２電極パッド３０を備えている。
基板１２は、サファイア、ＧａＮ、Ｓｉ、ＺｎＯ、又はＳｉＣ等から構成され得る。この基板１２の上には、第１導電型のＧａＮ層１４が設けられている。一実施形態では、第１導電型のＧａＮ層１４は、ｎ型のＧａＮ層であり、例えばＳｉといった不純物を含有し得る。なお、第１導電型のＧａＮ層１４と基板１２との間には、一以上の別の層が設けられていてもよい。例えば、基板１２上には、ＧａＮ層、ＡｌＧａＮ層、ＡｌＮ層といったバッファ層が設けられていてもよい。また、バッファ層上に、アンドープのＧａＮ層が設けられていてもよい。
第１導電型のＧａＮ層１４は、一対の主面を有している。これら一対の主面は、基板１２側の主面と、当該基板１２側の主面とは反対側の主面１４ａを含んでいる。主面１４ａは、略平坦な面であり、第１領域Ｒ１、第２領域Ｒ２、及び第３領域Ｒ３を含んでいる。一実施形態においては、第２領域Ｒ２と第３領域Ｒ３は、主面１４ａの対角線上に位置しており、第１領域Ｒ１を少なくとも部分的に挟むように位置している。なお、第３領域Ｒ３は第１領域Ｒ１によって囲まれていてもよいが、第３領域Ｒ３は第１領域Ｒ１と重複しないようになっている。
主面１４ａ上には、マスク１６が設けられている。マスク１６は、例えば、ＳｉＯ２又はＳｉＮから構成されている。マスク１６は、第３領域Ｒ３を覆っている。また、マスク１６は、一以上の開口を提供するように第１領域Ｒ１を覆っている。また、マスク１６は、第２領域Ｒ２を露出させている。
マスク１６の開口によって露出された第１領域Ｒ１上には、コア１８が設けられている。コア１８は、第１導電型のＧａＮから構成されており、開口から露出された第１領域Ｒ１上に選択的に成長されたものである。コア１８は、主面１４ａから当該主面１４ａに交差する方向に延びている。即ち、コア１８は、開口から露出された第１領域Ｒ１からマスク１６を超えて突出するように延在している。一例では、コア１８は、ロッド状をなしている。また、別の例では、コア１８は、錐体状をなし得る。
コア１８上には、当該コア１８の表面を覆うように活性領域２０が設けられている。活性領域２０は、電流が注入されることにより光を発生する領域である。活性領域２０は、一実施形態では、多重量子井戸構造を有し得る。例えば、活性領域２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮ、又はＡｌＧａＮからなる一以上の活性層、及びＧａＮ、ＡｌＩｎＧａＮ、又はＡｌＧａＮからなる一以上の層が交互に積層された構造を有し得る。より具体的には、活性領域２０は、一以上のＩｎＧａＮ活性層、及び、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、又は、ＡｌＩｎＧａＮからなる一以上の層が交互に積層された構造、一以上のＡｌＩｎＧａＮ活性層、及び、ＡｌＩｎＧａＮ、ＧａＮ、又はＡｌＧａＮからなる一以上の層が交互に積層された構造、一以上のＡｌＧａＮ活性層、及び、一以上のＡｌＧａＮ層が交互に積層された構造といった種々の構造のうち何れかを有し得る。
活性領域２０上には、当該活性領域２０を覆うように第２導電型のＧａＮ層２２が設けられている。一実施形態では、第２導電型のＧａＮ層は、ｐ型のＧａＮ層であり、例えばＭｇ、Ｚｎといった不純物を含有し得る。なお、図１においては、第２導電型のＧａＮ層２２は、活性領域２０上に直接設けられているが、第２導電型のＧａＮ層２２と活性領域２０との間には、第２導電型のＡｌＧａＮ電子障壁層が介在していてもよい。
また、図１に示すように、第２領域Ｒ２は、マスク１６によって覆われていない。この第２領域Ｒ２上には、第１電極２４が設けられている。よって、第１電極２４は、コア１８に電気的に接続している。この第１電極２４は、例えば、順に積層されたＴｉ、Ａｌ、Ｔｉ、及びＡｕから構成される多層構造を有し得る。
第１電極２４上には、第１電極パッド２８が設けられている。第１電極パッド２８は、例えば、順に積層されたＴｉ及びＡｕから構成され得る。光デバイス１０では、この第１電極パッド２８に対してワイヤがボンディングされることにより、当該光デバイス１０の外部に配線が取り出される。
また、第２導電型のＧａＮ層２２上、及び、第３領域Ｒ３上に設けられたマスク１６上には、第２導電型のＧａＮ層２２及びマスク１６を覆うように、第２電極２６が設けられている。一実施形態では、第２電極２６は、透明電極である。透明電極としては、ＩＴＯ、ＺｎＯ、ＴｉＯ２、又は、ＩＧＺＯ（ＩｎＧａＺｎＯ４）から構成された電極が例示される。或いは、第２電極２６は、反射電極であってもよい。反射電極としては、銀又は銀合金から構成された電極が例示される。
第２電極２６は、パッド形成領域２６ａを提供している。パッド形成領域２６ａは、第３領域Ｒ３の上で延在している。光デバイス１０では、略平坦な一主面１４ａの第３領域Ｒ３上に、マスク１６が設けられており、当該マスク１６の表面も略平坦な表面を提供している。また、第３領域Ｒ３上に設けられたマスク１６上で延在するパッド形成領域２６ａも略平坦な表面を提供している。このパッド形成領域２６ａには、第２電極パッド３０が設けられている。第２電極パッド３０は、例えば、順に積層されたＴｉ、及びＡｕから構成され得る。光デバイス１０では、この第２電極パッド３０に対してワイヤがボンディングされることにより、当該光デバイス１０の外部に配線が取り出される。
かかる光デバイス１０では、略平坦な表面を提供するパッド形成領域２６ａ上に第２電極パッド３０が設けられている。したがって、第２電極パッド３０と第２電極２６との間の接触抵抗が低くなる。また、第２電極パッド３０と第２電極２６との密着力が大きいので、第２電極パッド３０にワイヤをボンディングする際に第２電極パッド３０が剥がれることが抑制される。
また、第２電極パッド３０は、第１領域Ｒ１の上ではなく、当該第１領域Ｒ１とは別の第３領域Ｒ３の上に設けられている。即ち、第２電極パッド３０は、コア１８、活性領域２０、及び第２導電型のＧａＮ層２２から構成される素子部３２の上には設けられていない。また、一実施形態では、第２電極２６は、透明電極である。したがって、素子部３２の上方において光が遮蔽されないようになっている。
また、一実施形態では、主面１４ａ内において、第２領域Ｒ２と第３領域Ｒ３は、第１領域Ｒ１を少なくとも部分的に挟むように、対角線上に配置されている。したがって、複数の素子部３２に供給される電流の差異を低減させることが可能である。
なお、光デバイス１０は、発光デバイスとして利用することが可能であり、第１電極パッド２８及び第２電極パッド３０を介して電流を供給することにより光を発生することができる。また、光デバイス１０は、受光デバイスとしても利用することが可能であり、素子部３２において受けた光に基づく光電流を取り出すことができる。
以下、図１と共に図２〜図６を参照して、一実施形態に係る光デバイスの製造方法について説明する。図２〜図６は、一実施形態に係る光デバイスの製造方法の一工程によって作成される生産物を示す図である。
［第１導電型のＧａＮ層の形成］
図２を参照する。図２の（ａ）には、本製造方法の一工程によって作成される生産物Ｐ１の断面が示されており、図２の（ｂ）には、本製造方法の一工程によって作成される生産物Ｐ１を上方から視た平面図が示されている。図２に示すように、本製造方法では、基板１２の上に第１導電型のＧａＮ層１４が形成される。第１導電型のＧａＮ層１４は、成長装置、例えば、ＭＯＣＶＤ（有機金属気相成長）装置を用いることにより、形成される。これにより、生産物Ｐ１が得られる。なお、第１導電型のＧａＮ層１４の形成前に、第１導電型のＧａＮ層１４と基板１２との間に介在する上述の別の層を形成してもよい。
［マスクの形成］
図３を参照する。図３の（ａ）には、本製造方法の一工程によって作成される生産物Ｐ２の断面が示されており、図３の（ｂ）には、本製造方法の一工程によって作成される生産物Ｐ２を上方から視た平面図が示されている。図３に示すように、本製造方法では、次いで、第１導電型のＧａＮ層１４上にマスク１６が形成される。マスク１６は、この段階では、第２領域Ｒ２及び第３領域Ｒ３を覆うように形成される。また、マスク１６は、一以上の開口ＯＰを提供するように第１領域Ｒ１上にも形成される。
具体的には、第１導電型のＧａＮ層１４の主面１４ａ上に、後にマスク１６となる絶縁層が成長される。絶縁層は、例えば、ＳｉＯ２層又はＳｉＮ層である。次いで、開口ＯＰを形成するよう絶縁層がパターニングされる。具体的には、フォトリソグラフィー、ナノインプリト、電子線リソグラフィ、レーザーリソグラフィといった手法により、絶縁層上に別のマスクが形成され、次いで、絶縁層がエッチングされることにより、マスク１６が形成される。これにより、図３に示す生産物Ｐ２が得られる。なお、光デバイス１０の製造においては、ウエハに多数の光デバイス１０が作成される。このため、開口ＯＰは、ウエハから光デバイス１０の各々を切り出すためのダイシングライン上には設けられない。
［コアの形成］
次いで、本製造方法では、図４の（ａ）に示すように、コア１８が形成される。コア１８は、開口ＯＰから露出した第１領域Ｒ１上に形成される。コア１８は、第１導電型のＧａＮを、成長装置、例えば、ＭＯＣＶＤ装置を用いて第１領域Ｒ１上に選択的に成長させることにより、形成される。これにより、図４の（ａ）に示す生産物Ｐ３が得られる。
［活性領域の形成］
次いで、本製造方法では、図４の（ｂ）に示すように、活性領域２０が形成される。活性領域２０は、コア１８の表面に活性領域２０を選択的に成長させることにより、形成される。一実施形態では、活性領域２０は、成長装置、例えば、ＭＯＣＶＤ装置を用いて形成することが可能である。なお、上述したように、活性領域２０は、多重量子井戸構造を有し得る。多重量子井戸構造は、上述した交互の層をＭＯＣＶＤ装置を用いて順に成長させることにより、形成することができる。これにより、図４の（ｂ）に示す生産物Ｐ４が得られる。
［活性領域の形成］
次いで、本製造方法では、図４の（ｃ）に示すように、第２導電型のＧａＮ層２２が形成される。第２導電型のＧａＮ層２２は、活性領域２０の表面に選択的に成長される。第２導電型のＧａＮ層２２は、第２導電型のＧａＮを、成長装置、例えば、ＭＯＣＶＤ装置を用いて活性領域２０上に選択的に成長させることにより、形成される。そして、アニール処理を行って第２導電型のＧａＮ層２２内の不純物（ドーパント）を活性化させることにより、図４の（ｃ）に示す生産物Ｐ５が得られる。
［第２領域Ｒ２上のマスクの除去］
次いで、本製造方法では、図５の（ａ）に示すように、第２領域Ｒ２上のマスク１６が除去される。これにより、第２領域Ｒ２が露出される。具体的には、第２領域Ｒ２上のマスク１６を露出させるレジストマスクをリソグラフィプロセスにより形成し、次いで、第２領域Ｒ２上のマスク１６をエッチングすることにより、第２領域Ｒ２が露出される。これにより、図５の（ａ）に示す生産物Ｐ６が得られる。
［第１電極の形成］
次いで、本製造方法では、図５の（ｂ）に示すように、第１電極２４が第２領域Ｒ２上に形成される。具体的には、第２領域Ｒ２を露出させるレジストマスクを形成し、電極材料をスパッタ又は蒸着により第２領域Ｒ２上に堆積させ、次いで、リフトオフ処理を行うことにより、第１電極２４が形成される。これにより、図５の（ｂ）に示す生産物Ｐ７が得られる。なお、電極材料を堆積させた後に、アニール処理が行われてもよい。
［第２電極の形成］
次いで、本製造方法では、図６の（ａ）に示すように、第２電極２６が、第２導電型のＧａＮ層２２上、及び、マスク１６上に形成される。具体的には、第２導電型のＧａＮ層２２の表面及びマスク１６の表面を露出させるレジストマスクをリソグラフィにより形成し、次いで、第２導電型のＧａＮ層２２の表面及びマスク１６の表面に電極材料をスパッタ又は蒸着により堆積させ、しかる後に、リフトオフ処理を行うことにより、第２電極２６が形成される。これにより、図６の（ａ）に示す生産物Ｐ８が得られる。なお、電極材料を堆積させた後に、アニール処理が行われてもよい。
［第１電極パッド及び第２電極パッドの形成］
次いで、本製造方法では、図６の（ｂ）に示すように、第１電極パッド２８が第１電極２４上に形成され、第２電極パッド３０がパッド形成領域２６ａ上に形成される。具体的には、第１電極２４の表面及びパッド形成領域２６ａを露出させるレジストマスクをリソグラフィプロセスにより形成し、次いで、電極パッド材料をスパッタ又は蒸着により第１電極２４上及びパッド形成領域２６ａ上に堆積させ、しかる後に、リフトオフ処理を行うことにより、第１電極パッド２８及び第２電極パッド３０が形成される。これにより、図６の（ｂ）に示す生産物Ｐ９が得られる。この生産物Ｐ９は図１に示した光デバイス１０となる。したがって、光デバイス１０は、第２電極パッド３０が形成される第３領域Ｒ３に、第２電極パッド３０、第２電極２６、及びマスク１６の層が第１導電型のＧａＮ層１４の一主面上に形成され、当該第３領域Ｒ３に活性領域２０が存在しない構造となる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、第２電極２６は、素子部３２を避けるようにメッシュ状に設けられていてもよい。また、上述した実施形態の製造方法では、第１電極パッド及び第２電極パッドが同時に作成されるが、これら電極パッドは個別の工程において作成されてもよい。
１０…光デバイス、１２…基板、１４…第１導電型のＧａＮ層、１４ａ…主面、１６…マスク、１８…コア、２０…活性領域、２２…第２導電型のＧａＮ層、２４…第１電極、２６…第２電極、２６ａ…パッド形成領域、２８…第１電極パッド、３０…第２電極パッド、３２…素子部、ＯＰ…開口、Ｒ１…第１領域、Ｒ２…第２領域、Ｒ３…第３領域。

Claims (6)

  1. 第１導電型のＧａＮ層の一主面上にマスクを設ける工程であり、該一主面は、第１領域、第２領域、及び第３領域を含み、該マスクは、前記第１領域上に一以上の開口を提供し、前記第２領域及び前記第３領域を覆う、該工程と、
    前記マスクの開口から露出されている前記第１領域上に、第１導電型のＧａＮを選択的に成長させる工程と、
    前記第１導電型のＧａＮを選択的に成長させる工程により形成されたコアを覆うように、活性領域を形成する工程と、
    前記活性領域を覆うように第２導電型のＧａＮ層を形成する工程と、
    前記第２領域上のマスクを除去する工程と、
    前記第２領域上に第１電極を設ける工程と、
    前記第１電極上に第１電極パッドを設ける工程と、
    前記第２導電型のＧａＮ層、及び前記第３領域上に設けられた前記マスク上に第２電極を形成する工程であり、該第２電極は、前記第３領域上に設けられた前記マスク上にパッド形成領域を提供する、該工程と、
    前記パッド形成領域上に第２電極パッドを形成する工程と、
    を含む、光デバイスの製造方法。
  2. 前記第２電極は、透明電極である、請求項１に記載の光デバイスの製造方法。
  3. 前記第２領域及び前記第３領域は、前記第１領域を少なくとも部分的に挟むように対角線上に位置している、請求項１又は２に記載の光デバイスの製造方法。
  4. 第１領域、第２領域、及び第３領域を含む一主面を有する第１導電型のＧａＮ層と、
    前記第１領域上に一以上の開口を提供し、前記第３領域を覆うマスクと、
    前記マスクの開口から露出されている前記第１領域上に、第１導電型のＧａＮを選択的に成長させることにより形成されたコアと、
    前記コアを覆うように設けられた活性領域と、
    前記活性領域を覆うように設けられた第２導電型のＧａＮ層と、
    前記第２領域上に設けられた第１電極と、
    前記第１電極上に設けられた第１電極パッドと、
    前記第２導電型のＧａＮ層、及び前記第３領域上に設けられた前記マスクを覆うように延在する第２電極であり、該第３領域上に設けられた前記マスク上にパッド形成領域を提供する、該第２電極と、
    前記パッド形成領域上に設けられた第２電極パッドと、
    を備える光デバイス。
  5. 前記第２電極は、透明電極である、請求項４に記載の光デバイス。
  6. 前記第２領域及び前記第３領域は、前記第１領域を少なくとも部分的に挟むように対角線上に位置している、請求項４又は５に記載の光デバイス。
JP2014014187A 2014-01-29 2014-01-29 光デバイスの製造方法及び光デバイス Pending JP2015142017A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014014187A JP2015142017A (ja) 2014-01-29 2014-01-29 光デバイスの製造方法及び光デバイス
US14/481,971 US20150214423A1 (en) 2014-01-29 2014-09-10 Method for manufacturing optical device and optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014187A JP2015142017A (ja) 2014-01-29 2014-01-29 光デバイスの製造方法及び光デバイス

Publications (1)

Publication Number Publication Date
JP2015142017A true JP2015142017A (ja) 2015-08-03

Family

ID=53679843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014187A Pending JP2015142017A (ja) 2014-01-29 2014-01-29 光デバイスの製造方法及び光デバイス

Country Status (2)

Country Link
US (1) US20150214423A1 (ja)
JP (1) JP2015142017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152873A1 (ja) * 2022-02-10 2023-08-17 日本電信電話株式会社 ナノ構造デバイスの作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
WO2007001098A1 (en) * 2005-06-25 2007-01-04 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152873A1 (ja) * 2022-02-10 2023-08-17 日本電信電話株式会社 ナノ構造デバイスの作製方法

Also Published As

Publication number Publication date
US20150214423A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP5421001B2 (ja) 発光素子及びその製造方法
JP6160726B2 (ja) 発光装置
WO2013161208A1 (ja) 発光素子
JP2007103934A (ja) 垂直構造発光ダイオードの製造方法
JP2016015467A (ja) 発光素子の製造方法
JP2007088480A (ja) 垂直構造発光ダイオードの製造方法
US10453991B2 (en) Light-emitting device comprising active nanowires and contact nanowires and method of fabrication
JP2011040739A (ja) 垂直型発光ダイオード及びその製造方法
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP6164560B2 (ja) 水平型パワーｌｅｄ素子及びその製造方法
JP2012248807A (ja) 発光素子およびその製造方法
JP5894191B2 (ja) 小型化された寸法を有する固体照明装置および製造方法
JP2012033859A (ja) 三次元発光デバイス及びその製造方法
US9048381B1 (en) Method for fabricating light-emitting diode device
US20150214429A1 (en) Method for manufacturing rod-type light emitting device and rod-type light emitting device
KR100969160B1 (ko) 발광소자 및 그 제조방법
US9153736B2 (en) Light-emitting diode device and method for fabricating the same
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP2015142017A (ja) 光デバイスの製造方法及び光デバイス
KR101837623B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US9553238B2 (en) Method of manufacturing light emitting element
WO2013094083A1 (ja) Iii族窒化物半導体素子およびその製造方法
JP2018182031A (ja) 発光素子の製造方法
KR101521574B1 (ko) 반도체 발광소자를 제조하는 방법