JP2015115933A - ホールドオーバー回路および基地局 - Google Patents

ホールドオーバー回路および基地局 Download PDF

Info

Publication number
JP2015115933A
JP2015115933A JP2013259243A JP2013259243A JP2015115933A JP 2015115933 A JP2015115933 A JP 2015115933A JP 2013259243 A JP2013259243 A JP 2013259243A JP 2013259243 A JP2013259243 A JP 2013259243A JP 2015115933 A JP2015115933 A JP 2015115933A
Authority
JP
Japan
Prior art keywords
control
control voltage
holdover
history data
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013259243A
Other languages
English (en)
Inventor
小林 隆宏
Takahiro Kobayashi
隆宏 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013259243A priority Critical patent/JP2015115933A/ja
Publication of JP2015115933A publication Critical patent/JP2015115933A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】リファレンス信号を喪失したホールドオーバー制御に移行してもある程度長時間にわたってフレームタイミングのずれを許容範囲に保って基地局の同期を維持することが可能なホールドオーバー回路およびホールドオーバー回路を備えた基地局を提供する。【解決手段】本発明にかかるホールドオーバー回路114の代表的な構成は、内部発振器128と、内部発振器128に対してクロック速度を制御する制御電圧を与える制御部130と、制御電圧の電圧値の履歴データを記憶するメモリ132とを備えるホールドオーバー回路114において、制御部130は、通常時にはリファレンス信号とフレームクロック信号の位相差情報に基づいて制御電圧を生成しながらメモリ132に履歴データを記憶させ、リファレンス信号を喪失したホールドオーバー制御時にはメモリ132から履歴データを時系列に沿って順次読み出して制御電圧を生成することを特徴とする。【選択図】図2

Description

本発明は、GPS同期または周辺基地局に同期を行う基地局におけるホールドオーバー回路、および当該ホールドオーバー回路を備えた基地局に関する。
PHS(Personal Handy phone System)では、基地局は、GPS衛星やISDN回線、光回線から供給されるクロックを受信することにより継続的に同期を行っている。GPSユニットが搭載された基地局では、GPS衛星から受信したクロックである1PPS(Pulse Per Second)信号を基準(リファレンス信号)としてフレームタイミングの同期(GPS同期)を行っている。
フレームタイミングの同期は、電圧制御発振器(以下、内部発振器と称する)に対する制御電圧を調整することによって行う。詳しくは、基地局のシステムの動作クロックは高周波であり、フレームクロックは低周波であって、フレームクロックに対する動作クロックのカウント数は一定である(変動させない)。そしてフレームクロックとリファレンス信号のクロックにずれがある場合には、制御電圧を調整して動作クロックを加減速して、フレームタイミングとリファレンス信号の同期を行う。なお同期は位相の一致(タイミングの一致)ではなく、システム運用開始時の位相のずれ幅を維持するように同期を行う。
基地局には、1PPS信号の供給が途絶えた場合に動作クロックを維持するホールドオーバー回路が設けられている。特許文献1のホールドオーバー機能付きクロック供給装置は、ホールドオーバー制御を行っていない通常時に、リファレンス信号(例えば1PPS信号によって得られるクロック)との位相差情報をメモリに記憶・更新する。リファレンス信号を喪失してホールドオーバー制御に移行すると、予め記憶されていた位相差情報から内部発振器の制御電圧値を算出し、その制御電圧値に固定して出力クロックを得ている。
このように、従来のホールドオーバー回路では、リファレンス信号を喪失した場合、内部発振器の制御電圧をリファレンス信号喪失時の制御電圧値に固定してホールドオーバー制御を行っていた。
ホールドオーバー制御を所定時間行った後には、周辺の基地局から制御信号を受信して周辺基地局のフレームタイミングを取得し、これをリファレンス信号として自局のフレームタイミングの同期を行う(エア同期)。またエア同期開始後にさらに周辺基地局の制御信号を喪失した場合にも、ホールドオーバー制御に移行する。ホールドオーバー制御を所定時間行った後に周辺基地局の制御信号または1PPS信号のいずれも取得できない場合には、基地局のシステムを停止する。
特開2002−232407号公報
しかしながら、特許文献1に記載のホールドオーバー回路では、ホールドオーバー制御に移行した瞬間に内部発振器の制御電圧を所定の電圧値に固定するため、周波数のオフセットが発生してしまう。詳しくは、リファレンス信号が入力されているとき、これに同期するように内部発振器の制御電圧を調整するが、完全に理想的な電圧値に固定できるものではない。制御電圧は理想値を中心として周期的に変動し、内部発振器の周波数も周期的に変動しながら、フレームタイミングの同期を維持している。したがって、リファレンス信号を喪失した瞬間には、理想値に対する周波数のオフセットが発生してしまうのである。
そして周波数にオフセットを有したままホールドオーバー制御を継続すると、フレームタイミングのリファレンス信号に対するずれが次第に大きくなってしまう。このため長時間にわたってホールドオーバー制御を行うことはできず、短い所定時間(例えば数秒)後には上記のようにエア同期に移行したり、基地局を停止したりする必要がある。
本発明は、このような課題に鑑み、リファレンス信号を喪失してホールドオーバー制御に移行しても、ある程度長時間にわたってリファレンス信号に対するフレームタイミングのずれを許容範囲に保つことが可能なホールドオーバー回路、およびホールドオーバー回路を備えた基地局を提供することを目的とする。
上記課題を解決するために、本発明にかかるホールドオーバー回路の代表的な構成は、内部発振器と、内部発振器に対してクロック速度を制御する制御電圧を与える制御部と、制御電圧の電圧値の履歴データを記憶するメモリとを備えるホールドオーバー回路において、制御部は、通常時にはリファレンス信号とフレームクロック信号の位相差情報に基づいて制御電圧を生成しながらメモリに履歴データを記憶させ、リファレンス信号を喪失したホールドオーバー制御時にはメモリから履歴データを時系列に沿って順次読み出して制御電圧を生成することを特徴とする。
当該制御部は、ホールドオーバー制御開始時に、メモリに記憶された履歴データから、直近の所定数の履歴データからなるデータ群に類似するデータ群を検索し、類似するデータ群以降から履歴データを読み出して制御電圧を生成するとよい。
上記課題を解決するために、本発明にかかる基地局の代表的な構成は、端末と無線通信を行う基地局において、リファレンス信号と基地局が生成するフレームクロック信号との位相差を検出して位相差情報を生成する位相差検出部と、ホールドオーバー回路とを備え、ホールドオーバー回路が、内部発振器と、内部発振器に対してクロック速度を制御する制御電圧を与える制御部と、制御電圧の電圧値の履歴データを記憶するメモリとを含み、制御部は、通常時には位相差情報に基づいて制御電圧を生成しながらメモリに履歴データを蓄積し、リファレンス信号を喪失したホールドオーバー制御時には履歴データを時系列に沿って順次読み出して制御電圧を生成することを特徴とする。
本発明によれば、リファレンス信号を喪失してホールドオーバー制御に移行しても、ある程度長時間にわたってリファレンス信号に対するフレームタイミングのずれを許容範囲に保つことが可能なホールドオーバー回路、およびホールドオーバー回路を備えた基地局を提供することができる。
基地局を含む無線通信システムの概念図である。 基地局の機能を示すブロック図である。 ホールドオーバー回路の制御部が内部発振器に与える制御電圧の一例を示す波形図である。 ホールドオーバー回路のメモリに記憶された履歴データを示す概念図である。 ホールドオーバー制御時の制御電圧の一例を示す波形図である。 ホールドオーバー制御時の制御電圧の図5とは別の例を示す波形図である。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。
図1は基地局110a、110bを含む無線通信システム100の概念図である。図1では2つの基地局110a、110bを例示しているが、実際にはさらに多数の基地局から構成されている。基地局110a、110bは不図示の無線端末と無線通信を行い、他の無線端末やサーバーに対する通信サービスを提供する。
基地局110a、110bは、それぞれGPS衛星102から受信した信号からの1PPS信号を基準としてGPS同期を行っている。1PPS信号を喪失した場合、後述するホールドオーバー制御を行った後に、周辺の基地局の制御信号(CCH)を受信してエア同期を行う。さらにエア同期中に制御信号を喪失した場合にも、後述するホールドオーバー制御を行う。
図2は、基地局110aの機能を示すブロック図である。基地局110bの構成は基地局110aと同様であるため説明を省略する。図2において点線で示しているのは、ホールドオーバー制御時に使用されないブロックである。
基地局110aは、位相差検出部112と、ホールドオーバー回路114と、リファレンス信号生成部116と、フレームクロック信号生成部118と、復調部120と、GPS受信部122と、無線通信部124と、通信制御部126と、を備えている。
ホールドオーバー回路114は、内部発振器128と、内部発振器128に対してクロック速度を制御する制御電圧を与える制御部130と、制御電圧の電圧値の履歴データを記憶するメモリ132と、制御部130の制御信号をD/A変換して制御電圧とするD/A変換部134と、を備えている。
制御部130は、通常時には位相差情報に基づいて制御電圧を生成しながら、メモリ132に制御電圧の履歴データを蓄積する。一方、制御部130は、リファレンス信号を喪失したホールドオーバー制御時にはメモリ132に記憶された履歴データを時系列に沿って順次読み出して制御電圧を生成する。
以下、図2を参照しながら、ホールドオーバー制御をしていない状態での基地局110aの具体的な動作について説明する。まず、GPS衛星102から信号を受信できる通常時においては、基地局110aは、GPS受信部122によってGPS衛星102からの受信信号より1PPS信号を生成する。GPS受信部122の1PPS信号はリファレンス信号生成部116に入力される。
エア同期を行っている場合、基地局110aは、無線通信部124によって、周辺の基地局である基地局110bからの制御信号(CCH)を受信する。無線通信部124の受信信号は復調部120によって復調され、CCHタイミング信号としてリファレンス信号生成部116に入力される。
リファレンス信号生成部116は、GPS同期しているときはGPS受信部122の受信信号(1PPS信号)によってリファレンス信号を生成し、エア同期しているときは無線通信部124の受信信号に基づくCCHタイミング信号によってリファレンス信号を生成する。リファレンス信号生成部116が生成したリファレンス信号は、位相差検出部112およびフレームクロック信号生成部118に入力される。
位相差検出部112は、リファレンス信号生成部118のリファレンス信号とフレームクロック信号生成部118のフレームクロック信号の位相差を検出し、その位相差情報を生成する。位相差情報はホールドオーバー回路114の制御部130に入力する。
このように制御部130は、GPS同期ができる通常時においては、位相差情報を得ることができる。また、エア同期しているときも位相差情報を得ることができる。ただし、エア同期は、ホールドオーバー回路114のホールドオーバー制御が所定時間経過してから行われる。
すなわち、GPS衛星102の1PPS信号を受信できなくなると、GPS同期によるリファレンス信号を喪失し、制御部130は位相差情報が得られなくなる。そうすると、まずホールドオーバー回路114は位相差情報を喪失した状態でホールドオーバー制御を開始する。ホールドオーバー制御が所定時間経過すると基地局110aはエア同期に移行して、位相差検出部112は、再びエア同期によるリファレンス信号を得るため、制御部130は位相差情報を得ることとなる。
制御部130は、このように位相差情報を得ている間は、その位相差情報に基づいて生成した制御信号をD/A変換部134に入力する。D/A変換部134は制御部130の制御信号をD/A変換し、制御電圧として内部発振器128に入力する。このように制御部130は、D/A変換部134を介して内部発振器128に制御電圧を与えている。
メモリ132は、制御部130が内部発振器128に与えている制御電圧(あるいはD/A変換する前の制御信号でも良い)の電圧値を履歴データとして時系列に記憶する。メモリ132は、リングバッファで常にホールドオーバーの所定時間(例えば10分間)以上分の履歴データを記憶する。
制御部130によって制御電圧を与えられた内部発振器128は、クロック(CLK)を生成し、フレームクロック信号生成部118に入力する。フレームクロック信号生成部118は、内部発振器128が出力する動作クロック(ベースクロック)と、制御部130が出力するフレームタイミング合わせ込み信号に基づいて、リファレンス信号を基準としたフレームクロック信号を出力する。
フレームクロック信号は、通信制御部126に入力される。通信制御部126はフレームクロック信号にもとづいて無線通信の送受信の制御を行う。またフレームクロック信号は、上述したように位相差検出部112にフィードバックする。
図3は、ホールドオーバー回路114の制御部130が内部発振器128に与える制御電圧の一例を示す波形図である。縦軸は、電圧の大きさ(V)を示し、横軸は、時間t(sec)を示している。
内部発振器128は、例えばVCOCXO(電圧制御恒温層型水晶発振器)であり、印加される制御電圧によって発振周波数が変化する。制御電圧値が大きくなれば内部発振器128の発振周波数が高くなってクロック速度が速くなり、制御電圧値が小さくなれば発振周波数が低くなってクロック速度が遅くなる。
図3において理想値とは、リファレンス信号と完全に同期する動作クロックを出力するための制御電圧の値である。しかし動作クロックが完全に理想的な周波数に固定できるものではなく、図3に示すように、制御電圧値は一定の変動幅で周期的に変動することによって安定的にフレームタイミングの同期を維持している。本発明は、この点に着目したものである。
以下、図2を参照しながら、ホールドオーバー制御時の基地局110aの具体的な動作について説明する。
上述したように、ホールドオーバー制御時には、ホールドオーバー回路114の制御部130は、リファレンス信号を喪失した状態となっている。したがって、図2において、点線で示される構成要素および点線矢印で示される信号の供給は使用されない状態となっている。
ホールドオーバー回路114がホールドオーバー制御を開始すると、制御部130はメモリ132に記憶された履歴データを時系列に沿って順次読み出して制御電圧(厳密には制御信号)を生成する。この制御電圧に基づいて内部発振器128の周波数(クロック速度)が制御され、内部発振器128の出力クロックはフレームクロック信号生成部118に入力される。
フレームクロック信号生成部118は、内部発振器128の出力クロックは分周され制御部130のフレームタイミング合わせ込み信号により決められた位相でフレームクロック信号を出力する。フレームクロック信号は通信制御部126に入力され、送受信制御が行われる。
本実施形態では、ホールドオーバー制御する時間を10分間(上位基地局である基地局110bの起動時間)としている。これは、周辺基地局110bが何らかの要因で再起動した場合でもその間同期を保つことができる。またホールドオーバー制御の終了前であっても、GPS衛星102から1PPS信号を受信した場合にはGPS同期に移行する。
図4は、ホールドオーバー回路114のメモリ132に記憶された履歴データを示す概念図である。ホールドオーバー制御時の履歴データの読み出し方には2通りある。まず、1つ目の読み出し方として直近の10分間の履歴データを読み出す場合について説明する。
図4は、下向き矢印に沿う時系列順に履歴データを示したものであり、履歴データの下端は最新の履歴データを示し、上に行くほど過去の履歴データを示している。ホールドオーバー制御が開始すると、ホールドオーバー回路114の制御部130は、直近の10分間を再生区間として、10分前の履歴データから時系列順に読み出す。
図5は、ホールドオーバー制御時の制御電圧の一例を示す波形図である。図3と同様に縦軸が電圧の大きさを示し、横軸が時間を示している。実線で描く波形が同期中の制御電圧値の変化を示し、点線で描く波形がホールドオーバー中の制御電圧値の変化を示している。図5に示すように制御電圧は、ホールドオーバー制御を開始すると、点線で示すように直近10分間の波形を再生する。その後、再生10分間を経過すると、ホールドオーバー制御が終了する。
図5において「不連続」と記載しているように、ホールドオーバー制御開始時の制御電圧と10分前の制御電圧とでは値が異なる可能性があるため、電圧値の不連続が生じる。すると当然に、ホールドオーバー制御に移行するときフレームクロック信号生成部118からの出力信号にドリフトが生じてしまう。しかし、実際の運用上において、このドリフトは許容範囲内に収まっている。
例えば、ホールドオーバー制御時間の10分間におけるフレームクロック信号のフレームタイミングのずれの許容範囲を1μsとする。基地局110aは基地局110bより一定周期(100ms)毎に制御信号(CCH)を受信してエア同期を行い、フレームタイミング(CCHタイミング信号)を得るものとする。また、内部発振器128の周波数の可変範囲を±0.5ppm(parts per million)とし、8ビットのD/A変換部134を使用したとする。
そうすると、1LSB(Least Significant Bit)あたり1ppm/256すなわち0.0039ppmの変動となる。ホールドオーバー開始時にドリフトによって100LSB程度の変動があったとすると、100ms後は0.0039ppm×100LSB×0.1sとなり、0.039μsのずれとなる。
通常、フレームクロック信号とリファレンス信号のフレームタイミングのずれは0.5μs以内に制御されているため、0.039μsのずれを生じてもその後の制御を含め許容範囲内に収まっていることになる。
またホールドオーバー時間は、エア同期する相手である周辺の基地局110bの再起動時間程度(10分間)と比較的短い時間としているため、内部発振器128の経年変化は無視できる。ただし、初期の無視できない短時間での経年変化は予め除去しておく。
このように、ホールドオーバー回路114、およびホールドオーバー回路114を備えた基地局110aの上記構成によれば、リファレンス信号を喪失したホールドオーバー制御に移行しても、長時間にわたってリファレンス信号に対するフレームタイミングのずれを許容範囲に保つことができる。
また、上記構成では、デジタル処理のため基本的に従来の構成に対する追加回路を必要としない。データ量もそれほど多くないため、メモリ132は予め備わっているものを利用するだけで済む。
次に制御部130がメモリ132の記憶された履歴データを読み出す2つ目の読み出し方について説明する。この読み出し方では、制御部130がメモリ132の履歴データの中から、直近の所定数の履歴データからなるデータ群に類似するデータ群を検索し、その類似するデータ群以降から履歴データを読み出す。
図6は、ホールドオーバー制御時の制御電圧の図5とは別の例を示す波形図である。図6は、図3と同様に縦軸が電圧の大きさを示し、横軸が時間を示している。実線で描く波形が同期中の制御電圧値の変化を示し、点線で描く波形がホールドオーバー中の制御電圧値を示している。以下、図4および図6を参照しながら説明する。
図4および図6に示すように、まず制御部130は、メモリ132に記憶された履歴データから直近N個(例えば4個)の履歴データからなるデータ群200を抽出する。このデータ群200と過去の履歴データを比較しながら遡って、直近の履歴データからなるデータ群200と類似するデータ群202を検索して抽出する。その後、制御部130はその直近の履歴データからなるデータ群200と類似するデータ群202以降の10分間の履歴データを再生区間として時系列順に読み出して制御電圧(制御信号)を生成する。
この生成された制御電圧によって、内部発振器128の周波数を制御し、ホールドオーバー制御を開始する。図6に示すように制御電圧は、ホールドオーバー制御を開始すると、制御部130は直近の履歴データからなるデータ群200と類似するデータ群202以降の10分間の履歴データ10分間の波形を再生するため、点線で示す波形に切り替わる。その後、再生10分間を経過すると、ホールドオーバー制御が終了する。
これにより図6に示すように、制御電圧には不連続は生じづらく、このためフレームクロックのドリフトも軽減され、無線端末との通信を円滑に継続することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、GPS同期またはエア同期を行う基地局におけるホールドオーバー回路、および当該ホールドオーバー回路を備えた基地局として利用可能である。
100…無線通信システム、102…GPS衛星、110b…基地局、110a…基地局、112…位相差検出部、114…ホールドオーバー回路、116…リファレンス信号生成部、118…フレームクロック信号生成部、120…復調部、126…通信制御部、128…内部発振器、130…制御部、132…メモリ、134…D/A変換部、200…データ群、202…データ群、122…GPS受信部、124…無線通信部

Claims (3)

  1. 内部発振器と、該内部発振器に対してクロック速度を制御する制御電圧を与える制御部と、前記制御電圧の電圧値の履歴データを記憶するメモリとを備えるホールドオーバー回路において、
    前記制御部は、
    通常時にはリファレンス信号とフレームクロック信号の位相差情報に基づいて前記制御電圧を生成しながら前記メモリに前記履歴データを記憶させ、
    前記リファレンス信号を喪失したホールドオーバー制御時には前記メモリから前記履歴データを時系列に沿って順次読み出して前記制御電圧を生成することを特徴とするホールドオーバー回路。
  2. 前記制御部は、ホールドオーバー制御開始時に、前記メモリに記憶された前記履歴データから、直近の所定数の履歴データからなるデータ群に類似するデータ群を検索し、該類似するデータ群以降から前記履歴データを読み出して前記制御電圧を生成することを特徴とする請求項1に記載のホールドオーバー回路。
  3. 端末と無線通信を行う基地局において、
    リファレンス信号と該基地局が生成するフレームクロック信号との位相差を検出して位相差情報を生成する位相差検出部と、ホールドオーバー回路とを備え、
    前記ホールドオーバー回路が、内部発振器と、該内部発振器に対してクロック速度を制御する制御電圧を与える制御部と、前記制御電圧の電圧値の履歴データを記憶するメモリとを含み、
    前記制御部は、
    通常時には前記位相差情報に基づいて前記制御電圧を生成しながら前記メモリに前記履歴データを蓄積し、
    前記リファレンス信号を喪失したホールドオーバー制御時には前記履歴データを時系列に沿って順次読み出して前記制御電圧を生成することを特徴とする基地局。
JP2013259243A 2013-12-16 2013-12-16 ホールドオーバー回路および基地局 Pending JP2015115933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013259243A JP2015115933A (ja) 2013-12-16 2013-12-16 ホールドオーバー回路および基地局

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013259243A JP2015115933A (ja) 2013-12-16 2013-12-16 ホールドオーバー回路および基地局

Publications (1)

Publication Number Publication Date
JP2015115933A true JP2015115933A (ja) 2015-06-22

Family

ID=53529315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013259243A Pending JP2015115933A (ja) 2013-12-16 2013-12-16 ホールドオーバー回路および基地局

Country Status (1)

Country Link
JP (1) JP2015115933A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171094B2 (en) 2016-04-25 2019-01-01 Seiko Epson Corporation High accuracy clock synchronization circuit
US10348309B2 (en) 2016-04-25 2019-07-09 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
US10613234B2 (en) 2016-04-25 2020-04-07 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171094B2 (en) 2016-04-25 2019-01-01 Seiko Epson Corporation High accuracy clock synchronization circuit
US10348309B2 (en) 2016-04-25 2019-07-09 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
US10613234B2 (en) 2016-04-25 2020-04-07 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle

Similar Documents

Publication Publication Date Title
JPH07287083A (ja) 世界測位衛星システム衛星を利用した時刻同期装置及びその方法
JP3560489B2 (ja) 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
JP2015115933A (ja) ホールドオーバー回路および基地局
JP2010068065A (ja) 基準信号発生装置
US4270211A (en) System for synchronizing exchanges of a telecommunications network
JPH10145255A (ja) 無線信号の選択呼出システムおよび選択呼出方法
JP2009194778A (ja) 周波数補正方法及び装置
JP2012004914A (ja) タイミング同期装置、タイミング同期方法
JP5115265B2 (ja) 情報処理装置およびタイミング同期方法
JP4699250B2 (ja) 無線装置
JP2011155360A (ja) 同期信号生成装置、同期信号生成方法
JP6452434B2 (ja) 基準信号発生装置及び基準信号発生方法
JP4139279B2 (ja) クロック調整回路およびクロック調整方法
JP6204122B2 (ja) 基地局およびエア同期方法
KR20050102594A (ko) 휴대인터넷 중계기의 위상 동기 구현 장치 및 방법
JP2014154973A (ja) クロックデータリカバリー装置、シリアルデータ受信装置、及びシリアルデータ通信装置
JP2003188718A (ja) 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置
KR100857953B1 (ko) 향상된 기지국 동기화를 구현한 디지털 코드리스 전화시스템
JP3439448B2 (ja) 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
JP6470364B2 (ja) 基地局およびエア同期方法
JP2014225849A (ja) 基地局およびその同期方法
JP2009284196A (ja) 発振回路、発振回路を備えた電子機器及び発振回路の制御方法
JP2019083537A (ja) 基地局およびエア同期方法
JP2015039121A (ja) 基地局およびエア同期方法
JP2010130145A (ja) 基準信号発生装置