JP2015115608A - ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス - Google Patents

ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス Download PDF

Info

Publication number
JP2015115608A
JP2015115608A JP2014245676A JP2014245676A JP2015115608A JP 2015115608 A JP2015115608 A JP 2015115608A JP 2014245676 A JP2014245676 A JP 2014245676A JP 2014245676 A JP2014245676 A JP 2014245676A JP 2015115608 A JP2015115608 A JP 2015115608A
Authority
JP
Japan
Prior art keywords
normally
transistor
composite
power device
low voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014245676A
Other languages
English (en)
Inventor
エイ． ブライアー マイケル
A Briere Michael
エイ． ブライアー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2015115608A publication Critical patent/JP2015115608A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】静電放電（ＥＳＤ）保護クランプを備えたノーマリオフ（エンハンスメント型）複合パワーデバイスを提供する。
【解決手段】ノーマリオフ複合パワーデバイス200は、ノーマリオフ複合デバイスの複合ドレイン202を形成するノーマリオン（デプレッション型）パワートランジスタ210と、このノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタ220を含む。ノーマリオフ低電圧トランジスタにより、ノーマリオフ複合パワーデバイスの複合ソース204と複合ゲート206が形成される。ノーマリオフ複合パワーデバイスは、複合ソースと複合ゲートとの間に接続された静電放電保護クランプ230も含む。静電放電保護クランプは、ノーマリオフ複合パワーデバイスを静電放電から保護するように構成されている。
【選択図】図２

Description

本願は、２０１３年１２月９日付け仮出願：発明の名称"III-Nitride Transistor Cascoded with Diode Protected Silicon MOSFET”（ダイオードで保護されたシリコンＭＯＳＦＥＴとカスコード接続されたＩＩＩ族窒化物トランジスタ）、仮出願番号：No. 61/913,533の利益および優先権を主張するものである。ここで上記仮出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
定義
本願において用いられる表現「ＩＩＩ−Ｖ族半導体」とは、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素とを含む化合物半導体のことである。一例としてＩＩＩ−Ｖ族半導体を、ＩＩＩ族窒化物半導体として形成することができる。「ＩＩＩ族窒化物」または「ＩＩＩ−Ｎ」とは、窒素と少なくとも１つのＩＩＩ族元素たとえばアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）およびホウ素（Ｂ）などを含む化合物半導体のことであり、以下に挙げる合金のいずれかに限定されるものではないが、たとえば、窒化アルミニウムガリウム（ＡｌxＧａ(1-x)Ｎ）、窒化インジウムガリウム（ＩｎyＧａ(1-y)Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)Ｎ）、砒化燐化窒化ガリウム（ＧａＡｓaＰbＮ(1-a-b)）、砒化燐化窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)ＡｓaＰbＮ(1-a-b)）などである。さらにＩＩＩ−Ｎとは一般に、以下に限定されるものではないが、Ｇａ極性、Ｎ極性、半極性、または無極性の結晶配向のいずれかを含む極性のことも指す。ＩＩＩ−Ｎ材料には、ウルツ鉱、閃亜鉛鉱、または混合されたポリタイプも含めることができるし、さらに単一結晶、単結晶、多結晶または非晶質構造も含めることができる。また、本願において用いられる窒化ガリウムまたはＧａＮとは、ＩＩＩ−Ｎ化合物半導体のことであり、この場合、１つまたは複数のＩＩＩ族元素には、若干量または相当量のガリウムが含まれるが、ガリウムに加え他のＩＩＩ族元素も含めることができる。
これらに加え、本願において用いられる表現「ＩＶ族」とは、たとえばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）など、少なくとも１つのＩＶ族元素を含む半導体のことであり、これにはさらに、たとえばシリコンゲルマニウム（ＳｉＧｅ）およびシリコンカーバイド（ＳｉＣ）などの化合物半導体も含めることができる。同様にＩＶ族とは、ＩＶ族元素から成る２つ以上の層または、歪みＩＶ族材料を生成するＩＶ族元素のドーピングを含む半導体材料のことであり、さらにＩＶ族をベースとする複合基板も含むことができ、たとえば単結晶または多結晶ＳｉＣオン・シリコン（ＳｉＣ ｏｎ ｓｉｌｉｃｏｎ）、シリコン・オン・インシュレータ（ＳＯＩ）、酸素移植分離（ＳＩＭＯＸ）プロセス基板、ならびにシリコン・オン・サファイア（ＳＯＳ）などである。
なお、本願においてトランジスタまたはスイッチについて用いられる用語「低電圧」または”ＬＶ”は、約５０Ｖまでの電圧範囲のトランジスタまたはスイッチのことを表す。また、「中電圧」または”ＭＶ”という用語を用いたときには、約５０Ｖ〜約２００Ｖまでの電圧範囲のことを指す。さらに、本願において用いられる用語「高電圧」または”ＨＶ”とは、約２００Ｖ〜約１２００Ｖあるいはそれ以上の電圧範囲のことを指す。
パワーデバイスのノーマリオフ特性が有利であるパワーマネージメントの用途においては、低いオン抵抗といった望ましいオン状態特性をもつデプレッション型（ノーマリオン）のパワートランジスタを、エンハンスメント型（ノーマリオフ）の低電圧（ＬＶ）トランジスタと組み合わせて実装し、エンハンスメント型の複合パワートランジスタないしは組み合わせパワートランジスタを形成することができる。たとえば、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のパワー電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）を、低電圧（ＬＶ）シリコンＦＥＴと組み合わせて実装し、ハイパフォーマンスの複合スイッチを形成することができる。
複合スイッチの形成に用いられるパワートランジスタと低電圧（ＬＶ）トランジスタを注意深く選定することによって、基本的には、高いノイズおよび高い電圧スパイクの環境に対し耐性のある堅牢なスイッチを実現することができる。しかしながら従来の実装の場合、低電圧のエンハンスメント型トランジスタのゲートは一般に、静電放電（ＥＳＤ）が発生したときに、依然としてダメージを受けやすい。したがって従来の複合パワースイッチは、ＥＳＤによって引き起こされる起因するダメージに起因して時期尚早の故障を起こしやすく、そのようなダメージは、たとえばデバイス製造中や組み立て中に発生する可能性がある。
本発明が目的とするのは、ＥＳＤ保護クランプを備えた複合パワーデバイスを実現することである。
本発明によれば、このような複合パワーデーバイスは基本的には、少なくとも１つの図面に示されており、および／または少なくとも１つの図面を参照しながら説明されており、特許請求の範囲にいっそう完全なかたちで記載されている。
従来の実装によるノーマリオフ（エンハンスメント型）複合パワースイッチの回路図 １つの実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図 別の実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図 さらに別の実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図
以下の説明には、本発明の実施形態に関する固有の情報が含まれている。当業者であれば理解できるように、以下で具体的に述べる手法とは異なる手法で本発明を実施することができる。本願の図面および図面に付随する説明は、例示的な実施形態を示したにすぎない。また、特に言及しないかぎり、図中の同じ要素または対応する要素には、同じ参照符号または対応する参照符号が付されている。さらに本願の図面ならびに図解は、概してスケール通りではなく、実際の相対的な寸法との一致を意図したものではない。
上述のように、パワーデバイスのノーマリオフ特性が有利であるパワーマネージメントの用途においては、低いオン抵抗といった望ましいオン状態特性をもつデプレッション型（ノーマリオン）のパワートランジスタを、エンハンスメント型（ノーマリオフ）の低電圧（ＬＶ）トランジスタと組み合わせて実装し、エンハンスメント型の複合パワートランジスタないしは組み合わせパワートランジスタを形成することができる。たとえば、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のパワー電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）を、低電圧（ＬＶ）シリコンＦＥＴと組み合わせて実装し、ハイパフォーマンスの複合スイッチを形成することができる。
図１には、この種のノーマリオフ複合パワースイッチの従来の実装による回路図が示されている。従来の複合パワースイッチ１００には、ノーマリオン（デプレッション型）トランジスタとすることができるＩＩＩ族窒化物パワートランジスタ１１０と、一般にノーマリオフ（エンハンスメント型）トランジスタである低電圧シリコントランジスタ１２０とが含まれている。
図１に示されているように、ここではＩＩＩ族窒化物パワートランジスタ１１０は、ドレイン１１２とソース１１４とゲート１１６を有するＦＥＴとして示されている一方、低電圧シリコントランジスタ１２０は、ドレイン１２２とソース１２４とゲート１２６を有し、さらにボディダイオード１２８を含むＦＥＴとして示されている。
さらに図１に示されているように、低電圧シリコントランジスタ１２０は、ＩＩＩ族窒化物パワートランジスタ１１０とカスコード接続されて、複合ドレイン１０２と複合ソース１０４と複合ゲート１０６を有する従来の複合パワースイッチ１００を形成している。換言すれば、ＩＩＩ族窒化物パワートランジスタ１１０と低電圧シリコントランジスタ１２０のカスコード接続による組み合わせによって、複合パワースイッチ１００が形成され、図１に示した実施形態によれば、これはＦＥＴとして動作する複合三端子デバイスを成している。さらに図１に示した従来の実施形態によれば、低電圧シリコントランジスタ１２０を用いて、従来の複合パワースイッチ１００を流れる電流を制御することができ、その際、ロバストで信頼性の高い定評のあるゲートドライブ特性を含む、低電圧シリコントランジスタ１２０の様々な利点が利用される。
カスコード接続されたこの種のＩＩＩ族窒化物スイッチのいくつかの例が、以下の文献に開示されている：
・アメリカ合衆国特許第8,017,978号、発明の名称："Hybrid Semiconductor Device"（ハイブリッド半導体デバイス）、出願日：２００６年３月１０日、発行日：２０１１年９月１３日
・アメリカ合衆国特許第8,084,783号、発明の名称："GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device"（集積ＦＥＴ／ショットキーダイオードデバイスとカスコード接続されたＧａＮベースのデバイス）、出願日：２００９年１１月９日、発行日：２０１１年１２月２７日
・アメリカ合衆国特許出願第13/433,864号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ラテラルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256188号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/434,412号、発明の名称：" Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族バーティカルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256189号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/780,436号、発明の名称："Group III-V and Group IV Composite Switch"（ＩＩＩ−Ｖ族とＩＶ族の複合スイッチ）、出願日：２０１３年２月２８日、アメリカ合衆国特許出願公報第2013/0240898号として公開、公開日：２０１３年９月１９日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
一般に高いノイズと大きい電圧スパイクが発生するパワーマネージメントシステムにおいて、従来の複合パワースイッチ１００を確実に動作可能にする目的で、図１に示したカスコード接続構成を高度に最適化する必要がある。つまり、ＩＩＩ族窒化物パワートランジスタ１１０と低電圧シリコントランジスタ１２０の相対的なサイズ、およびこれらのデバイス各々の特性（たとえばデバイスブレークダウン、デバイス相互コンダクタンス、入／出力キャパシタンス、ゲート抵抗など）、ならびにこれらのデバイスのパッケージングに付随して生じる寄生特性を、最適化すべきである。
この種の最適化を組み込むカスコード接続デバイスの例は、以下の文献に開示されている：
・アメリカ合衆国特許第8,766,375号、発明の名称："Composite Semiconductor Device with Active Oscillation Prevention"（能動的発振防止機能を備えた複合半導体デバイス）、出願日：２０１２年３月９日、発行日：２０１４年７月１日
・アメリカ合衆国特許出願第13/419,820号、発明の名称：III-Nitride Transistor with Passive Oscillation Prevention"（受動的発振防止機能を備えたＩＩＩ族窒化物トランジスタ）、出願日：２０１２年３月１４日、アメリカ合衆国特許出願公報第2012/0241820号、公開日：２０１２年９月２７日
・アメリカ合衆国特許出願第13/415,779号、発明の名称：Composite Semiconductor Device with Turn-On Prevention Control"（ターンオン防止制御機能を備えた複合半導体デバイス）、出願日：２０１２年３月８日、アメリカ合衆国特許出願公報第2012/0241819号、公開日：２０１２年９月２７日
・アメリカ合衆国特許出願第13/416,252号、発明の名称：High Voltage Composite Semiconductor Device with Protection for a Low Voltage Device"（低電圧デバイス用保護機能を備えた高電圧複合半導体デバイス）、出願日：２０１２年３月９日、アメリカ合衆国特許出願公報第2012/0241756号、公開日：２０１２年９月２７日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
従来の複合パワースイッチ１００によって得られる利点があるにもかかわらず、低電圧シリコントランジスタ１２０のゲート１２６は一般に、静電放電（ＥＳＤ）の発生に起因して相変わらずダメージを受けやすい。したがって、低電圧シリコントランジスタのゲート１２６によって形成される複合ゲート１０６がこの種のダメージに弱く、それによって従来の複合パワースイッチ１００において、ＥＳＤに起因するダメージにより時期尚早の故障が発生してしまう。このような時期尚早の故障は、デバイスの製造中および／または組み立て中および／またはパッケージングされた製品の取扱中に、発生する可能性がある。
本願が目的としているのは、ＥＳＤに起因するダメージを低減するまたは実質的に防止するように構成された、ノーマリオフ（エンハンスメント型）複合パワーデバイスを実現することにある。様々な実施形態において、低電圧トランジスタのゲートを、つまりは低電圧トランジスタのゲートによって形成されている複合パワーデバイスの複合ゲートを、ＥＳＤ関連のダメージまたは故障から保護するために、ＥＳＤ保護クランプを利用することができる。以下で説明する図２、図３および図４には、ＥＳＤ保護クランプを含むこの種の複合パワーデバイスの実施形態がそれぞれ示されている。
次に図２を参照すると、この図には、１つの実施形態によるＥＳＤ保護クランプ２３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス２００の回路図が示されている。ＥＳＤ保護クランプ２３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ２３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ２３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ２３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施形態では、複合パワーデバイス２００の複合ソース２０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード２３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス２００の複合ゲート２０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード２３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
図２に示されているように、カソード２３２とアノード２３４を有するＥＳＤ保護クランプ２３０に加えて、複合パワーデバイス２００には、ノーマリオン（デプレッション型）パワートランジスタ２１０と、このノーマリオンパワートランジスタ２１０とカスコード接続されているノーマリオフ低電圧トランジスタ２２０が含まれている。さらに図２には、複合パワーデバイス２００の複合ドレイン２０２、複合ソース２０４および複合ゲート２０６と、ノーマリオンパワートランジスタ２１０のドレイン２１２、ソース２１４およびゲート２１６、ならびにノーマリオフ低電圧トランジスタ２２０のドレイン２２２、ソース２２４、ゲート２２６およびボディダイオード２２８も示されている。
ここで言及しておくと、大電力およびハイパフォーマンスの回路の用途において、高効率ならびに高電圧対応能力を実現するために、ＩＩＩ族窒化物材料から製造されたトランジスタなどのようなＩＩＩ−Ｖ族トランジスタが望まれることが多い。定義のセクションですでに述べたように、ＩＩＩ族窒化物材料にはたとえば、窒化ガリウム（ＧａＮ）およびその合金たとえば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などが含まれる。これらのＩＩＩ族窒化物材料は、比較的幅が広く直線的なバンドギャップを有する半導体化合物であり、これによって高いブレークダウン電界と、高伝導電子移動度を有する二次元電子ガス（２ＤＥＧ）の生成を実現する。したがって多くのマイクロエレクトロニクス用途において、ＧａＮなどのようなＩＩＩ族窒化物材料が、デプレッション型パワーＦＥＴおよびＨＥＭＴとして用いられる。
ノーマリオンパワートランジスタ２１０を、ＩＩＩ族窒化物またはＩＩＩ−Ｖ族ベースのパワートランジスタなどとすることができ、たとえばデプレッション型絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、接合型ＦＥＴ（ＪＦＥＴ）、蓄積型ＦＥＴ（ＡｃｃＦｅｔ）として、またはヘテロ構造ＦＥＴ（ＨＦＥＴ）あるいはＨＥＭＴとして実装することができる。１つの実施形態によれば、ノーマリオンパワートランジスタ２１０が、金属酸化物半導体ＨＦＥＴ（ＭＯＳＨＦＥＴ）などのようなデプレッション型金属絶縁膜半導体ＨＦＥＴ（ＭＩＳＨＦＥＴ）の形態をとることができる。１つの実施形態によれば、たとえばノーマリオンパワートランジスタ２１０を、本願の上述の定義セクションで定義されているような高電圧（ＨＶ）のトランジスタとすることができる。したがってノーマリオントランジスタ２１０を、高電圧ＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴなどのような高電圧ＩＩＩ−Ｖ族トランジスタとすることができる。
ノーマリオフ低電圧トランジスタ２２０を、たとえばエンハンスメント型シリコントランジスタなどのような、エンハンスメント型低電圧ＩＶ族トランジスタとすることができる。１つの実施形態によれば、ノーマリオフ低電圧２２０を、シリコンＭＩＳＦＥＴまたはＭＯＳＦＥＴとすることができる。ただし別の実施形態において、ノーマリオフ低電圧トランジスタ２２０に何らかの適切なＩＶ族材料を含めることができ、たとえばシリコンカーバイド（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、または歪みＩＶ族元素または化合物などを含めることができる。さらにいくつかの実施形態によれば、図２に示されているようにノーマリオフ低電圧トランジスタ２２０が、ノーマリオフ低電圧トランジスタ２２０のソース２２４とドレイン２２２との間に接続されたボディダイオード２２８を含むことができる。
ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とを組み合わせることによって、複合パワーデバイス２００が形成される。図２に示した実施形態によればこの複合パワーデバイス２００を、実際にはノーマリオフ（エンハンスメント型）複合パワートランジスタとして動作する複合三端子デバイスとして構成することができ、このトランジスタには、ノーマリオンパワートランジスタ２１０によって形成される複合ドレイン２０２と、ノーマリオフ低電圧トランジスタ２２０によって形成される複合ソース２０４および複合ゲート２０６が設けられている。さらに従来の実装形態とは異なり複合パワーデバイス２００には、ノーマリオフ複合パワーデバイス２００のためのＥＳＤ保護を行うためのＥＳＤ保護クランプ２３０も含まれている。
いくつかの実施形態によればＥＳＤ保護クランプ２３０を、たとえばシリコンＰＮ接合ダイオードなどのようなＩＶ族のダイオードとすることができる。図２に示されている実施形態によれば、ＥＳＤ保護クランプ２３０を、ノーマリオフ低電圧トランジスタ２２０またはノーマリオンパワートランジスタ２１０のいずれかとともに、共通のダイ上にモノリシックには集積されていない別個のクランピング素子とすることができる。このような実施形態において、ノーマリオフ複合パワーデバイス２００を、以下の文献に開示されているような積層技術を用いて組み立てることができる：
・アメリカ合衆国特許第8,847,408号、発明の名称："III-Nitride Transistor Stacked with FET in a Package"（１つのパッケージ内にＦＥＴとともに積層されたＩＩＩ族窒化物トランジスタ）、出願日：２０１１年３月２２日、発行日：２０１４年９月３０日
・アメリカ合衆国特許出願第13/053,646号、発明の名称："III-Nitride Transistor Stacked with Diode in a Package"（１つのパッケージ内にダイオードとともに積層されたＩＩＩ族窒化物トランジスタ）、出願日：２０１１年３月２２日
・アメリカ合衆国特許出願第13/433,864号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ラテラルトランジスタを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/434,412号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族バーティカルトランジスタを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/434,524号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ダイオードを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/780,436号、発明の名称："Group III-V and Group IV Composite Switch"（ＩＩＩ−Ｖ族およびＩＶ族複合スイッチ）、出願日：２０１３年２月２８日
・アメリカ合衆国特許出願第13/781,080号、発明の名称："Group III-V and Group IV Composite Diode"（ＩＩＩ−Ｖ族およびＩＶ族複合ダイオード）、出願日：２０１３年２月２８日
ここで上記特許および特許出願を参照したことにより、それらの文献すべての開示内容が本願にすべて組み込まれたものとする。
図２に示されているようにＥＳＤ保護クランプ２３０を、複合パワーデバイス２００の複合ソース２０４と複合ゲート２０６との間に接続することができる。図２に示されているように、ノーマリオフ低電圧トランジスタ２２０のドレイン２２２は、ノーマリオンパワートランジスタ２１０のソース２１４と接続されており、ノーマリオフ低電圧トランジスタ２２０のソース２２４は、複合ソース２０４を成しており、ノーマリオフ低電圧トランジスタ２２０のゲート２２６は、複合ゲート２０６を成している。さらに、ノーマリオンパワートランジスタ２１０のドレイン２１２は、複合ドレイン２０２を成している一方、ノーマリオンパワートランジスタ２１０のゲート２１６は、ノード２０８を介して、ノーマリオフ低電圧トランジスタ２２０のソース２２４と、さらにＥＳＤ保護クランプ２３０のアノード２３４と接続されている。本発明の実施形態によれば、ＥＳＤ保護クランプ２３０のカソード２３２は、複合ゲート２０６を成しているノーマリオフ低電圧トランジスタのゲート２２６と接続されている。
本発明の種々の実施形態において、ＥＳＤ保護クランプ２３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ２３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ２３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ２２０のゲート２２６におけるブレークダウン電圧よりも小さくなるように構成されている。同時に、ＥＳＤ保護クランプ２３０のブレークダウン電圧は、ゲート２２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ２３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス２００が、当業者に周知の人体モデル（ＨＢＭ）およびマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。この場合、たとえばＥＳＤ保護クランプを、以下のように構成することができる。すなわち、ノーマリオフ複合パワーデバイス２００が、２ｋＶよりも高いまたは２ｋＶとほぼ等しいＨＢＭに耐えることができるように構成されており、あるいは５００Ｖよりも高いまたは５００Ｖとほぼ等しいＭＭに耐えることができるように構成されている。
本発明は、従来用いられていたＩＩＩ−Ｖ族デバイス用のゲート保護措置とは好対照を成している。従来、複合パワーデバイスの複合ゲートと接続されたゲートドライバにより形成されるＩＩＩ−Ｖ族デバイスのゲートの安全な動作を超える電圧スパイクから保護するために、保護ダイオードまたは保護クランプが用いられていた場合もあった。たとえば、ゲードドライバによる保護措置は一般に、約１０Ｖまでの電圧に対する保護に制限されている。しかしながら本発明によるＥＳＤ保護クランプによれば、これよりも著しく高い５００Ｖ〜約２０００Ｖまでの電圧に対する保護が行われ、上述のようにクランピング電圧が、低電圧エンハンスメント型デバイスのゲートの安全な誘電性能よりも小さく、典型的には２０Ｖよりも小さく設計されているにもかかわらず、このような保護が行われる。ここで述べておくと、ＥＳＤ保護クランプ２３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
次に図３を参照すると、この図には、別の実施形態によるＥＳＤ保護クランプ３３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス３００の回路図が示されている。ＥＳＤ保護クランプ３３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ３３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ３３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ３３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施例では複合パワーデバイス３００の複合ソース３０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード３３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス３００の複合ゲート３０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード３３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
図３に示されているように、カソード３３２とアノード３３４を有するＥＳＤ保護クランプ３３０に加えて、複合パワーデバイス３００には、ノーマリオン（デプレッション型）パワートランジスタ３１０と、このノーマリオンパワートランジスタ３１０とカスコード接続されているノーマリオフ低電圧トランジスタ３２０が含まれている。さらに図３には、複合パワーデバイス３００の複合ドレイン３０２、複合ソース３０４および複合ゲート３０６と、ノーマリオンパワートランジスタ３１０のドレイン３１２、ソース３１４およびゲート３１６、ならびにノーマリオフ低電圧トランジスタ３２０のドレイン３２２、ソース３２４、ゲート３２６およびボディダイオード３２８も示されている。さらに図３には、ノーマリオフ低電圧トランジスタ３２０と、ＥＳＤ保護クランプ３３０と、ノード３０８とに共通のダイ３４０も示されており、このノード３０８を介して、ノーマリオンパワートランジスタ３１０のゲート３１６が、ノーマリオフ低電圧トランジスタ３２０のソース３２４に、さらにはＥＳＤ保護クランプ３３０のアノード３３４に接続されている。
ノーマリオンパワートランジスタ３１０とノーマリオフ低電圧トランジスタ３２０とＥＳＤ保護クランプ３３０とを含む複合パワーデバイス３００は、一般的には、ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とＥＳＤ保護クランプ２３０とを含む、図２に示した複合パワーデバイス２００に対応する。したがって、複合パワーデバイス３００であるノーマリオンパワートランジスタ３１０、ノーマリオフ低電圧トランジスタ３２０、およびＥＳＤ保護クランプ３３０は、既述の対応する個々の特徴に属する特性を共有することができる。
ただし図２に示した実施形態とは異なり、図３に示した実施形態によれば、ＥＳＤ保護クランプ３３０は、ノーマリオフ低電圧トランジスタ３２０とともにモノリシックに集積されている。図３に示されているように、ノーマリオフ低電圧トランジスタ３２０およびＥＳＤ保護クランプ３３０を、シリコンデバイスなどのようなＩＶ族デバイスとして実装することができ、共通のダイ３４０にモノリシックに集積することができる。さらにいくつかの実施形態において、有利となるまたは望ましいものとなる可能性があるのは、ノーマリオフ低電圧トランジスタ３２０のソース３２４およびドレイン３２２の形成に用いられる共通のダイ３４０におけるドーピング領域と同様に、ＥＳＤ保護クランプ３３０を共通のダイ３４０におけるドーピング領域から形成することである。ＥＳＤ保護クランプ３３０と低電圧トランジスタ３２０とをモノリシックに集積することによって、ウェハレベルおよびダイレベルの処理およびパッケージング作業中に発生するＥＳＤに起因するダメージに対する保護が得られるようになる。さらに、ＥＳＤ保護クランプ３３０をノーマリオフ低電圧トランジスタ３２０とともに、共通のダイ３４０にモノリシックに集積することによって、ＥＳＤ保護クランプ３３０のサイズを実質的に最小限に抑えることができ、それによってゲート容量および漏れが低減される。
上述のように、本発明の種々の実施形態において、ＥＳＤ保護クランプ３３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ３３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ３３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ３２０のゲート３２６におけるブレークダウン電圧よりも小さくなるように構成されている。これと同時に、ＥＳＤ保護クランプ３３０のブレークダウン電圧は、ゲート３２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ３３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス３００が、２ｋＶよりも大きいかまたは２ｋＶとほぼ等しい人体モデル（ＨＢＭ）、および５００Ｖよりも大きいかまたは５００Ｖとほぼ等しいマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。なお、ＥＳＤ保護クランプ３３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
次に図４を参照すると、この図には、さらに別の実施形態によるＥＳＤ保護クランプ４３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス４００の回路図が示されている。ＥＳＤ保護クランプ４３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ４３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ４３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ４３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施例では複合パワーデバイス４００の複合ソース４０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード４３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス４００の複合ゲート４０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード４３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
図４に示されているように、カソード４３２とアノード４３４を有するＥＳＤ保護クランプ４３０に加えて、複合パワーデバイス４００には、ノーマリオン（デプレッション型）パワートランジスタ４１０と、このノーマリオンパワートランジスタ４１０とカスコード接続されているノーマリオフ低電圧トランジスタ４２０が含まれている。さらに図４には、複合パワーデバイス４００の複合ドレイン４０２、複合ソース４０４および複合ゲート４０６と、ノーマリオンパワートランジスタ４１０のドレイン４１２、ソース４１４およびゲート４１６、ならびにノーマリオフ低電圧トランジスタ４２０のドレイン４２２、ソース４２４、ゲート４２６およびボディダイオード４２８も示されている。さらに図４には、ノーマリオンパワートランジスタ４１０と、ノーマリオフ低電圧トランジスタ４２０と、ＥＳＤ保護クランプ４３０と、ノード４０８とに共通のダイ４５０も示されており、このノード４０８を介して、ノーマリオンパワートランジスタ４１０のゲート４１６が、ノーマリオフ低電圧トランジスタ４２０のソース４２４に、さらにはＥＳＤ保護クランプ４３０のアノード４３４に接続されている。
ノーマリオンパワートランジスタ４１０とノーマリオフ低電圧トランジスタ４２０とＥＳＤ保護クランプ４３０とを含む複合パワーデバイス４００は、一般的には、ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とＥＳＤ保護クランプ２３０とを含む、図２に示した複合パワーデバイス２００に対応する。したがって、複合パワーデバイス４００であるノーマリオンパワートランジスタ４１０、ノーマリオフ低電圧トランジスタ４２０、およびＥＳＤ保護クランプ４３０は、既述の対応する個々の特徴に属する特性を共有することができる。
ただし図２に示した実施形態とは異なり、図４に示した実施形態によれば、ＥＳＤ保護クランプ４３０は、ノーマリオフ低電圧トランジスタ４２０およびノーマリオンパワートランジスタ４１０とともにモノリシックに集積されている。図４に示されているように、ノーマリオンパワートランジスタ４１０、ノーマリオフ低電圧トランジスタ４２０およびＥＳＤ保護クランプ４３０は、共通のダイ４５０にモノリシックに集積されている。
カスコード接続されたＩＩＩ族窒化物およびシリコンベースのスイッチを集積する技術の例が、以下の文献に記載されている：
・アメリカ合衆国特許第7,915,645号、発明の名称："Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method For Fabricating Same"（モノリシックバーティカル集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよび該デバイスの製造方法）、出願日：２００９年５月２８日、発行日：２０１１年３月２９日
・アメリカ合衆国特許出願第14/472,974号、発明の名称："Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and IC"（モノリシック集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよびＩＣ）、出願日：２０１４年８月２９日
・アメリカ合衆国特許出願第12/653,236号、発明の名称："Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating Same"（モノリシック集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよび該デバイスの製造方法）、出願日：２００９年１２月１０日
・アメリカ合衆国特許出願第12/174,329号、発明の名称："III-Nitride Device"（ＩＩＩ族窒化物デバイス）、出願日：２００８年７月１６日
・アメリカ合衆国特許出願第11/999,552号、発明の名称："Monolithically Integrated III-Nitride Power Converter"（モノリシック集積ＩＩＩ族窒化物電力変換器）、出願日：２００７年１２月４日、アメリカ合衆国特許第7,863,877号、発行日：２０１１年１月４日
・アメリカ合衆国特許出願第12/928,103号、発明の名称："Monolithic Integration of Silicon and Group III-V Devices"（シリコンおよびＩＩＩ−Ｖ族デバイスのモノリシック集積）、出願日：２０１０年１２月３日
・アメリカ合衆国特許出願第14/327,495号、発明の名称："Monolithic Composite III-Nitride Transistor with High Voltage Group IV Enable Switch"（高電圧ＩＶ族イネーブルスイッチを備えたモノリシック複合ＩＩＩ族窒化物トランジスタ）、出願日：２０１４年７月９日
ここで上記特許および特許出願をすべて参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
上述のように、本発明の種々の実施形態において、ＥＳＤ保護クランプ４３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ４３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ４３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ４２０のゲート４２６におけるブレークダウン電圧よりも小さくなるように構成されている。これと同時に、ＥＳＤ保護クランプ４３０のブレークダウン電圧は、ゲート４２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ４３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス４００が、２ｋＶよりも大きいかまたは２ｋＶとほぼ等しい人体モデル（ＨＢＭ）、および５００Ｖよりも大きいかまたは５００Ｖとほぼ等しいマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。なお、ＥＳＤ保護クランプ４３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
これまで述べてきたことから明らかなように、本発明のコンセプトの範囲を逸脱することなく、本発明のコンセプトについてその他の様々な実施形態が考えられる。たとえばいくつかの実施形態において、ノーマリオンパワートランジスタおよびノーマリオフ低電圧トランジスタを、１つの共通のダイにモノリシック集積することができる一方、ＥＳＤ保護クランプを、両方のトランジスタとはモノリシック集積されていない別個のダイオードとして実装することができる。
以上のとおり本願において、ＥＳＤに関連するダメージを低減するまたは実質的に防止するように構成された、ノーマリオフ（エンハンスメント型）複合パワーデバイスを開示してきた。本願の種々の実施形態において、ノーマリオフ低電圧トランジスタのゲートを、つまりは複合パワーデバイスの複合ゲートを、ＥＳＤに関連するダメージまたは故障から保護するために、ＥＳＤ保護クランプを利用することができる。ＥＳＤ保護クランプ３３０と低電圧トランジスタ３２０とをモノリシックに集積することによって、ウェハレベルおよびダイレベルの処理およびパッケージング作業中に発生するＥＳＤに起因するダメージから保護されるようになる。さらに、ＥＳＤ保護クランプをノーマリオフ低電圧トランジスタとともに、共通のダイにモノリシックに集積することによって、ＥＳＤ保護クランプのサイズを実質的に最小限に抑えることができ、有利なことにそれによってゲート容量および漏れが低減されるようになる。同様に、ＥＳＤ保護クランプをノーマリオフ低電圧トランジスタならびにノーマリオンパワートランジスタとともに、１つの共通のダイにモノリシックに集積することによって、低電圧デバイスと高電圧デバイスとの間の寄生インダクタンスを最低限に抑えることができ、デバイスキャパシタンスの整合をいっそう良好にコントロールすることができる。
これまで述べてきたことから明らかなように、本願において説明したコンセプトを実現するために、それらのコンセプトの範囲を逸脱することなく、様々な技術を利用することができる。なお、それらのコンセプトについて、いくつかの特定の実施形態を挙げて説明してきたけれども、それらのコンセプトの範囲を逸脱することなく形状や細部に変更を加えることができるのは、当業者に自明である。したがって既述の実施形態は、あらゆる点で例示とみなすべきものであって、限定と捉えてはならない。さらに自明の通り、本願はこれまで説明してきた固有の実施形態に限定されるものではなく、本願の開示範囲を逸脱することなく、数多くの再構成、変形、置き換えを行うことができる。

Claims (20)

  1. ノーマリオフ複合パワーデバイスにおいて、
    ノーマリオンパワートランジスタと、該ノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタと、静電放電（ＥＳＤ）保護クランプとが設けられており、
    前記ノーマリオンパワートランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ドレインが形成され、
    前記ノーマリオフ低電圧（ＬＶ）トランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ソースおよび複合ゲートが形成され、
    前記静電放電（ＥＳＤ）保護クランプは、前記複合ソースと前記複合ゲートとの間に接続されており、前記ノーマリオフ複合パワーデバイスを静電放電（ＥＳＤ）から保護するように構成されている
    ことを特徴とする、
    ノーマリオフ複合パワーデバイス。
  2. 前記静電放電保護クランプは、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとはモノリシックに集積されていない別個のダイオードである、
    請求項１記載のノーマリオフ複合パワーデバイス。
  3. 前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、モノリシックに集積されている、
    請求項１記載のノーマリオフ複合パワーデバイス。
  4. 前記ノーマリオンパワートランジスタと、前記ノーマリオフ低電圧トランジスタと、前記静電放電保護クランプは、モノリシックに集積されている、
    請求項１記載のノーマリオフ複合パワーデバイス。
  5. 前記ノーマリオンパワートランジスタと前記ノーマリオフ低電圧トランジスタは、モノリシックに集積されている、
    請求項１記載のノーマリオフ複合パワーデバイス。
  6. 前記ノーマリオンパワートランジスタは、高電圧（ＨＶ）ＩＩＩ−Ｖ族トランジスタである、
    請求項１記載のノーマリオフ複合パワーデバイス。
  7. 前記ノーマリオンパワートランジスタは、ＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）である、
    請求項１記載のノーマリオフ複合パワーデバイス。
  8. 前記ノーマリオフ低電圧トランジスタは、ＩＶ族電界効果トランジスタ（ＦＥＴ）から成る、
    請求項１記載のノーマリオフ複合パワーデバイス。
  9. 前記ノーマリオフ低電圧トランジスタは、シリコン電界効果トランジスタ（ＦＥＴ）から成る、
    請求項１記載のノーマリオフ複合パワーデバイス。
  10. 前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、シリコンデバイスから成る、
    請求項１記載のノーマリオフ複合パワーデバイス。
  11. 前記ノーマリオフ低電圧トランジスタのドレインは、前記ノーマリオンパワートランジスタのソースと接続されており、
    前記ノーマリオフ低電圧トランジスタのソースは前記複合ソースを成し、
    前記ノーマリオフ低電圧トランジスタのゲートは前記複合ゲートを成し、
    前記ノーマリオンパワートランジスタのドレインは前記複合ドレインを成し、
    前記ノーマリオンパワートランジスタのゲートは、前記ノーマリオフ低電圧トランジスタの前記ソースおよび前記静電放電保護クランプのアノードと接続されている、
    請求項１記載のノーマリオフ複合パワーデバイス。
  12. 前記静電放電保護クランプは、複数のトランジスタの組み合わせ、および／またはダイオードおよび／または抵抗を含み、該複数のトランジスタおよび／またはダイオードおよび／または抵抗は、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとはモノリシックに集積されていない、
    請求項１記載のノーマリオフ複合パワーデバイス。
  13. 前記静電放電保護クランプは、複数のトランジスタの組み合わせ、および／またはダイオードおよび／または抵抗を含み、該複数のトランジスタおよび／またはダイオードおよび／または抵抗は、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとモノリシックに集積されている、
    請求項１記載のノーマリオフ複合パワーデバイス。
  14. 前記静電放電保護クランプは、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとモノリシックに集積されている少なくとも１つのダイオードを含む、
    請求項１記載のノーマリオフ複合パワーデバイス。
  15. モノリシック集積ノーマリオフ複合パワーデバイスにおいて、
    ノーマリオンパワートランジスタと、該ノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタと、静電放電（ＥＳＤ）保護クランプとが設けられており、
    前記ノーマリオンパワートランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ドレインが形成され、
    前記ノーマリオフ低電圧（ＬＶ）トランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ソースおよび複合ゲートが形成され、
    前記静電放電（ＥＳＤ）保護クランプは、前記複合ソースと前記複合ゲートとの間に接続されており、前記ノーマリオフ複合パワーデバイスを静電放電（ＥＳＤ）から保護するように構成されており、
    前記ノーマリオンパワートランジスタと、前記ノーマリオフ低電圧（ＬＶ）トランジスタと、前記静電放電（ＥＳＤ）保護クランプは、モノリシックに集積されている
    ことを特徴とする、
    モノリシック集積ノーマリオフ複合パワーデバイス。
  16. 前記ノーマリオンパワートランジスタは、高電圧（ＨＶ）ＩＩＩ−Ｖ族トランジスタである、
    請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
  17. 前記ノーマリオンパワートランジスタは、ＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）である、
    請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
  18. 前記ノーマリオフ低電圧トランジスタは、ＩＶ族電界効果トランジスタ（ＦＥＴ）から成る、
    請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
  19. 前記ノーマリオフ低電圧トランジスタは、シリコン電界効果トランジスタ（ＦＥＴ）である、請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
  20. 前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、シリコンデバイスから成る、
    請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
JP2014245676A 2013-12-09 2014-12-04 ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス Pending JP2015115608A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361913533P 2013-12-09 2013-12-09
US61/913,533 2013-12-09
US14/553,419 US20150162321A1 (en) 2013-12-09 2014-11-25 Composite Power Device with ESD Protection Clamp
US14/553,419 2014-11-25

Publications (1)

Publication Number Publication Date
JP2015115608A true JP2015115608A (ja) 2015-06-22

Family

ID=52015872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245676A Pending JP2015115608A (ja) 2013-12-09 2014-12-04 ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス

Country Status (3)

Country Link
US (1) US20150162321A1 (ja)
EP (1) EP2881989A1 (ja)
JP (1) JP2015115608A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771057B1 (en) 2019-09-17 2020-09-08 Kabushiki Kaisha Toshiba Semiconductor device
JP2021048436A (ja) * 2019-09-17 2021-03-25 株式会社東芝 半導体装置
JP2022537452A (ja) * 2019-06-21 2022-08-25 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929261B2 (en) * 2016-04-07 2018-03-27 Semiconductor Components Industries, Llc Electronic device including a HEMT with a segmented gate electrode
RU169424U1 (ru) * 2016-08-16 2017-03-16 Общество с ограниченной ответственностью "Завод технологических источников" Каскодный транзисторный ключ
US11652473B2 (en) * 2016-12-16 2023-05-16 Wolfspeed, Inc. Power modules having an integrated clamp circuit and process thereof
US11652478B2 (en) * 2016-12-16 2023-05-16 Wolfspeed, Inc. Power modules having an integrated clamp circuit and process thereof
US11699704B2 (en) * 2017-09-28 2023-07-11 Intel Corporation Monolithic integration of a thin film transistor over a complimentary transistor
US10840798B1 (en) 2018-09-28 2020-11-17 Dialog Semiconductor (Uk) Limited Bidirectional signaling method for high-voltage floating circuits
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US20240063301A1 (en) 2022-08-19 2024-02-22 Globalfoundries U.S. Inc. Protective structure with depletion-mode and enhancement-mode transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141580A (en) * 1978-04-25 1979-11-02 Nec Corp Semiconductor device
JPS5543864A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Mis semiconductor device
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2013034090A (ja) * 2011-08-02 2013-02-14 New Japan Radio Co Ltd 増幅器
JP2014229755A (ja) * 2013-05-22 2014-12-08 古河電気工業株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19943785A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US7910950B1 (en) * 2006-04-13 2011-03-22 National Semiconductor Corporation High voltage ESD LDMOS-SCR with gate reference voltage
US7863877B2 (en) 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
DE102008009495A1 (de) * 2008-02-15 2009-08-20 Bbg Gmbh & Co. Kg Verfahren zur Herstellung einer Profilleiste, Formwerkzeug zur Verwendung in dem Verfahren und mit dem Verfahren hergestellte Profilleiste
US8084783B2 (en) 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US7915645B2 (en) 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8847408B2 (en) 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US20120241820A1 (en) 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US9362905B2 (en) 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US9058995B2 (en) * 2012-04-05 2015-06-16 International Business Machines Corporation Self-protected drain-extended metal-oxide-semiconductor transistor
US9041011B2 (en) * 2012-07-23 2015-05-26 International Rectifier Corporation Modular power converter having reduced switching loss

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141580A (en) * 1978-04-25 1979-11-02 Nec Corp Semiconductor device
JPS5543864A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Mis semiconductor device
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2013034090A (ja) * 2011-08-02 2013-02-14 New Japan Radio Co Ltd 増幅器
JP2014229755A (ja) * 2013-05-22 2014-12-08 古河電気工業株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022537452A (ja) * 2019-06-21 2022-08-25 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計
JP7362790B2 (ja) 2019-06-21 2023-10-17 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計
US10771057B1 (en) 2019-09-17 2020-09-08 Kabushiki Kaisha Toshiba Semiconductor device
JP2021048436A (ja) * 2019-09-17 2021-03-25 株式会社東芝 半導体装置
JP7337618B2 (ja) 2019-09-17 2023-09-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20150162321A1 (en) 2015-06-11
EP2881989A1 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
JP2015115608A (ja) ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス
US9502398B2 (en) Composite device with integrated diode
US9281388B2 (en) Composite semiconductor device with a SOI substrate having an integrated diode
US9362267B2 (en) Group III-V and group IV composite switch
US9041067B2 (en) Integrated half-bridge circuit with low side and high side composite switches
KR101562879B1 (ko) 반도체 장치
US8987833B2 (en) Stacked composite device including a group III-V transistor and a group IV lateral transistor
US9184243B2 (en) Monolithic composite III-nitride transistor with high voltage group IV enable switch
JP2015029263A (ja) カスコードされた一対のハーフブリッジを有する集積ｉｉｉ族窒化物ｄ−モードｈｆｅｔ
US9748242B2 (en) Semiconductor device
JP5829700B2 (ja) 短絡保護された複合スイッチを含むインバータ回路
JP2015115953A (ja) モノリシック集積ハイサイドブロックおよび電圧変換器
US9905563B2 (en) Semiconductor device
JP2012199549A (ja) パッシブ発振防止用のｉｉｉ族窒化物トランジスタ
JP6008621B2 (ja) ネスト化複合ダイオード
US20130175542A1 (en) Group III-V and Group IV Composite Diode
JP2013038406A (ja) ネスト化複合スイッチ
EP2639832A2 (en) Group III-V and group IV composite diode
US10003331B2 (en) Semiconductor device including normally-off type transistors and normally-on type transistor connected series
CN116134689A (zh) 氮化物基电子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160418