JP2015115496A - 配線基板、半導体モジュール、及び配線基板の製造方法 - Google Patents
配線基板、半導体モジュール、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2015115496A JP2015115496A JP2013257237A JP2013257237A JP2015115496A JP 2015115496 A JP2015115496 A JP 2015115496A JP 2013257237 A JP2013257237 A JP 2013257237A JP 2013257237 A JP2013257237 A JP 2013257237A JP 2015115496 A JP2015115496 A JP 2015115496A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- dielectric layer
- main surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
請求項3に記載の配線基板。
図1は、第1実施形態に係る配線基板1を示す断面図である。配線基板1は、マイクロストリップライン構造などの高周波伝送路2を含み、例えば準ミリ波帯からミリ波帯の通信機器に用いられる。
次に、第2実施形態について説明する。以下の説明において、第1実施形態と同様の構成については、第1実施形態と同じ符号を付してその説明を簡略化あるいは省略する。
Claims (8)
- 貫通孔を有する基板と、
前記基板の第1主面に形成された第1導体と、
前記第1主面おける前記貫通孔の開口を塞ぐ第1蓋部と、
前記第1導体を覆う誘電体層と、
前記誘電体層を介して前記第1導体と対向する対向部を含む第2導体と、を備え、
前記第1蓋部は、前記第1主面を平面視した状態で前記対向部と重ならない位置に形成されている配線基板。 - 前記誘電体層は、液相法で形成されている
請求項1に記載の配線基板。 - 前記貫通孔の内側に形成され、前記第1導体と導通する導電部を備える
請求項1又は2に記載の配線基板。 - 前記基板の第2主面に形成され、前記導電部と導通する第3導体と、
前記第2主面における前記貫通孔の開口を塞ぐ第2蓋部と、を備える
請求項3に記載の配線基板。 - 前記貫通孔が複数形成され、前記第1蓋部は、前記貫通孔ごとの島状に形成されている
請求項1〜4のいずれか一項に配線基板。 - 請求項1〜5のいずれか一項に記載の配線基板と、
前記配線基板の前記第2導体と電気的に接続される半導体装置と、を備える半導体モジュール。 - 貫通孔を有する基板の第1主面に第1導体を形成するステップと、
前記第1主面おける前記貫通孔の開口を塞ぐ第1蓋部を形成するステップと、
前記第1導体および前記第1蓋部が形成された状態で、前記第1導体を覆う誘電体層を液相法で形成するステップと、
前記誘電体層を介して前記第1導体と対向する対向部を含む第2導体を形成するステップと、を含み、
前記第1主面を平面視した状態で前記対向部と重ならない位置に前記第1蓋部を形成する配線基板の製造方法。 - 前記第1導体を形成ステップは、
前記第1主面上に、前記第1導体の一部になる第1導電膜を形成することと、
前記第1導電膜上にマスクパターンを形成することと、
前記第1導電膜のうち前記マスクパターンの間に露出した部分に、前記第1導体の一部になる第2導電膜を形成することと、
前記第2導電膜が形成された後に前記マスクパターンを前記第1導電膜上から除去することと、
前記マスクパターンが除去された後に、前記第1導電膜のうち前記第2導電膜の間に露出した部分をエッチングにより除去することと、を含み、
前記第1蓋部を形成するステップは、前記エッチングよりも前に行われる
請求項7に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257237A JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257237A JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115496A true JP2015115496A (ja) | 2015-06-22 |
JP6193750B2 JP6193750B2 (ja) | 2017-09-06 |
Family
ID=53529025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013257237A Expired - Fee Related JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6193750B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
EP2584598A1 (en) * | 2011-10-20 | 2013-04-24 | austriamicrosystems AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
JP2013219204A (ja) * | 2012-04-09 | 2013-10-24 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板 |
-
2013
- 2013-12-12 JP JP2013257237A patent/JP6193750B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
EP2584598A1 (en) * | 2011-10-20 | 2013-04-24 | austriamicrosystems AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
JP2013219204A (ja) * | 2012-04-09 | 2013-10-24 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6193750B2 (ja) | 2017-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11532575B2 (en) | Integrated antenna package structure and manufacturing method thereof | |
US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
US8035192B2 (en) | Semiconductor device and manufacturing method thereof | |
CN102130071B (zh) | 芯片封装体及其形成方法 | |
US9704799B2 (en) | Semiconductor device | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
US20190393171A1 (en) | Semiconductor structure having multiple dielectric waveguide channels and method for forming semiconductor structure | |
TW201428932A (zh) | 堆疊式封裝模組與其製造方法 | |
US10319689B2 (en) | Antenna assembly for wafer level packaging | |
US10347616B2 (en) | Chip package and manufacturing method thereof | |
US9082723B2 (en) | Semiconductor package and fabrication method thereof | |
JP6193750B2 (ja) | 配線基板、半導体モジュール、及び配線基板の製造方法 | |
US11600936B2 (en) | Circuit board structure | |
TWI576033B (zh) | 線路基板及其製作方法 | |
JP2006049557A (ja) | 半導体装置 | |
JP2022120066A (ja) | 配線構造体 | |
WO2012043795A1 (ja) | 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法 | |
Bock et al. | Heterointegration technologies for high frequency modules based on film substrates. | |
JP5722814B2 (ja) | 半導体装置の製造方法 | |
TWI735019B (zh) | 電路板以及電路板的製備方法 | |
CN103887601B (zh) | 折叠槽天线结构及其制作方法 | |
US11830799B2 (en) | Semiconductor device package, antenna device, and method for manufacturing the same | |
CN114121793B (zh) | 一种多层金属布线层及其制备方法、封装结构 | |
JP7334819B2 (ja) | 配線基板、および配線基板を有する半導体装置 | |
US11222856B2 (en) | Package-integrated bistable switch for electrostatic discharge (ESD) protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6193750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |