JP6193750B2 - 配線基板、半導体モジュール、及び配線基板の製造方法 - Google Patents
配線基板、半導体モジュール、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6193750B2 JP6193750B2 JP2013257237A JP2013257237A JP6193750B2 JP 6193750 B2 JP6193750 B2 JP 6193750B2 JP 2013257237 A JP2013257237 A JP 2013257237A JP 2013257237 A JP2013257237 A JP 2013257237A JP 6193750 B2 JP6193750 B2 JP 6193750B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric layer
- conductive film
- wiring board
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
請求項3に記載の配線基板。
図1は、第1実施形態に係る配線基板1を示す断面図である。配線基板1は、マイクロストリップライン構造などの高周波伝送路2を含み、例えば準ミリ波帯からミリ波帯の通信機器に用いられる。
次に、第2実施形態について説明する。以下の説明において、第1実施形態と同様の構成については、第1実施形態と同じ符号を付してその説明を簡略化あるいは省略する。
Claims (2)
- 貫通孔を有する基板の第1主面に第1導体を形成するステップと、
前記第1主面における前記貫通孔の開口を塞ぐ第1蓋部を、絶縁材料を用いて形成するステップと、
前記第1導体および前記第1蓋部が形成された状態で、前記第1導体を覆う誘電体層を液相法で形成するステップと、
前記誘電体層を介して前記第1導体と対向する対向部を含む第2導体を形成するステップと、を含み、
前記第1主面を平面視した状態で前記対向部と重ならない位置に前記第1蓋部を形成する配線基板の製造方法。 - 前記第1導体を形成ステップは、
前記第1主面上に、前記第1導体の一部になる第1導電膜を形成することと、
前記第1導電膜上にマスクパターンを形成することと、
前記第1導電膜のうち前記マスクパターンの間に露出した部分に、前記第1導体の一部になる第2導電膜を形成することと、
前記第2導電膜が形成された後に前記マスクパターンを前記第1導電膜上から除去することと、
前記マスクパターンが除去された後に、前記第1導電膜のうち前記第2導電膜の間に露出した部分をエッチングにより除去することと、を含み、
前記第1蓋部を形成するステップは、前記エッチングよりも前に行われる
請求項1に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257237A JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257237A JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115496A JP2015115496A (ja) | 2015-06-22 |
JP6193750B2 true JP6193750B2 (ja) | 2017-09-06 |
Family
ID=53529025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013257237A Expired - Fee Related JP6193750B2 (ja) | 2013-12-12 | 2013-12-12 | 配線基板、半導体モジュール、及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6193750B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
EP2584598B1 (en) * | 2011-10-20 | 2018-12-05 | ams AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
JP2013219204A (ja) * | 2012-04-09 | 2013-10-24 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板 |
-
2013
- 2013-12-12 JP JP2013257237A patent/JP6193750B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015115496A (ja) | 2015-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11532575B2 (en) | Integrated antenna package structure and manufacturing method thereof | |
US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
TWI475660B (zh) | 在多晶片模組中用於電磁干擾屏蔽之方法及裝置 | |
US8035192B2 (en) | Semiconductor device and manufacturing method thereof | |
US9704799B2 (en) | Semiconductor device | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
US8173907B2 (en) | Interposer and method for manufacturing interposer | |
TW201428932A (zh) | 堆疊式封裝模組與其製造方法 | |
US10319689B2 (en) | Antenna assembly for wafer level packaging | |
US10347616B2 (en) | Chip package and manufacturing method thereof | |
US9082723B2 (en) | Semiconductor package and fabrication method thereof | |
JP6193750B2 (ja) | 配線基板、半導体モジュール、及び配線基板の製造方法 | |
US11600936B2 (en) | Circuit board structure | |
US9269610B2 (en) | Pattern between pattern for low profile substrate | |
TWI576033B (zh) | 線路基板及其製作方法 | |
JP2006049557A (ja) | 半導体装置 | |
JP2022120066A (ja) | 配線構造体 | |
WO2012043795A1 (ja) | 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法 | |
Bock et al. | Heterointegration technologies for high frequency modules based on film substrates. | |
JP5722814B2 (ja) | 半導体装置の製造方法 | |
US20170170099A1 (en) | Interposer structure and manufacturing method thereof | |
US11830799B2 (en) | Semiconductor device package, antenna device, and method for manufacturing the same | |
CN103887601B (zh) | 折叠槽天线结构及其制作方法 | |
JP7334819B2 (ja) | 配線基板、および配線基板を有する半導体装置 | |
TWI735019B (zh) | 電路板以及電路板的製備方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6193750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |