JP2015112877A5 - - Google Patents

Download PDF

Info

Publication number
JP2015112877A5
JP2015112877A5 JP2014242764A JP2014242764A JP2015112877A5 JP 2015112877 A5 JP2015112877 A5 JP 2015112877A5 JP 2014242764 A JP2014242764 A JP 2014242764A JP 2014242764 A JP2014242764 A JP 2014242764A JP 2015112877 A5 JP2015112877 A5 JP 2015112877A5
Authority
JP
Japan
Prior art keywords
conductive layer
patterned
dielectric layer
layer
printer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014242764A
Other languages
English (en)
Other versions
JP6273194B2 (ja
JP2015112877A (ja
Filing date
Publication date
Priority claimed from US14/106,020 external-priority patent/US9102148B2/en
Application filed filed Critical
Publication of JP2015112877A publication Critical patent/JP2015112877A/ja
Publication of JP2015112877A5 publication Critical patent/JP2015112877A5/ja
Application granted granted Critical
Publication of JP6273194B2 publication Critical patent/JP6273194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

  1. 複数の静電アクチュエータを含むプリントヘッドであって、各静電アクチュエータが、
    半導体基材アセンブリを覆い、第1の部分を含むパターニングされた第1の伝導性層と、
    前記パターニングされた第1の伝導性層の第1の部分と物理的および電気的に接触した第1の部分を有するパターニングされた第2の伝導性層であって、前記前記パターニングされた第2の伝導性層の前記第1の部分は、アクチュエータ電極の少なくとも一部である、第2の伝導性層と、
    前記半導体基材アセンブリを覆い、側壁を含む第1の誘電体層と、
    前記第1の誘電体層を覆う第2の誘電体層であって、前記側壁が、前記第2の誘電体層の下において側方に埋め込まれ、凹部を提供する第2の誘電体層と、
    前記第2の誘電体層上の前記第2の伝導性層の第2の部分と、
    前記第2の伝導性層の前記第2の部分に拡散接合したアクチュエータ膜と、
    を含む、プリントヘッド。
  2. 前記第2の伝導性層の前記第1の部分が、前記凹部内に縁部を含む、請求項1に記載のプリントヘッド。
  3. 前記第2の伝導性層が、自己パターニングされた層である、請求項1に記載のプリントヘッド。
  4. 前記パターニングされた第1の伝導性層の前記第1の部分および前記第2の伝導性層の前記第1の部分の下層となる第3の誘電体層をさらに含み、前記側壁が、前記第2の誘電体層と前記第3の誘電体層との間に埋め込まれる、請求項1に記載のプリントヘッド。
  5. 前記第1の伝導性層と前記第2の伝導性層の前記第1の部分との間に介在された第3の誘電体層をさらに含み、前記側壁が、前記第2の誘電体層と前記第3の誘電体層との間で埋め込まれる、請求項1に記載のプリントヘッド。
  6. 前記パターニングされた第1の伝導性層が、前記複数の静電アクチュエータのために複数のトレースを提供する複数の第2の部分をさらに含み、
    前記複数のトレースが、前記第2の伝導性層の前記第1の部分と前記半導体基材アセンブリとの間に直接挿入される、請求項1に記載のプリントヘッド。
  7. 前記パターニングされた第1の伝導性層の前記第1の部分が第1の幅を含み、
    前記パターニングされた第2の伝導性層の前記第1の部分が、前記第1の幅よりも広い第2の幅を含む、請求項1に記載のプリントヘッド。
  8. プリンタであって、
    複数の静電アクチュエータを含むプリントヘッドを備え、
    各静電アクチュエータが、
    半導体基材アセンブリを覆い、第1の部分を含むパターニングされた第1の伝導性層と、
    前記パターニングされた第1の伝導性層の第1の部分と物理的および電気的に接触した第1の部分を有するパターニングされた第2の伝導性層であって、前記前記パターニングされた第2の伝導性層の前記第1の部分は、アクチュエータ電極の少なくとも一部である、第2の伝導性層と、
    前記半導体基材アセンブリを覆い、側壁を含む第1の誘電体層と、
    前記第1の誘電体層を覆う第2の誘電体層であって、前記側壁が、前記第2の誘電体層の下において側方に埋め込まれ、凹部を提供する第2の誘電体層と、
    前記第2の誘電体層上の前記第2の伝導性層の第2の部分と、
    前記第2の伝導性層の前記第2の部分に拡散接合したアクチュエータ膜と、
    を含む、プリンタ。
  9. 前記第2の伝導性層の前記第1の部分が、前記凹部内に縁部を含む、請求項8に記載のプリンタ。
  10. 前記第2の伝導性層が、自己パターニングされた層である、請求項8に記載のプリンタ。
  11. 前記パターニングされた第1の伝導性層の前記第1の部分および前記第2の伝導性層の前記第1の部分の下層となる第3の誘電体層をさらに含み、前記側壁が、前記第2の誘電体層と前記第3の誘電体層との間に埋め込まれる、請求項8に記載のプリンタ。
  12. 前記第1の伝導性層と前記第2の伝導性層の前記第1の部分との間に介在された第3の誘電体層をさらに含み、前記側壁が、前記第2の誘電体層と前記第3の誘電体層との間で埋め込まれる、請求項8に記載のプリンタ。
  13. 前記パターニングされた第1の伝導性層が、前記複数の静電アクチュエータのために複数のトレースを提供する複数の第2の部分をさらに含み、
    前記複数のトレースが、前記第2の伝導性層の前記第1の部分と前記半導体基材アセンブリとの間に直接挿入される、請求項8に記載のプリンタ。
  14. 前記パターニングされた第1の伝導性層の前記第1の部分が第1の幅を含み、
    前記パターニングされた第2の伝導性層の前記第1の部分が、前記第1の幅よりも広い第2の幅を含む、請求項8に記載のプリンタ。
JP2014242764A 2013-12-13 2014-12-01 静電膜拡散接合構造およびプロセス Active JP6273194B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/106,020 US9102148B2 (en) 2013-12-13 2013-12-13 Electrostatic membrane diffusion bonding structure and process
US14/106,020 2013-12-13

Publications (3)

Publication Number Publication Date
JP2015112877A JP2015112877A (ja) 2015-06-22
JP2015112877A5 true JP2015112877A5 (ja) 2018-01-18
JP6273194B2 JP6273194B2 (ja) 2018-01-31

Family

ID=53367364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242764A Active JP6273194B2 (ja) 2013-12-13 2014-12-01 静電膜拡散接合構造およびプロセス

Country Status (2)

Country Link
US (1) US9102148B2 (ja)
JP (1) JP6273194B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679853B2 (en) * 2018-02-08 2020-06-09 International Business Machines Corporation Self-aligned, over etched hard mask fabrication method and structure
US11056722B2 (en) 2018-02-08 2021-07-06 International Business Machines Corporation Tool and method of fabricating a self-aligned solid state thin film battery
US10720670B2 (en) 2018-02-08 2020-07-21 International Business Machines Corporation Self-aligned 3D solid state thin film battery

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6079813A (en) * 1997-10-27 2000-06-27 Raja Tuli High speed thin film stressed membrane print head
JP3775047B2 (ja) * 1998-04-13 2006-05-17 コニカミノルタホールディングス株式会社 インクジェットヘッド
JP2003034035A (ja) * 2001-07-24 2003-02-04 Ricoh Co Ltd 液滴吐出ヘッド
JP2009066908A (ja) * 2007-09-13 2009-04-02 Seiko Epson Corp 流体噴射ヘッドの製造方法、流体噴射装置の製造方法、及びシリコン基板のエッチング方法

Similar Documents

Publication Publication Date Title
JP2012238610A5 (ja)
JP2012204019A5 (ja)
JP2014197522A5 (ja) 発光装置
JP2015099802A5 (ja)
JP2012182446A5 (ja)
JP2017098020A5 (ja)
JP2016139800A5 (ja) 半導体装置
JP2015062079A5 (ja)
JP2013038399A5 (ja) 半導体装置
JP2015502021A5 (ja)
JP2014096591A5 (ja)
JP2015156477A5 (ja) 半導体装置
JP2012186468A5 (ja) 半導体装置
JP2012256847A5 (ja)
JP2012209251A5 (ja) 発光素子および発光装置
JP2014204005A5 (ja)
JP2013520839A5 (ja)
JP2016171321A5 (ja) 半導体装置
JP2009278072A5 (ja)
JP2014045175A5 (ja)
JP2016045371A5 (ja)
JP2013042117A5 (ja)
EP2869343A3 (en) Integrated metal resistor
WO2016106320A3 (en) Foldable opposing sensor array
JP2019536274A5 (ja)