JP6273194B2 - 静電膜拡散接合構造およびプロセス - Google Patents

Description

本教示は、インクジェット印刷デバイスの分野に関し、より詳細には静電駆動式インクジェットプリントヘッドのための方法および構造、ならびに静電駆動式インクジェットプリントヘッドを含むプリンタに関する。

ドロップ・オン・デマンドのインクジェット技術は、印刷産業において広く使用されている。ドロップ・オン・デマンドの技術を用いるプリンタは、複数の静電アクチュエータ、圧電アクチュエータ、またはサーマルアクチュエータを用いて、アパーチャプレートの複数のノゾルからインクを吐出できる。静電吐出において、基材アセンブリ上に形成された各静電アクチュエータは、通常、可撓性の隔膜または膜、このアパーチャプレートと膜との間のインクチャンバ、およびこのアクチュエータ膜と基材アセンブリとの間のエアチャンバを含む。静電アクチュエータはさらに、基材アセンブリ上に形成されたアクチュエータ電極を含む。電圧が印加されてアクチュエータ電極を活性化するとき、膜は、電場によって電極の方に引っ張られ、緩和状態から屈曲状態に駆動され、これによりインクチャンバの体積を増大し、インクはインク供給部または貯蔵部からインクチャンバにインクを引き込む。電圧が取り除かれてアクチュエータ電極を不活性化するとき、膜は緩和し、インクチャンバ内の体積が減少して、インクがアパーチャプレートのノズルから吐出される。

静電アクチュエータの重要な態様の１つは、アクチュエータ電極と膜との間の空間またはギャップの寸法である。ギャップは、アクチュエータ電極からの電圧が取り除かれる際にノズルから吐出されるインクの体積と、膜を十分に歪めるのにアクチュエータ電極に印加されなければならない電圧との両方に影響を与える。非常に狭いまたは非常に広いギャップは、それぞれインクの不十分なまたは過剰の量のいずれかを吐出する。さらに、ギャップ高さが増大にするにつれて、膜を十分に歪めるためにアクチュエータ電極に印加されなければならない電力も増大する。

静電アクチュエータはさらに、アクチュエータ電極を形成するために使用される伝導層の部分に形成された誘電ギャップスタンドオフ層を含む。膜は、ギャップスタンドオフの上方面に接着または接合され、膜を電極から距離をあけて配置し、こうしてギャップスタンドオフ層の厚さが、アクチュエータ電極と膜との間のギャップを部分的に決定する。ギャップ高さはまた、ギャップスタンドオフに膜を接合させるために使用される技術によっても影響を受ける。接着剤層、例えばＥＰＯＮ（商標）（Ｍｉｌｌｅｒ Ｓｔｅｐｈｅｎｓｏｎ Ｃｈｅｍｉｃａｌ Ｃｏ．（Ｄａｎｂｕｒｙ，ＣＴ）から入手可能）またはＴｅｃｈＦｉｌｍ ｉ２３００（Ｒｅｓｉｎ Ｄｅｓｉｇｎｓ，ＬＬＣ（Ｗｏｂｕｒｎ，ＭＡ）から入手可能）を、アクチュエータ電極と膜との間に介在させてもよく、次いで熱および圧力の適用中に硬化され、アクチュエータ膜をギャップスタンドオフに接合させる。しかし、このプロセスは、遊離接着剤によるアクチュエータのエアチャンバの汚染を受け易い。さらに、加工処理の変動は、最終的な接着剤厚さの精度に影響する場合があり、ターゲット高さから外れたギャップ高さの変動の一因となる。他のプロセスは、制限された範囲の材料でのみ成功し得るので、材料の選択が制限される。

一部の他の形成方法に関連した問題を克服する静電駆動式インクジェットプリントヘッドを形成するための方法、および環境条件を変化させる際により安定な操作を有する形成プロセスが所望される。

以下に、本教示の１つ以上の実施形態の一部の態様について基本的な理解を提供するために簡単な要約を示す。この要約は、広範囲の概説ではなく、本教示の主要なおよび重要な要素を同定することを意図することもなく、開示の範囲を詳述することも意図しない。さらにその主要な目的は、単に１つ以上の概念を後に示される詳細な説明の導入部として簡単な形態で示すことである。

実施形態において、プリントヘッドは、複数の静電アクチュエータを含み、ここで各静電アクチュエータは、半導体基材アセンブリを覆い、第１の部分を含むパターニングされた第１の伝導性層、パターニングされた第１の伝導性層の第１の部分と物理的および電気的に接触した第１の部分を有するパターニングされた第２の伝導性層であって、パターニングされた第２の伝導性層の第１の部分は、アクチュエータ電極の少なくとも一部である第２の伝導性層、ならびに半導体基材アセンブリを覆い、側壁を有する第１の誘電体層を含む。各静電アクチュエータはさらに、第１の誘電体層を覆う第２の誘電体層を含み、この側壁が、第２の誘導体層の下において側方に埋め込まれ、凹部を与える第２の誘電体層、第２の誘電体層上の第２の伝導性層の第２の部分、ならびに第２の伝導性層の第２の部分に拡散接合したアクチュエータ膜を含む。

別の実施形態において、プリントヘッドのための静電アクチュエータを形成するための方法は、半導体基材アセンブリにわたってパターニングされた第１の伝導性層を形成する工程であって、このパターニングされた第１の伝導性層が第１の部分を含む工程、第１の伝導性層にわたってブランケット第１の誘電体層を形成する工程、ブランケット第１の伝導性層にわたってブランケット第２の誘電体層を形成する工程、ならびにブランケット第２の誘電体層およびブランケット第１の誘電体層をパターニングして、パターニングされた第１の伝導性層の第１の部分を露呈する工程を含んでいてもよい。この方法がさらに、第１の誘電体層を等方的にエッチングし、第２の誘電体層の下において第１の誘電体層の側壁を側方にエッチングし、凹部を提供する工程、指向性堆積プロセスを用いて自己パターニングされた第２の伝導性層を形成する工程であって、この第２の伝導性層が、第１の伝導性層の第１の部分と物理的および電気的に接触する第１の部分を有する工程、ならびに少なくともアクチュエータ電極の一部および第２の誘電体層と物理的に接触する第２の部分を形成する工程であって、ここで第２の伝導性層の第１の部分が、第２の伝導性層の第２の部分から電気的に隔離している工程、アクチュエータ膜を第２の伝導性層の第２の部分に拡散接合する工程を含んでいてもよい。

別の実施形態において、プリンタは、プリントヘッドを含んでいてもよく、ここでこのプリントヘッドは複数の静電アクチュエータを含み、ここで各静電アクチュエータは、半導体基材アセンブリを覆い、第１の部分を含むパターニングされた第１の伝導性層、パターニングされた第１の伝導性層の第１の部分と物理的および電気的に接触した第１の部分を有するパターニングされた第２の伝導性層であって、ここでパターニングされた第２の伝導性層の第１の部分が、アクチュエータ電極の少なくとも一部である第２の伝導性層、ならびに半導体基材アセンブリを覆い、側壁を有する第１の誘電体層を含む。各静電アクチュエータはさらに、第１の誘電体層を覆う第２の誘電体層であって、ここでこの側壁が、第２の誘電体層の下において側方に埋め込まれ、凹部を提供する第２の誘電体層、第２の誘電体層上の第２の伝導性層の第２の部分、ならびに第２の伝導性層の第２の部分に拡散接合したアクチュエータ膜を含む。プリンタはさらに、プリントヘッドを包み込むハウジングを含む。

本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、本教示の実施形態を詳細な説明と共に例示し、開示の原理を説明するように作用する。図面において：
図１は、本教示の実施形態によるインプロセス構造を示す断面である。 図２は、本教示の実施形態によるインプロセス構造を示す断面である。 図３は、本教示の実施形態によるインプロセス構造を示す断面である。 図４は、本教示の実施形態によるインプロセス構造を示す断面である。 図５は、本教示の実施形態によるインプロセス構造を示す断面である。 図６は、本教示の実施形態によるインプロセス構造を示す断面である。 図７は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図８は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図９は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図１０は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図１１は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図１２は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図１３は、本教示の別の実施形態によるインプロセス構造を示す断面である。 図１４は、本教示の実施形態によるプリントヘッドを含むプリンタの透視図である。

図の詳細部の一部は簡略化されており、構造上の厳密な精度、詳細および尺度を維持することよりも本教示の理解を促進するために描かれていることに留意すべきである。

ここで、本教示の例示的な実施形態を詳細に参照する。この例は、添付の図面に例示される。可能である限り、同じ、同様のまたは似た部分を言及するために同じ参照番号を図面全体にわたって使用する。

本明細書で使用される場合、特に断らない限り、用語「プリンタ」は、何らかの目的のためにプリント出力機能を果たすいずれかの装置、例えばデジタルコピー機、製本機、ファクシミリ機、多機能機、静電複写機などを包含する。

本教示の実施形態は、アクチュエータ膜と誘電体ギャップスタンドオフ層との間に改善された物理的な連結を有する静電アクチュエータをもたらし得る。プロセスおよび構造は、自己パターニングされ（すなわちｉｎ ｓｉｔｕでパターニングされ）、ほとんどまたは全く後続加工処理を必要としない最終金属層堆積を含むことができる。最終金属層を用いて、膜は、拡散プロセスを用いてギャップスタンドオフ層に接合され、結果として精密なギャップ高さと、膜と電極との間の電気的隔離をもたらし得る。

本教示の実施形態の間に形成できるインプロセス構造を図１〜６に示す。図に示された構造は、単純化のために示されていない追加の特徴を含んでいてもよいが、示された構造は取り除かれてもよく、または変更されてもよいことが理解される。図１のインプロセス静電アクチュエータ構造１０は、半導体基材アセンブリ１２、ブランケット誘電体層１４、第１の伝導性層１６（例えば、金属１層）、およびパターニングされた第１のマスク層１８を含む。本明細書の種々の実施形態において、半導体基材アセンブリ１２は、シリコンウェハまたはウェハセクションを含んでいてもよく、種々の他の層（単純化のために示されていない）、例えば種々のドープされた領域および１つ以上の層、例えば酸化物層（この層の上にブランケット誘電体層１４が形成される）をさらに含んでいてもよい。ブランケット誘電体層１４は、約０．０１μｍ〜約１．０μｍ厚さの窒化ケイ素または酸窒化ケイ素のような窒化物層を含んでいてもよい。伝導性層１６は、約０．１μｍ〜約０．６μｍ厚さのアルミニウム層を含んでいてもよい。フォトレジストまたは別のマスクであってもよいパターニングされたマスク層１８は、伝導性層１６の第１の部分を露呈し、伝導性層１６の第２の部分を覆う。続いて、エッチングが行われて、伝導性層１６の露呈した第１の部分を除去し、誘電体層１４上で停止させ、これにより図２に示されるように、パターニングされた伝導性層１６を形成する。好適なエッチングは当該技術分野において既知である。伝導性層１６をエッチングした後、マスク層１８が除去され、これにより結果として伝導性部分１６Ａ、１６Ｂおよび１６Ｃを得る。実施形態において、伝導性層１６の部分１６Ｃは、アクチュエータ電極を与え、部分１６Ａ、１６Ｂは、以下に記載されるように、誘電体ギャップスタンドオフ層を支持する。

続いて、ブランケット酸化物層２０を堆積させ、ブランケット窒化物層２２を堆積させ、パターニングされた第２のマスク２４を形成して、結果として図２に示される構造と同様の構造を得る。ブランケット酸化物２０は、約０．１μｍ〜約２．０μｍの厚さまで堆積されてもよく、ブランケット窒化物層２２は、約０．０１μｍ〜約１．０μｍの厚さであってもよい。パターニングされた第２のマスク２４は、ブランケット酸化物層２０の第１の部分およびブランケット窒化物層２２を露呈する。他の誘電体材料が好適であってもよいことが理解され、ここで誘電体層１４、２０、および２２は、誘電体２０が誘電体１４および２２に対して選択的にエッチングされ得るように選択される（すなわち、層２０は、層１４および２２よりも迅速な速度でエッチングされ得る）。パターニングされた第２のマスク２４は、アクチュエータエアチャンバの広さを規定し、伝導性層１６の部分１６Ｃを露呈するように配置され、これはアクチュエータ電極の部分を形成する。

次に、図３に示されるように、ブランケット窒化物層２２およびブランケット酸化物層２０は、例えばほぼ垂直の異方性エッチングを用いてエッチングし、示されるように伝導性層１６および窒化物層１４を露呈する。実施形態において、第１のエッチング化学物質を使用して、窒化物層２２の露呈部分を除去し、ブランケット酸化物層２０上で停止させてもよく、次いで第２のエッチング化学物質を使用して、ブランケット酸化物層２０の露呈部分を除去し、伝導性層１６および窒化物層１４上で停止させてもよい。

続いて、第２のマスク層２４が除去され、酸化物層２０の等方性エッチングが行われ、結果として図４の構造を得る。露呈した窒化物層１４、２２および伝導性層１６を除去するよりも迅速な速度で酸化物層２０の露呈部分を除去するエッチング化学物質を使用する。実施形態において、エッチング化学物質は、緩衝酸化物（すなわちＢＯＥ）エッチング、希フッ化水素（ＨＦ）酸、ＨＦガス、およびテトラフルオロメタン（ＣＦ_４）ガスブレンドを含んでいてもよい。酸化物層２０の等方エッチングにより、窒化物層２２のアンダーカットを行い、窒化物層２２の下において、窒化物層１４、２２の間にある酸化物層２０の側壁４０を側方に（すなわち図４に示されるように水平に）埋め込む。実施形態において、酸化物層２０の側壁４０は、窒化物層２２の下において最も離れた位置で約０．１μｍ〜約１．０μｍ埋め込まれてもよい。図５に示される酸化物層２０のそれぞれの側壁は、半円プロファイルを有するが、側壁は、垂直、ほぼ垂直であってもよく、または使用されるエッチングプロセスに依存して想定される他のプロファイルを有していてもよい。加えて、図５は第１のおよび第２の側壁４０を示すが、側壁４０は、部分的に、部分１６Ｃを露呈する層１６の部分１６Ｃの周りに連続的な四角形または長方形の開口部、リング、またはポケットを規定することにより、示された断面において２つの別個の側壁として現れてもよいことが理解される。

次に、第２の伝導性層５０（例えば、金属２層）が、図５に示されるように形成される。第２の伝導性層５０は、例えば、非水平面、特に垂直もしくはほぼ垂直な面にわたるステップ被覆が劣る指向性堆積プロセス、例えばスパッタリングプロセス、エバポレーションプロセス、例えばサーマルまたはｅビームエバポレーション、蒸着プロセス、例えば化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）などを用いて形成されてもよい。ステップ被覆が劣る堆積の使用を用いるこれらのプロセスのそれぞれについて堆積パラメータは、本明細書の情報から当業者によって決定されてもよい。実施形態において、金属、例えば銀のスパッタリングプロセスは、第２の伝導性層５０を形成するために使用されてもよい。酸化物層２０の側壁４０は、窒化物層１４、２２との間において側方に埋め込まれるので、第２の伝導性層５０の指向性堆積は、結果として層５０の部分５０Ａ、５０Ｂが部分５０Ｃから電気的に隔離するように材料ボイドをもたらす。故にこのプロセスは、自己パターニングされた（すなわちｉｎ ｓｉｔｕパターニングされた）層５０を形成する。この開示の目的のために、自己パターニングされた層は、互いに電気的に隔離した２つ以上の部分を提供するために伝導性層の別個のマスクまたはエッチングを必要としないブランケット堆積プロセスを用いて形成された電気伝導性層である。この実施形態において、層５０は、ブランケット堆積プロセスを用いて形成され、ここで部分５０Ｃは、互いに電気的に隔離した部分を与えるために層５０の別個のマスクされたエッチングを必要とせずに、部分５０Ａおよび５０Ｂから電気的に隔離される。このプロセスにおいて、部分５０Ａ、５０Ｂの部分５０Ｃからの電気的隔離は、層５０が酸化物層２０のターゲット厚さよりも小さいターゲット厚さを有するように形成されさえすれば、得られる。一般に、酸化物層２０は、伝導性層５０より相当厚いターゲット厚さ、例えばそのターゲット厚さの約１５〜約２５倍を有する。実施形態において、層５０は、約０．０５μｍのターゲット厚さを有していてもよいが、酸化物層２０は約１．０μｍのターゲット厚さを有する。部分５０Ａおよび５０Ｂが部分５０Ｃの周りにリングを形成し得るので、電気的に共にカップリングされてもよく、単一の連続構造を形成してもよいことが理解される。

伝導性層５０の部分５０Ｃは、示されるように伝導性層１６の部分１６Ｃと物理的および電気的に接触する。故に伝導性層１６の部分１６Ｃおよび伝導性層５０の部分５０Ｃは、完成型アクチュエータ電極５２を形成する。図５に示されるように、伝導性層５０の部分５０Ｃは、層１６の部分１６Ｃに直接形成され、これらと電気連通する。さらに、部分５０Ｃは、部分１６Ｃより広いので、完成型アクチュエータ電極５２の幅を有効に増大させる。図５の断面に示されるように、アクチュエータ電極５２は、窒化物層１４のすべての露呈部分を被覆するので、アクチュエータ電極５２の幅を最大化する。故にアクチュエータ５２の部分５０Ｃの幅は、自己パターニングされる。故にアクチュエータ電極５２の主要な（すなわち外側の）幅は、アクチュエータ電極５２の一部を形成する自己パターニングされた層５０Ｃによって提供される。故にアクチュエータ電極５２の外側縁部は、電気短絡のリスクなしでアクチュエータエアチャンバに整列される。部分５０Ｃによって提供されるアクチュエータ電極５２の外側縁部は、エッチングされた酸化物側壁４０によって提供される凹部内において窒化物層２２の下に直接形成されてもよい。

次に、層５０の部分５０Ａおよび５０Ｂを使用して、図６に示されるようにアクチュエータ膜６０を物理的に取り付ける。実施形態において、膜６０は、鉄ニッケル合金、例えばＩｎｖａｒ（６４ＦｅＮｉ）、ケイ素層、または別の好適な材料であってもよく、約２．０μｍ〜約４０μｍの厚さまたは約１０μｍ〜約２０μｍの厚さを有する。膜６０は、層５０のために使用される同じまたは同様の金属の薄いコーティングを有していてもよい。実施形態において、膜６０は、層５０の部分５０Ａ、５０Ｂと物理的に接触した状態にて圧力下（例えばプレスにて）で配置されてもよく、次いで加熱されて原子的に層５０Ａ、５０Ｂを膜６０と混ぜ合わせる。例えば、図６の構造は、約５０ｐｓｉ〜約２５，０００ｐｓｉ、または約７５ｐｓｉ〜約１，０００ｐｓｉ、または約１００ｐｓｉ〜約５００ｐｓｉの圧力下で、プレス内に配置されてもよく、約１５０℃〜約３５０℃の温度に加熱される。次いで構造は、冷却されて、伝導性層５０Ａ、５０Ｂを用いて種々の介在層を通して膜６０を半導体基材アセンブリ１２に接合させてもよい。この拡散接合プロセスは、充填剤金属または他の別個の接着剤を必要とせずに、熱および圧力を用いることだけで層５０Ａ、５０Ｂを膜６０と接合する。接合温度は、層５０と膜６０との両方の融点未満である。理論に束縛されないが、層５０および膜６０の界面の原子は、界面にわたって移動し、グレイン境界がシフトし、マイクロギャップが低下される。層５０の部分５０Ａ、５０Ｂと膜６０との間の最終境界は、この混ぜ合わせによって曖昧になる。アクチュエータ膜６０の取り付けは、各アクチュエータ６４のためにアクチュエータエアチャンバ６２の形成を完了し、これは複数のアクチュエータを含むアクチュエータアレイの一部である。

層５０の追加は、アクチュエータ電極５２とアクチュエータ膜６０との間のギャップ高さに影響を与えないことを理解されたい。例えば、部分５０Ａ、５０Ｂは、部分５０Ｃと同じ厚さを有し、故に部分５０Ｃを含むアクチュエータ電極５２と、アクチュエータ膜６０の底部との間の正味の距離は、大抵の使用において埋め合わせを必要とする量までは変化しない。いずれかの埋め合わせが必要とされる場合、図６の１つ以上の層のターゲット堆積厚さは、調整されてもよい。

図７〜１３に示される別の実施形態において、２つの伝導性層を含むプロセスが、トレース経路密度を増大させるために使用されてもよい。第１の伝導性層、例えば金属１として使用されるアルミニウム層は、複数のトレースを形成するために使用されてもよく、第２の伝導性層、例えば金属２として使用される銀層は、アクチュエータ電極および拡散接合材料を形成するために使用されてもよい。図に示される構造は、単純化するために記載されていない追加の特徴を含んでいてもよいが、示された構造は除去または変更されてもよいことが理解される。

図７のインプロセス静電アクチュエータ構造７０は、半導体基材アセンブリ１２、ブランケット誘電体層１４、第１の伝導性層１６（例えば金属１層）、およびパターニングされた第１のマスク層７２を含む。実施形態において、半導体基材アセンブリ１２は、シリコンウェハまたはウェハセクションを含んでいてもよい。ブランケット誘電体層１４は、窒化物層、例えば窒化ケイ素または酸窒化ケイ素、酸化物または別の誘導体を、例えば約０．０１μｍ〜約１．０μｍ厚さで含んでいてもよい。伝導性層１６は、約０．１μｍ〜約１．０μｍ厚さのアルミニウム層を含んでいてもよい。フォトレジストまたは別のマスクであってもよいパターニングされたマスク層７２は、伝導性層１６の第１の部分を露呈し、伝導性層１６の第２の部分を覆う。続いて、エッチングは、伝導性層１６の露呈した第１の部分を除去するためおよび誘電体層１４にて停止するように行われ、これにより図８に示されるように層１６から複数のトレース８０を形成する。図において、層８０の第１の部分「８０Ａ」は、示される静電アクチュエータのためのトレースを指定するが、層８０の第２の部分「８０Ｂ」は、プリントヘッド内の他の位置において示されていない静電アクチュエータに対して経路付けられるトレースを指定する。誘電体層１４に対して選択的に伝導性層１６をエッチングするために好適なエッチングは、当該技術分野において既知である。伝導性層１６をエッチングした後、マスク層７２を除去する。

次に、平面のブランケット第２の誘電体層８２および第２のマスク８４が、図８に示されるように形成される。第２の誘電体層８２は、窒化物、例えば窒化ケイ素または酸窒化ケイ素であってもよい。マスク層８４は、トレース８０の第１の部分（例えば示された位置におけるトレース「８０Ａ」および示されていない他のアクチュエータ電極位置におけるトレース８０Ｂ）を露呈し、トレース８０（例えば示されていない他の位置でのトレース「８０Ａ」）の第２の部分を被覆してもよい。一般に、各トレース８０は、１つのアクチュエータ電極位置だけが第２のマスク層８４によって露呈され、こうして各フィーチャアクチュエータ電極は、トレース８０の１つを用いて個々に対処されてもよい。第２のマスク層８４はまた、示されていない他の位置において各トレース８０を露呈し、第２の誘電体層８２内の開口部を通して各トレース８０に１つ以上の接触を与えてもよいことが理解される。図８に示される構造と同様の構造を形成した後、第２の誘電体層８２は、１つ以上の位置にて各トレース８０を露呈するためにパターンとして第２のマスク８４を用いてエッチングされる。続いて、第２のマスク８４が除去される。

続いて、ブランケット酸化物層９０が堆積され、ブランケット窒化物層９２が堆積され、パターニングされた第３のマスク９４が形成されて、図９に示される構造と同様の構造をもたらす。ブランケット酸化物９０は、約０．１μｍ〜約２．０μｍの厚さに堆積されてもよく、ブランケット窒化物層９２は、約０．０１μｍ〜約１．０μｍ厚さであってもよい。パターニングされた第３のマスク９４は、ブランケット酸化物層９０およびブランケット窒化物層９２の第１の部分を露呈する。他の誘電体材料が好適であってもよく、ここで誘電体層８２、９０、および９２は選択されて、結果として誘電体９０は、誘電体８２および９２に対して選択的にエッチングされてもよいことが理解される（すなわち、層９０は、層８２および９２よりも迅速な速度でエッチングされてもよい）。パターニングされた第３のマスク９４は、以下に記載されるように、アクチュエータエアチャンバの幅を規定する。

次に、図１０に示されるように、ブランケット窒化物層９２およびブランケット酸化物層９０は、示されるようにトレース８０および窒化物層８２を露呈するためにエッチングされる。実施形態において、第１のエッチング化学物質が、窒化物層９２の露呈された部分を除去し、ブランケット酸化物層９０にて停止するように使用されてもよく、次いで第２のエッチング化学物質が、ブランケット酸化物層９０の露呈部分を除去し、トレース８０および窒化物層８２で停止するように使用されてもよい。

続いて、第３のマスク層９４は除去されて、酸化物層９０の等方エッチングが行われ、図１１の構造をもたらす。露呈した窒化物層８２、９２およびトレース８０を除去する速度よりも迅速な速度で、酸化物層９０の露呈部分を除去するエッチング化学物質が使用される。実施形態において、エッチング化学物質は、例えば緩衝酸化物エッチング（ＢＯＥ）、希ＨＦ、ＨＦガス、およびＣＦ_４ガスブレンドを含んでいてもよい。酸化物層９０の等方エッチングにより、窒化物９２のアンダーカットを行い、窒化物層９２の下において、窒化物層９２、８２の間において酸化物層９０の側壁１１０を側方に（すなわち図１１に示されるように水平に）埋め込む。さらに、図１〜６の実施形態とは対照的に、誘電体層１４は、この等方アンダーカットエッチングに曝されない。実施形態において、酸化物層９０の側壁は、窒化物層９２の下においてその最も離れた位置で約０．０１μｍ〜約２．０μｍ、または約０．５μｍ〜約１．０μｍ、そのさらなる程度にて埋め込まれてもよい。図１１に示される酸化物層９０の各側壁１１０は、半円プロファイルを有するが、他のプロファイルが、使用されるエッチングされるものに依存して想定される。

次に、第２の伝導性層１２０（例えば金属２層）は、図１２に示されるように形成される。第２の伝導性層１２０は、例えば指向性堆積プロセス、例えばスパッタリングプロセスを用いて形成されてもよい。実施形態において、第２の伝導性層１２０は、スパッタリングされた銀であってもよい。酸化物層９０の側壁１１０が窒化物層８２、９２との間で側方に埋め込まれるので、指向性堆積は材料ボイドをもたらし、結果として層１２０の部分１２０Ａ、１２０Ｂは、部分１２０Ｃから電気的に単離される。故に、このプロセスは、自己パターニングされた（すなわちｉｎ ｓｉｔｕでパターニングされた）層１２０を形成する。この実施形態において、層１２０は、ブランケット堆積プロセス、例えば上記で開示された技術の１つを用いて形成され、ここで部分１２０Ｃは、層１２０の別個のマスクされたエッチングを必要とせずに、部分１２０Ａおよび１２０Ｂから電気的に隔離され、互いに電気的に隔離した部分を提供する。このプロセスにおいて、図１〜６を参照して記載されるプロセスのように、部分１２０Ａ、１２０Ｂと部分１２０Ｃとの間の電気的隔離は、層１２０が酸化物層９０のターゲット厚さ未満のターゲット厚さを有するように形成されさえすれば、得られる。

伝導性層１２０の部分１２０Ｃは、示されるように露呈したトレース８０Ａと物理的および電気的に接触し、それによって誘電体８２のビアを通してトレース８０Ａとアクチュエータ電極１２２との間に電気的連結を完成させる。他のトレース８０Ｂと他のアクチュエータ電極１２２（単純化のために示されていない）の間の同様の電気的連結が、同時に想定される。こうして伝導性層１２０の部分１２０Ｃは、完成型アクチュエータ電極を形成し、これは電気的にカップリングされたトレース８０を通して個々に対処されてもよい。図１２に示されるように、伝導性層１２０の部分１２０Ｃは、露呈されたトレース８０Ａに直接形成され、これと電気的連通する。図１２の断面に示されるように、アクチュエータ電極１２０Ｃは、窒化物層８２のすべての露呈部分を被覆し、こうして一部の先行電極に比較してアクチュエータ電極の幅を最大限にする。故にアクチュエータを形成する部分１２０Ｃの幅は、自己パターニングされる。アクチュエータ電極１２０Ｃの主要な（すなわち外側）幅は、自己パターニングされた層によって提供される。故に、アクチュエータ電極１２２の外側縁部は、電気的短絡のリスクなしでアクチュエータエアチャンバに整列される。部分１２０Ｃによって提供されるアクチュエータ電極１２２の外側縁部は、エッチングされた酸化物側壁１１０によって提供される凹部内において窒化物層９２の下に直接形成され得る。

次に、図６を参照して記載され、図１３に示されるように、層１２０の部分１２０Ａおよび１２０Ｂを使用して、アクチュエータ膜６０を物理的に取り付ける。これにより、静電アクチュエータエアチャンバ１３０および完成型アクチュエータ１３２を、複数の静電アクチュエータを含む静電アクチュエータアレイの一部として提供する。

故に、図１３の構造は、アクチュエータ電極１２０Ｃの下部に経路付ける複数のトレース８０を含む。この実施形態において、複数のトレース８０Ｂ（すなわちこの実施形態においてトレース８０Ａおよび５つのトレース８０Ｂ）は、基材１２の上方面に対して垂直な方向にアクチュエータ電極１２０Ｃと半導体基材アセンブリ１２との間に直接介在される。各トレース８０は、異なるアクチュエータ電極１２０Ｃと電気的にカップリングされることができ、こうして静電アクチュエータアレイの各アクチュエータ電極１２０は、個々に対処されて、ドロップ・オン・デマンドプリントヘッドを提供し得る。各トレース８０間の間隔ならびに窒化物層８２の組成および厚さは、隣接トレース８０との間のクロストークを低減するように選択されてもよい。本明細書で記載されるように形成されたプリントヘッドは、アクチュエータ電極１２０Ｃと基材１２との経路付けられたトレース８０を提供する。

図１４は、本教示の実施形態を含む少なくとも１つのプリントヘッド１４４が設置されているプリンタハウジング１４２を含むプリンタ１４０を示す。ハウジング１４２は、プリントヘッド１４４を包み込んでもよい。操作中、インク１４６は、１つ以上のプリントヘッド１４４から吐出される。プリントヘッド１４４は、デジタル指示に従って操作され、所望の画像をプリント媒体１４８、例えば紙シート、プラスチックなど上に創出する。プリントヘッド１４４は、走査動作においてプリント媒体１４８に対して前後に移動し、印刷された画像をスワース毎に得てもよい。あるいは、プリントヘッド１４４は、固定されており、それに対してプリント媒体１４８を移動させて、単一パスにてプリントヘッド１４４と同じ程度の広さで画像を創出してもよい。プリントヘッド１４４は、プリント媒体１４８よりも狭くてもよく、または同じ程度の広さであることができる。別の実施形態において、プリントヘッド１４４は、プリント媒体に後で転写するための中間面、例えば回転ドラムまたはベルト（単純化のために示されない）にプリントできる。

本教示の広い範囲を示す数値範囲およびパラメータが概算であるにもかかわらず、特定の例において示される数値は、可能な限り正確に報告される。しかし、いかなる数値も、本来、それぞれの試験測定において見出される標準偏差から得られる特定の誤差を必然的に含む。さらに、本明細書に開示されるすべての範囲は、ここで組み込まれたいずれかおよびすべてのサブ範囲を包含するように理解されるべきである。例えば「１０未満」の範囲は、０の最小値から１０の最大値まで（それぞれを含む）のいずれかおよびすべてのサブ範囲を含むことができ、すなわち０以上の最小値および１０以下の最大値を有するいずれかおよびすべてのサブ範囲、例えば１〜５を含むことができる。特定の場合において、パラメータに関して記述されるような数値は、負の値をとり得る。この場合、「１０未満」として記述される範囲の例示値は、負の値、例えば−１、−２、−３、−１０、−２０、−３０などを想定できる。

本教示が１つ以上の実施に関して例示されるが、代替および／または変更が、添付の特許請求の範囲の趣旨および範囲から逸脱することなく、例示された例に対して行われ得る。例えば、プロセスは一連の作用または事象として記載されるが、本教示はこうした作用または事象の順序によって制限されないことが理解される。一部の作用は、異なる順序でおよび／または本明細書に記載されるような作用または事象とは異なる他の作用または事象と同時に行われてもよい。また、すべてのプロセス段階が、本教示の１つ以上の態様または実施形態による方法論を実施するために必要とされ得る。構造上の構成成分および／または加工処理段階を加えることができ、または既存の構造構成成分および／または加工処理段階を取り除くまたは変更できることが理解される。さらに本明細書に示される１つ以上の作用は、１つ以上の別個の作用および／または期間にて行われてもよい。さらに、用語「〜を含んでいる」、「〜を含む」、「〜を有している」、「〜を有する」、「〜を用いて」またはそれらの変形例が詳細な説明および特許請求の範囲のいずれかにおいて使用される限りにおいては、こうした用語は、用語「〜を含んでいる」と同様の様式で含まれていることを意図する。用語「〜の少なくとも１つ」は、１つ以上の列挙されたアイテムが選択できることを意味するために使用される。さらに本明細書の議論および特許請求の範囲において、２つの材料に関して使用される用語「〜の上に」、一方「の上に」他方は、材料間の少なくとも一部の接触を意味する一方で、「〜にわたって」は材料が近接していることを意味するが、１つ以上の追加の介在材料を有する可能性があり、こうして接触は可能であるが、必要ではない。「〜の上に」も「〜にわたって」も、本明細書に使用される場合に方向性を暗示するものではない。用語「等角」は、下層材料の角度が等角材料によって保持されるコーティング材料を記載する。用語「約」は、変更が例示された実施形態に対してプロセスまたは構造の不適合をもたらさない限り、列挙された値が幾分変更され得ることを示す。最後に、「例示的」は、記述が、それが理想であることを暗示することよりむしろ、例として使用されることを示す。本教示の他の実施形態は、本明細書の考慮および本明細書の開示の実施から当業者には明らかである。明細書および例は、以下の特許請求の範囲によって示されている本教示の範囲および趣旨内の例示に過ぎないと考えられることが意図される。

Claims (14)

1. 複数の静電アクチュエータを含むプリントヘッドであって、各静電アクチュエータが、
   半導体基材アセンブリを覆い、第１の部分を含むパターニングされた第１の伝導性層と、
   前記パターニングされた第１の伝導性層の第１の部分と物理的および電気的に接触した第１の部分を有するパターニングされた第２の伝導性層であって、前記前記パターニングされた第２の伝導性層の前記第１の部分は、アクチュエータ電極の少なくとも一部である、第２の伝導性層と、
   前記半導体基材アセンブリを覆い、側壁を含む第１の誘電体層と、
   前記第１の誘電体層を覆う第２の誘電体層であって、前記側壁が、前記第２の誘電体層の下において側方に埋め込まれ、凹部を提供する第２の誘電体層と、
   前記第２の誘電体層上の前記第２の伝導性層の第２の部分と、
   前記第２の伝導性層の前記第２の部分に拡散接合したアクチュエータ膜と、
   を含む、プリントヘッド。
2. 前記第２の伝導性層の前記第１の部分が、前記凹部内に縁部を含む、請求項１に記載のプリントヘッド。
3. 前記第２の伝導性層が、自己パターニングされた層である、請求項１に記載のプリントヘッド。
4. 前記パターニングされた第１の伝導性層の前記第１の部分および前記第２の伝導性層の前記第１の部分の下層となる第３の誘電体層をさらに含み、前記側壁が、前記第２の誘電体層と前記第３の誘電体層との間に埋め込まれる、請求項１に記載のプリントヘッド。
5. 前記第１の伝導性層と前記第２の伝導性層の前記第１の部分との間に介在された第３の誘電体層をさらに含み、前記側壁が、前記第２の誘電体層と前記第３の誘電体層との間で埋め込まれる、請求項１に記載のプリントヘッド。
6. 前記パターニングされた第１の伝導性層が、前記複数の静電アクチュエータのために複数のトレースを提供する複数の第２の部分をさらに含み、
   前記複数のトレースが、前記第２の伝導性層の前記第１の部分と前記半導体基材アセンブリとの間に直接挿入される、請求項１に記載のプリントヘッド。
7. 前記パターニングされた第１の伝導性層の前記第１の部分が第１の幅を含み、
   前記パターニングされた第２の伝導性層の前記第１の部分が、前記第１の幅よりも広い第２の幅を含む、請求項１に記載のプリントヘッド。
8. プリンタであって、
   複数の静電アクチュエータを含むプリントヘッドを備え、
   各静電アクチュエータが、
   半導体基材アセンブリを覆い、第１の部分を含むパターニングされた第１の伝導性層と、
   前記パターニングされた第１の伝導性層の第１の部分と物理的および電気的に接触した第１の部分を有するパターニングされた第２の伝導性層であって、前記前記パターニングされた第２の伝導性層の前記第１の部分は、アクチュエータ電極の少なくとも一部である、第２の伝導性層と、
   前記半導体基材アセンブリを覆い、側壁を含む第１の誘電体層と、
   前記第１の誘電体層を覆う第２の誘電体層であって、前記側壁が、前記第２の誘電体層の下において側方に埋め込まれ、凹部を提供する第２の誘電体層と、
   前記第２の誘電体層上の前記第２の伝導性層の第２の部分と、
   前記第２の伝導性層の前記第２の部分に拡散接合したアクチュエータ膜と、
   を含む、プリンタ。
9. 前記第２の伝導性層の前記第１の部分が、前記凹部内に縁部を含む、請求項８に記載のプリンタ。
10. 前記第２の伝導性層が、自己パターニングされた層である、請求項８に記載のプリンタ。
11. 前記パターニングされた第１の伝導性層の前記第１の部分および前記第２の伝導性層の前記第１の部分の下層となる第３の誘電体層をさらに含み、前記側壁が、前記第２の誘電体層と前記第３の誘電体層との間に埋め込まれる、請求項８に記載のプリンタ。
12. 前記第１の伝導性層と前記第２の伝導性層の前記第１の部分との間に介在された第３の誘電体層をさらに含み、前記側壁が、前記第２の誘電体層と前記第３の誘電体層との間で埋め込まれる、請求項８に記載のプリンタ。
13. 前記パターニングされた第１の伝導性層が、前記複数の静電アクチュエータのために複数のトレースを提供する複数の第２の部分をさらに含み、
    前記複数のトレースが、前記第２の伝導性層の前記第１の部分と前記半導体基材アセンブリとの間に直接挿入される、請求項８に記載のプリンタ。
14. 前記パターニングされた第１の伝導性層の前記第１の部分が第１の幅を含み、
    前記パターニングされた第２の伝導性層の前記第１の部分が、前記第１の幅よりも広い第２の幅を含む、請求項８に記載のプリンタ。

Images