JP2015111280A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2015111280A JP2015111280A JP2015007476A JP2015007476A JP2015111280A JP 2015111280 A JP2015111280 A JP 2015111280A JP 2015007476 A JP2015007476 A JP 2015007476A JP 2015007476 A JP2015007476 A JP 2015007476A JP 2015111280 A JP2015111280 A JP 2015111280A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- potential
- driving transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 description 36
- 230000007423 decrease Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Abstract
Description
本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、データ線の電位変動に起因する表示品位の低下を防止することにある。
本発明では、平面視でみたときにデータ線と駆動トランジスターのゲートとの間において、給電線から延在する電極部分が位置する。給電線およびその電極部分は、駆動トランジスターのゲートを構成する配線層とデータ線を構成する配線層との間の配線層からなるので、駆動トランジスターのゲートは、データ線からシールドされる。したがって、本発明によれば、データ線の電位変動に起因する表示品位の低下を防止するができる。
この態様において、前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第2中継電極を備え、前記第2中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された構成が好ましい。この構成によれば、データ線は、当該データ線と同層からなり、給電線とほぼ同電位の第2中継電極によってもシールドされるので、データ線の電位変動の影響を、より受け難くすることができる。
本発明において、初期化期間に、前記駆動トランジスターのドレインの電位が第1電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記電源線の電位が第2電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、少なくともセット期間から書込期間までにわたって前記第2容量にセット電流が流れる構成が好ましい。
なお、本発明に係る電気光学装置は、各種の電子機器に適用可能である。典型的には、表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。特に本願発明は、データ線の電位変動が、画素回路における駆動トランジスターのゲート(ソース)電位に影響を及ぼしにくく、これによって、表示品位の低下を防止することができるので、例えばヘッドマウントディスプレイ用やプロジェクターのように小型の表示装置に好適である。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(光ヘッド)にも適用可能である。
図1は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示部100、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230を含んだ構成となっている。
このうち、表示部100には、m行の走査線112が図において横(X)方向に沿って設けられ、n列のデータ線114が、縦(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
画素回路110は、表示すべき画像の1画素を表現するものであり、m行の走査線112とn列のデータ線114との交差部に対応して、それぞれ設けられている。したがって、本実施形態では、画素回路110がマトリクス状に配列して、横n画素×縦m画素の画像が表示されることになる。なお、m、nは、いずれも自然数である。
また、走査線112や画素回路110など行を便宜的に区別するために、図1において上から順に1、2、3、…、(m−1)、m行目と呼ぶ場合がある。同様にデータ線114および画素回路110の列を便宜的に区別するために、図1において左から順に1、2、3、…、(n−1)、n列目と呼ぶ場合がある。
制御回路200は、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230の動作を制御するほか、各画素回路110で表現すべき画素の階調(輝度)を指定する階調データをデータ線駆動回路230に供給する。
なお、画素回路の駆動方法によっては、給電線117に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
i行j列の画素回路110においてトランジスター130、140は、例えば低温ポリシリコンプロセスによって形成された薄膜トランジスターである。このうち、トランジスター130は、スイッチングトランジスターとして機能するものであり、ゲートはi行目の走査線112に電気的に接続される一方、ドレインはj列目のデータ線114に電気的に接続され、そのソースは容量素子135の一端と、トランジスター140のゲートとにそれぞれ接続されている。容量素子135の他端は、トランジスター140のソース、容量素子137の一端および発光素子150の陽極にそれぞれ電気的に接続されている。容量素子135は、トランジスター140のゲートおよびソース間の電圧を保持する第1容量として機能する。
一方、トランジスター140のドレインは、i行目の電源線116に接続されている。また、容量素子137の他端は、i行目の給電線117に接続されている。容量素子137は、トランジスター140のソースと給電線117との間に電気的に介挿された第2容量として機能する。
また、トランジスター140のドレイン(電源線116)を小文字のdと表記し、トランジスター140のソース(容量素子137の一端および発光素子150の陽極)を小文字のsと表記している。
また、本実施形態において、トランジスター140のゲートおよびソースは、隣り合うデータ線114からシールドされているが、この構造の詳細については後述することにする。
この図に示されるように、走査線駆動回路210が制御回路200による制御にしたがい、走査信号Gw(1)〜Gw(m)の電位を切り替えることによって、1フレームにおいて1〜m行目の走査線112を1水平走査期間(H)毎に順番に走査する。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、主にi行目の走査線112が走査されたときに、当該i行目のうちの、j列目の画素回路110について着目して説明する。
すなわち、電源線駆動回路220は、i行目の電源線116に供給する信号Vel(i)を、初期化期間において第1電源電位である電位Vel_Lとし、セット期間以降では、第2電源電位である電位Vel_Hとする。なお、電位Vel(i)が電位Vel_Hから電位Vel_Lに遷移するタイミングは、図3においては初期化期間の開始時としているが、発光素子150の発光期間を短くする目的で、初期化期間よりも手前のタイミングで電位Vel_Lに遷移させる場合もある。
すなわち、データ線駆動回路230は、データ信号Vdl(1)〜Vd(n)を、初期化期間と、セット期間と、当該セット期間の終了時から時間Tが経過したタイミングTsまでの期間とにわたって、一斉に初期化電位Vofsとし、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでに、i行目と1〜n列目との交差に対応した画素に指定された階調データに応じた電位とする。
このため、例えばj列目のデータ線114に供給されるデータ信号Vd(j)は、図3に示されるように、初期化期間の開始時からタイミングTsまでの期間にわたって初期化電位Vofsとなり、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでの期間にわたって、i行j列の画素回路110に指定された階調データに応じた電位Vsigとなる。
一方、i行目の電源線116に供給された信号Vel(i)は電位Vel_Lである。本実施形態において電位Vofsから電位Vel_Lを減じた差分電圧(Vofs−Vel_L)がトランジスター140の閾値電圧Vth_trを十分に上回るように設定されている。
このため、初期化期間においてトランジスター140が駆動状態になるので、当該トランジスター140のソースs(発光素子150の陽極)は、電位Vel_Lに初期化される。
なお、電位Vel_Lと共通電極118の電位Vctとの電位差が発光素子150の発光閾値電圧Vth_oledを下回るような値となるように当該電位Vel_Lが設定されるので、初期化期間において発光素子150は、オフ状態(非発光状態)である。
セット期間の開始時において信号Vel(i)は高位側の電位Vel_Hに遷移するので、電流が電源線116からトランジスター140のドレインd、ソースsを流れる結果、当該ソースsの電位が上昇し始める。トランジスター140においては、ゲートgが初期化電位Vofsに維持されているから、ゲート・ソース間の電圧は徐々に減少していく。
このとき、ランプ信号Vrmp(i)の電位が経時的に変化しているので、トランジスター140のドレインd・ソースs間に流れた電流は、発光素子150の側と容量素子137の側との両側に分岐する。
一方、容量素子137の側に流れる電流をセット電流と呼ぶことにすると、本実施形態において、ランプ信号Vrmp(i)の電位は直線的に減少し、減少率が一定である。このため、容量成分152の充電完了後に、電源線116→ドレインd→ソースs→容量素子137という経路で流れるセット電流はほぼ一定となる。
Vgs1=Vth_tr+Va …(1)
式(1)において、Vth_trは、トランジスター140の閾値電圧であり、Vaは、セット電流に応じた電圧である。このため、セット期間において、トランジスター140のゲート・ソース間の電圧は、当該トランジスター140の閾値電圧に対応する電圧にセットされるということもできる。
一方、セット期間が完了しても、ランプ信号Vrmp(i)の電位は直線的に減少するので、容量素子137にはセット電流が流れ続ける。
ここで、トランジスター140の移動度μが大きいほど、当該トランジスター140に流れる電流の値は大きくなり、ソースの電位の上昇量も大きくなる。反対に、移動度μが小さいほど、トランジスター140に流れる電流の値は小さくなる。換言すれば、移動度μが大きいほどトランジスター140のゲート・ソース間の電圧の減少量(負帰還量)が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量(負帰還量)は小さくなる。これにより、トランジスター140の移動度μが画素回路110毎に相違していても、その相違が補償される構成になっている。
一方、ランプ信号Vrmp(i)の電位は、引き続き減少するので、容量素子137には電流が流れる。そうとすると、トランジスター140においてドレインdからソースsに向かって流れた電流は、容量素子135と容量素子137とに分岐して流れる。
このとき、電位Vsigに応じてトランジスター140に流れる電流がおおきいほど、容量素子135に流れ込む電流が大きくなり、結果として、トランジスター140のソースsの電位上昇量(つまりゲート・ソース間の電圧の減少量)も大きくなる。
書込期間の終了時において、トランジスター140のゲート・ソース間の電圧(容量素子135の保持電圧)は、データ信号Vd(j)の電位Vsigと、トランジスター140の特性(移動度μ)とを反映した値に設定される。詳細には、書込期間の終了時におけるトランジスター140のゲート・ソース間の電圧Vgs2は、以下の式(2)で表される。
Vgs2=Vgs1+ΔV=Vth_tr+Va+ΔV …(2)
式(2)のΔVは、電位Vsigおよびトランジスター140の特性(移動度μ)に応じた値となる。
また、書込期間の終了時においてトランジスター140のソースsの電位と電位Vctとの差、すなわち発光素子150の両端電圧は、発光素子150の発光閾値電圧Vth_oledを下回るように設定される。したがって、書込期間においても発光素子150は非発光状態となる。
ここで、容量素子135の両端電圧(トランジスター140のゲート・ソース間の電圧)は、書込期間の終点時における電圧Vgs2に維持されるので、当該電圧Vgs2に応じた電流がトランジスター140を流れる結果、ソースsの電位が時間経過とともに上昇する。トランジスター140においてゲートgはフローティング状態であるから、当該ゲートgの電位はソースsの電位に連動して上昇する。
結局、トランジスター140におけるゲート・ソース間の電圧は、書込期間の終点時にセットされた電圧Vgs2に維持されたまま、ソースsの電位が時間経過とともに上昇する。
ソースsの電位と電位Vctとの差である発光素子150の両端電圧が、発光素子150の発光閾値電圧Vth_oledを超えた時点で、発光素子150に電流が流れ始めて、当該電流に応じた輝度で発光開始となる。
Iel=(β/2)(Vgs2−Vth_tr)2 …(3)
式(2)の代入によって式(3)は以下のように変形することができる。
Iel=(β/2)(Vth_tr+Va+ΔV−Vth_tr)2
=(β/2)(Va+ΔV)2
結局、発光素子に流れる電流Ielは、トランジスター140の閾値電圧Vth_trに依存しないので、画素回路110毎に閾値電圧Vth_trが相違しても、その相違が補償されて、輝度のムラが抑制されることになる。
ここで、タイミングTsにてデータ線114が初期化電位Vofsから電位Vsigに変動するので、当該電位変動が寄生容量(図示省略)を介しトランジスター140のゲートgおよびソースsにそれぞれ伝播し、セット期間の終了時にトランジスター140のゲート・ソース間にセットされた電圧Vgs1を変動させてしまう。このため、表示斑や縦スジなどの発生を招き、表示品位を大きく低下させる要因となる。
そこで、本実施形態では、画素回路110を次のように構成して、データ線114の電位変動の影響を受けにくくしている。
図4は、縦および横方向で互いに隣り合う4つの画素回路110の構成を示す平面図であり、図5は、図4におけるD−d線で破断した部分断面図であり、図6は、図4におけるE−e線で破断した部分断面図である。
なお、図4は、トップエミッション構造の画素回路110を観察側から平面視した場合の配線構造を示しているが、簡略化のために、発光素子150における画素電極(陽極)以降に形成される構造体を省略している。図5および図6については、発光素子150の画素電極までを示し、以降の構造体を省略している。また、以下の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
走査線112は、図4において横方向に延在するとともに、画素回路110毎に、図において下方向に向かって分岐した部分を有し、当該分岐部分が、半導体130aの中央部で重なっている。半導体130aのうち、走査線112の分岐部分と重なった領域がチャネル領域130cになっている(図5参照)。なお、半導体130aのうち、チャネル領域130cに対し図5において左方向がドレイン領域130dであり、右方向がソース領域130sである。
一方、ゲート電極21は、平面視したときに図4に示されるように、四角枠のうち、左辺を有さずに上辺、右辺および下辺を一体とした形状である。このうち、下辺が、半導体140aの中央部で重なっている。半導体140aのうち、ゲート電極21の下辺と重なった領域がチャネル領域140cになっている(図5参照)。半導体140aのうち、チャネル領域140cに対し図5において左方向がソース領域140sであり、右方向がドレイン領域140dである。
このうち、中継電極41は、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール(ビア)31を介してドレイン領域130dに接続されている。
なお、図4において異種の配線層同士が重なる部分で「□」印に「×」印を付した部分がコンタクトホールである。
中継電極44bは、同じくj列目でいえば、平面視したときに図4に示されるように、(j+1)列目のデータ線114とゲート電極21との間に設けられ、縦方向に長手が延在する矩形に形成されている。
このうち、中継電極61は、第2層間絶縁膜12を開孔するコンタクトホール51を介して中継電極41に接続されている。中継電極62についても、第2層間絶縁膜12を開孔するコンタクトホール52を介して中継電極43に接続されている。
このうち、電極部分117aは、中継電極44aおよび電極部分43aを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53aを介して中継電極44aに接続されている(図6参照)。
また、容量素子137は、特に図示しないが中継電極43の電極部分43aと電極部分117aとで第2層間絶縁膜12を挟持した構成となる。
一方、電極部分117bは、中継電極44bを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53bを介して中継電極44bに接続されている(図6参照)。このため、中継電極44bは、給電線117に電気的に接続される。
このうち、データ線114は、第3層間絶縁膜13を開孔するコンタクトホール71を介して中継電極61に接続されている(図5参照)。このため、データ線114は、中継電極61、中継電極41という経路を辿ってドレイン領域130dに接続される。ここで、データ線114は、平面視したときに図4に示されるように走査線112の延在方向と直行する縦方向に沿って形成される。
ここで、j列目に対応した中継電極81a付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117aの下側には、中継電極43と同層の中継電極44aがコンタクトホール53aを介して接続され、電極部分117aの上側には、データ線114と同層の中継電極81aがコンタクトホール73aを介して接続されるので、中継電極43・ゲート電極21を、j列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
ここで、j列目に対応した中継電極81b付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117bの下側には、中継電極42(43)と同層の中継電極44bがコンタクトホール53bを介して接続され、電極部分117bの上側には、データ線114と同層の中継電極81bがコンタクトホール73bを介して接続されるので、中継電極42(43)・ゲート電極21を、(j+)列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
なお、図4では、発光素子150の陽極である画素電極の図示を省略している。このため、図4におけるコンタクトホール92については、下層側だけが図示されているので、他のコンタクトホールと区別する意味で「□」印だけで表現している。
図14は、比較例に係る画素回路の構成を示す平面図であり、図15は、図14におけるK−k線で破断した部分断面図である。
図14に示されるように比較例では、図4に示した実施形態のような中継電極81a(81b)、中継電極44a(44b)を有しないし、給電線117についても図において上方向に向かって分岐していない。
このため、データ線114の電位が変動すると、図15に示されるように当該電位変動がゲート電極21や、中継電極42、43に伝播する。ゲート電極21は、トランジスター140のゲートgであるし、中継電極42はコンタクトホール33を介してゲート電極21に接続され、また、中継電極43は、トランジスター140のソース領域に接続されている。
したがって、あるj列の画素回路110でみたときに、自身に対応するj列目のみならず、隣り合う(j+1)列目のデータ線114が電位変動したときに、当該電位変動がゲート電極21や、中継電極42、43に伝播し、トランジスター140のゲート・ソース間にセットされた電圧を変動させて、表示品位を大きく低下させる要因となる。
同様に、ゲート電極21、中継電極42、43は、それぞれ隣である(j+1)列目のデータ線114から、平面視でみても断面視でみても、中継電極81bと、給電線117から分岐した電極部分117bと、中継電極44bとをコンタクトホール73b、53bで電気的に接続して互いに同電位とした構造体によってそれぞれシールドされる。なお、中継電極81b、電極部分117b、中継電極44bのいずれか1つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させる点も同様である。
このように、本実施形態では、j列目および(j+1)列目のデータ線114の電位が変動しても、当該電位変動がゲート電極21、中継電極42、43に伝播し難くなるので、表示品位の低下を防止することができるのである。
図7は、応用形態(その1)に係る画素回路110の構成を示す平面図であり、図8は、図7におけるF−f線で破断した部分断面図である。
これらの図に示されるように、給電線117から分岐する電極部分117aを、平面視したときにゲート電極21と重なるまで延設させた構成としても良い。このように構成すると、j列の画素回路110でみたときに、ゲート電極21、中継電極43をj列目のデータ線114からシールドする面積が拡大するので、表示品位の低下を、より確実に防止することができる。
なお、この構成において、単純に電極部分117aを延設させただけの構成にすると、中継電極43と電極部分117の重なる面積が拡大して容量素子137の容量が、図4に示した構成と比較して増加する。そこで、電極部分43aのうち、図7において横方向の幅を図4よりも狭くして、バランスが図られている。
このため、図9に示される応用形態(その2)のように、給電線117については、データ線114との交差部分で欠き取ることなくパターニングしても良い。また、中継電極44a、44bについても、一体化して中継電極44としても良い。
図11は、上述した実施形態に係る電気光学装置1を表示装置に適用した電子機器(その1)としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター2000は、表示装置としての電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
電気光学装置1において、発光素子150にOLEDを使用した場合、視野角が広く見易い画面表示が可能になる。
Claims (7)
- 互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1容量と、
陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第2容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含む
ことを特徴とする電気光学装置。 - 互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
発光素子と、
前記発光素子に電流を供給する駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲート電位を保持するために設けられた第1容量と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第2容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する第1配線層、前記データ線を構成する第2配線層及び前記第1配線層と前記第2配線層との間に設けられた第3配線層のうち少なくとも一つの層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する部分を含む
ことを特徴とする電気光学装置。 - 平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第1中継電極を備え、
前記給電線の電極部分は、平面視したときに前記第1中継電極の一部に重なり、
前記第1容量は、前記ゲート電極と前記第1中継電極とで第1層間絶縁膜を挟持してなり、
前記第2容量は、前記第1中継電極と前記給電線の電極部分とで第2層間絶縁膜を挟持してなる
ことを特徴とする請求項2に記載の電気光学装置。 - 前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第2中継電極を備え、
前記第2中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項3に記載の電気光学装置。 - 前記第1中継電極と同層からなり、平面視したときに前記第2中継電極に重なる第3中継電極を備え、
前記第3中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項4に記載の電気光学装置。 - 初期化期間に、前記駆動トランジスターのドレインの電位が第1電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、
セット期間に、前記電源線の電位が第2電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、
書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、
少なくともセット期間から書込期間までにわたって前記第2容量にセット電流が流れる
ことを特徴とする請求項1乃至5のいずれかに記載の電気光学装置。 - 請求項1乃至6のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007476A JP5975120B2 (ja) | 2015-01-19 | 2015-01-19 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007476A JP5975120B2 (ja) | 2015-01-19 | 2015-01-19 | 電気光学装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011124197A Division JP5686043B2 (ja) | 2011-06-02 | 2011-06-02 | 電気光学装置および電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016140024A Division JP6191742B2 (ja) | 2016-07-15 | 2016-07-15 | 電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015111280A true JP2015111280A (ja) | 2015-06-18 |
JP5975120B2 JP5975120B2 (ja) | 2016-08-23 |
Family
ID=53526080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015007476A Active JP5975120B2 (ja) | 2015-01-19 | 2015-01-19 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5975120B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000231347A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2010139926A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 電子機器および表示装置 |
JP2010160378A (ja) * | 2009-01-09 | 2010-07-22 | Sony Corp | 表示装置および電子機器 |
JP2010266554A (ja) * | 2009-05-13 | 2010-11-25 | Sony Corp | 表示装置および駆動制御方法 |
-
2015
- 2015-01-19 JP JP2015007476A patent/JP5975120B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000231347A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2010139926A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 電子機器および表示装置 |
JP2010160378A (ja) * | 2009-01-09 | 2010-07-22 | Sony Corp | 表示装置および電子機器 |
JP2010266554A (ja) * | 2009-05-13 | 2010-11-25 | Sony Corp | 表示装置および駆動制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5975120B2 (ja) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5686043B2 (ja) | 電気光学装置および電子機器 | |
JP5682385B2 (ja) | 電気光学装置および電子機器 | |
JP5817580B2 (ja) | 電気光学装置および電子機器 | |
KR20180062148A (ko) | 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치 | |
JP2008083171A (ja) | 画素駆動回路及び画像表示装置 | |
JP2007316510A (ja) | アクティブマトリクス型表示装置 | |
JP2013054161A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
KR20120101305A (ko) | 전기 광학 장치 및 전자 기기 | |
JP6555381B2 (ja) | 電気光学装置および電子機器 | |
JP6245326B2 (ja) | 電気光学装置および電子機器 | |
JP6191742B2 (ja) | 電気光学装置および電子機器 | |
JP6323584B2 (ja) | 電気光学装置および電子機器 | |
JP5975120B2 (ja) | 電気光学装置および電子機器 | |
JP6477838B2 (ja) | 電気光学装置および電子機器 | |
JP6164269B2 (ja) | 電気光学装置および電子機器 | |
JP5999201B2 (ja) | 電気光学装置および電子機器 | |
JP5930082B2 (ja) | 電気光学装置および電子機器 | |
JP5999202B2 (ja) | 電気光学装置および電子機器 | |
JP6702457B2 (ja) | 電気光学装置および電子機器 | |
JP7347567B2 (ja) | 電気光学装置および電子機器 | |
JP2011221204A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP2013044986A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5975120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |