JP2015106677A - 半導体素子の基板への接合方法 - Google Patents
半導体素子の基板への接合方法 Download PDFInfo
- Publication number
- JP2015106677A JP2015106677A JP2013249085A JP2013249085A JP2015106677A JP 2015106677 A JP2015106677 A JP 2015106677A JP 2013249085 A JP2013249085 A JP 2013249085A JP 2013249085 A JP2013249085 A JP 2013249085A JP 2015106677 A JP2015106677 A JP 2015106677A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor element
- sinterable
- substrate
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 180
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 193
- 230000000694 effects Effects 0.000 claims abstract description 24
- 239000003960 organic solvent Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 31
- 230000003449 preventive effect Effects 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000005304 joining Methods 0.000 claims description 21
- 239000002923 metal particle Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000005245 sintering Methods 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 13
- 229910000510 noble metal Inorganic materials 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 2
- 239000012964 benzotriazole Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
Abstract
【課題】本発明は、半導体素子を基板に高い位置精度で接合可能な、半導体素子の基板への接合方法の提供を目的とする。
【解決手段】半導体素子の基板への接合方法は、回路パターン１２に防錆材を塗布する工程と、焼結性接合材２０を配置する工程と、焼結性接合材２０を乾燥させることにより、有機溶剤を気化させるとともに焼結性接合材２０の有機保護膜と防錆材とが分子間力およびアンカー効果により接合する工程と、半導体素子３０の接合面を焼結性接合材２０に加圧接触させながら焼結を行い、半導体素子３０を基板１０に接合する接合工程と、を備え、接合工程は、焼結性接合材２０と半導体素子３０の接合面との界面で拡散接合が生じる第１の温度で加熱を行いながら加圧を行う仮接合工程と、仮接合工程の後に、第１の温度よりも高い、焼結性接合材２０と回路パターン１２との界面で拡散接合が生じる第２の温度で加熱を行いながら加圧を行う本接合工程とを含む。
【選択図】図１
【解決手段】半導体素子の基板への接合方法は、回路パターン１２に防錆材を塗布する工程と、焼結性接合材２０を配置する工程と、焼結性接合材２０を乾燥させることにより、有機溶剤を気化させるとともに焼結性接合材２０の有機保護膜と防錆材とが分子間力およびアンカー効果により接合する工程と、半導体素子３０の接合面を焼結性接合材２０に加圧接触させながら焼結を行い、半導体素子３０を基板１０に接合する接合工程と、を備え、接合工程は、焼結性接合材２０と半導体素子３０の接合面との界面で拡散接合が生じる第１の温度で加熱を行いながら加圧を行う仮接合工程と、仮接合工程の後に、第１の温度よりも高い、焼結性接合材２０と回路パターン１２との界面で拡散接合が生じる第２の温度で加熱を行いながら加圧を行う本接合工程とを含む。
【選択図】図１
Description
本発明は、半導体素子の基板への接合方法に関し、例えば電力制御用半導体装置に搭載される半導体素子の基板への接合方法に関する。
一般的な電力用半導体装置等の内部において、セラミック等の表面に回路パターンが形成された絶縁性の基板上に半導体素子が接合されている。ここで、半導体素子は例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳ型電界効果型トランジスタ）、ＦＷＤ（還流ダイオード）、ＳＢＤ（ショットキーバリアダイオード）などのパワーデバイスである。
半導体素子と基板との接合には、金属ナノ粒子を有した焼結性の接合材が用いられる。複数の半導体素子を一括で加熱加圧して接合材を焼結させるには、半導体素子を一旦絶縁基板上に搭載し、次の加熱加圧工程までの搬送途中で半導体素子の搭載位置がずれないように、仮の接合を行う必要がある。従来、半導体素子の仮接合は、各構成材料の界面で拡散反応を生じさせることにより接合を行っていた。拡散反応により仮接合を行うためには、銅回路パターン表面を、貴金属（例えば銀）で被覆する必要があった（例えば特許文献１参照）。
なお、半導体素子の面積が大きい場合、接合材をペースト状にするために含有される有機成分（有機溶剤）が焼結時に閉じ込められないように、半導体素子を搭載する前に、焼結性接合材を印刷した後、ペースト中の有機溶剤を揮発させて取り除くために乾燥を行う。絶縁基板に形成された銅回路パターン表面の銅の酸化劣化が進まないように、従来、乾燥は窒素雰囲気で行われていた。
上述のように、接合材の焼結を行う装置まで基板を搬送する際に、基板に配置された半導体素子の位置がずれてしまうことがあった。位置ずれを防止するために、従来は半導体素子を基板上に仮接合してから搬送を行っていたが、仮接合を行うためには、基板と接合材の界面において、基板表面が貴金属（例えば銀）である必要があり、材料コストが増大していた。
また、焼結性の接合材と銅との接合において、銀などの貴金属との接合と比較して拡散反応が起こり難いため、銅回路パターンと焼結性の接合材との間で、拡散反応による仮接合を行うのは困難であった。さらに、銅回路パターンを防錆材で被覆することによって銅回路パターンの酸化による劣化を防ぐことができるが、防錆材で被覆された銅回路パターンに半導体素子を仮接合する技術は開発されていない。
本発明は以上のような課題を解決するためになされたものであり、基板表面を貴金属で被覆しなくても、焼結性接合材を介して半導体素子を基板に高い位置精度で接合可能な、半導体素子の基板への接合方法の提供を目的とする。
本発明に係る半導体素子の基板への接合方法は、金属粒子と、金属粒子の各々の表面全体を被覆する有機保護膜と、金属粒子を分散させてペースト状にする有機溶剤とを含む焼結性接合材を用いて半導体素子を基板に接合する、半導体素子の基板への接合方法であって、（ａ）銅を含む回路パターンが表面に形成された前記基板を準備する工程と、（ｂ）回路パターン表面に防錆材を塗布する工程と、（ｃ）工程（ｂ）の後に、防錆材が塗布された回路パターン表面に焼結性接合材を配置する工程と、（ｄ）工程（ｃ）の後に、焼結性接合材を乾燥させることにより、有機溶剤を気化させるとともに焼結性接合材に含まれる有機保護膜と防錆材とが分子間力およびアンカー効果により接合する工程と、（ｅ）工程（ｄ）の後に、半導体素子の接合に供される面である接合面を、焼結性接合材に加圧接触させながら前記焼結性接合材の焼結を行い、前記半導体素子を前記基板に接合する工程と、を備え、工程（ｅ）は、第１の温度で加熱を行いながら加圧接触を行う仮接合工程と、仮接合工程の後に、第１の温度よりも高い第２の温度で加熱を行いながら加圧接触を行う本接合工程とを含み、第１の温度は、焼結性接合材と半導体素子の前記接合面との界面で拡散接合が生じる温度であり、第２の温度は、焼結性接合材と回路パターンとの界面で拡散接合が生じる温度であることを特徴とする。
本発明によれば、焼結性接合材と基板とを分子間力およびアンカー効果で密着させて仮接合を行うため、仮接合のために基板表面の回路パターンを銀などの貴金属で被覆しなくても、高い位置精度で半導体素子を基板に接合することが可能である。よって、貴金属の使用量を削減できるため、貴金属にかかる材料コストを削減することが可能である。さらに、本発明によれば、回路パターンに防錆材を塗布するため、焼結性接合材の乾燥を大気中でおこなった場合でも、回路パターンの酸化による劣化を防止することが可能である。
＜実施の形態１＞
＜構成＞
図１は、本実施の形態における半導体素子３０と基板１０の接合構造の平面図である。また、図２は、図１の線分ＡＢにおける断面図である。本実施の形態における基板１０は、絶縁性のセラミック基板１１、セラミック基板１１表面に形成された回路パターン１２およびセラミック基板１１裏面に形成された裏面パターン１３からなる。回路パターン１２は銅または銅を含む合金からなる。裏面パターン１３も同様に、例えば銅からなる。回路パターン１２および裏面パターン１３は、銅の酸化を抑制するために、防錆材（図示せず）により被覆されている。防錆材とは、例えば、ベンゾトリアゾール（ＢＴＡ）などである。
＜構成＞
図１は、本実施の形態における半導体素子３０と基板１０の接合構造の平面図である。また、図２は、図１の線分ＡＢにおける断面図である。本実施の形態における基板１０は、絶縁性のセラミック基板１１、セラミック基板１１表面に形成された回路パターン１２およびセラミック基板１１裏面に形成された裏面パターン１３からなる。回路パターン１２は銅または銅を含む合金からなる。裏面パターン１３も同様に、例えば銅からなる。回路パターン１２および裏面パターン１３は、銅の酸化を抑制するために、防錆材（図示せず）により被覆されている。防錆材とは、例えば、ベンゾトリアゾール（ＢＴＡ）などである。
基板１０表面に形成された回路パターン１２表面には、複数の半導体素子３０が、焼結された焼結性接合材２０を介して接合されている。半導体素子３０の裏面、即ち接合に供される面には金または銀の薄膜が形成されている。
本明細書において、焼結前の焼結性接合材２０は、有機保護膜により覆われた金属粒子が有機溶剤中に分散してペースト状となっている。焼結された焼結性接合材２０は、金属粒子が凝集して接合する。焼結性接合材２０は、導電性ペースト、金属ナノペーストなどとも呼ばれる。
なお、半導体素子３０の表面には表面電極（図示せず）が設けられており、図１に示す接合構造を有する半導体装置において、基板１０上に複数搭載された半導体素子３０間の表面電極は、例えばワイヤボンディングにより適宜接続され、また接続端子を介して外部に引き出されている。また、図１に示す接合構造を有する半導体装置において、半導体素子３０および基板１０はエポキシ樹脂やシリコーンゲルなどの封止材により封止されてもよく、基板１０の裏面パターン１３には放熱のためのヒートシンクが取り付けられてもよい。また、半導体素子３０の上面には、半導体素子３０を保護するためにポリイミド（図示せず）を塗布してもよい。
＜接合方法＞
図３は、本実施の形態における半導体素子３０の基板１０への接合方法のフローチャートである。まず、基板１０を準備する（ステップＳ０１）。前述したように、基板１０の表面には回路パターン１２が形成されている。そして、回路パターン表面に防錆材（図示せず）を塗布することにより、防錆材により回路パターンを被覆する（ステップＳ０２）。
図３は、本実施の形態における半導体素子３０の基板１０への接合方法のフローチャートである。まず、基板１０を準備する（ステップＳ０１）。前述したように、基板１０の表面には回路パターン１２が形成されている。そして、回路パターン表面に防錆材（図示せず）を塗布することにより、防錆材により回路パターンを被覆する（ステップＳ０２）。
次に、回路パターン１２表面にペースト状の焼結性接合材２０を配置する（ステップＳ０３）。焼結性接合材２０は、例えばスクリーン印刷により配置される。
次に、大気中において焼結性接合材２０の乾燥を行う（ステップＳ０４）。ペースト状の焼結性接合材２０を乾燥させることにより、焼結性接合材２０に含まれる有機溶剤が揮発する。特に、半導体素子３０の接合に供される面の面積が大きい場合、有機溶剤が接合材中に閉じ込められ、焼結による接合が弱くなることがある。焼結接合を行う前に有機溶剤を予め揮発させておくことにより、焼結による接合をより強固にすることができる。
また、ステップＳ０３において、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜が高分子化する。また、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜と、回路パターン１２表面の防錆材とが、分子間力およびアンカー効果により密着する。ここで、分子間力は、有機保護膜を構成する分子と、防錆材を構成する分子とが結合する力である。また、アンカー効果による接合は、有機保護膜が防錆材表面の微細な凹凸に入り込むことによって生じる。
次に、焼結性接合材２０を介して、半導体素子３０を回路パターン１２に接合する。接合工程は仮接合工程（ステップＳ０５）と本接合工程（ステップＳ０６）からなる。
まず、仮接合工程において、半導体素子３０を回路パターン１２上に仮接合する。半導体素子３０は吸着コレットで吸着されて、焼結性接合材２０の上に配置される。そして、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０を介して回路パターン１２に加圧接触させながら加熱することで仮接合を行う。
仮接合工程において、加熱は第１の温度、即ち７０℃以上１３０℃以下の範囲の温度で行われる。第１の温度で加熱を行うことにより、焼結性接合材２０と半導体素子３０の接合面との界面で拡散接合が生じる。これにより、半導体素子３０が基板１０上に仮接合される。
なお、仮接合工程（ステップＳ０５）において加圧および加熱を行うことにより、焼結性接合材２０に熱応力が発生する。このため、加圧および加熱が過度に行われると、分子間力とアンカー効果により回路パターン１２に密着していた焼結性接合材２０が剥離してしまう可能性がある。本実施の形態では、仮接合工程における加熱温度を第１の温度（即ち、７０℃以上１３０℃以下）とし、かつ、半導体素子３０を搭載するときの加圧力を０．５ＭＰａ以上３．０ＭＰａ以下とすることで、分子間力とアンカー効果による密着を壊さずに半導体素子３０を基板１０に仮接合することができる。
なお、仮接合工程において、半導体素子３０を吸着コレットで掴み、焼結性接合材２０の上に搭載する際に、吸着コレットで加圧することにより、半導体素子３０表面に傷が付く恐れがあるが、０．５ＭＰａ以上３．０ＭＰａ以下の低加圧力で押さえる為、傷が付きにくい。また、加圧による基板１０へのストレスも軽減できる。
次に、半導体素子３０が仮接合された基板１０は、本接合工程を行うために加熱プレス装置に搬送される。本実施の形態では、半導体素子３０が基板１０に仮接合されているため、搬送する際に半導体素子３０の搭載位置がずれることがない。
本接合工程（ステップＳ０６）において、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０を介して回路パターン１２に加圧接触させながら加熱することで本接合を行う。本接合工程においては、第１の温度（即ち７０℃以上１３０℃以下）よりも高い第２の温度（２５０℃〜３００℃の温度範囲）で加熱を行いながら加圧接触を行う。第２の温度は、焼結性接合材２０と回路パターン１２との界面で拡散接合が生じる温度である。
なお、本接合工程においては、同一の基板１０上に配置された複数の半導体素子３０を一括で加熱加圧することで、焼結性接合材２０を焼結させる。複数の半導体素子３０を一括で加熱加圧するため、搭載する半導体素子３０の個数が増えても製造工程数の増大を抑制することができる。
＜効果＞
本実施の形態における半導体素子３０の基板１０への接合方法は、金属粒子と、金属粒子の各々の表面全体を被覆する有機保護膜と、金属粒子を分散させてペースト状にする有機溶剤とを含む焼結性接合材２０を用いて半導体素子３０を基板１０に接合する、半導体素子の基板への接合方法であって、（ａ）銅を含む回路パターン１２が表面に形成された基板１０を準備する工程と、（ｂ）回路パターン１２表面に防錆材を塗布する工程と、（ｃ）工程（ｂ）の後に、防錆材が塗布された回路パターン１２表面に焼結性接合材２０を配置する工程と、（ｄ）工程（ｃ）の後に、焼結性接合材２０を乾燥させることにより、有機溶剤を気化させるとともに焼結性接合材２０に含まれる有機保護膜と防錆材とが分子間力およびアンカー効果により接合する工程と、（ｅ）工程（ｄ）の後に、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０に加圧接触させながら焼結性接合材２０の焼結を行い、半導体素子３０を基板１０に接合する工程と、を備え、工程（ｅ）は、第１の温度で加熱を行いながら加圧接触を行う仮接合工程と、仮接合工程の後に、第１の温度よりも高い第２の温度で加熱を行いながら加圧接触を行う本接合工程とを含み、第１の温度は、焼結性接合材２０と半導体素子３０の前記接合面との界面で拡散接合が生じる温度であり、第２の温度は、焼結性接合材２０と回路パターン１２との界面で拡散接合が生じる温度であることを特徴とする。
本実施の形態における半導体素子３０の基板１０への接合方法は、金属粒子と、金属粒子の各々の表面全体を被覆する有機保護膜と、金属粒子を分散させてペースト状にする有機溶剤とを含む焼結性接合材２０を用いて半導体素子３０を基板１０に接合する、半導体素子の基板への接合方法であって、（ａ）銅を含む回路パターン１２が表面に形成された基板１０を準備する工程と、（ｂ）回路パターン１２表面に防錆材を塗布する工程と、（ｃ）工程（ｂ）の後に、防錆材が塗布された回路パターン１２表面に焼結性接合材２０を配置する工程と、（ｄ）工程（ｃ）の後に、焼結性接合材２０を乾燥させることにより、有機溶剤を気化させるとともに焼結性接合材２０に含まれる有機保護膜と防錆材とが分子間力およびアンカー効果により接合する工程と、（ｅ）工程（ｄ）の後に、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０に加圧接触させながら焼結性接合材２０の焼結を行い、半導体素子３０を基板１０に接合する工程と、を備え、工程（ｅ）は、第１の温度で加熱を行いながら加圧接触を行う仮接合工程と、仮接合工程の後に、第１の温度よりも高い第２の温度で加熱を行いながら加圧接触を行う本接合工程とを含み、第１の温度は、焼結性接合材２０と半導体素子３０の前記接合面との界面で拡散接合が生じる温度であり、第２の温度は、焼結性接合材２０と回路パターン１２との界面で拡散接合が生じる温度であることを特徴とする。
従って、本実施の形態では、焼結性接合材２０と基板１０を分子間力およびアンカー効果で密着させて仮接合を行うため、仮接合のために基板１０表面の回路パターン１２を銀などの貴金属で被覆しなくても、高い位置精度で半導体素子を基板に接合することが可能である。よって、貴金属の使用量を削減できるため、貴金属にかかる材料コストを削減することが可能である。さらに、本実施の形態では、回路パターン１２に防錆材を塗布するため、焼結性接合材２０の乾燥を大気中でおこなった場合でも、回路パターンの酸化による劣化を防止することが可能である。
また、本実施の形態では、仮接合工程を行う前に、回路パターン１２上に印刷された焼結性接合材２０を乾燥させる。これにより、焼結性接合材２０と、回路パターン１２表面に塗布した防錆材との間に分子間力およびアンカー効果が働いて、焼結性接合材２０が基板１０上に密着する。さらに、焼結性接合材２０が基板１０から剥離しない温度および圧力で、半導体素子３０を焼結性接合材２０上に仮接合する。以上から、回路パターン１２が銀などの貴金属で被覆されていなくても、半導体素子３０を基板１０に仮接合することが可能である。半導体素子３０の仮接合を行うことにより、本接合工程へ搬送する際に、半導体素子３０の搭載位置がずれることを防止でき、高い位置精度で半導体素子３０を基板１０に接合することが可能である。
また、本実施の形態では、仮接合工程を行う前に、回路パターン１２上に印刷された焼結性接合材２０を乾燥させて、焼結性接合材２０に含まれる有機溶剤を揮発させる。よって、仮接合工程および本接合工程において焼結性接合材２０を焼結する際に、有機溶剤から発生する熱分解ガスが接合部に溜まりにくい。
また、本実施の形態における半導体素子３０の基板１０への接合方法の仮接合工程において、加圧接触を行う際の加圧力は０．５ＭＰａ以上３．０ＭＰａ以下であり、かつ第１の温度は７０℃以上１３０℃以下であることを特徴とする。
従って、仮接合工程において、０．５ＭＰａ以上３．０ＭＰａ以下の圧力、かつ７０℃以上１３０℃以下の温度で加圧および加熱を行うことにより、基板１０に密着している焼結性接合材２０を基板１０から剥離させることなく、半導体素子３０を焼結性接合材２０に仮接合することが可能である。
また、本実施の形態における半導体素子３０の基板１０への接合方法において、焼結性接合材２０を乾燥させる工程は大気中で行われることを特徴とする。
従って、本実施の形態においては、回路パターン１２表面に防錆材が塗布されているため、大気中において乾燥を行う場合であっても、回路パターン１２の酸化を抑制することが可能である。よって、焼結性接合材２０を、例えば窒素雰囲気で乾燥させる場合と比較して製造コストを削減することが可能である。
＜実施の形態２＞
＜構成＞
図４は、本実施の形態における半導体素子３０と基板１０の接合構造の断面図である。本実施の形態においては、回路パターン１２の表面の形状が実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。
＜構成＞
図４は、本実施の形態における半導体素子３０と基板１０の接合構造の断面図である。本実施の形態においては、回路パターン１２の表面の形状が実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。
本実施の形態では、基板１０の表面に形成される回路パターン１２の表面は粗面化されている。回路パターン１２表面の算術平均粗さは、例えば１μｍ〜１０μｍ程度とする。また、実施の形態１と同様に、回路パターン１２には防錆材が塗布されている。
＜接合方法＞
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
まず、基板１０を準備する（ステップＳ０１）。基板１０の表面には回路パターン１２が形成されている。本実施の形態では、化学的方法（例えばエッチング）または機械的方法（例えば研磨）により、回路パターン１２表面を粗面化する。その後、回路パターン１２に防錆材を塗布し（ステップＳ０２）、焼結性接合材２０を配置する（ステップＳ０３）。
次に、大気中において焼結性接合材２０の乾燥を行う（ステップＳ０４）。実施の形態１で述べたように、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜と、回路パターン１２表面の防錆材とが、分子間力およびアンカー効果により密着する。本実施の形態では、回路パターン１２の表面が粗面化されているため、アンカー効果が増大し、より強力に密着が行われる。
以降の工程（ステップＳ０５およびステップＳ０６）は実施の形態１と同じため、説明を省略する。
＜効果＞
本実施の形態における半導体素子３０の基板１０への接合方法において、回路パターン１２表面は粗面化されていることを特徴とする。
本実施の形態における半導体素子３０の基板１０への接合方法において、回路パターン１２表面は粗面化されていることを特徴とする。
従って、焼結性接合材２０を乾燥させる工程において、回路パターン１２の表面が粗面化されていることによってアンカー効果が増大し、焼結性接合材２０と回路パターン１２とがより強力に密着する。よって、仮接合工程の後、本接合工程へ移行する際に基板１０の搬送を行うが、搬送の際に、基板１０に搭載された半導体素子３０の位置がずれることをより確実に防止することができるため、半導体素子３０の接合位置の精度をより向上させることが可能である。
＜実施の形態３＞
本実施の形態における半導体素子３０と基板１０の接合構造は、実施の形態１（図２）と同じであるが、半導体素子３０を基板１０に仮接合する際の接合方法が実施の形態１と異なる。
本実施の形態における半導体素子３０と基板１０の接合構造は、実施の形態１（図２）と同じであるが、半導体素子３０を基板１０に仮接合する際の接合方法が実施の形態１と異なる。
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
まず、基板１０を準備する（ステップＳ０１）。基板１０の表面には回路パターン１２が形成されている。ここで、実施の形態２で述べたように、回路パターン１２表面を粗面化してもよい。その後、回路パターン１２に防錆材を塗布し（ステップＳ０２）、焼結性接合材２０を配置する（ステップＳ０３）。
次に、大気中において焼結性接合材２０の乾燥を行う（ステップＳ０４）。実施の形態１で述べたように、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜と、回路パターン１２表面の防錆材とが、分子間力およびアンカー効果により密着する。
次に、仮接合工程において、半導体素子３０を、焼結性接合材２０を介して回路パターン１２上に仮付けする（ステップＳ０５）。図５は仮接合工程を説明するための、半導体装置の断面図である。まず、半導体素子３０は焼結性接合材２０の上に配置される。そして、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０を介して回路パターン１２に加圧接触させながら加熱することで仮接合を行う。半導体素子３０の上面を吸着コレット４０で押さえることにより加圧接触が行われる。図５に示すように、本実施の形態において吸着コレット４０の下面には高低差が設けられている。例えば図５のような形状の吸着コレット４０で半導体素子３０を押さえることにより、仮接合工程において、半導体素子３０の接合面が絶縁基板表面に対して傾いた状態で加圧接触が行われる。その結果、半導体素子３０の接合面と焼結性接合材２０とが平面視で重なる領域において、半導体素子３０の接合面と焼結性接合材２０とが接触しない領域が生じる。
図５に示すように、本実施の形態の仮接合工程では、焼結性接合材２０と回路パターン１２の界面２０ｂの上部の界面２０ａおいてのみ、焼結性接合材２０と半導体素子が加圧接触する。つまり、焼結性接合材２０と回路パターン１２の界面２０ｃの上部において焼結性接合材２０は半導体素子３０と加圧接触しない。よって、半導体素子３０の接合面と焼結性接合材２０とは、界面２０ａにおいて接合される。
実施の形態１で述べたように、仮接合工程において加圧接触および加熱が過度の圧力、温度で行われると、分子間力とアンカー効果により回路パターン１２に密着していた焼結性接合材２０が回路パターン１２から剥離してしまう可能性がある。
本実施の形態の仮接合工程において、界面２０ｃは界面２０ｂよりも加圧接触の影響を受けにくいため、界面２０ｃにおける焼結性接合材２０と回路パターン１２との密着が確実に維持される。最後に、実施の形態１と同様に本接合工程（ステップＳ０６）を行い図２の半導体装置を得る。
＜効果＞
本実施の形態における半導体素子３０の基板１０への接合方法における仮接合工程において、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０に加圧接触させる際に、接合面と焼結性接合材２０とが平面視で重なる領域において、接合面と前記焼結性接合材とが接触しない領域が生じることを特徴とする。
本実施の形態における半導体素子３０の基板１０への接合方法における仮接合工程において、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０に加圧接触させる際に、接合面と焼結性接合材２０とが平面視で重なる領域において、接合面と前記焼結性接合材とが接触しない領域が生じることを特徴とする。
従って、半導体素子３０を基板１０に仮付けする際に、半導体素子３０の接合に供される面である接合面内で、焼結性接合材２０と加圧接触しない領域を設けることによって、この領域の下部においては、焼結性接合材２０と回路パターン１２との密着がより確実に維持される。また、加圧接触中に、加圧力および加熱温度が変化した場合でも半導体素子３０の接合面と焼結性接合材とが接触しない領域の下部の界面２０ｃは加圧接触の影響を受けにくいため、界面２０ｃにおいて焼結性接合材２０と回路パターン１２との密着をより強固に維持できる。よって、仮接合工程において、圧力および温度の管理がしやすくなる。
本実施の形態における半導体素子３０の基板１０への接合方法における仮接合工程において、半導体素子３０の接合面が基板１０表面に対して傾いた状態で加圧接触が行われることにより、接合面と焼結性接合材２０とが平面視で重なる領域において、接合面と焼結性接合材２０とが接触しない領域が生じることを特徴とする。
従って、半導体素子３０を押さえる吸着コレット４０の下面に高低差を設けることにより、仮接合工程において、半導体素子３０の接合面が絶縁基板表面に対して傾いた状態で加圧接触を行うことが可能である。
＜実施の形態４＞
＜構成＞
本実施の形態における半導体素子３０と基板１０の接合構造において、半導体素子３０の上面に塗布されたポリイミドの形状が実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。本実施の形態においては、半導体素子３０上面の対向する２辺に沿って塗布するポリイミドについて、一辺のポリイミドの厚みよりも他辺のポリイミドの厚みを大きくする。
＜構成＞
本実施の形態における半導体素子３０と基板１０の接合構造において、半導体素子３０の上面に塗布されたポリイミドの形状が実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。本実施の形態においては、半導体素子３０上面の対向する２辺に沿って塗布するポリイミドについて、一辺のポリイミドの厚みよりも他辺のポリイミドの厚みを大きくする。
＜接合方法＞
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
まず、基板１０を準備する（ステップＳ０１）。基板１０の表面には回路パターン１２が形成されている。ここで、実施の形態２で述べたように、回路パターン１２表面を粗面化してもよい。その後、回路パターン１２に防錆材を塗布し（ステップＳ０２）、焼結性接合材２０を配置する（ステップＳ０３）。
次に、大気中において焼結性接合材２０の乾燥を行う（ステップＳ０３）。実施の形態１で述べたように、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜と、回路パターン１２表面の防錆材とが、分子間力およびアンカー効果により密着する。
次に、仮接合工程において、半導体素子３０を、焼結性接合材２０を介して回路パターン１２上に仮付けする（ステップＳ０５）。図６（ａ）および図６（ｂ）は、仮接合工程を説明するための半導体装置の断面図である。
まず、図６（ａ）に示すように、吸着コレット４０の吸着穴４１から吸引することにより半導体素子３０上面を吸着する。このとき、吸着コレット４０の吸着面は平面であり、半導体素子３０上面には厚みの異なるポリイミド５０ａ，５０ｂが塗布されているため、半導体素子３０の接合に供される面である接合面は、基板１０の表面に対して傾いた状態で吸着コレット４０に吸着される。図６中に示す破線４０ａは基板１０の表面と平行な線であり、半導体素子３０の接合面は破線４０ａに対して傾いている。
そして、図６（ｂ）に示すように、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０を介して回路パターン１２に加圧接触させながら加熱することで仮接合を行う。半導体素子３０の上面を吸着コレット４０で押さえることにより加圧接触が行われる。半導体素子３０は傾いた状態で吸着コレット４０に吸着されているため、半導体素子３０の接合面が基板１０表面に対して傾いた状態で加圧接触が行われる。その結果、実施の形態３（図５）と同様に、半導体素子３０の接合面と焼結性接合材２０とが平面視で重なる領域において、半導体素子３０の接合面と焼結性接合材２０とが接触しない領域が生じる。
図６（ｂ）に示すように、本実施の形態の仮接合工程では、焼結性接合材２０と回路パターン１２の界面２０ｂの上部の界面２０ａおいてのみ、焼結性接合材２０と半導体素子が加圧接触する。つまり、焼結性接合材２０と回路パターン１２の界面２０ｃの上部において焼結性接合材２０は半導体素子３０と加圧接触しない。よって、半導体素子３０の接合面と焼結性接合材２０とは、界面２０ａにおいて接合される。
本実施の形態の仮接合工程において、実施の形態３と同様に、界面２０ｃは界面２０ｂよりも加圧接触の影響を受けにくいため、界面２０ｃにおける焼結性接合材２０と回路パターン１２との密着が確実に維持される。最後に、実施の形態１と同様に本接合工程（ステップＳ０６）を行い、半導体装置を得る。
＜効果＞
本実施の形態における半導体素子３０の基板１０への接合方法において、半導体素子３０の上面にポリイミド５０ａ，５０ｂを塗布することにより、半導体素子３０の上面の高さに高低差を設けることを特徴とする。
本実施の形態における半導体素子３０の基板１０への接合方法において、半導体素子３０の上面にポリイミド５０ａ，５０ｂを塗布することにより、半導体素子３０の上面の高さに高低差を設けることを特徴とする。
従って、半導体素子３０の上面を保護するために塗布するポリイミドの厚みを、半導体素子３０の上面内で変化させることにより、半導体素子３０上面に高低差を設ける。これにより、吸着コレット４０に半導体素子３０を傾けた状態で吸着することが可能となる。また、実施の形態３で述べて効果に加えて、さらに、半導体素子３０側において傾きを調整することが可能であるため、吸着コレット４０の吸着面の仕様を統一することが可能である。
＜実施の形態５＞
本実施の形態における半導体素子３０と基板１０の接合構造は、基板１０表面に形成された回路パターン１２表面には溝１２ａが形成されている点が、実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。
本実施の形態における半導体素子３０と基板１０の接合構造は、基板１０表面に形成された回路パターン１２表面には溝１２ａが形成されている点が、実施の形態１（図２）と異なる。その他の構成は実施の形態１と同じため、説明を省略する。
＜接合方法＞
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
実施の形態１で用いたフローチャート（図３）を用いて、本実施の形態における半導体素子の接合方法を説明する。なお、実施の形態１と同じ工程については説明を省略する。
まず、基板１０を準備する（ステップＳ０１）。基板１０の表面には回路パターン１２が形成されている。図７（ａ）、図７（ｂ）は、ステップＳ０１における基板１０の平面図と断面図である。本実施の形態では、例えばエッチングにより、回路パターン１２表面に溝１２ａを形成する。溝１２ａの深さは例えば、２０μｍ〜５０μｍ程度とする。その後、回路パターン１２に防錆材を塗布する（ステップＳ０２）。
なお、回路パターン１２表面の溝１２ａは、少なくとも半導体素子３０の接合に供される面である接合面と平面視で重なる部分に形成されていればよく、回路パターン１２の端部まで形成される必要はない。
次に、回路パターン１２表面にペースト状の焼結性接合材２０を配置する（ステップＳ０３）。焼結性接合材２０は、例えばスクリーン印刷により配置される。図８（ａ）、図８（ｂ）は、ステップＳ０２における基板１０および焼結性接合材２０の平面図と断面図である。図８（ａ）および図８（ｂ）に示すように、印刷された焼結性接合材２０が回路パターン１２の溝１２ａに落ちることにより、溝１２ａに対応する位置に溝２０ｄが形成される。
次に、大気中において焼結性接合材２０の乾燥を行う（ステップＳ０４）。実施の形態１で述べたように、焼結性接合材２０に含まれる有機溶剤が揮発することにより、金属粒子を被覆する有機保護膜と、回路パターン１２表面の防錆材とが、分子間力およびアンカー効果により密着する。
次に、仮接合工程において、半導体素子３０を、焼結性接合材２０を介して回路パターン１２上に仮接合する（ステップＳ０５）。図９（ａ）、図９（ｂ）は、ステップＳ０５において半導体素子３０を仮接合した後の接合構造の平面図と断面図である。半導体素子３０は吸着コレットで吸着されて、焼結性接合材２０の上に配置される。そして、半導体素子３０の接合に供される面である接合面を、焼結性接合材２０を介して回路パターン１２に加圧接触させながら加熱することで仮接合を行う。
仮接合を行う際に、半導体素子３０の接合面と焼結性接合材２０とが平面視で重なる領域において、半導体素子３０の接合面と焼結性接合材２０とが接触しない領域が生じる。つまり、本実施の形態においては、図９（ｂ）に示すように、焼結性接合材２０の表面には溝２０ｄが形成されているため、溝２０ｄにおいて、半導体素子３０の接合面と焼結性接合材２０とが接触しない。即ち、半導体素子３０の接合面と焼結性接合材２０とは、溝２０ｄ以外の領域において加圧接触され仮接合される。
仮接合工程において、回路パターンの溝１２ａと焼結性接合材２０との密着が確実に維持される。これは、溝１２ａの直上の溝２０ｄにおいて、焼結性接合材２０が半導体素子３０から圧力を受けないためである。
最後に、実施の形態１と同様に本接合工程（ステップＳ０６）を行い、半導体装置を得る。なお、本接合工程において、焼結性接合材２０が圧縮されることにより溝２０ｄは埋もれて無くなる。
＜効果＞
本実施の形態における半導体素子３０の基板１０への接合方法において、回路パターン１２表面には溝１２ａが形成されており、工程（ｃ）において、焼結性接合材２０はスクリーン印刷により配置され、印刷された焼結性接合材２０が溝１２ａに落ちることにより焼結性接合材２０の表面の溝１２ａに対応する位置に溝２０ｄが形成され、仮接合工程において、接合面と焼結性接合材２０の表面の２０ｄ溝部分とが接触しないことにより、接合面と焼結性接合材２０とが平面視で重なる領域において、接合面と焼結性接合材２０とが接触しない領域が生じることを特徴とする。
本実施の形態における半導体素子３０の基板１０への接合方法において、回路パターン１２表面には溝１２ａが形成されており、工程（ｃ）において、焼結性接合材２０はスクリーン印刷により配置され、印刷された焼結性接合材２０が溝１２ａに落ちることにより焼結性接合材２０の表面の溝１２ａに対応する位置に溝２０ｄが形成され、仮接合工程において、接合面と焼結性接合材２０の表面の２０ｄ溝部分とが接触しないことにより、接合面と焼結性接合材２０とが平面視で重なる領域において、接合面と焼結性接合材２０とが接触しない領域が生じることを特徴とする。
従って、半導体素子３０を基板１０に仮付けする際に、半導体素子３０の接合に供される面である接合面は、焼結性接合材２０に形成された溝２０ｄにおいて、加圧接触しない。つまり、溝２０ｄの下部においては、焼結性接合材２０に圧力がかかりにくいため、焼結性接合材２０と回路パターン１２との密着がより確実に維持される。よって、仮接合の後、本接合工程へ移行する際に基板１０の搬送を行うが、搬送の際に、基板１０に搭載された半導体素子３０の位置がずれることをより確実に防止することができるため、半導体素子３０の接合位置の精度を向上させることが可能である。
さらに、本実施の形態では、基板１０側に溝１２ａを設けることにより、半導体素子３０および仮接合を行う際に使用する吸着コレット等の装置に工夫をすることなく、焼結性接合材２０と回路パターン１２との密着をより確実に維持することが可能である。よって、従来の半導体素子３０および吸着コレット等をそのまま利用することが可能である。
さらに、吸着コレット先端の平行出しを、平行水準器や感熱紙により容易に行うことができるため、装置のメンテナンスがしやすくなる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１０ 基板、１１ セラミック基板、１２ 回路パターン、１２ａ，２０ｄ 溝、１３ 裏面パターン、２０ 焼結性接合材、２０ａ，２０ｂ，２０ｃ 界面、３０ 半導体素子、４０ 吸着コレット、４１ 吸着穴、５０ａ，５０ｂ ポリイミド。
Claims (8)
- 金属粒子と、前記金属粒子の各々の表面全体を被覆する有機保護膜と、前記金属粒子を分散させてペースト状にする有機溶剤とを含む焼結性接合材を用いて半導体素子を基板に接合する、半導体素子の基板への接合方法であって、
（ａ）銅を含む回路パターンが表面に形成された前記基板を準備する工程と、
（ｂ）前記回路パターン表面に防錆材を塗布する工程と、
（ｃ）前記工程（ｂ）の後に、前記防錆材が塗布された前記回路パターン表面に前記焼結性接合材を配置する工程と、
（ｄ）前記工程（ｃ）の後に、前記焼結性接合材を乾燥させることにより、前記有機溶剤を気化させるとともに前記焼結性接合材に含まれる前記有機保護膜と前記防錆材とが分子間力およびアンカー効果により接合する工程と、
（ｅ）前記工程（ｄ）の後に、前記半導体素子の接合に供される面である接合面を、前記焼結性接合材に加圧接触させながら前記焼結性接合材の焼結を行い、前記半導体素子を前記基板に接合する工程と、
を備え、
前記工程（ｅ）は、第１の温度で加熱を行いながら加圧接触を行う仮接合工程と、前記仮接合工程の後に、前記第１の温度よりも高い第２の温度で加熱を行いながら加圧接触を行う本接合工程とを含み、
前記第１の温度は、前記焼結性接合材と前記半導体素子の前記接合面との界面で拡散接合が生じる温度であり、
前記第２の温度は、前記焼結性接合材と前記回路パターンとの界面で拡散接合が生じる温度であることを特徴とする、
半導体素子の基板への接合方法。 - 前記仮接合工程において、加圧接触を行う際の加圧力は０．５ＭＰａ以上３．０ＭＰａ以下であり、かつ前記第１の温度は７０℃以上１３０℃以下であることを特徴とする、
請求項１に記載の半導体素子の基板への接合方法。 - 前記回路パターン表面は粗面化されていることを特徴とする、
請求項１または請求項２に記載の半導体素子の基板への接合方法。 - 前記工程（ｄ）は大気中で行われることを特徴とする、
請求項１〜３のいずれかに記載の半導体素子の基板への接合方法。 - 前記仮接合工程において、前記半導体素子の接合に供される面である前記接合面を、前記焼結性接合材に加圧接触させる際に、前記接合面と前記焼結性接合材とが平面視で重なる領域において、前記接合面と前記焼結性接合材とが接触しない領域が生じることを特徴とする、
請求項１〜４のいずれかに記載の半導体素子の基板への接合方法。 - 前記仮接合工程において、前記半導体素子の前記接合面が前記絶縁基板表面に対して傾いた状態で加圧接触が行われることにより、前記接合面と前記焼結性接合材とが平面視で重なる領域において、前記接合面と前記焼結性接合材とが接触しない領域が生じることを特徴とする、
請求項１〜５のいずれかに記載の半導体素子の基板への接合方法。 - 前記半導体素子の上面にポリイミドを塗布することにより、前記半導体素子の上面の高さに高低差を設けることを特徴とする、
請求項６に記載の半導体素子の基板への接合方法。 - 前記回路パターン表面には溝が形成されており、
前記工程（ｃ）において、前記焼結性接合材はスクリーン印刷により配置され、印刷された前記焼結性接合材が前記溝に落ちることにより当該焼結性接合材の表面の前記溝に対応する位置に溝が形成され、
前記仮接合工程において、前記接合面と前記焼結性接合材の表面の前記溝部分とが接触しないことにより、前記接合面と前記焼結性接合材とが平面視で重なる領域において、前記接合面と前記焼結性接合材とが接触しない領域が生じることを特徴とする、
請求項６に記載の半導体素子の基板への接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013249085A JP6147176B2 (ja) | 2013-12-02 | 2013-12-02 | 半導体素子の基板への接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013249085A JP6147176B2 (ja) | 2013-12-02 | 2013-12-02 | 半導体素子の基板への接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015106677A true JP2015106677A (ja) | 2015-06-08 |
| JP6147176B2 JP6147176B2 (ja) | 2017-06-14 |
Family
ID=53436626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013249085A Active JP6147176B2 (ja) | 2013-12-02 | 2013-12-02 | 半導体素子の基板への接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6147176B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017002793A1 (ja) * | 2015-07-01 | 2017-01-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018110149A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2018216763A1 (ja) * | 2017-05-25 | 2018-11-29 | 株式会社新川 | 構造体の製造方法及び構造体 |
| EP3785829A1 (de) * | 2019-08-29 | 2021-03-03 | Siemens Aktiengesellschaft | Substrathalbzeug mit einem sinterwerkstoff |
| EP3940769A1 (de) * | 2020-07-17 | 2022-01-19 | Siemens Aktiengesellschaft | Halbleitermodul mit zumindest einem halbleiterelement und einem substrat |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3787012A4 (en) * | 2018-04-27 | 2022-05-11 | Nitto Denko Corporation | MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE |
| JP7143156B2 (ja) | 2018-04-27 | 2022-09-28 | 日東電工株式会社 | 半導体装置製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218953A (ja) * | 2007-03-08 | 2008-09-18 | Seiko Epson Corp | 圧電振動体、電子機器、圧電振動体の製造方法 |
| JP2010150613A (ja) * | 2008-12-25 | 2010-07-08 | Nippon Paint Co Ltd | 銅の表面処理剤および表面処理方法、並びに銅表面の皮膜 |
| JP2012054358A (ja) * | 2010-08-31 | 2012-03-15 | Fujitsu Ltd | 電子装置の製造方法 |
-
2013
- 2013-12-02 JP JP2013249085A patent/JP6147176B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218953A (ja) * | 2007-03-08 | 2008-09-18 | Seiko Epson Corp | 圧電振動体、電子機器、圧電振動体の製造方法 |
| JP2010150613A (ja) * | 2008-12-25 | 2010-07-08 | Nippon Paint Co Ltd | 銅の表面処理剤および表面処理方法、並びに銅表面の皮膜 |
| JP2012054358A (ja) * | 2010-08-31 | 2012-03-15 | Fujitsu Ltd | 電子装置の製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11094664B2 (en) | 2015-07-01 | 2021-08-17 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN107533984B (zh) * | 2015-07-01 | 2020-07-10 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| WO2017002793A1 (ja) * | 2015-07-01 | 2017-01-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN107533984A (zh) * | 2015-07-01 | 2018-01-02 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| US10573617B2 (en) | 2015-07-01 | 2020-02-25 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2018110149A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| TWI691407B (zh) * | 2017-05-25 | 2020-04-21 | 日商新川股份有限公司 | 結構體的製造方法及結構體 |
| WO2018216763A1 (ja) * | 2017-05-25 | 2018-11-29 | 株式会社新川 | 構造体の製造方法及び構造体 |
| KR20220011807A (ko) * | 2017-05-25 | 2022-01-28 | 가부시키가이샤 신가와 | 구조체의 제조 방법 및 구조체 |
| KR102404406B1 (ko) | 2017-05-25 | 2022-06-03 | 가부시키가이샤 신가와 | 구조체의 제조 방법 및 구조체 |
| US11569192B2 (en) | 2017-05-25 | 2023-01-31 | Shinkawa Ltd. | Method for producing structure, and structure |
| EP3785829A1 (de) * | 2019-08-29 | 2021-03-03 | Siemens Aktiengesellschaft | Substrathalbzeug mit einem sinterwerkstoff |
| WO2021037420A1 (de) * | 2019-08-29 | 2021-03-04 | Siemens Aktiengesellschaft | Substrathalbzeug mit einem sinterwerkstoff |
| EP3940769A1 (de) * | 2020-07-17 | 2022-01-19 | Siemens Aktiengesellschaft | Halbleitermodul mit zumindest einem halbleiterelement und einem substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6147176B2 (ja) | 2017-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6147176B2 (ja) | 半導体素子の基板への接合方法 | |
| US20170092611A1 (en) | Porous metallic film as die attach and interconnect | |
| US9887173B2 (en) | Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer | |
| US8835299B2 (en) | Pre-sintered semiconductor die structure | |
| US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
| US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
| US8552306B2 (en) | Assembly and production of an assembly | |
| CN104205328B (zh) | 半导体装置及其制造方法 | |
| JP2012099779A (ja) | 焼成接合を用いたパワーモジュール及びその製造方法 | |
| US20080292874A1 (en) | Sintered power semiconductor substrate and method of producing the substrate | |
| JP2007019360A (ja) | 電子部品の実装方法 | |
| US9640511B2 (en) | Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material | |
| JP2010536168A5 (ja) | ||
| CN107210233B (zh) | 半导体器件及其制造方法 | |
| JP6399906B2 (ja) | パワーモジュール | |
| JP5664028B2 (ja) | 電子装置の製造方法 | |
| JP2013077745A (ja) | 半導体装置およびその製造方法 | |
| JP2019067986A (ja) | 電力用半導体装置 | |
| US9768036B2 (en) | Power semiconductor substrates with metal contact layer and method of manufacture thereof | |
| JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
| US10438924B2 (en) | Method for cohesively connecting a first component of a power semiconductor module to a second component of a power semiconductor module | |
| JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP6115215B2 (ja) | パワーモジュール用基板の製造方法及びパワーモジュールの製造方法 | |
| JP2013012693A (ja) | 半導体モジュール実装方法 | |
| TWI269415B (en) | Flip-chip bonding method utilizing non-conductive paste and its product |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6147176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |