JP2015100210A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2015100210A JP2015100210A JP2013239205A JP2013239205A JP2015100210A JP 2015100210 A JP2015100210 A JP 2015100210A JP 2013239205 A JP2013239205 A JP 2013239205A JP 2013239205 A JP2013239205 A JP 2013239205A JP 2015100210 A JP2015100210 A JP 2015100210A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- transistor
- fet
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】交流電圧から第一の出力電圧VCC1を生成する電源300と、電源300により生成された第一の出力電圧VCC1を負荷へ供給又は遮断するロードスイッチ366と、ロードスイッチ366の接続又は切断を制御する制御部400と、制御部400によりロードスイッチ366が切断されると、電源300により生成される第一の出力電圧VCC1を所定値よりも低下させる比較回路398と、を備える。
【選択図】図2
Description
後述する実施の形態との比較のために、従来のスイッチング電源(以下、単に電源という)の構成について説明する。図7(a)は従来例の電源を使用した装置構成図、図7(b)は従来例の電源の構成を示す回路図であり、図7(a)の電源300の詳細を示したものである。
Vref×(抵抗360+抵抗357+抵抗358)/(抵抗357+抵抗358)
という電圧となる。
Vref×(抵抗360+抵抗357)/抵抗357
という電圧となる。
上述したように、装置の制御部1400は、装置で消費している全ての電流を把握できない場合がある。この場合、制御部1400は、制御部1400に接続されている回路が停止するタイミングを予測して電圧切替信号VCHGを制御する予測制御を行う必要が生じる。これは、省電力状態であるにも拘わらず、装置の制御負荷が全てオフせずに消費電流が生じているとき、又は制御負荷500、510が実際にオフするまでの遅延時間が生じる場合、などがあるからである。
[装置構成]
図1は、第一の実施の形態の電源を使用した装置構成の概略図である。なお、図7で説明した構成と同じ構成には同じ符号を付し、詳細な説明は省略する。本実施の形態の生成部である電源300は、出力電圧として第一の直流電圧である第一の出力電圧VCC1、第二の直流電圧である第二の出力電圧VCC2を制御手段である制御部400に出力する。ACプラグ100がコンセントに接続されると、電源300は第一の出力電圧VCC1を出力する。制御部400には操作者が操作できる主スイッチである電源スイッチ480が接続されている。電源スイッチ480が押される(オンされるともいう)と、制御部400に第一の出力電圧VCC1が供給される。制御部400は、後述するように第二の出力電圧VCC2を起動し、第二の出力電圧VCC2を負荷である制御負荷500、510、センサ600へ供給するように動作する。
図2は、本実施の形態の電源300の詳細な回路図である。フィルタ回路200を経由した交流電圧はブリッジダイオード301と平滑コンデンサ302により整流、平滑され、トランス310の一次巻線310aに印加される。電源制御IC303は、スイッチング素子である電界効果トランジスタ(以下、FETという)307をオン又はオフするスイッチング動作を制御することにより、トランス310の一次巻線310aに流れる電流を制御している。ダイオード309、コンデンサ308は、電源制御IC303を動作させるためにトランス310の補助巻線310cに誘起された電圧を整流平滑し、電源制御IC303のVCC端子に出力している。抵抗305、抵抗306はFET307のドライブ用抵抗であり、電源制御IC303のOUT端子には抵抗305を介してFET307のゲート端子が接続されている。トランス310の二次巻線310bに誘起された電圧は、ダイオード350、コンデンサ351で構成された整流回路によって整流、平滑され、第一の出力電圧VCC1として出力される。
ユーザが電源スイッチ480を押して、装置を起動する仕組みを、図1、図2を用いて説明する。電源300から出力された第一の出力電圧VCC1は、電源スイッチ480を経由し、制御部400のトランジスタ402のベース端子に接続されている。ユーザが電源スイッチ480を押すと、第一の出力電圧VCC1が抵抗404を介し、電解コンデンサ403を充電する。電解コンデンサ403の充電が完了すると、トランジスタ402がオン状態となり、リモート信号RMT1がローレベルとなる。なお、電解コンデンサ403は速やかに充電されるため、電源スイッチ480がオンされてからトランジスタ402がオンするまでの時間差は無視できるものとする。リモート信号RMT1はロードスイッチ366を構成しているFETのゲート端子に接続されており、ローレベルのリモート信号RMT1が入力されることによりロードスイッチ366がオンする。ロードスイッチ366がオンすることにより、電源300は第二の出力電圧VCC2を負荷へ供給する(以降、第二の出力電圧VCC2が起動するともいう)。
ここで、電源300が搭載されている装置としての画像形成装置の構成を説明する。図3(A)は、画像形成装置の概略構成を示す断面図である。画像形成装置1は画像形成部から画像信号を受信すると、記録媒体であるシート8を給紙ユニット2から給紙ローラ7で一枚ずつ分離給送し、搬送ローラ、レジストローラ等からなる搬送部によりシート8を搬送する。画像形成装置1内にある光学ユニット6により、画像信号に基づいたレーザ光を、プロセスカートリッジ3内にある感光ドラム4に照射する。これにより、感光ドラム4には静電潜像が形成される。感光ドラム4にはプロセスカートリッジ3に収容された現像剤、即ちトナーにより静電潜像は現像され、トナー像が形成される。感光ドラム4に形成されたトナー像は、転写ローラ9によりシート8に転写され、トナー像が転写されたシート8は定着装置5へと搬送される。定着装置5は、熱源としての不図示のセラミックヒータとそれを内包する耐熱性フィルム材、セラミックヒータに対向配置された加圧ローラで構成される。シート8に転写されたトナー像は、定着装置5により加熱、加圧され、シート8上に定着される。定着処理が終了したシート8は、画像形成装置1の搬送ローラを経由し、排紙トレイへと排紙される。
制御部400により第二の出力電圧VCC2が起動され、電源300から出力された第二の出力電圧VCC2が負荷へ供給されている状態で、ユーザが電源スイッチ480を押し、装置を停止する仕組みを説明する。電源300から第一の出力電圧VCC1、第二の出力電圧VCC2が出力されている状態で、ユーザが電源スイッチ480を押すと、制御部400は次のように動作する。CPU407のSWOFF端子には、プルアップ抵抗406とトランジスタ405のコレクタ端子との接続点が接続されている。このため、ユーザが電源スイッチ480を押すと、トランジスタ405がオンし、CPU407のSWOFF端子の電圧がハイレベルからローレベルに変化する。これにより、CPU407は、ユーザが電源スイッチ480を押したことを検知する。CPU407は、電源スイッチ480が押されたことを検知すると、第二の出力電圧VCC2が出力され続けるようにしている、即ちリモート信号RMT1をローレベルにラッチしているLATCH信号をハイレベルからローレベルに切り替える。CPU407がLATCH信号をローレベルにすると、トランジスタ401がオフする。トランジスタ401はオープンコレクタであり、トランジスタ401がオフするとトランジスタ401のコレクタ端子はハイインピーダンスとなるが、抵抗363によりリモート信号RMT1はハイレベルとなる。リモート信号RMT1がハイレベルとなることにより、ロードスイッチ366はオフする。即ち、第二の出力電圧VCC2が出力されているときに、電源スイッチ480が押されると、第二の出力電圧VCC2の出力が停止される。
図7(b)で説明したように、従来例では、電源300の出力電圧を制御部400からの電圧切替信号VCHGに基づいて制御し、出力電圧VCC1を上昇又は下降させる制御を行っていた。一方、本実施の形態では、ロードスイッチ366がオンされることにより出力される第二の出力電圧VCC2が、トランジスタ359のベース端子に接続されている。即ち、本実施の形態では、第二の出力電圧VCC2に基づいて、言い換えればロードスイッチ366の状態に応じて、電源300の第一の出力電圧VCC1を上昇又は下降させる制御を行っている。第二の出力電圧VCC2は、トランジスタ359のベース端子に入力されてトランジスタ359をオン又はオフさせており、従来例の電圧切替信号に相当する。即ち、比較回路398は、ロードスイッチ366がオフ状態になり第二の出力電圧VCC2の出力が遮断されたことを検知し、第一の出力電圧VCC1を定格出力電圧より低くする制御回路を備えている。このように、比較回路398は、ロードスイッチ366が切断されると、第一の出力電圧VCC1を所定値から低下させる電圧変更手段としても機能している。このような制御を実現する仕組みは、第二の出力電圧VCC2に応じてトランジスタ359をオン又はオフすることで、第一の出力電圧VCC1の出力電圧を上昇又は降下させているところにある。
Vref×(抵抗360+抵抗357+抵抗358)/(抵抗357+抵抗358)
という電圧となる。一方、ロードスイッチ366がオンされ、第二の出力電圧VCC2が供給されている(オンともいう)とき、トランジスタ359はオンする。このため、第一の出力電圧VCC1は、
Vref×(抵抗360+抵抗357)/抵抗357
となる。表1のモード表にこれらの状態をまとめて表記する。
図3(B)は本実施の形態のタイミング図である。詳細には、図3(B)(a)は装置の状態を示す図、図3(B)(b)は制御部400が出力するリモート信号RMT1の波形を示す図、図3(B)(c)は電源300の第一の出力電圧VCC1の電圧値を示す図である。また、図3(B)(d)は制御部400、制御負荷500、510、センサ600が消費する消費電流の電流値を示す図、図3(B)(e)は装置が消費する電力を示す図である。従来例の図8との違いは、次のような点である。図8に示す従来例では、制御部1400の負荷がオフになる時間T1を予測して、時間T1よりも長い予測制御のための時間T2経過後に、電圧切替信号VCHGをハイレベルからローレベルに切り替えていた。一方、本実施の形態の図3(B)では、制御部400がタイミング予測することなく、リモート信号RMT1をローレベルからハイレベルへと遷移させた直後に、第一の出力電圧VCC1を降下させることができる点が異なっている。即ち、本実施の形態では、第二の出力電圧VCC2をオフした時点で、第二の出力電圧VCC2の供給先の負荷は全てオフして動作停止しており、消費電流が電流I2から電流I3へと遷移する(図3(B)(d))。これにより、第一の出力電圧VCC1をスタンバイ状態から省電力状態に遷移した後すぐに降下させることができ(図3(B)(c))、装置の消費電力もスタンバイ状態から省電力状態へ遷移した後すぐに低減することができる(図3(B)(e))。
図4は制御部400が実行するリモート信号RMT1の制御処理であるリモート処理のフローチャートを示したものである。ステップ(以下、Sとする)402で制御部400は、装置が省電力状態へ移行するための条件を満たしているか否かを判断する。ここで、装置が省電力状態へ移行するための条件とは、装置が画像形成装置1である場合は次のような条件になる。例えば、画像形成装置1がプリント動作を終了し、制御部400が不図示のタイマ等を参照することにより、画像形成開始の指示がないまま所定時間が経過したことを省電力状態へ移行するための条件とする。また、省電力状態からスタンバイ状態に復帰した後画像形成開始の指示がないまま所定時間が経過したことも省電力状態へ移行するための条件とする。
第一の実施の形態では、装置が省電力状態に移行した際、電源300の出力電圧を降下させ、電力を低減する方法について説明した。一般に、画像形成装置が連続して画像形成動作を行っている場合、電源300の出力電流は設定している電流範囲の最大になり、電源300から制御部400までの電流経路における第一の出力電圧VCC1の電圧降下も最大になる。この電圧降下は、電線のインピーダンスやコネクタの接触抵抗、プリント基板の配線抵抗、ロードスイッチに使用しているFETのオン抵抗などによるものである。制御部400の消費電流が大きくなると、この電圧降下が無視できなくなる。このような場合、上述したような要因によって発生する電圧降下をキャンセルするように、電源300の第一の出力電圧VCC1を予め、例えば0.1Vや0.2Vほど上昇させて設計することがある。
図5(a)は本実施の形態の電源を使用した装置構成の概略図である。なお、図1で説明した構成と同じ構成には同じ符号を付し、説明は省略する。図5(a)では、第一の実施の形態と異なる構成は、次の3点である。1点目は、電源300から第三の出力電圧VCC3が出力される点である。2点目は、制御部400から第二の信号であるリモート信号RMT2が電源300に出力されている点である。CPU407は、トランジスタ410のベース端子に接続されたRMT2端子を有しており、装置が連続動作していることで電源300が設定された最大電流で動作しているときにRMT2端子からハイレベルの信号を出力し、トランジスタ410をオンにする。トランジスタ410がオンすることで、リモート信号RMT2はローレベルとなる。一方、装置がスタンバイ状態や省電力状態のときには、CPU407は、RMT2端子からローレベルの信号を出力し、トランジスタ410をオフにする。トランジスタ410はオープンコレクタであり、トランジスタ410がオフするとトランジスタ410のコレクタ端子はハイインピーダンスとなるが、後述する抵抗384によりリモート信号RMT2はハイレベルとなる。
図5(b)では第一の実施の形態の図2で説明した回路図と比較して、比較回路395に、論理積回路であるANDゲート382、論理和回路であるORゲート383からなる論理ゲートが追加されている。また、第二のFETであるPチャネル型FETで構成されたロードスイッチ387が追加されている。ここで、抵抗384、抵抗386、コンデンサ385は、ロードスイッチ387のソフトスタート用の時定数回路である。また、比較回路395の第二のトランジスタであるトランジスタ381は、ANDゲート382により起動されるトランジスタである。トランジスタ381は、抵抗380の接続(トランジスタ381がオフ時)、非接続(トランジスタ381がオン時)を制御している。比較回路395のトランジスタ359は、ORゲート383により駆動されるトランジスタで、抵抗358の接続(トランジスタ359がオフ時)と非接続(トランジスタ359がオン時)の状態を制御している。抵抗360、抵抗357、抵抗358、抵抗380の4つの抵抗で、電源300の第一の出力電圧VCC1を決めており、第一の実施の形態より抵抗380が増えている。
図6は本実施の形態のタイミング図である。詳細には、図6(a)、図6(c)〜図6(e)は、第一の実施の形態の図3(B)と同様であり説明を省略する。図6(b−1)は、制御部400が出力するリモート信号RMT1を示す図である。図6(b−2)は、制御部400が出力するリモート信号RMT2を示す図である。
366 ロードスイッチ
398 比較回路
400 制御部
Claims (25)
- 交流電圧から第一の直流電圧を生成する生成部と、
前記生成部により生成された前記第一の直流電圧を負荷へ供給又は遮断するスイッチと、
前記スイッチの接続又は切断を制御する制御手段と、
前記制御手段により前記スイッチが切断されると、前記生成部により生成される前記第一の直流電圧を所定値よりも低下させる電圧変更手段と、
を備えることを特徴とする電源装置。 - 前記電圧変更手段は、前記スイッチの切断によって前記負荷へ供給される電圧が低下することに応じて前記生成部により生成される前記第一の直流電圧を前記所定値よりも低下させることを特徴とする請求項1に記載の電源装置。
- 前記電圧変更手段は、
前記生成部により生成された電圧を分圧する抵抗を有し、
前記制御手段により前記スイッチが切断されると、前記抵抗の分圧比を変更することを特徴とする請求項1又は2に記載の電源装置。 - 前記スイッチはFETであり、
前記FETは、前記制御手段からゲート端子に入力された信号に応じてオン又はオフし、
前記生成部は、前記FETがオンのときに前記第一の直流電圧を第二の直流電圧として負荷に供給することを特徴とする請求項3に記載の電源装置。 - 前記抵抗は、複数の抵抗からなり、
前記電圧変更手段は、
コレクタ端子に前記複数の抵抗のうちの第一の抵抗の一端が接続され、エミッタ端子が接地され、ベース端子に前記第二の直流電圧が供給された第一のトランジスタを有し、
前記第一のトランジスタがオンのときに前記第一の抵抗が前記複数の抵抗のうちの他の抵抗と非接続の状態、前記第一のトランジスタがオフのときに前記第一の抵抗が前記複数の抵抗のうちの他の抵抗と接続の状態となることにより、前記抵抗の分圧比を変更することを特徴とする請求項4に記載の電源装置。 - 前記スイッチは第一のFETと第二のFETであり、
前記第一のFETは、前記制御手段からゲート端子に入力された第一の信号に応じてオン又はオフし、
前記生成部は、前記第一のFETがオンのときに前記第一の直流電圧を第二の直流電圧として第一の負荷に供給し、
前記第二のFETは、前記制御手段からゲート端子に入力された第二の信号に応じてオン又はオフし、
前記生成部は、前記第二のFETがオンのときに前記第一の直流電圧を第三の直流電圧として第二の負荷に供給することを特徴とする請求項3に記載の電源装置。 - 前記抵抗は、複数の抵抗からなり、
前記電圧変更手段は、
前記第二の直流電圧と前記第三の直流電圧が入力される論理積回路と、
前記第二の直流電圧と前記第三の直流電圧が入力される論理和回路と、
コレクタ端子に前記複数の抵抗のうちの第一の抵抗の一端が接続され、エミッタ端子が接地され、ベース端子に前記論理和回路の出力端子が接続された第一のトランジスタと、
エミッタ端子に前記第一の直流電圧が供給され、コレクタ端子に前記複数の抵抗のうちの前記第一の抵抗とは異なる第二の抵抗の一端が接続され、ベース端子に前記論理積回路の出力端子が接続された第二のトランジスタと、
を有し、
前記第一のトランジスタがオンのときに前記第一の抵抗が前記複数の抵抗のうちの前記第一の抵抗を除く他の抵抗と非接続の状態、前記第一のトランジスタがオフのときに前記第一の抵抗が前記第一の抵抗を除く他の抵抗と接続の状態、前記第二のトランジスタがオンのときに前記第二の抵抗が前記複数の抵抗のうちの前記第二の抵抗を除く他の抵抗と非接続の状態、前記第二のトランジスタがオフのときに前記第二の抵抗が前記複数の抵抗のうちの前記第二の抵抗を除く他の抵抗と接続の状態、となることにより、前記抵抗の分圧比を変更することを特徴とする請求項6に記載の電源装置。 - 前記生成部は、一次巻線と二次巻線を有するトランスと、前記一次巻線に流れる電流をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する制御部と、を有するスイッチング電源であることを特徴とする請求項1乃至7のいずれか1項に記載の電源装置。
- 記録媒体に画像形成を行う画像形成手段を備える画像形成装置であって、
交流電圧から第一の直流電圧を生成する生成部と、
前記生成部により生成された前記第一の直流電圧を負荷へ供給又は遮断するスイッチと、
前記スイッチの接続又は切断を制御する制御手段と、
前記制御手段により前記スイッチが切断されると、前記生成部により生成される前記第一の直流電圧を所定値よりも低下させる電圧変更手段と、
を備えることを特徴とする画像形成装置。 - 前記電圧変更手段は、前記スイッチの切断によって前記負荷へ供給される電圧が低下することに応じて前記生成部により生成される前記第一の直流電圧を前記所定値よりも低下させることを特徴とする請求項9に記載の画像形成装置。
- 前記電圧変更手段は、
前記生成部により生成された電圧を分圧する抵抗を有し、
前記制御手段により前記スイッチが切断されると、前記抵抗の分圧比を変更することを特徴とする請求項9又は10に記載の画像形成装置。 - 前記制御手段は、所定電力を消費する第一モードでは前記スイッチを接続し、前記第一モードよりも消費する電力を低減させる第二モードでは前記スイッチを遮断することを特徴とする請求項9乃至11のいずれか1項に記載の画像形成装置。
- 前記スイッチはFETであり、
前記FETは、前記制御手段からゲート端子に入力された信号に応じてオン又はオフし、
前記生成部は、前記FETがオンのときに前記第一の直流電圧を第二の直流電圧として負荷に供給することを特徴とする請求項11に記載の画像形成装置。 - 前記第一の直流電圧の前記制御手段への供給を接続又は遮断するための主スイッチを備え、
前記制御手段は、前記主スイッチにより前記第一の直流電圧が供給されると、前記FETをオンするために前記信号を出力することを特徴とする請求項13に記載の画像形成装置。 - 前記制御手段は、ベース端子に前記主スイッチが接続され、コレクタ端子に前記信号が入力され、エミッタ端子が接地されたトランジスタを有し、
前記主スイッチにより前記第一の直流電圧が前記トランジスタのベース端子に供給されることにより前記トランジスタがオンし、前記信号がローレベルとなって前記FETがオンされることを特徴とする請求項14に記載の画像形成装置。 - 前記制御手段は、前記トランジスタのベース端子に接続されたコンデンサを有し、
前記コンデンサの放電が終了する前に、前記信号をローレベルにラッチすることを特徴とする請求項15に記載の画像形成装置。 - 前記抵抗は、複数の抵抗からなり、
前記電圧変更手段は、
コレクタ端子に前記複数の抵抗のうちの第一の抵抗の一端が接続され、エミッタ端子が接地され、ベース端子に前記第二の直流電圧が供給された第一のトランジスタを有し、
前記第一のトランジスタがオンのときに前記第一の抵抗が前記複数の抵抗のうちの他の抵抗と非接続の状態、前記第一のトランジスタがオフのときに前記第一の抵抗が前記複数の抵抗のうちの他の抵抗と接続の状態となることにより、前記抵抗の分圧比を変更することを特徴とする請求項13乃至16のいずれか1項に記載の画像形成装置。 - 前記スイッチは第一のFETと第二のFETであり、
前記第一のFETは、前記制御手段からゲート端子に入力された第一の信号に応じてオン又はオフし、
前記生成部は、前記第一のFETがオンのときに前記第一の直流電圧を第二の直流電圧として第一の負荷に供給し、
前記第二のFETは、前記制御手段からゲート端子に入力された第二の信号に応じてオン又はオフし、
前記生成部は、前記第二のFETがオンのときに前記第一の直流電圧を第三の直流電圧として第二の負荷に供給することを特徴とする請求項11に記載の画像形成装置。 - 前記第一の直流電圧の前記制御手段への供給を接続又は遮断するための主スイッチを備え、
前記制御手段は、前記主スイッチにより前記第一の直流電圧が供給されると、前記第一のFETをオンするために前記第一の信号を出力することを特徴とする請求項18に記載の画像形成装置。 - 前記制御手段は、ベース端子に前記主スイッチが接続され、コレクタ端子に前記第一の信号が入力され、エミッタ端子が接地されたトランジスタを有し、
前記主スイッチにより前記第一の直流電圧が前記トランジスタのベース端子に供給されることにより前記トランジスタがオンし、前記第一の信号がローレベルとなって前記第一のFETがオンされることを特徴とする請求項19に記載の画像形成装置。 - 前記制御手段は、前記トランジスタのベース端子に接続されたコンデンサを有し、
前記コンデンサの放電が終了する前に、前記第一の信号をローレベルにラッチすることを特徴とする請求項20に記載の画像形成装置。 - 前記制御手段は、前記生成部の出力電流に応じて、前記第二のFETをオン又はオフするために前記第二の信号を出力することを特徴とする請求項19乃至21のいずれか1項に記載の画像形成装置。
- 前記抵抗は、複数の抵抗からなり、
前記電圧変更手段は、
前記第二の直流電圧と前記第三の直流電圧が入力される論理積回路と、
前記第二の直流電圧と前記第三の直流電圧が入力される論理和回路と、
コレクタ端子に前記複数の抵抗のうちの第一の抵抗の一端が接続され、エミッタ端子が接地され、ベース端子に前記論理和回路の出力端子が接続された第一のトランジスタと、
エミッタ端子に前記第一の直流電圧が供給され、コレクタ端子に前記複数の抵抗のうちの前記第一の抵抗とは異なる第二の抵抗の一端が接続され、ベース端子に前記論理積回路の出力端子が接続された第二のトランジスタと、
を有し、
前記第一のトランジスタがオンのときに前記第一の抵抗が前記複数の抵抗のうちの前記第一の抵抗を除く他の抵抗と非接続の状態、前記第一のトランジスタがオフのときに前記第一の抵抗が前記複数の抵抗のうちの前記第一の抵抗を除く他の抵抗と接続の状態、前記第二のトランジスタがオンのときに前記第二の抵抗が前記複数の抵抗のうちの前記第二の抵抗を除く他の抵抗と非接続の状態、前記第二のトランジスタがオフのときに前記第二の抵抗が前記複数の抵抗のうちの前記第二の抵抗を除く他の抵抗と接続の状態、となることにより、前記抵抗の分圧比を変更することを特徴とする請求項18乃至22のいずれか1項に記載の画像形成装置。 - 前記制御手段は、所定電力を消費する第一モードでは前記第一のFETをオン且つ前記第二のFETをオフし、前記第一モードよりも消費する電力を低減させる第二モードでは前記第一のFET及び前記第二のFETをオフし、前記第一モードよりも前記生成部の出力電流が大きい第三モードでは前記第一のFET及び前記第二のFETをオンすることを特徴とする請求項18乃至23のいずれか1項に記載の画像形成装置。
- 前記生成部は、一次巻線と二次巻線を有するトランスと、前記一次巻線に流れる電流をオン又はオフするスイッチング動作を行うスイッチング素子と、を有するスイッチング電源であることを特徴とする請求項9乃至24のいずれか1項に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239205A JP6282090B2 (ja) | 2013-11-19 | 2013-11-19 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239205A JP6282090B2 (ja) | 2013-11-19 | 2013-11-19 | 電源装置及び画像形成装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015100210A true JP2015100210A (ja) | 2015-05-28 |
JP2015100210A5 JP2015100210A5 (ja) | 2017-01-05 |
JP6282090B2 JP6282090B2 (ja) | 2018-02-21 |
Family
ID=53376512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239205A Active JP6282090B2 (ja) | 2013-11-19 | 2013-11-19 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6282090B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017847A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 電源装置及び画像形成装置 |
CN107420243A (zh) * | 2017-08-25 | 2017-12-01 | 彭冬亮 | 一种控制输出电压的节油器电路 |
JP2018014779A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電源装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010142071A (ja) * | 2008-12-15 | 2010-06-24 | Canon Inc | 電源装置および画像形成装置 |
JP2010206982A (ja) * | 2009-03-04 | 2010-09-16 | Nichicon Corp | スイッチング電源装置 |
JP2011097792A (ja) * | 2009-10-30 | 2011-05-12 | Oki Data Corp | 電源供給回路および画像形成装置 |
JP2011250523A (ja) * | 2010-05-24 | 2011-12-08 | Canon Inc | 電源装置およびそれを備えた電子機器 |
JP2012018233A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 電子機器及び画像形成装置 |
JP2013135588A (ja) * | 2011-12-27 | 2013-07-08 | Brother Ind Ltd | 電源システム及び画像形成装置 |
-
2013
- 2013-11-19 JP JP2013239205A patent/JP6282090B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010142071A (ja) * | 2008-12-15 | 2010-06-24 | Canon Inc | 電源装置および画像形成装置 |
JP2010206982A (ja) * | 2009-03-04 | 2010-09-16 | Nichicon Corp | スイッチング電源装置 |
JP2011097792A (ja) * | 2009-10-30 | 2011-05-12 | Oki Data Corp | 電源供給回路および画像形成装置 |
JP2011250523A (ja) * | 2010-05-24 | 2011-12-08 | Canon Inc | 電源装置およびそれを備えた電子機器 |
JP2012018233A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 電子機器及び画像形成装置 |
JP2013135588A (ja) * | 2011-12-27 | 2013-07-08 | Brother Ind Ltd | 電源システム及び画像形成装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017847A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP2018014779A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電源装置 |
CN107420243A (zh) * | 2017-08-25 | 2017-12-01 | 彭冬亮 | 一种控制输出电压的节油器电路 |
Also Published As
Publication number | Publication date |
---|---|
JP6282090B2 (ja) | 2018-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2624422B1 (en) | Power source, power failure detection apparatus, and image forming apparatus | |
US9083185B2 (en) | Power source device, electronic device, image forming apparatus, and power source control method | |
US9122224B2 (en) | Image forming apparatus and power supply device | |
JP6282090B2 (ja) | 電源装置及び画像形成装置 | |
JP2008172914A (ja) | 電源装置および画像形成装置 | |
JP2019213409A (ja) | 電源装置及び画像形成装置 | |
JP5598067B2 (ja) | 充電装置及びそれを用いた画像形成装置 | |
JP5540769B2 (ja) | 電源装置および画像形成装置 | |
JP2009042376A (ja) | 画像形成装置 | |
JP6748483B2 (ja) | コンバータ、及び、コンバータを備えた画像形成装置 | |
JP2007325185A (ja) | 電源装置およびこれを備えた画像形成装置 | |
JP2005003886A (ja) | 画像形成装置 | |
US9762764B2 (en) | Image forming system | |
JP2020188615A (ja) | 電源装置及び画像形成装置 | |
US9723166B2 (en) | Image forming system | |
JP2019041511A (ja) | 電源装置、及び画像形成装置 | |
JP6635681B2 (ja) | 画像形成装置 | |
US11025793B2 (en) | Power supply controlling apparatus and image forming apparatus | |
JP2012018233A (ja) | 電子機器及び画像形成装置 | |
JP2017122814A (ja) | 画像形成装置 | |
JP2021083176A (ja) | 電源装置及びこれを備えた画像形成装置 | |
JP2023178164A (ja) | 電源装置及び画像形成装置 | |
JP2020120570A (ja) | 電力供給制御装置および画像形成装置 | |
JP2016180781A (ja) | 電源装置、及び画像形成装置 | |
JP2014143834A (ja) | 画像形成装置及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180123 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6282090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |