JP2015098877A - デフロック制御装置 - Google Patents

Abstract

【課題】デファレンシャル装置の差動機構のロックをソレノイドを用いて行うデフロック制御装置において、ソレノイドの目標通電電流を保持電流に向けて段階的に低下させる過程で通電電流が過渡的に増大してしまうことを抑制する。
【解決手段】ソレノイドのデューティ比を、目標通電電流に応じた基本デューティ比と、目標通電電流と実通電電流とに応じた補正デューティ比とで設定する。そして、目標通電電流を低下させてから所定時間内において、ソレノイドのデューティ比が、目標通電電流を低下させる前のデューティ比を超えないように制限するか、基本デューティ比をソレノイドの温度低下に応じて小さく変更する。
【選択図】図５

Description

本発明は、車両のデファレンシャル装置の差動機構のロックをソレノイドを用いて行うデフロック制御装置に関する。

特許文献１には、差動機構の差動回転をロックするためのドッグクラッチと、ドッグクラッチを噛み合わせ操作する電磁式アクチュエータとを備え、電磁式アクチュエータを構成する電磁コイルに励磁することで差動機構の差動回転をロックする、デファレンシャル装置が開示されている。

特開２００４−１８３８７４号公報

ソレノイドを用いて差動機構のロックするデファレンシャル装置では、ソレノイドの通電電流を、プランジャを移動させるのに十分な大きさの駆動電流に立ち上げた後、駆動電流よりも低くプランジャをロック位置に保持するのに十分な保持電流に向けて段階的に低下させる場合がある。
ここで、ソレノイドの通電電流と操作量（例えば、ＰＷＭ制御におけるデューティ比）との相関はソレノイドの温度に応じて変化し、ソレノイドの温度が低く抵抗値が小さい状態では同じ操作量で得られる通電電流が高温時に比べて高くなる。このため、ソレノイドの制御において目標通電電流と操作量との相関を適合させた温度よりも低い条件では、ソレノイドの目標通電電流をステップ的に低下させたときに、ソレノイドの実通電電流が過渡的に切り替え前の目標よりも上昇してしまう場合があった。

例えば、ソレノイドのデューティ制御において、目標通電電流に応じた基本デューティ比（フィードフォワード分）と、目標通電電流と実通電電流との比較に応じた補正デューティ比（フィードバック分）とで最終的なデューティ比が決定される場合、ソレノイドの温度が低いために基本デューティ比での実通電電流が目標よりも高くなると、通電電流の過剰分を減らすように補正デューティ比が設定されることになる。

しかし、目標通電電流をステップ的に低下させるときに補正デューティ比（積分分）がリセットされることで、基本デューティ比はステップ的に低下するのに、補正デューティ比による減少補正分が減ることで最終的なデューティ比が目標通電電流の切り替え前よりも増大してしまい、これによって実通電電流が切り替え前よりも増大し、その後、フードバック制御の進行に伴って実通電電流が徐々に切り替え後の目標通電電流に近づく場合があった。
上記のように、ソレノイドの目標通電電流を低下させたときに実通電電流が過渡的に増大してしまうと、作動異音が発生したり、電力が無駄に消費されたり、更に、ソレノイドの発熱量が多くなるなどの問題が生じる。

本発明は上記問題点に鑑みなされたものであり、ソレノイドの通電電流を保持電流に向けて段階的に低下させる過程で通電電流が過渡的に増大してしまうことを抑制できる、デフロック制御装置を提供することを目的とする。

そのため、本願発明では、差動機構のロック指令に基づきソレノイドの通電電流を駆動電流に立ち上げた後駆動電流よりも低い保持電流に向けて段階的に低下させるように、ソレノイドの実通電電流に基づいてソレノイドの操作量を制御する構成において、ソレノイドの通電電流を低下させるときにソレノイドの操作量の増大変化を制限するようにした。

上記発明によると、ソレノイドの通電電流を保持電流に向けて段階的に低下させる過程で通電電流が過渡的に増大してしまうことを抑制でき、以って、作動異音、電力消費、ソレノイドの発熱量を抑制できる。

本発明の実施形態における４輪駆動車の動力伝達系を示す図である。 本発明の実施形態におけるデフロックコントロールユニットの構成を示す図である。 本発明の実施形態における目標電流の設定例を示すタイムチャートである。 本発明の実施形態におけるソレノイドの通電制御機能を示すブロック図である。 本発明の実施形態におけるソレノイドの通電制御の流れを示すフローチャートである。 本発明の実施形態の上限値による制限を行わない場合のデューティ比変化の例を示すタイムチャートである。 本発明の実施形態の上限値による制限を実施した場合のデューティ比変化の例を示すタイムチャートである。 本発明の実施形態におけるソレノイドの通電制御機能の別の例を示すブロック図である。

以下に本発明の実施の形態を説明する。
図１は、４輪駆動車の動力伝達系を示す図である。
図１に示す４輪駆動車５０は、デファレンシャル装置としてのリヤデファレンシャル装置１を後輪２，３間に備え、フロントデファレンシャル装置４を前輪５，６間に備える。

リヤデファレンシャル装置１には、エンジン７から変速機８、トランスファ９、プロペラシャフト１０、ドライブピニオンシャフト１１、ドライブピニオンギヤ１２を介してトルクが入力され、リヤデファレンシャル装置１から左右のアクスルシャフト１３，１４を介して左右の後輪２，３にトルクが伝達される。
また、フロントデファレンシャル装置４には、エンジン７から変速機８、トランスファ９、プロペラシャフト１５を介してトルクが入力され、フロントデファレンシャル装置４から左右のアクスルシャフト１６，１７を介して前輪５，６にトルクが伝達される。

リヤデファレンシャル装置１はデフケース２１を備え、デフケース２１のリングギヤ２２にドライブピニオンギヤ１２が噛み合っている。
デフケース２１内には左右のサイドギヤ２３，２４が回転自由に支持され、これらサイドギヤ２３，２４にはピニオンギヤ２５が噛み合い、ピニオンギヤ２５はピニオンシャフト２６によってデフケース２１に回転自由に支持されている。左右のサイドギヤ２３，２４は、アクスルシャフト１３，１４に連結している。

一方のサイドギヤ２４の背面側には、アクスルシャフト１４の軸方向に移動可能にプランジャ２７が配置され、サイドギヤ２４とプランジャ２７の対向面にドッグクラッチ２８が設けられている。サイドギヤ２４とプランジャ２７との間には、プランジャ２７をサイドギヤ２４から離間する方向に弾性付勢するリターンスプリング（図示省略）が介装されている。
プランジャ２７は、ソレノイド２９の励磁によりサイドギヤ２４方向に移動し、プランジャ２７の移動に伴ってプレート３０が移動する。デフロック検出スイッチ４５は、プレート３０の移動位置を検出することで、リヤデファレンシャル装置１の差動機構のロック及びロック解除を検出する。

ソレノイド２９への通電は、デフロックコントロールユニット（デフロック制御装置）４０によって制御される。
デフロックコントロールユニット４０は、図２に示すように、入力回路４０ａ，マイクロコンピュータ（マイコン）４０ｂ，駆動回路４０ｃ，電流モニタ回路４０ｄなどを含んで構成され、デフロック４１による差動機構のロック／ロック解除を制御する。
ここで、デフロック４１は、前述したように、ソレノイド２９の通電を制御してプランジャ２７を移動させ、このプランジャ２７の移動位置によってデファレンシャル装置１の差動機構をロック状態とロック解除状態とに切換える装置である。

デフロックコントロールユニット４０では、デフロック検出スイッチ４５のＯＮ／ＯＦＦ信号、ドライバが任意に操作するデフロック作動スイッチ４２のＯＮ／ＯＦＦ信号、車速センサ４３の車速信号、変速機８の変速段を検出するシフト位置センサ４４のシフト位置信号、ＡＢＳコントロールユニット３５からの後輪２，３に関する車輪速情報、エンジンコントロールユニット３６からのエンジントルク情報などが、入力回路４０ａを介してマイコン４０ｂに入力される。
なお、ＡＢＳコントロールユニット３５は、各車輪２，３，５，６に設けられた車輪速センサ３１〜３４の車輪速信号を入力する。

そして、ドライバによりデフロック作動スイッチ４２がＯＮ操作されると、デフロックコントロールユニット４０は、このデフロック作動スイッチ４２のＯＮ信号を、デファレンシャル装置１の差動機構のロック操作指令として入力し、各入力信号及び入力情報に基づいてソレノイド２９の通電制御（ＰＷＭ制御）を行う。
尚、エンジントルク情報としては、例えば燃料噴射量、スロットル開度、吸入空気量等の情報を用いることができる。また、デフロックコントロールユニット４０は、車輪速センサ３１，３２の検出出力をＡＢＳコントロールユニット３５を介さずに直接入力することができる。

図３は、デフロックコントロールユニット４０によるデフロック作動時におけるソレノイド２９の目標電流の設定処理を示す。
図３において、デフロックコントロールユニット４０は、時刻ｔ１においてデフロック作動スイッチ４２のＯＮ信号（ロック操作指令）を入力すると、ソレノイド２９の目標電流ＥＣtgを、０Ａからプランジャ２７を移動させるのに十分な大きさの駆動電流ＥＣ１（例えば、ＥＣ１＝４Ａ）にステップ的に立ち上げる。

その後、時刻ｔ２でデフロック検出スイッチ４５がＯＦＦからＯＮに切り替わり、リヤデファレンシャル装置１の差動機構がロック解除状態からロック状態に切り替わったことが検出されると、その後の時刻ｔ３で、デフロックコントロールユニット４０は、目標電流ＥＣtgを、駆動電流ＥＣ１から駆動電流ＥＣ１よりも低い中間電流ＥＣ２（例えば、ＥＣ２＝３Ａ）にまでステップ的に下げる。
なお、目標電流ＥＣtgを駆動電流ＥＣ１から中間電流ＥＣ２に下げるタイミングである時刻ｔ３は、時刻ｔ１から所定時間後としたり、時刻ｔ２でデフロック検出スイッチ４５がＯＦＦからＯＮに切り替わってから所定時間後とすることができる。更に、デフロック検出スイッチ４５がＯＦＦからＯＮに切り替わった時刻ｔ２で目標電流ＥＣtgを駆動電流ＥＣ１から中間電流ＥＣ２に下げることができる。

時刻ｔ３から所定時間が経過した時刻ｔ４で、デフロックコントロールユニット４０は、目標電流ＥＣtgを、中間電流ＥＣ２から中間電流ＥＣ２よりも低くプランジャ２７をロック位置に保持するのに十分な保持電流ＥＣ３（例えば、ＥＣ３＝１Ａ）にステップ的に下げ、ロック解除指令を入力するまで、目標電流ＥＣtgを保持電流ＥＣ３に維持する。
そして、時刻ｔ５で、デフロック作動スイッチ４２をＯＦＦする操作がなされ、このＯＦＦ信号（ロック解除指令）がデフロックコントロールユニット４０に入力されると、デフロックコントロールユニット４０は、目標電流ＥＣtgを保持電流ＥＣ３から０Ａにステップ的に下げる。
これにより、ソレノイド２９への通電が遮断され、プランジャ２７は、リターンスプリングの付勢力によってロック解除位置に移動し、ロック解除されると、デフロック検出スイッチ４５がＯＮからＯＦＦに切り替わる。

つまり、目標電流ＥＣtgは、ロック指令に基づき０Ａから駆動電流ＥＣ１に立ち上がった後、中間電流ＥＣ２を経て保持電流ＥＣ３にまで時間経過と共に段階的に下げられる。
図３に示した例では、目標電流ＥＣtgが、駆動電流ＥＣ１、中間電流ＥＣ２、保持電流ＥＣ３の順で段階的に下げられるが、駆動電流ＥＣ１よりも低く保持電流ＥＣ３よりも高い中間電流ＥＣ２としてレベルの異なる複数種を設定し、目標電流ＥＣtgを４種類以上に切り替える構成とすることができる。
例えば、駆動電流ＥＣ１＞第１中間電流ＥＣ２a＞第２中間電流ＥＣ２ｂ＞保持電流ＥＣ３とし、駆動電流ＥＣ１、中間電流ＥＣ２a、中間電流ＥＣ２ｂ、保持電流ＥＣ３の順で目標電流ＥＣtgを駆動電流ＥＣ１から保持電流ＥＣ３に向けて段階的に下げることができる。

図４は、デフロックコントロールユニット４０によるソレノイド２９の通電電流の制御を示すブロック図である。
デフロックコントロールユニット４０は、前述のように、駆動電流ＥＣ１から保持電流ＥＣ３に向けて段階的に下げられる目標電流ＥＣtgに実通電電流が追従するように、ソレノイド２９の通電のＯＮ／ＯＦＦをＰＷＭ制御（デューティ制御）する。
デフロックコントロールユニット４０は、ＰＷＭ制御において、目標電流ＥＣtgに応じてフィードフォワード分としての基本デューティ比（基本操作量）を演算し、また、目標電流ＥＣtgと実通電電流との比較に応じてフィードバック分としての補正デューティ比（補正操作量）を演算する。

そして、デフロックコントロールユニット４０は、基本デューティ比と補正デューティ比との合計を最終的なデューティ比とし、係る最終的なデューティ比に従って、ソレノイド２９の通電をスイッチングするスイッチング素子（例えば、トランジスタ）のＯＮ／ＯＦＦをＰＷＭ制御する。
また、デフロックコントロールユニット４０は、補正デューティ比の演算において目標電流ＥＣtgと実通電電流との偏差（制御エラー）を演算し、この偏差に基づき比例項及び積分項を演算し、この比例項と積分項との合計を補正デューティ比とする。つまり、デフロックコントロールユニット４０は、制御エラーに基づく所謂比例積分動作（ＰＩ動作）により補正デューティ比（フィードバック分）を演算する。

以下では、図４に示した各処理ブロックを詳述する。
基本デューティ比演算部１０１は、前述のようにロック指令状態で駆動電流ＥＣ１から保持電流ＥＣ３に向けて段階的に下げられる目標電流ＥＣtg（Ａ）の情報を入力し、目標電流ＥＣtgの情報を基本デューティ比ＢＤ（％）に変換して出力する。なお、ソノレイド２９の操作量であるデューティ比はオン時間割合を示し、基本デューティ比演算部１０１は、目標電流ＥＣtgが高いほどより大きな基本デューティ比ＢＤを出力する。

補正係数演算部１０２は、ソレノイド２９の電源電圧（バッテリ電圧）ＶＢの情報を入力し、電源電圧（バッテリ電圧）ＶＢの情報を補正係数ＨＯＳに変換して出力する。
ソレノイド２９への通電のＯＮ／ＯＦＦを制御するデューティ比が同じでも、電源電圧ＶＢが低下するほど通電電流が低下することになる。そこで、補正係数演算部１０２は、電源電圧ＶＢが低いときほど補正係数ＨＯＳをより大きな値とし、基本デューティ比ＢＤに補正係数ＨＯＳを乗算した結果を電源電圧ＶＢが低いときほど大きな値に変更し、電源電圧ＶＢの低下による通電電流の低下が抑制されるようにする。

乗算部１０３は、基本デューティ比演算部１０１が出力する基本デューティ比ＢＤと、補正係数演算部１０２が出力する補正係数ＨＯＳとを入力し、基本デューティ比ＢＤと補正係数ＨＯＳとを乗算した結果を補正後デューティ比ＨＯＳＤ（ＨＯＳＤ＝ＢＤ×ＨＯＳ）として出力する。
通電電流算出部１０４は、電流モニタ回路１０５（４０ｄ）の出力電圧（デジタル信号）を入力し、ソレノイド２９の通電電流ＥＣacを算出する。

偏差演算部１０６は、目標電流ＥＣtgと通電電流算出部１０４が出力する通電電流ＥＣac（実通電電流）とを入力し、目標電流ＥＣtgと通電電流ＥＣacとの偏差（制御エラー）ΔＥＣ（偏差ΔＥＣ＝目標電流ＥＣtg−通電電流ＥＣac）を演算して出力する。
フィルタ部１０７は、偏差演算部１０６が出力する偏差ΔＥＣの情報を入力し、偏差ΔＥＣの低周波成分を出力するデジタルローパスフィルタである。

比例項演算部１０８は、フィルタ部１０７を通過した偏差ΔＥＣの情報を入力し、入力した偏差ΔＥＣに比例ゲイン（比例係数）ＫＰを乗算した結果を比例項ＰＤ（％）（比例項ＰＤ＝偏差ΔＥＣ×比例ゲインＫＰ）として出力する。
積分部１０９は、フィルタ部１０７を通過した偏差ΔＥＣの情報を入力し、前回までの積分値に最新の偏差ΔＥＣを加算した結果を今回の積分値として、偏差ΔＥＣの積分値を偏差ΔＥＣが演算される毎に更新する。
なお、偏差ΔＥＣの積分値は、目標電流ＥＣtgが変更されるタイミングでクリア（０にリセット）され、目標電流ＥＣtgが一定に保持されているときの偏差ΔＥＣが積算されるようになっている。

積分項演算部１１０は、積分部１０９が出力する偏差ΔＥＣの積分値を入力し、入力した偏差ΔＥＣの積分値に積分ゲイン（積分係数）ＫＩを乗算した結果を積分項ＩＤ（％）（積分項ＩＤ＝偏差ΔＥＣの積分値×積分ゲインＫＩ）として出力する。
第１加算部１１１は、乗算部１０３が出力する補正後デューティ比ＨＯＳＤと、比例項演算部１０８が出力する比例項ＰＤとを入力し、補正後デューティ比ＨＯＳＤと比例項ＰＤとの加算結果を出力する。

第２加算部１１２は、第１加算部１１１の出力と、積分項演算部１１０が出力する積分項ＩＤとを入力し、第１加算部１１１の出力つまり補正後デューティ比ＨＯＳＤと比例項ＰＤとの加算結果に更に積分項ＩＤを加算した結果を、デューティ比Ｄ０として出力する。
つまり、デューティ比Ｄ０は、Ｄ０＝基本デューティ比ＢＤ×補正係数ＨＯＳ＋比例項ＰＤ＋積分項ＩＤとして算出され、「基本デューティ比ＢＤ×補正係数ＨＯＳ」がフィードフォワード分としての基本デューティ比に相当し、「比例項ＰＤ＋積分項ＩＤ」がフィードバック分としての補正デューティ比に相当する。

上限リミット処理部１１３は、第２加算部１１２から出力されるデューティ比Ｄ０を入力し、所定の上限リミット処理期間においては、入力したデューティ比Ｄ０が上限値Ｄmaxよりも大きい場合には入力値に代えて上限値Ｄmaxを最終的なデューティＤとして出力し、入力したデューティ比Ｄ０が上限値Ｄmax以下である場合には入力値をそのまま最終的なデューティＤとして出力することで、最終的なデューティ比Ｄを上限値Ｄmax以下に制限する上限リミット処理を実施する。

一方、上限リミット処理部１１３は、所定の上限リミット処理期間以外の期間、つまり、上限リミット処理を実施しないキャンセル期間では、第２加算部１１２から入力したデューティ比Ｄ０をそのまま最終的なデューティＤとして出力する。
ラッチ＆カウント処理部１１４は、上限リミット処理部１１３に上限値Ｄmaxを出力し、また、上限リミット処理部１１３に上限値Ｄmaxによる上限リミット処理の実行期間を指令する。なお、ラッチ＆カウント処理部１１４における上限値Ｄmaxの設定処理及び上限リミット処理の実行期間の指令処理については、後で詳細に説明する。

デューティ変換部１１５は、上限リミット処理部１１３が出力するデューティ比Ｄ（％）を入力し、デューティ比Ｄに見合うＰＷＭ１周期当たりの通電時間に変換して出力する。つまり、デューティ変換部１１５は、ＰＷＭ制御周期毎にデューティ比Ｄに見合う時間だけソレノイド２９に通電させる通電制御用のパルス信号を生成して出力する。
そして、デューティ変換部１１５から出力されるパルス信号（ＰＷＭ制御信号）によって、ソレノイド２９の通電をスイッチングする手段のＯＮ／ＯＦＦを制御して、ソレノイド２９の通電電流が制御される。

図５のフローチャートは、デフロックコントロールユニット４０によるソレノイド２９のデューティ比（操作量）の制限処理、つまり、前述した上限リミット処理部１１３及びラッチ＆カウント処理部１１４の処理の流れを詳述するものである。
なお、図５のフローチャートに示すルーチンは、デフロックコントロールユニット４０により所定時間毎の割り込み処理によって実施される。

ステップＳ３０１で、デフロックコントロールユニット４０は、目標電流ＥＣtgがステップ的に低下したタイミングであるか否かを判断する。
例えば、図３に示したように目標電流ＥＣtgを段階的に低下させる場合、駆動電流ＥＣ１から中間電流ＥＣ２に目標電流ＥＣtgを下げたとき、及び、中間電流ＥＣ２から保持電流ＥＣ３に下げたときが、目標電流ＥＣtgのステップ的な低下タイミングに相当する。

デフロックコントロールユニット４０は、ステップＳ３０１で、目標電流ＥＣtgがステップ的に下げられたことを検出すると、ステップＳ３０２に進み、ラッチフラグを立ち上げ（ラッチフラグに１をセットし）、次のステップＳ３０３では、タイマに初期値をセットする。
なお、ラッチフラグは初期値が０であり、後述するように、ラッチフラグが１であるときがデューティ比の上限リミット処理の実行期間である。

更に、デフロックコントロールユニット４０は、ステップＳ３０４に進み、現時点（目標電流ＥＣtgがステップ的に下げられる直前）の最終的なデューティ比Ｄを、上限値Ｄmaxに設定する。
詳細には、デフロックコントロールユニット４０は、偏差ΔＥＣの積分値がリセットされる直前であって、かつ、基本デューティ比ＢＤの演算に用いられる目標電流ＥＣtgが下げられる直前での最終的なデューティ比Ｄを、上限値Ｄmaxに設定する。換言すれば、デフロックコントロールユニット４０は、前回までの目標電流ＥＣtgに実通電電流ＥＣacが収束している状態での最終的なデューティ比Ｄを上限値Ｄmaxに設定する。

デフロックコントロールユニット４０は、ステップＳ３０４で上限値Ｄmaxを設定した後、及び、ステップＳ３０１で目標電流ＥＣtgのステップ的な低下タイミングではない（つまり、目標電流ＥＣtgが前回から変化していない）と判断した場合、ステップＳ３０５へ進む。
ステップＳ３０５で、デフロックコントロールユニット４０は、ラッチフラグが立ち上がっているか否か（ラッチフラグが１であるか否か）を判断する。

そして、ラッチフラグ＝１であれば、デフロックコントロールユニット４０はステップＳ３０６へ進み、タイマの値を前回値から所定値だけ減算する処理を実施し、ラッチフラグを立ち上げてから（換言すれば、目標電流ＥＣtgが下げられたタイミングから）本ルーチンの実行周期毎にタイマの値を一定速度で漸減させる。
つまり、タイマの値が零にまで低下した時点は、目標電流ＥＣtgが下げられたタイミングから所定時間が経過した時点であることになる。

デフロックコントロールユニット４０は、ステップＳ３０６でタイマの減算処理を行うと、次にステップＳ３０７へ進み、タイマが零にまで減算されたか否かを判断する。
デフロックコントロールユニット４０は、タイマが零にまで減算されていないと判断すると、ステップＳ３０８へ進み、デューティ比Ｄ０（Ｄ０＝基本デューティ比ＢＤ×補正係数ＨＯＳ＋比例項ＰＤ＋積分項ＩＤ）と、目標電流ＥＣtgが下げられたタイミングにおいてステップＳ３０４で設定した上限値Ｄmaxとを比較する。

そして、デフロックコントロールユニット４０は、デューティ比Ｄ０≦上限値Ｄmaxであると判断すると、ステップＳ３０９へ進み、デューティ比Ｄ０をそのままソレノイド２９のＰＷＭ制御に用いる最終的なデューティＤに設定する。
また、デフロックコントロールユニット４０は、デューティ比Ｄ０＞上限値Ｄmaxであると判断すると、ステップＳ３１０へ進み、デューティ比Ｄ０に代えて上限値Ｄmaxをソレノイド２９のＰＷＭ制御に用いる最終的なデューティＤに設定することで、最終的なデューティＤが上限値Ｄmaxを超えないようにする。

一方、デフロックコントロールユニット４０は、ステップＳ３０７で、タイマの値を零にまで減算したことを検出すると、ステップＳ３１１へ進み、ラッチフラグを落とす（零にリセットする）処理を実施する。つまり、ラッチフラグは、目標電流ＥＣtgが下げられたタイミングで立ち上げられ、立ち上げられてから所定時間が経過すると零にリセットされる。
そして、デフロックコントロールユニット４０は、ステップＳ３０１で目標電流ＥＣtgの変化がないと判断したときに、ステップＳ３０５へ進み、このステップＳ３０５でラッチフラグ＝０であると判断すると、ステップＳ３１２に進んで、デューティ比Ｄ０をソレノイド２９のＰＷＭ制御に用いる最終的なデューティＤに設定する処理を実行する。

つまり、ラッチフラグ＝１である期間、換言すれば、目標電流ＥＣtgが下げられたタイミングから所定時間内であれば、最終的なデューティＤが上限値Ｄmaxを超えないようにするリミット処理が実施され、上限値Ｄmax以下であるデューティ比Ｄに従ってソレノイド２９の通電がＰＷＭ制御される。また、ラッチフラグ＝０である期間では、最終的なデューティＤが上限値Ｄmaxを超えないようにするリミット処理がキャンセルされ、デューティ比Ｄ０に従ってソレノイド２９の通電をＰＷＭ制御する。

例えば、図３に示すようにして目標電流ＥＣtgが段階的に下げられる場合、目標電流ＥＣtgが駆動電流ＥＣ１に設定される間では、ラッチフラグ＝０であって上限値Ｄmaxに基づくリミット処理はキャンセルされる。
また、目標電流ＥＣtgが駆動電流ＥＣ１から中間電流ＥＣ２に下げられた当初の所定時間では、目標電流ＥＣtgが駆動電流ＥＣ１であったときのデューティ比Ｄを上限値Ｄmaxとしてリミット処理が実施され、目標電流ＥＣtgが中間電流ＥＣ２に下げられてから所定時間が経過すると再度リミット処理はキャンセルされるようになる。

そして、目標電流ＥＣtgが中間電流ＥＣ２から保持電流ＥＣ３に下げられると、今度は中間電流ＥＣ２でのデューティ比Ｄを上限値Ｄmaxとして、目標電流ＥＣtgが保持電流ＥＣ３に下げられてから所定時間内でリミット処理が実施され、目標電流ＥＣtgが保持電流ＥＣ３に下げられてから所定時間が経過するとリミット処理がキャンセルされる。
このように、デフロックコントロールユニット４０は、目標電流ＥＣtgを下げたときに、下げる前よりもデューティ比Ｄ（操作量）が増大することを、上限値Ｄmaxによるリミット処理で抑制する。

基本デューティ比演算部１０１における目標電流ＥＣtgと基本デューティ比ＢＤとの相関は所定の温度条件で適合され、この適合温度よりも低い温度条件では、ソレノイド２９の抵抗が小さくなるため、適合温度のときと同じ基本デューティ比ＢＤでソレノイド２９の通電を制御すると、実際の通電電流は目標電流ＥＣtgよりも高くなってしまう。
この基本デューティ比ＢＤでの通電制御で実際の通電電流が目標電流ＥＣtgよりも高くなってしまう状態は、図６に示したように、補正デューティ比（比例項ＰＤ＋積分項ＩＤ）によるデューティ比の減少補正（フィードバック制御）で修正され、実際の通電電流は目標電流ＥＣtg付近に収束することになる。

しかし、補正デューティ比によってデューティ比Ｄを低く補正している状態で（図６の時刻ｔ３で）目標電流ＥＣtgが下げられると、デューティ比の減少補正を担っていた積分項ＩＤがリセットされる結果、目標電流ＥＣtgの低下に伴って基本デューティ比ＢＤが低下するのに、最終的なデューティ比Ｄが目標電流ＥＣtgを低下させる前よりも高くなってしまうことがある。
この場合、目標電流ＥＣtgを低下させたのに逆にソレノイド２９の通電電流が過渡的に上昇することになり、その後、補正デューティ比（比例項ＰＤ＋積分項ＩＤ）による減少補正分が増大することで、低下後の目標電流ＥＣtg（中間電流ＥＣ２）に収束することになる。

上記のようにして、目標電流ＥＣtgを低下させたときに低下前よりもソレノイド２９の通電電流が過渡的に上昇すると、作動異音が発生したり、電力が無駄に消費されたり、更に、ソレノイドの発熱量が多くなるという問題を生じる。
そこで、デフロックコントロールユニット４０は、図７に示すように、目標電流ＥＣtgを低下させるときに、低下前の最終的なデューティ比Ｄを上限値Ｄmaxとし、目標電流ＥＣtgを低下させた後の所定期間で最終的なデューティ比Ｄがこの上限値Ｄmaxを超えないように制限することで、低温条件において目標電流ＥＣtgを低下させたときに、最終的なデューティ比Ｄ（ソレノイド操作量）が増大変化することを抑制する。

これにより、低温条件でのデフロック処理において目標電流ＥＣtgを段階的に低下させるときに、低下前よりもソレノイド２９の通電電流が過渡的に上昇することを抑制でき、以って、作動異音の発生や、電力の無駄な消費、更に、ソレノイドの発熱量の増大を抑制できる。
なお、目標電流ＥＣtgの低下させた後、補正デューティ比（比例項ＰＤ＋積分項ＩＤ）が基本デューティＢＤの過剰分を補正できる程度までに変化すれば、上限値Ｄmaxによる制限は不要となる。そこで、前記タイマの初期値（つまり上限値Ｄmaxによる制限の実施時間）は、補正デューティ比（比例項ＰＤ＋積分項ＩＤ）が収束し、上限値Ｄmaxによる制限は不要になると推測される時間に応じて設定される。つまり、上限値Ｄmaxによる制限の実施時間は、フィードバック補正の応答速度に応じて設定される。

また、上限値Ｄmaxは、目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄに一致させる構成に限定されるものではなく、目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄを含む所定範囲内の値とすることができる。例えば、通電電流の増大として許容できる範囲内であれば目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄよりも上の値に設定することができ、また、低下した後の目標電流ＥＣtgに見合う最終的なデューティ比Ｄを下回らない範囲内で、上限値Ｄmaxを、目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄよりも下の値とすることができる。

また、上限値Ｄmaxによるデューティ比の制限は、目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄよりも、目標電流ＥＣtgを低下させた後の基本デューティ比ＢＤが高い場合に実効があり、これは、目標電流ＥＣtgの低下幅が小さい場合に上限値Ｄmaxによる制限が有効に作用し、目標電流ＥＣtgの低下幅が大きくなると上限値Ｄmaxによる制限が不要となる場合があることを示す。
従って、目標電流ＥＣtgを段階的に低下させるときに、目標電流ＥＣtgを低下させるステップ幅が所定よりも小さいときに上限値Ｄmaxによる制限を実施し、前記ステップ幅が所定よりも大きいときに上限値Ｄmaxによる制限をキャンセルすることができる。

例えば、図３に示した例において、目標電流ＥＣtgを駆動電流ＥＣ１から中間電流ＥＣ２に低下させるときに上限値Ｄmaxによる制限を実施する構成とし、目標電流ＥＣtgを中間電流ＥＣ２から保持電流ＥＣ３に低下させるときには上限値Ｄmaxによる制限を実施しないものとし、図５のフローチャートのステップＳ３０１の判断を、駆動電流ＥＣ１から中間電流ＥＣ２への切り替え時であるか否かの判断に置き換えることができる。
また、上限値Ｄmaxは、目標電流ＥＣtgを低下させる直前の最終的なデューティ比Ｄに基づいて設定した値を保持する構成に限定されず、例えば、時間経過に伴って低下させることができる。

ところで、目標電流ＥＣtgを段階的に低下させるときに、最終的なデューティ比Ｄが目標電流ＥＣtgを低下させる前よりも増加してしまうという事象は、前述のように、温度低下に伴って実通電電流と基本デューティ比ＢＤ（フィードフォワード分）との相関が変化し、目標電流ＥＣtgに応じて設定される基本デューティ比ＢＤが低温条件で過大な値になり、この過大なデューティ比を補正デューティ比（フィードバック分）で補正する必要が生じることで発生する。
従って、目標電流ＥＣtgに基づく基本デューティ比ＢＤの設定特性を温度条件の変化に応じて変更できるようにし、温度低下したときに基本デューティ比ＢＤを低く変更すれば、目標電流ＥＣtgを段階的に低下させるときに、最終的なデューティ比Ｄが目標電流ＥＣtgを低下させる前よりも増加することを抑制できることになる。

図８のブロック図は、目標電流ＥＣtgに基づく基本デューティ比ＢＤの設定特性を温度条件の変化に応じて変更する機能をデフロックコントロールユニット４０が備える場合における、ソレノイド２９の通電電流の制御を示すブロック図である。
なお、図８において、図４に示したブロックと同じ機能のブロックについては同一符号を付し、詳細な説明を省略する。

図８のブロック図は、上限リミット処理部１１３及びラッチ＆カウント処理部１１４を備えず代わりに温度補正部１２０を備える点が図４のブロック図と異なり、第２加算部１１２の出力が最終的なデューティ比Ｄとなる。
温度補正部１２０は、第２加算部１１２から出力される最終的なデューティ比Ｄの情報と、通電電流算出部１０４から出力される通電電流ＥＣac（実通電電流）の情報とを入力する。

ソレノイド２９の温度が低下して抵抗値が低下すると、目標電流ＥＣtgに略一致する通電電流ＥＣac（実通電電流）とするためのデューティ比Ｄは低下することになるから、温度補正部１２０は、最終的なデューティ比Ｄと係るデューティ比Ｄでソレノイド２９の通電を制御したときの実通電電流との相関から、ソレノイド２９の温度を推定できることになる。
つまり、標準温度の条件で目標電流ＥＣtgに制御できる値として適合したデューティ比に対し、実際に必要とされたデューティ比が小さいほど、そのときのソレノイド２９の温度は標準温度よりもより低いものと推定できる。

そこで、温度補正部１２０は、最終的なデューティ比Ｄとそのときの通電電流ＥＣac（実通電電流）とからソレノイド２９の温度を推定（検出）する。
そして、温度補正部１２０は、推定したソレノイド２９の温度に基づいて、基本デューティ比演算部１０１で演算された基本デューティ比ＢＤを補正するための補正係数ＴＨＯＳを演算して出力する。

前記補正係数ＴＨＯＳは、ソレノイド２９の温度が低いほど小さい値として設定され、基本デューティ比演算部１０１が適合する標準温度よりもソレノイド２９の温度が低いと、基本デューティ比演算部１０１で演算された基本デューティ比ＢＤをより低い値に補正するようにしてある。
温度補正部１２０が出力する補正係数ＴＨＯＳは乗算部１０３に入力され、乗算部１０３は、基本デューティ比演算部１０１が出力する基本デューティ比ＢＤに、補正係数演算部１０２が出力する電源電圧ＶＢに応じた補正係数ＨＯＳと、温度補正部１２０が出力するソレノイド２９の温度に応じた補正係数ＴＨＯＳとを乗算し、この乗算結果を補正後デューティ比ＨＯＳＤ（ＨＯＳＤ＝ＢＤ×ＨＯＳ×ＴＨＯＳ）として出力する。

上記のようにして、基本デューティ比ＢＤ（フィードフォワード分）を、ソレノイド２９の温度低下に応じて低く補正すれば、補正後の基本デューティ比ＢＤはそのときの目標電流ＥＣtgに制御できるデューティ比に近づくことになるから、補正デューティ比（フィードバック分＝比例項ＰＤ＋積分項ＩＤ）による補正代を小さくできる。
従って、目標電流ＥＣtgを低下させるときに、基本デューティ比ＢＤを切り替えかつ補正デューティ比の積分項ＩＤをクリアしても、温度に応じた補正を行わない場合に比べて最終的なデューティ比Ｄの増大変化を小さく制限することができる。
これにより、低温条件でのデフロック処理において目標電流ＥＣtgを段階的に低下させるときに、低下前よりもソレノイド２９の通電電流が過渡的に上昇することを抑制でき、以って、作動異音の発生や、電力の無駄な消費、更に、ソレノイドの発熱量の増大を抑制できる。

なお、ソレノイド２９の温度は、温度センサを用いて検出することができ、温度センサとして、ソレノイド２９の温度を検出するセンサの他、ソレノイド２９の温度に相関する温度を検出するセンサ（例えば油温センサなど）を用いることができる。
また、図８のブロック図に示したソレノイド２９の温度（検出値又は推定値）に基づく基本デューティ比ＢＤの補正処理と、図４のブロック図に示した目標電流ＥＣtgの低下前のデューティ比に応じた上限値Ｄmaxによる制限処理との双方を実施することができる。
また、図４のブロック図に示した目標電流ＥＣtgの低下前のデューティ比に応じた上限値Ｄmaxによる制限処理を、ソレノイド２９の温度が設定温度を下回る場合に実施させることができる。
以上、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば種々の変形態様を採り得ることは自明である。

１…リヤデファレンシャル装置、２７…プランジャ、２９…ソレノイド、４０…デフロックコントロールユニット

Claims (5)

1. 車両のデファレンシャル装置の差動機構のロックをソレノイドを用いて行うデフロック制御装置であって、前記差動機構のロック指令に基づき前記ソレノイドの通電電流を駆動電流に立ち上げた後前記駆動電流よりも低い保持電流に向けて段階的に低下させるように、前記ソレノイドの実通電電流に応じて前記ソレノイドの操作量を制御するデフロック制御装置において、
   前記ソレノイドの通電電流を低下させるときに前記ソレノイドの操作量の増大変化を制限する、デフロック制御装置。
2. 前記ソレノイドの通電電流を低下させるときの操作量が、前記ソレノイドの通電電流を低下させる前の操作量を超えないように制限する、請求項１記載のデフロック制御装置。
3. 前記上限値に基づく操作量の制限を、前記ソレノイドの通電電流を低下させるタイミングから所定時間実施する、請求項２記載のデフロック制御装置。
4. 前記操作量が、前記通電電流の目標値に応じた基本操作量と、前記目標値と実通電電流とに応じた補正操作量とで設定され、
   前記基本操作量を前記ソレノイドの温度低下に応じて小さく変更する、請求項１から３のいずれか１つに記載のデフロック制御装置。
5. 前記ソレノイドの操作量と前記ソレノイドの実通電電流とから前記ソレノイドの温度を求める、請求項４記載のデフロック制御装置。