JP2015090492A - Ｅｌ表示装置 - Google Patents

Abstract

【課題】表示パネルが大型化及び高精細化されてもソースドライバＩＣの発熱問題が発生しないＥＬ表示装置を提供する。【解決手段】本発明のＥＬ表示装置は、映像信号を伝達するソース信号線１８と、電圧発生回路２２と、電荷蓄積回路２３と、切り替え回路２５を具備し、画素１６は、ＥＬ素子１５と、駆動用のトランジスタ１１ａと、トランジスタ１１ａと入出配線１９とを導通させるトランジスタ１１ｅと、ソース信号線１８とトランジスタ１１ａとを導通させるトランジスタ１１ｂとを有し、第１の期間に、入出配線１９と電荷蓄積回路２３とが接続され、トランジスタ１１ｅ及び１１ｂが導通することで、ソース信号線１８と電荷蓄積回路２３とが接続され、第２の期間に、入出配線１９と電圧発生回路１１とが接続され、トランジスタ１１ｅが導通することで、トランジスタ１１ａのゲート端子に電圧発生回路２２の電圧が印加される。【選択図】図５

Description

本開示は、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、ＥＬ、またはＯＬＥＤと呼ぶことがある。）素子などを有するＥＬ表示装置に関するものである。

有機ＥＬ表示パネル（ＯＬＥＤ）を大型化することにより、動画表示性能、色再現性がよく、高画質のモニターテレビ、映像表示テレビを構成することができる。

しかしながら、表示パネルが大型になるにつれ、ソース信号線の負荷容量及び配線抵抗が大きくなる。そのため、ソースドライバＩＣ（回路）に必要な駆動能力を高くする必要がある。

特許文献１には、ソースドライバＩＣの駆動能力を補助するため、ソース信号線にプリチャージ用のトランジスタを配置する構成が開示されている。また、特許文献２には、隣接したソース信号線間をスイッチで短絡することにより、チャージ（電荷）シェアを行い、ソースドライバＩＣ（回路）の駆動を補助する構成が開示されている。

特開２００８−３９８９３号公報 特開２０１０−１６４６６６号公報

本開示は、表示パネルが大型化及び高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現できるＥＬ表示装置を提供する。

本開示の一態様に係るＥＬ表示装置は、複数の画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、前記複数の画素のそれぞれに印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を出力するゲートドライバ回路と、前記ゲートドライバ回路が出力する前記選択電圧または前記非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線と、第１の電圧を供給する電圧回路と、電荷を蓄積する蓄積回路と、前記電圧回路及び前記蓄積回路を選択する選択回路を具備し、前記複数の画素のそれぞれは、画素電極と、前記画素電極とカソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタのゲート端子に第１の端子が電気的に接続され、第１の配線に第２の端子が接続された第１のスイッチ用トランジスタと、前記映像信号を前記駆動用トランジスタのゲート端子に供給する第２のスイッチ用トランジスタとを有し、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線に接続されており、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線に接続されており、第１の期間では、前記選択回路が前記第１の配線に前記蓄積回路を接続し、前記ゲートドライバ回路が前記第１のゲート信号線に前記選択電圧を印加して前記第１のスイッチ用トランジスタを導通状態とし、かつ、前記第２のゲート信号線に前記選択電圧を印加して前記第２のスイッチ用トランジスタを導通状態とすることにより、前記ソース信号線と前記電荷蓄積回路とが電気的に接続され、前記第１の期間と異なる第２の期間では、前記選択回路が前記第１の配線に前記電圧回路を接続し、前記ゲートドライバ回路が前記第１のゲート信号線に前記選択電圧を印加して前記第１のスイッチ用トランジスタを導通状態とすることにより、前記駆動用トランジスタのゲート端子に前記電圧回路の電圧に印加されることを特徴とする。

本開示に係るＥＬ表示装置によれば、映像信号電圧の画素書き込み前に、ソース信号線と電荷蓄積回路とが電気的に接続されるので、書き込み時のソースドライバＩＣの負荷を低減できる。よって、良好に画素に映像信号を書き込め、良好な画像表示を実現することが可能となる。

実施の形態に係るＥＬ表示装置のブロック構成図である。 実施の形態に係るＥＬ表示装置の画素回路の例を示す図である。 実施の形態に係る入出回路の構成の一例を示す図である。 実施の形態に係るＥＬ表示装置の駆動方法を説明するタイミングチャートである。 実施の形態に係る画素回路の期間２における状態遷移図である。 実施の形態に係る画素回路の期間３における状態遷移図である。 実施の形態に係る画素回路の期間４における状態遷移図である。 実施の形態に係る画素回路の期間５における状態遷移図である。 実施の形態に係る画素回路の期間６における状態遷移図である。 実施の形態に係る画素回路の期間７における状態遷移図である。 実施の形態の変形例に係る画素回路の期間２における状態遷移図である。 予備充電がない場合のソース信号線の充電状態を模式的に表すグラフである。 予備充電がある場合のソース信号線の充電状態を模式的に表すグラフである。 ｂ行が選択された場合の入出回路の動作を説明する図である。 ｃ行が選択された場合の入出回路の動作を説明する図である。 実施の形態の変形例に係るＥＬ表示装置の画素回路の例を示す図である。 実施の形態に係るＥＬ表示装置を用いたディスプレイの概観図である。 実施の形態に係るＥＬ表示装置を用いたカメラの概観図である。 実施の形態に係るＥＬ表示装置を用いたコンピュータの概観図である。

（本開示の基礎となった知見）
以下、本開示を説明する前に、本開示の基礎となった知見について説明する。

有機ＥＬ表示パネル（ＯＬＥＤ）を、大型化することにより、動画表示性能、色再現性がよく、高画質のモニターテレビ、映像表示テレビを構成することができる。

しかし、ＥＬ表示パネルが大型化、高精細化されると、パネルの信号線の負荷容量が大きくなる。また、１画素行を選択する期間（画素行への映像書き込み時間）が短くなる。そのため、ソースドライバＩＣの駆動負荷が大きくなり、ソースドライバＩＣが発熱し、ソースドライバＩＣが焼損したり、ドライバＩＣ発熱により、表示領域のＥＬ素子が劣化するという課題がある。

そこで、本発明者らは、パネルが大型化及び高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現できるＥＬ表示装置を創作するに至った。

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。

本発明において、各図面は理解を容易にするために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。

本発明の実施例に図示あるいは明細書で説明した事項あるいは内容は、他の実施例においても適用される。また、本発明の実施例で説明あるいは図示したＥＬ表示パネルの構成などは、本発明のＥＬ表示装置に採用できる。たとえば、図１９のノート型パーソナルコンピュータのＥＬ表示装置１７１として、本発明の実施例で図示した、あるいは説明したＥＬ表示装置（ＥＬ表示パネル）を採用できる。また、情報機器を構成することができることは言うまでもない。

同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有する。なお、異なる場合もある。

本発明のＥＬ表示装置とは、情報機器などのシステム機器を含む概念である。ＥＬ表示パネルの概念は、広義には情報機器などのシステム機器を含む。

（実施の形態）
以下、図面を参照しながら、実施の形態を説明する。

［１．ＥＬ表示装置の構成］
［１−１．全体構成］
図１は、実施の形態に係るＥＬ表示装置のブロック構成図である。同図において、表示画面（表示領域）２０には、画素１６がマトリックス状に配置されている。各画素１６には、４本のゲート信号線１７ａ、１７ｂ、１７ｃ及び１７ｄが接続されている。

ゲート信号線１７ａは、ゲート信号線ＧＳと表現することがあり、ゲート信号線１７ｂはゲート信号線ＧＥと表現することがある。また、ゲート信号線１７ｃはゲート信号線ＧＲと表現することがあり、ゲート信号線１７ｄはゲート信号線ＧＩと表現することがある。

また、各画素１６には、ソース信号線１８が接続されている。ソース信号線１８の一端には、ソースドライバＩＣ（回路）１４が接続されている。

ソースドライバＩＣ（回路）１４は、ＤＡ（デジタルアナログ）変換回路を内蔵し、外部から差動入力信号により入力された映像信号（階調データ）をデコードし、ソース信号線１８に電圧あるいは電流信号を出力する。

本実施の形態において、ソースドライバＩＣ(回路)１４は、各端子あるいはブロックごとに映像信号とゲートドライバＩＣ（回路）１２との出力タイミングを設定できるマルチディレイ機能を有する。マルチディレイ駆動（方式）は、各画素行で、ゲート信号線のオフタイミングもしくはオンタイミングを基準として、ソースドライバＩＣ（回路）１４が出力する映像信号のタイミング調整を行う。

ソースドライバＩＣ（回路）１４は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）（図示せず）に実装されている。ソースドライバＩＣ（回路）１４は、映像信号を出力し、映像信号は、ソース信号線１８に供給あるいは印加される。ＣＯＦに実装されたドライバＩＣの表面に放熱板が配置または形成され、当該ドライバＩＣが放熱する。また、ＣＯＦの裏面に放熱シート、放熱板が配置または形成され、ドライバＩＣが発生する熱が放熱される。

ゲートドライバＩＣ（回路）１２は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装、ＣＯＦ実装などの外付けの半導体ＩＣに限定されるものではない。たとえば、低温ポリシリコン技術、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ)技術などにより、画素内のトランジスタと同一プロセス等で構成あるいは形成したゲートドライバ回路であってもよいことは言うまでもない。

［１−２．画素構成］
図２は、実施の形態に係るＥＬ表示装置の画素回路の例を示す図である。

トランジスタ１１ａ〜１１ｅは、もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタ、ＭＩＳでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。

本実施の形態のトランジスタ１１ａ〜１１ｅは、Ｎチャンネル及びＰチャンネルによらずＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用することが好ましい。トランジスタ１１ａ〜１１ｅは、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ)、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ)、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ)、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、ＩＺＯ)、アモルファスシリコン（ＡＳ： Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）、赤外線ＲＴＡ（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）技術を用いて形成したもののうち、いずれでもよい。

また、トランジスタ１１ａ〜１１ｅは、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップ（ドライバ回路など）を形成し、ガラス基板のボンディング実装した表示パネルが例示される。

なお、図２などでは、画素を構成するすべてのトランジスタ１１ａ〜１１ｅはＮチャンネルで構成している。しかし、本開示のトランジスタ１１ａ〜１１ｅを、Ｎチャンネルで構成することに限定するものではない。Ｐチャンネルのトランジスタのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて画素回路を構成あるいは形成してもよい。また、駆動用のトランジスタ１１ａをＰチャンネルトランジスタとＮチャンネルトランジスタの両方を用いて構成あるいは形成してもよい。

また、トランジスタ１１ａ〜１１ｅのチャンネル間は双方向であるため、ソース端子とドレイン端子の名称は、説明を容易にするためであり、ソース端子とドレイン端子は入れ替えてもよい。ソース端子とドレイン端子の名称は、便宜上あるいは説明を容易にするためであり、他のソース端子とドレイン端子は第１の端子、第２の端子などとしてもよい。

また、トランジスタ１１ａ〜１１ｅはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減する。また、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子１５から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。また、ＬＤＤ構造を採用することが好ましい。

また、各スイッチ用のトランジスタ１１ｂ及び１１ｃなどは、複数のトランジスタで形成してもよい。各スイッチ用のトランジスタ１１ｂ及び１１ｃなどをダブルゲート、トリプルゲートなどのマルチゲート構成にする。マルチゲート構成にすることにより、オフリークが低減し、良好なコントラスト表示、オフセットキャンセル動作を実現できる。

なお、画素１６の画素電極は、ＩＴＯ、ＩＧＺＯ（インジウム（Ｉｎｄｉｕｍ）、ガリウム（Ｇａｌｌｉｕｍ）、亜鉛（Ｚｉｎｃ）、酸素（Ｏｘｙｇｅｎ））、ＩＺＯ、透明アモルファス酸化物半導体（ＴＡＯＳ）などからなる透明電極を用いることができる。

なお、本実施の形態に係るＥＬ表示装置では、画素１６の位置に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルタ（図示せず）が形成されている。なお、カラーフィルタは、ＲＧＢに限定されるものではなく、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）色の画素が形成されてもよい。

また、白（Ｗ）の画素が形成されてもよい。つまり、表示画面２０にＲ、Ｇ、Ｂ、Ｗ画素をマトリックス状に配置する。白（Ｗ）の画素にはカラーフィルタは形成または配置されていない。

画素はＲＧＢの３画素、ＲＧＢＷの４画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂ、Ｗの各画素は縦長の画素形状となる。したがって、レーザー照射スポットを縦長にしてアニールすることにより、１画素内ではトランジスタの特性バラツキが発生しないようにすることができる。

なお、Ｒ、Ｇ、Ｂ、Ｗの画素開口率あるいは画素電極面積は、異ならせてもよい。開口率または画素電極面積を異ならせることにより、各ＲＧＢのＥＬ素子１５に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、Ｒ、Ｇ、Ｂ画素のＥＬ素子１５の劣化速度を同一にすることができる。劣化速度を同一にすれば、ＥＬ表示装置のホワイトバランスずれが発生しない。

白（Ｗ）の画素を形成する場合、画素は、Ｒ、Ｇ、Ｂ、Ｗから構成される。Ｒ、Ｇ、Ｂ、Ｗに構成することにより、高輝度化が可能となる。また、Ｒ、Ｇ、Ｂ、Ｇとする構成も例示される。

本発明は、ＲＧＢの３原色に加えて、Ｗ（白）の画素１６（図示せず）を有している。画素１６を形成または配置することにより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。

ＥＬ表示装置のカラー化は、マスク蒸着により行うが、本発明はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。

なお、ＥＬ表示装置の光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置している。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。

［１−３．ソースドライバ構成］
ソースドライバＩＣ（回路）１４の内部には、スイッチＳＷｎ（ｎは１以上の整数）が形成または配置されている。スイッチＳＷｎは、一例としてアナログスイッチが例示される。スイッチＳＷｎは、ソースドライバＩＣ１４の各出力端子に対応して配置または形成されている。スイッチＳＷｎをオープン状態にすることにより、ソース信号線１８とソースドライバＩＣ（回路）１４の出力回路２４とは、電気的に切り離される。

スイッチＳＷｎは、ソースドライバＩＣ（回路）１４内に形成されることに限定されるものではなく、ガラス基板に低温ポリシリコンなどの技術を用いて、画素１６のトランジスタ１１ａ〜１１ｅと同時、あるいは同一プロセス工程で形成してもよいことは言うまでもない。

なお、他のスイッチは、隣接したソース信号線１８間にも形成または配置されている（図示せず）。このスイッチをオンさせることにより、隣接したソース信号線が短絡され、チャージシェアリングが実施される。

［１−４．ゲートドライバ構成］
図１及び図２などにおいて、作図を容易にするため、１つのゲートドライバＩＣ（回路）１２を記載している。実際には、例えば、表示画面２０の左側にゲートドライバＩＣ（回路）１２ａが配置（実装）され、表示画面２０の右側にゲートドライバＩＣ（回路）１２ｂが配置されている。

ソースドライバＩＣ（回路）１４が出力する映像信号Ｖｓｉｇを画素１６に印加するためのトランジスタ１１ｂに対してゲート信号ＧＳを伝達するゲート信号線１７ａ、及び、トランジスタ１１ｄを制御するためのゲート信号ＧＥを伝達するゲート信号線１７ｂは、ゲートドライバＩＣ１２ａ及びゲートドライバＩＣ１２ｂの双方に接続されている。一例として、ゲートドライバＩＣ１２ａは、表示画面２０の左側に配置され、ゲートドライバＩＣ１２ｂは、表示画面２０の右側に配置される。

ゲート信号線１７ａ及び１７ｂに、２つのゲートドライバＩＣ１２ａ及び１２ｂが配置されているのは、以下の理由による。

ゲート信号線１７ａは、トランジスタ１１ｂに接続され、画素を選択する選択電圧、または画素を非選択にする非選択電圧を伝達する第２のゲート信号線である。トランジスタ１１ｂは、映像信号を画素１６に書き込むためのトランジスタであり、トランジスタ１１ｂを高速でオンオフ（高スルーレート動作）させる必要がある。このため、ゲート信号線１７ａを、２つのゲートドライバＩＣ１２ａ及び１２ｂで駆動することにより、高スルーレートの表示動作を実現できる。

ゲート信号線１７ｂは、トランジスタ１１ｄに接続されている。トランジスタ１１ｄは、トランジスタ１１ａのオフセットキャンセル動作を実施するためのトランジスタであり、トランジスタ１１ｄを高速でオンオフ（高スルーレート動作）させる必要がある。このため、ゲート信号線１７ｂを、２つのゲートドライバＩＣ１２ａ及び１２ｂで駆動することにより、高スルーレートの表示動作を実現できる。

また、ゲート信号線１７ａ及び１７ｂを、２つのゲートドライバＩＣ１２ａ及び１２ｂで駆動することにより、表示画面２０の左右または中央での輝度傾斜などがなくなり、良好な画像表示を実現できる。また、ゲート信号線１７ａ及び１７ｂの負荷容量が大きくても、良好に駆動することができる。

ゲート信号線１７ｃ及び１７ｄは、１つのゲートドライバＩＣ１２ａに接続されている。ゲート信号線１７ｃは、画素を選択する選択電圧、または画素を非選択にする非選択電圧を伝達する第１のゲート信号線である。ゲート信号線１７ｃには、トランジスタ１１ｅが接続されている。トランジスタ１１ｅは、リファレンス電圧Ｖｒｅｆをトランジスタ１１ａに印加する機能を有する。リファレンス電圧Ｖｒｅｆを印加する動作は、低スルーレートで十分である。また、ゲート信号線１７ｄには、トランジスタ１１ｃが接続されている。トランジスタ１１ｃは、イニシャル電圧Ｖｉｎｉをトランジスタ１１ａのソース端子に印加する機能を有する。イニシャル電圧Ｖｉｎｉを印加する動作は、低スルーレートで十分である。

ゲートドライバＩＣ１２は、ゲート信号線１７ａ〜１７ｄに、オフ電圧（Ｖｏｆｆ１、Ｖｏｆｆ２）及びオン電圧（Ｖｏｎ）の３つの電圧を出力することができる。この場合、３つの電圧を出力するので、ゲート電圧３値駆動と呼ぶ。または、ゲートオーバードライブ駆動と呼ぶ。

また、オフ電圧（Ｖｏｆｆ１）及びオン電圧（Ｖｏｎ）の２つの電圧で駆動する駆動方法を、ゲート電圧通常駆動あるいは、ゲート電圧２値駆動と呼ぶ。

ゲート電圧２値駆動とゲート電圧３値駆動とは、ゲートドライバＩＣ（回路）１２のＳＥＬ端子（図示せず）に印加するロジック電圧で決定する。

オン電圧（Ｖｏｎ）は、画素１６のトランジスタ１１ａ〜１１ｅをオンさせるための電圧である。オフ電圧（Ｖｏｆｆ１及びＶｏｆｆ２）は、画素１６のトランジスタ１１ａ〜１１ｅをオフさせるための電圧である。具体的には、Ｖｏｎは、１５（Ｖ）以上３０（Ｖ）以下である。Ｖｏｆｆ２は、−１５（Ｖ）以上−８（Ｖ）以下である。また、Ｖｏｆｆ１は、−８（Ｖ）以上−３（Ｖ）以下である。

ゲートドライバＩＣ１２がＶｏｎを出力する期間は、ｎＨ期間（ｎは１以上の整数、Ｈは水平走査期間または１画素行の選択期間）である。また、Ｖｏｆｆ２を出力する期間は、１Ｈ期間である。

ゲート電圧３値駆動は、ゲート信号線ＧＳに対して実施される。つまり、映像信号を画素１６に書き込むためのトランジスタ１１ｂが接続されたゲート信号線１７ａに対してゲート電圧３値駆動が実施される。

Ｖｏｆｆ２が１Ｈ期間印加されるのは、映像信号を印加するために選択された画素に対して、映像信号が書込まれた後、当該画素を高速に非選択（オフ）とするためである。また、Ｖｏｆｆ１で保持するのは、トランジスタ１１ｂのゲート端子に深い電圧（Ｖｏｆｆ２）が継続して印加されることでＶｔシフトなどトランジスタ特性が変化してしまうことを抑制するためである。

ゲート電圧２値駆動では、ＶｏｎからＶｏｆｆ１に変化する期間ｔ１が長期間となる。期間ｔ１が長いと、当該期間に画素に書き込まれた映像信号がリークし、また、上下に隣接した画素間でクロストークなどが発生する。

これに対して、ゲート電圧３値駆動を実施すると、ＶｏｎからＶｏｆｆ１に変化する期間ｔ２が非常に短期間となる。したがって、画素に書き込まれた映像信号がリークせず、また、上下に隣接した画素間でクロストークなどが発生することがない。

なお、ソース信号線１８及びゲート信号線１７ａ〜１７ｄ上に、アノード電極あるいはカソード電極が配置または形成されることにより、ソース信号線１８及びゲート信号線１７ａ〜１７ｄからの電界が、アノード電極あるいはカソード電極で遮蔽される。当該遮蔽により画像表示へのノイズを低減させることができる。

また、ソース信号線１８及びゲート信号線１７ａ〜１７ｄに、絶縁膜あるいはアクリル材料からなる絶縁膜（平坦化膜：図示せず）が形成されて絶縁され、当該絶縁膜上に画素電極（図示せず）が形成される。

上記のように、ゲート信号線１７ａ〜１７ｄ等の上の少なくとも１部に画素電極を重ねる構成を、ハイアパーチャ（ＨＡ）構造と呼ぶ。これにより、不要な干渉光などが低減し、良好な発光状態を実現できる。

［１−５．画素回路の接続関係］
本実施の形態に係るＥＬ表示装置は、マトリックス状にＥＬ素子を有する表示画面と、当該表示画面の画素行ごとに配置されたゲート信号線１７ａ〜１７ｄと、当該表示画面の画素列ごとに配置されたソース信号線１８と、ゲート信号線１７ａ〜１７ｄを駆動するゲートドライバＩＣ（回路）１２と、ソース信号線１８を駆動するソースドライバＩＣ(回路)１４と、入出回路２１とを具備する。

図２で図示するように、ＥＬ素子１５のカソード端子には、カソード電圧Ｖｓｓが印加されている。トランジスタ１１ａのソース端子とＥＬ素子のアノード電圧端子とが電気的に接続されている。トランジスタ１１ｃのソース端子は、トランジスタ１１ａのソース端子と電気的に接続されている。また、トランジスタ１１ｃのドレイン端子には、イニシャル電圧Ｖｉｎｉが印加あるいは供給されている。

なお、電気的に接続とは、電圧の経路、電流の経路が形成されている状態あるいは形成される状態である。たとえば、第１のトランジスタと第２のトランジスタ間に、第３のトランジスタが配置されていても、第１のトランジスタと第２のトランジスタは電気的に接続されている。また、本明細書において、接続を、電気的に接続の意味として使用する場合がある。

トランジスタ１１ｂのソース端子はトランジスタ１１ａのゲート端子と接続されており、トランジスタ１１ｂのドレイン端子は、ソース信号線１８と接続されている。トランジスタ１１ｂは、映像信号をトランジスタ１１ａのゲート端子に供給する第２のスイッチ用トランジスタである。

トランジスタ１１ｅは、第１の端子であるソース端子が、トランジスタ１１ａのゲート端子と接続されており、第２の端子であるドレイン端子が入出配線１９と接続された第１のスイッチ用トランジスタであり、当該ドレイン端子にはリファレンス電圧Ｖｒｅｆが印加あるいは供給されている。なお、入出配線１９は、切り替え回路２５の接続された第１の配線である。

コンデンサ１９ａは、トランジスタ１１ａのゲート端子とトランジスタ１１ａのソース端子との間に接続されている。

ここで、図２などの実施例において、アノード電圧Ｖｄｄ ＞ リファレンス電圧Ｖｒｅｆ ＞ カソード電圧Ｖｓｓ ＞ イニシャル電圧Ｖｉｎｉ、なる関係にすることが好ましい。

具体的には、一例として、アノード電圧Ｖｄｄ＝８〜１８（Ｖ）、リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）、カソード電圧Ｖｓｓ＝０．５〜２．５（Ｖ）、イニシャル電圧Ｖｉｎｉ＝０〜−３（Ｖ）である。

映像信号の最小電圧（最小階調での電圧）は、０．５〜１．０（Ｖ）であり、映像信号の最大電圧（最大階調での電圧）は、４〜７（Ｖ）である。

したがって、リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）は、映像信号の最小電圧（最小階調での電圧）以上であり、かつ、映像信号の最大電圧（最大階調での電圧）以下の電圧である。つまり、リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）は、映像信号の中間電圧である。なお、中間電圧とは、狭義には、中央部の電圧近傍であるが、広義には最小電圧より大きく、最大電圧より小さい電圧の範囲である。

トランジスタ１１ｄは、トランジスタ１１ａのソース端子とＥＬ素子１５のアノード端子との間に配置または形成されてもよい。

トランジスタ１１ｄのゲート端子は、ゲート信号線１７ｂ（ゲート信号線ＧＥ）に接続されている。トランジスタ１１ｅのゲート端子は、ゲート信号線１７ｃ（ゲート信号線ＧＲ）に接続されている。トランジスタ１１ｂのゲート端子は、ゲート信号線１７ａ（ゲート信号線ＧＳ）に接続されている。トランジスタ１１ｃのゲート端子は、ゲート信号線１７ｄ（ゲート信号線ＧＩ）に接続されている。

ゲート信号線１７ａ〜１７ｄのそれぞれに、オン電圧を印加することにより、各ゲート信号線に接続されたトランジスタがオン状態となる。一方、ゲート信号線１７ａ〜１７ｄのそれぞれに、オフ電圧を印加することにより、各ゲート信号線に接続されたトランジスタがオフ状態となる。

ゲート信号線１７ｂ（ＧＥ）にオン電圧が印加されると、トランジスタ１１ｄがオン状態となり、トランジスタ１１ａからの発光電流がＥＬ素子１５に供給される。ＥＬ素子１５は、発光電流の大きさに基づき発光する。発光電流の大きさは、ソース信号線１８に印加された映像信号が、トランジスタ１１ｂを介して画素１６に印加されることにより決定される。

トランジスタ１１ａのゲート端子には、コンデンサ１９ａの一端子が接続され、コンデンサ１９ａの他端子は、トランジスタ１１ａのソース端子と接続されている。トランジスタ１１ｂのドレイン端子は、ソース信号線１８と接続されている。ソースドライバＩＣ１４は、ソース信号線１８に映像信号を印加する。

ゲート信号線１７ａ及び１７ｂは、表示画面２０の左右に配置されたゲートドライバＩＣ１２ａ及び１２ｂに接続されている。また、ゲート信号線１７ｃ及び１７ｄは、表示画面２０の左に配置されたゲートドライバＩＣ１２ａに接続されている。

ゲートドライバＩＣ１２は、画素の選択電圧（オン電圧Ｖｏｎ）をゲート信号線１７ａ〜１７ｄに印加する。ゲート信号線１７ｂのオン電圧が印加されると、トランジスタ１１ｂがオン状態となり、ソース信号線１８に印加された映像信号が画素１６に印加される。

［１−６．画素周辺回路の構成］
図１に示された入出回路２１は、入出配線１９を駆動（制御）する。入出配線１９は、画素行ごとに配置され、当該画素行に属する画素１６に接続されている。入出配線１９は、ゲート信号線１７ａ〜１７ｄまたはソース信号線１８と同一あるいは類似の構成である。また、ゲート信号線１７ａ〜１７ｄなどの信号線と同時に形成される。

入出配線１９は、トランジスタ１１ｅの１端子に接続されている。トランジスタ１１ｅをオン状態とすることにより、入出配線１９に印加されている電圧が画素に印加される。また、入出配線１９を介して、画素１６と入出回路２１との電気経路が形成される。

図３は、実施の形態に係る入出回路の構成の一例を示す図である。入出回路２１は、ゲートドライバＩＣ（回路）１２と同期をとって、各画素行に対応するスイッチＳＷＶ及びＳＷＣを制御する。スイッチＳＷＶ及びＳＷＣは、切り替え回路２５として各画素行に対応して配置または形成されている。スイッチＳＷＶ及びＳＷＣは、いずれかがオンするか、もしくはＳＷＶ及びＳＷＣの両方がオフ状態に制御される。

入出回路２１には、電圧発生回路２２と電荷蓄積回路２３とが接続されている。電圧発生回路２２は、第１の電圧であるリファレンス電圧Ｖｒｅｆを供給する電圧回路であり、直流電圧スイッチング回路、ＤＣＤＣコンバータ、または、電圧可変レギュレータなどからなる電圧発生回路が例示される。

電圧発生回路２２が発生する電圧値は、映像信号の最小電圧値以上かつ最大電圧値以下である。

なお、電圧発生回路２２は、自ら電圧を発生することに限定されるものではない。入力あるいは印加された電圧を分圧または昇圧することにより所定あるいは所望の電圧を出力するものであってもよい。

電荷蓄積回路２３は、電荷を蓄積する蓄積回路であり、回路電気２層コンデンサ、電解コンデンサ、または、積層セラミックコンデンサなどが例示され、また、乾電池などの一次電池、または、Ｎｉ−Ｈ、リチウム、及びＮｉ−Ｃｄ２次電池などが例示される。

電荷蓄積回路２３及び電圧発生回路２２は、「外付け」としたが、これに限定されるものではない。たとえば、表示パネルに「内蔵」されていてもよい。電荷蓄積回路２３を「内蔵」させる方法として、低温ポリシリコン技術で、コンデンサを形成し、当該コンデンサを電荷蓄積回路２３とする構成が例示される。また、電圧発生回路２２を「内蔵」させる方法として、低温ポリシリコン技術で、画素１６と同時に、ＤＣＤＣ変換回路をガラス基板（図示せず）上に形成し、当該ＤＣＤＣ変換回路を電圧発生回路２２とする構成が例示される。

切り替え回路２５は、スイッチＳＷＣをオンさせることにより、電荷蓄積回路２３を入出配線１９と電気的に接続する。また、スイッチＳＷＶをオンさせることにより、電圧発生回路２２を入出配線１９と電気的に接続する。つまり、切り替え回路２５は、電圧発生回路２２及び電荷蓄積回路２３を選択する選択回路である。

切り替え回路２５は、各画素行あるいは複数の画素行に対応して形成または配置されている。ゲートドライバＩＣ（回路）１２が選択する画素行位置に同期して、切り替え回路２５のスイッチＳＷＶ及びＳＷＣをオンオフさせる。

なお、ゲート信号線１７ａ〜１７ｄ、または、ソース信号線１８、もしくは、ゲート信号線１７ａ〜１７ｄ及びソース信号線１８の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。

また、ゲートドライバＩＣ（回路）１２が駆動（制御）するゲート信号線１７ａ〜１７ｄは、低インピーダンス化されていることが好ましい。また、ソース信号線１８の構成あるいは構造に関しても同様である。

また、トランジスタは、低温ポリシリコン（ＬＴＰＳ）を採用することが好ましい。これにより、トランジスタはトップゲート構造であり寄生容量が小さく、ＮチャンネルおよびＰチャンネルトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ｔｉ−Ｃｕ−Ｔｉの３層構造を採用することが好ましい。

また、配線は、透明アモルファス酸化物半導体（ＴＡＯＳ）の場合には、モリブデン（Ｍｏ）−Ｃｕ−Ｍｏの３層構造を採用することが好ましい。

［１−７．ＥＬ表示装置の動作］
図４は、実施の形態に係るＥＬ表示装置の駆動方法を説明するタイミングチャートである。また、 図５は、実施の形態に係る画素回路の期間２における状態遷移図である。また、図６は、実施の形態に係る画素回路の期間３における状態遷移図である。また、図７は、実施の形態に係る画素回路の期間４における状態遷移図である。また、図８は、実施の形態に係る画素回路の期間５における状態遷移図である。また、図９は、実施の形態に係る画素回路の期間６における状態遷移図である。また、図１０は、実施の形態に係る画素回路の期間７における状態遷移図である。なお、図４において、期間２は時刻ｂ−ｃに対応し、期間３は時刻ｃ−ｄに対応し、期間４は時刻ｄ−ｅに対応し、期間５は時刻ｅ−ｆに対応し、期間６は時刻ｆ−ｈに対応し、期間７は時刻ａ−ｂ及び時刻ｈ−ｉに対応する。

図４のタイミングチャートにおいて、各トランジスタ、スイッチＳＷＶ及びＳＷＣのオンオフ状態（ＯＮ、ＯＦＦ）を図示している。電位レベルがＯＮ（図４でハイレベル）の時、トランジスタ及びスイッチが動作（オン）となる。電位レベルがＯＦＦ（図４でローレベル）の時、トランジスタ及びスイッチが非動作（オフ）となる。

なお、ここでは、電荷蓄積回路２３はコンデンサで構成されているものとして説明をする。また、電荷蓄積回路２３は、本実施の形態のようにコンデンサに限定されるものではなく、電荷を蓄積及び放電できるものであればいずれのものであってもよい。

［１−７−１．非発光期間（期間７）］
トランジスタ１１ｄがオン状態のとき、ＥＬ素子１５にアノード電圧Ｖｄｄから供給され、ＥＬ素子１５が発光状態にある（発光期間：時刻ｉ以降）。このとき、アノード電圧Ｖｄｄからトランジスタ１１ａを通してＥＬ素子１５に駆動電流（ドレイン・ソース間電流）Ｉｄが供給されるため、ＥＬ素子１５が駆動電流Ｉｄに応じた輝度で発光する。

一方、トランジスタ１１ｄがオフ状態のとき、ＥＬ素子１５に供給する電流が遮断されて、ＥＬ素子１５は非発光状態となる。トランジスタ１１ｄがオフ状態とすることにより、ＥＬ素子１５に流れる電流が遮断され、ＥＬ素子１５の発光が停止する（非発光期間：時刻ａ−ｂ）。

［１−７−２．ソース信号線１８の充放電期間（期間２）］
次に、図４に示されるように、第１の期間である期間２において、トランジスタ１１ｅ及びトランジスタ１１ｂをオン状態とする。また、切り替え回路２５のスイッチＳＷＣをオン状態とする。スイッチＳＷＶ、トランジスタ１１ｄ及び１１ｃはオフ状態に設定されている。これにより、図５に示されるように、トランジスタ１１ｅ、１１ｂ、及びスイッチＳＷＣがオン状態となり、電荷蓄積回路２３とソース信号線１８との間に電気的経路が形成される。したがって、電荷蓄積回路２３、入出配線１９、トランジスタ１１ｅ、トランジスタ１１ｂ、及びソース信号線１８の間で電荷移動が可能な状態となる。

ソース信号線１８と電荷蓄積回路２３とが電気的に接続されることにより、ソース信号線１８の電位が高い場合は、電荷蓄積回路２３からソース信号線１８に電荷が供給される。

電荷蓄積回路２３あるいはソース信号線１８の寄生容量Ｃｋからの電荷の移動により、ソース信号線１８の電位は、電位が低い場合は高く変化し、電位が高い場合は低く変化する。

ソースドライバＩＣ（回路）１４は映像信号を各ソース信号線に印加する。映像信号は、当該映像信号の印加前のソース信号線１８の電位が基準となってソース信号線１８に印加される。ここで、ソース信号線１８に印加される映像信号の電圧をＡとし、映像信号を書き込む（書き換える前）前のソース信号線１８の電圧をＢとすれば、ソースドライバＩＣ（回路）１４がソース信号線１８に印加する差電圧は、Ａ−Ｂとなる。電圧Ｂが、電圧Ａに近いほど、ソースドライバＩＣ（回路）１４が出力する映像振幅の変化量は小さくなる。したがって、ソースドライバＩＣ（回路）１４の消費電力は小さくなる。

本充放電期間において、ソース信号線１８の電位が高い場合は、電荷が電荷蓄積回路２３に蓄積され、ソース信号線１８の電位が低い場合は、電荷が電荷蓄積回路２３からソース信号線１８に供給される。したがって、電荷蓄積回路２３には、ソース信号線１８の電位（ソースドライバＩＣ（回路）１４から供給される映像信号線の電位）が平均された電位が保持される。

本充放電期間では、ゲートドライバＩＣ（回路）１２が選択する画素行位置に同期して、切り替え回路２５のスイッチＳＷＣがオン状態となり、電荷蓄積回路２３に電荷が充放電される。電荷蓄積回路２３には、１フレーム期間におけるソース信号線１８の平均的な電位が保持される。ここで、平均的な電位とは、結果的にソースドライバＩＣ（回路）１４がソース信号線に印加する映像信号の平均レベルである。したがって、定性的には、ソース信号線１８の電位は、１画面に印加される映像信号の平均レベルに保持されている。そのため、ソースドライバＩＣ（回路）１４がソース信号線１８に書き込む映像信号の振幅電圧（差）を小さくすることができる。

なお、本実施の形態において、映像信号は電圧信号を例示して記載するが、これに限定されるものではない。映像信号は、電流駆動方式のように、電流信号であってもよい。

また、電荷蓄積回路２３のコンデンサは、表示画面２０に１つ配置されるものとしているが、これに限定すされるものではない。たとえば、表示画面２０を複数に分割し、分割した各表示画面２０に、独立したコンデンサが配置または形成されてもよい。

また、ソース信号線１８に印加される映像信号の階調電圧が高階調である場合は、コンデンサＡを選択し、ソース信号線１８に印加される映像信号の階調電圧が低階調である場合は、コンデンサＢを選択する方式であってもよい。

なお、図５に図示されるように、入出配線１９、トランジスタ１１ｅ、トランジスタ１１ｂ、及びソース信号線を介した電気経路を形成した後、スイッチＳＷＶをオン状態とし、ソース信号線１８に電圧発生回路２２が発生する電圧を印加した後、電荷蓄積回路２３、入出配線１９、トランジスタ１１ｅ、トランジスタ１１ｂ、及びソース信号線１８の間で電荷移動が可能な状態としてもよい。

［１−７−３．オフセットキャンセル補正の準備期間（期間３）］
次に、図４に示されるように、第２の期間である期間３では、トランジスタ１１ｃ及び１１ｅ、ならびにスイッチＳＷＶをオン状態とし、トランジスタ１１ｂ及び１１ｄ、ならびにスイッチＳＷＣをオフ状態とする。これらにより、図６に示されるように、イニシャル電圧ＶｉｎｉがＥＬ素子１５のアノード端子に印加され、リファレンス電圧Ｖｒｅｆがトランジスタ１１ａのゲート端子に印加される。そして、トランジスタ１１ａのゲート電位Ｖｇは、リファレンス電圧Ｖｒｅｆとなり、トランジスタ１１ａのソース電位Ｖｓは、リファレンス電圧Ｖｒｅｆよりも十分に低いイニシャル電圧Ｖｉｎｉとなる。

イニシャル電圧Ｖｉｎｉは、トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓが、トランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈよりも大きくなるように設定しておくこととする。以上のように、トランジスタ１１ａのゲート電位Ｖｇをリファレンス電圧Ｖｒｅｆに、また、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ初期化することで、オフセットキャンセル補正動作の準備が完了する。

［１−７−４．オフセットキャンセル補正期間（期間４）］
図４に示されるように、第２の期間である期間４では、トランジスタ１１ｄ及び１１ｅをオン状態とし、トランジスタ１１ｃ及び１１ｂをオフ状態とする。これにより、図７に示されるように、トランジスタ１１ａのドレイン端子にアノード電圧Ｖｄｄが印加される。すると、トランジスタ１１ａのソース電位Ｖｓが上昇を開始する。

なお、本期間においても、スイッチＳＷＣをオフ状態とし、スイッチＳＷＶをオン状態とすることにより、リファレンス電圧Ｖｒｅｆがトランジスタ１１ａのゲート端子に印加される。

やがて、トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓがトランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈになり、当該オフセットキャンセル電圧Ｖｔｈに相当する電圧が、画素１６のコンデンサ１９ａに書き込まれる。

便宜上、オフセットキャンセル電圧Ｖｔｈに相当する電圧をコンデンサ１９ａに書き込む期間をオフセットキャンセル補正期間と呼んでいる。

オフセットキャンセル補正期間において、電流が専らコンデンサ１９ａ側に流れ、ＥＬ素子１５側には流れないようにするために、ＥＬ素子１５がカットオフ状態となるようにカソード電極のカソード電圧Ｖｓｓを設定しておく。したがって、Ｖｓｓ＞Ｖｉｎｉとしておく。たとえば、Ｖｓｓ＝＋２（Ｖ）であれば、Ｖｉｎｉ＝−２（Ｖ）が例示される。

図６に図示するように、期間３でトランジスタ１１ｄ、１１ｃをオフ状態にする。このとき、トランジスタ１１ａのゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓがトランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈに等しいため、トランジスタ１１ａはカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄは流れない。

なお、画素１６がオフセットキャンセル動作などを行っているときは、基本的には、ソースドライバＩＣ（回路）１４内のスイッチＳＷｎ（ｎは１以上の整数、最大数は画素列数）は、オフ状態とする。ソースドライバＩＣ（回路）１４が映像信号をソース信号線１８に出力する際は、スイッチＳＷｎをオン状態とする。

［１−７−５．書き込み期間（期間５）］
次に、図４に示されるように、期間５では、トランジスタ１１ｂをオン状態とし、トランジスタ１１ｃ、１１ｅ及び１１ｄをオフ状態とする。また、図８に示されるように、スイッチＳＷ１をオン状態とし、ソース信号線１８にソースドライバＩＣ(回路)１４から映像信号電圧Ｖｓｉｇが、トランジスタ１１ａのゲート端子に印加されるとともに、トランジスタ１１ａのドレイン端子はフローティングとなっている。このとき、ＥＬ素子１５はカットオフ状態（ハイインピーダンス状態）にあるために、コンデンサ（Ｃｅｌと呼ぶ）とみなすことができる。

なお、図８の状態では、スイッチＳＷＣをオフ状態とし、スイッチＳＷＶをオン状態とすると図示しているが、トランジスタ１１ｅがオフ状態であるため、スイッチＳＷＶ及びスイッチＳＷＣのオンオフ状態は不問である。

トランジスタ１１ａのゲート端子に印加された映像信号電圧Ｖｓｉｇは、コンデンサ１９ａの容量ＣｓとＥＬ容量Ｃｅｌとで分圧されて、トランジスタ１１ａのゲート−ソース端子間に印加される。容量Ｃｓに比較してＥＬ容量Ｃｅｌは小さいため、映像信号電圧Ｖｓｉｇの多くがトランジスタ１１ａのゲート−ソース端子間に印加される。

なお、ＥＬ素子１５をＥＬ容量Ｃｅｌとして利用するとしたが、これに限定されるものではない。ＥＬ素子１５に並列に、別途コンデンサを形成してもよいことは言うまでもない。

［１−７−６．発光期間（期間６）］
次に、図４に示されるように、期間６では、トランジスタ１１ｄをオン状態とし、トランジスタ１１ｃ、１１ｅ及び１１ｂをオフ状態とする。これにより、図９に示されるように、トランジスタ１１ａのドレイン端子にアノード電圧Ｖｄｄが印加される。アノード電圧Ｖｄｄの印加により、電流Ｉｄが流れ始め、電流Ｉｄに比例して、ＥＬ素子１５が発光する。

なお、トランジスタ１１ｄをオンオフさせることにより、表示画面２０に複数の黒帯表示を実施することができる。また、オンまたはオフする時間を変化させることにより、表示画面２０の輝度（明るさ）を調整あるいは設定することができる。また、ｄｕｔｙ駆動を実現できる。

［１−７−７．非発光期間（期間７）］
次に、図４に示されるように、期間７では、トランジスタ１１ｄをオフ状態とする。これにより、ＥＬ素子１５に供給する電流が遮断される。したがって、画素１６は非点灯となる。

以上のようにして、表示パネルの各画素１６に対してオフセットキャンセル補正、各画素の点灯及び非点灯が実行される。

［１−８．予備充電または予備放電］
図５などに図示して説明したように、リファレンス電圧Ｖｒｅｆをソース信号線１８に印加することにより、ソース信号線１８を予備充電あるいは予備放電することができる。これにより、ソースドライバＩＣ(回路)１４が、ソース信号線１８に映像信号を書き込む場合、ソース信号線１８の電圧から差分した映像信号を書き込めばよい。よって、ソースドライバＩＣ１４からソース信号線１８に書き込む振幅電圧は小さくてすむ。

したがって、ソースドライバＩＣ(回路)１４が過熱することを抑制できる。また、ソースドライバＩＣ(回路)１４が発熱してＥＬ素子１５などが劣化することもない。

なお、図５において、スイッチＳＷＶをオンさせ、所定の電圧をソース信号線１８に印加してもよい。所定の電圧は、ソースドライバＩＣ（回路）１４が出力する映像信号電圧に基づいて設定される。

また、上記実施の形態において、図５の回路状態では、ソースドライバＩＣ(回路)１４内のスイッチＳＷｎをオフ状態（スイッチＳＷはハイインピーダンスあるいはオープン）にするとした。しかし、本発明はこれに限定されるものではない。

図１１は、実施の形態の変形例に係る画素回路の期間２における状態遷移図である。図１１に図示するように、ソース信号線１８に電荷蓄積回路２３を接続するとともに、ソースドライバＩＣ(回路)１４の出力回路２４から映像信号などを出力してもよい。ソース信号線１８は、ソースドライバＩＣ(回路)１４及び画素１６の両方から電流あるいは電荷が流れ込み充電される。

また、スイッチＳＷｎは、ソースドライバＩＣ(回路)１４から出力する映像信号の大きさ（電位）に対応してオンオフ制御を行ってもよい。たとえば、リファレンス電圧Ｖｒｅｆに映像信号電圧が近い場合は、スイッチＳＷｎをオン状態とする。また、先に１Ｈ期間にソース信号線１８に充電されている電圧に対応して、スイッチＳＷｎをオンオフ制御してもよい。先の１Ｈ期間の映像信号レベルと次の映像信号レベルとが近い場合は、スイッチＳＷｎをオフ状態とする。つまり、所定電圧以上、電位が離れている場合は、スイッチＳＷｎをオン状態とする。同様に、トランジスタ１１ｂをオンオフ制御してもよい。

図１２は、予備充電がない場合のソース信号線の充電状態を模式的に表すグラフである。具体的には、図１２のグラフは、電荷蓄積回路２３によるソース信号線１８の予備充電がない場合の、ソース信号線１８の充電状態を模式的に表している。時刻ｅ（図４の時刻ｅ）において、ソースドライバＩＣ(回路)１４からソース信号線１８に映像信号が印加されている。１Ｈ期間が経過した時刻ｆでも、ソース信号線１８の電位はｈであり、目標電位のｍには到達しない。

図１３は、実施の形態に係る予備充電がある場合のソース信号線の充電状態を模式的に表すグラフである。具体的には、図１３のグラフは、電荷蓄積回路２３によるソース信号線１８の予備充放電（プリチャージ、ディスチャージ）がある場合の、ソース信号線１８の充電状態を模式的に表している。電荷蓄積回路２３による予備充放電は、時刻ｂ（図４の時刻ｂ）から開始される。電荷蓄積回路２３による充放電により、時刻ｅには、ソース信号線１８の電位はｋまで上昇する。時刻ｅにおいて、ソースドライバＩＣ(回路)１４からソース信号線１８に映像信号が印加される。

本実施の形態に係る予備充電がある場合、ソース信号線１８への充電は、電位ｋからの充電で良い。つまり、少ない電位変化で目標電位のｍまで到達する。したがって、１Ｈ期間が経過後、十分に、目標電位のｍに到達する。

図１４は、ｂ行が選択された場合の入出回路の動作を説明する図である。図１４では、画素１６ｂが属する画素行が選択され、図５（期間２）での状態が図示されている。選択された画素行に対応する切り替え回路２５ｂのスイッチＳＷＣがオン状態に設定されている。したがって、電荷蓄積回路２３とソース信号線１８との間が電気的に接続されている。他の画素行に接続された切り替え回路のスイッチＳＷＣはオフ状態に設定されている。

図１５は、ｃ行が選択された場合の入出回路の動作を説明する図である。つまり、図１５に示された回路状態は、図１４に示された回路状態から１水平走査期間（１Ｈ）後の状態が表されている。図１５では、画素１６ｃが属する画素行が選択され、図５（期間２）での状態が図示されている。選択された画素行に対応する切り替え回路２５ｃのスイッチＳＷＣがオン状態に設定されている。したがって、電荷蓄積回路２３とソース信号線１８との間が電気的に接続されている。他の画素行に接続された切り替え回路のスイッチＳＷＣはオフ状態に設定されている。

［１−９．画素回路の変形例］
図１６は、実施の形態の変形例に係るＥＬ表示装置の画素回路の例を示す図である。本変形例に係る画素回路は、図２に示された画素回路と比較して、回路を構成する複数のトランジスタのうち少なくとも１つをＰチャネル型としている点、及び、当該ＰチャネルのトランジスタをＬＤＤ型及びマルチゲート型としている点が構成として異なる。以下、図２に示された画素回路と異なる点を中心に、本変形例の画素回路について説明する。

ゲート信号線３７ａ（Ｇａ）は、スイッチ用のトランジスタ３１ｅのゲート端子に接続され、トランジスタ３１ｅをオンオフ制御する。ゲート信号線３７ｂ（Ｇｂ）は、スイッチ用のトランジスタ３１ｂのゲート端子に接続され、トランジスタ３１ｂをオンオフ制御する。ゲート信号線３７ｃ（Ｇｃ）は、スイッチ用のトランジスタ３１ｃのゲート端子に接続され、トランジスタ３１ｃをオンオフ制御する。ゲート信号線３７ａ（Ｇｄ）は、スイッチ用のトランジスタ３１ｄのゲート端子に接続され、トランジスタ３１ｄをオンオフ制御する。

図１６の画素構成では、ゲート信号線３７ａ及び３７ｂに、ゲートドライバＩＣ１２ａ及び１２ｂが接続され、両側駆動が実施される。ゲート信号線３７ｃ及び３７ｄには、ゲートドライバＩＣ１２ａのみが接続され、片側駆動が実施される。

図１６において、Ｐチャンネルである駆動用のトランジスタ３１ａのドレイン端子に、トランジスタ３１ｄのソース端子が接続され、トランジスタ３１ｄのドレイン端子にＥＬ素子１５のアノード端子が接続されている。ＥＬ素子１５のカソード端子には、カソード電圧Ｖｓｓが印加されている。トランジスタ３１ａのソース端子には、アノード電圧Ｖｄｄが印加されている。

ゲート信号線３７ｄにオン電圧が印加されると、トランジスタ３１ｄがオン状態となり、トランジスタ３１ａからの発光電流がＥＬ素子１５に供給される。ＥＬ素子１５は、発光電流の大きさに基づき発光する。

トランジスタ３１ａのゲート端子とドレイン端子との間には、トランジスタ３１ｂのソース端子とドレイン端子とが接続され、ゲート信号線３７ｃにオン電圧が印加されることにより、トランジスタ３１ａのゲート端子とドレイン端子間とが短絡（接続）される。

トランジスタ３１ａのゲート端子には、コンデンサ３９ｂの一端子が接続され、コンデンサ３９ｂの他端子は、トランジスタ３１ｂのドレイン端子と接続されている。トランジスタ３１ｂのソース端子は、ソース信号線１８と接続されている。

ゲート信号線３７ｂにオン電圧が印加されると、トランジスタ３１ｂがオン状態となり、ソース信号線１８に印加された映像信号（電圧、電流）Ｖｓが、画素３６に印加される。なお、本発明において映像信号は、映像信号電圧としているが、映像信号電流であってもよい。

コンデンサ３９ａの一端子は、トランジスタ３１ｂのドレイン端子と接続され、他端子は、アノード電極と接続され、アノード電圧Ｖｄｄが印加される。

なお、コンデンサ３９ａの他端子は、アノード電極と接続されるとしたが、これに限定されるものではない。たとえば、他の任意の直流電圧と接続されてもよい。

トランジスタ３１ａのソース端子は、アノード電極と接続されるとしたが、これに限定されるものではない。たとえば、他の任意の直流電圧と接続されてもよい。つまり、コンデンサ３９ａの他端子とトランジスタ３１ａのソース端子とは、異なる電位の端子と接続されてもよい。

一例として、トランジスタ３１ａのソース端子は、アノード電圧Ｖｄｄが印加された電極または配線と接続され、コンデンサ３９ａの他端子は、直流電圧Ｖｂ＝５（Ｖ）の電圧が印加された電極または配線と接続される構成が例示される。

トランジスタ３１ｅのドレイン端子は、トランジスタ３１ｂのドレイン端子と接続され、トランジスタ３１ｅのソース端子は、入出配線１９と接続されている。ゲート信号線３７ａにオン電圧が印加されることにより、トランジスタ３１ｅがオン状態となり、リファレンス電圧Ｖｒｅｆがコンデンサ３９ａに印加される。または、トランジスタ３１ｂと電荷蓄積回路２３とが接続される。

トランジスタ３１ｃ及びトランジスタ３１ｅは、Ｐチャンネルであり、ＬＤＤ構造を採用している。また、このトランジスタ３１ｃ及び３１ｅは、少なくともダブルゲート（ディアルゲート）以上とする。好ましくは、トリプルゲート以上とする。つまり、複数のトランジスタのゲートが直列に接続された構造を採用している。

ＬＤＤ構造及びマルチゲート（ディアルゲート、トリプルゲート、あるいはそれ以上のゲート数）を採用することにより、トランジスタ３１ｃ及び３１ｅのオフ特性を良好にできる。トランジスタ３１ｃ及びトランジスタ３１ｅのオフ特性を良好にしないと、コンデンサ３９ａ及び３９ｂの電荷を良好に保持できなくなる。

トランジスタ３１ｃ及び３１ｅ以外のトランジスタもＰチャンネルとし、ＬＤＤ構造を採用することが好ましい。また、必要に応じて、トランジスタはマルチゲート構造とすることが好ましい。トランジスタのマルチゲート構造（ディアルゲート以上）を用いることにより、また、ＬＤＤ構造と組み合わせることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。また、良好な高輝度表示、画像表示を実現できる。たとえば、図１６の画素回路では、トランジスタ３１ｅ及び３１ｃはディアルゲート構成としている。

なお、本変形例に係る上記構成は、他の実施形態にも適用されることは言うまでもない。

図１６の画素構成においても、切り替え回路２５のスイッチＳＷＣ、トランジスタ３１ｅ及び３１ｂをオンさせることにより、電荷蓄積回路２３とソース信号線１８とを電気的に接続することができる。つまり、図５に示された期間２の状態を構成できる。画素回路の動作については、他の構成、動作、図５〜図１１などと同様あるいは類似であるので説明を省略する。

以上、本実施の形態に係るＥＬ表示装置は、画素１６に印加する映像信号を出力するソースドライバＩＣ（回路）１４と、ソースドライバＩＣ（回路）１４が出力する映像信号を伝達するソース信号線１８と、ゲートドライバＩＣ（回路）１２と、画素１６を選択する選択電圧または画素を非選択にする非選択電圧を伝達する第１のゲート信号線であるゲート信号線１７ｃ及び第２のゲート信号線であるゲート信号線１７ａと、第１の電圧であるリファレンス電圧Ｖｒｅｆを供給する電圧発生回路２２と、電荷を蓄積する電荷蓄積回路２３と、電圧発生回路２２または電荷蓄積回路２３を選択する切り替え回路２５とを具備する。

各画素１６は、画素電極であるアノード電極と、アノード電極とカソード電極との間に形成されたＥＬ素子１５と、ＥＬ素子１５に電流を供給する駆動用のトランジスタ１１ａと、トランジスタ１１ａのゲート端子に一端子が接続され、第１の配線である入出配線１９に他端子が接続された第１のスイッチ用トランジスタであるトランジスタ１１ｅと、映像信号をトランジスタ１１ａのゲート端子に供給する第２のスイッチ用トランジスタであるトランジスタ１１ｂとを有する。

トランジスタ１１ｅのゲート端子はゲート信号線１７ｃに接続されており、トランジスタ１１ｂのゲート端子はゲート信号線１７ａに接続されている。

動作期間は、少なくとも第１の期間と第２の期間とがある。第１の期間である期間２において、切り替え回路２５は入出配線１９に電荷蓄積回路２３を接続し、ゲートドライバＩＣ（回路）１２は、トランジスタ１１ｅをオン状態とし、かつ、トランジスタ１１ｂをオン状態とすることにより、ソース信号線１８と電荷蓄積回路２３とが電気的に接続される。第２の期間である期間３または期間４において、切り替え回路２５は入出配線１９に電圧発生回路２２を接続し、ゲートドライバＩＣ（回路）１２は、トランジスタ１１ｅをオン状態とすることにより、トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加される。

上記構成によれば、映像信号電圧の画素書き込み前に、ソース信号線と電荷蓄積回路とが電気的に接続されるので、大型パネルでソース信号線の負荷（配線抵抗、負荷容量など）が大きくても、また、高精細パネルで１画素行の選択期間（書き込み時間）が短くとも、各画素に良好に映像信号を書き込むことできる。また、ソース信号線１８に印加する電圧振幅が小さいため、ソースドライバＩＣ（回路）１４の負荷を低減でき、また、使用電力を小さくでき、ソースドライバＩＣ１４が過熱することがない。また、ソースドライバＩＣ（回路）１４などの発熱が原因でＥＬ素子１５などが劣化することもない。よって、良好に画素に映像信号を書き込め、良好な画像表示を実現することが可能となる。

［２．ＥＬ表示装置を備えた電子機器の構成］
上記実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。

そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図１７は、実施の形態に係るＥＬ表示装置を用いたディスプレイの概観図である。同図に示されたディスプレイは、筐体１７２と、保持台１７３と、本実施の形態に係るＥＬ表示装置（ＥＬ表示パネル）１７１とを備える。図１７に示されたディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図１７に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。

図１８は、実施の形態に係るＥＬ表示装置を用いたカメラの概観図である。同図に示されたカメラは、シャッター１８１と、ビューファインダ１８２と、カーソル１８３と、本実施の形態に係るＥＬ表示装置（ＥＬ表示パネル）１７１とを備える。図１８に示されたカメラは、静止画を撮影する機能を有する。また、動画を撮影する機能を有する。なお、図１８に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。

図１９は、実施の形態に係るＥＬ表示装置を用いたコンピュータの概観図である。同図に示されたコンピュータは、キーボード１９１と、タッチパッド１９２と、本実施の形態に係るＥＬ表示装置（ＥＬ表示パネル）１７１とを含む。図１９に示されたコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図１９に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

かかる電子機器の表示部に、上記実施の形態で説明したＥＬ表示装置（ＥＬ表示パネル）もしくは駆動方式を用いた構成とすることで、上述の図１７〜図１９の情報機器などを、画素劣化が抑制された高画質とすることができ、また、低消費電力に基づいた低コスト化を実現できる。

上記実施の形態及びその変形例は、他の実施の形態と適宜組み合わせて実施することが可能である。

なお、上記実施の形態において、ＥＬ表示装置として説明をした。しかし、本明細書に記載した技術的思想は、ＥＬ表示装置だけでなく、他の表示装置にも適用できることは言うまでもない。たとえば、図５の予備充電あるいはその方式は、他の表示パネル／ＥＬ表示装置にも適用できることは言うまでもない。以上のように、本明細書で記載した事項は、ＥＬ素子を用いたＥＬ表示装置のみに限定されるものではない。たとえば、液晶表示デバイス、ＦＥＤ（フィールドエミッションディスプレイ）、ＳＥＤ（キャノンと東芝が開発したディスプレイ）などの他のディスプレイにも適用できることは言うまでもない。

本実施の形態に係るＥＬ表示装置とは、情報機器などのシステム機器を含む概念である。表示パネルの概念は、広義には情報機器などのシステム機器を含む。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。

したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本発明は、特に、アクティブ型の有機ＥＬフラットパネルディスプレイに有用である。

１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ トランジスタ（ＴＦＴ）
１２、１２ａ、１２ｂ ゲートドライバＩＣ（回路）
１４ ソースドライバＩＣ（回路）
１５ ＥＬ素子
１６、１６ｂ、１６ｃ、３６ 画素
１７ａ、１７ｂ、１７ｃ、１７ｄ、３７ａ、３７ｂ、３７ｃ、３７ｄ ゲート信号線
１８ ソース信号線
１９ 入出配線
１９ａ、３９ａ、３９ｂ コンデンサ
２０ 表示画面（表示領域）
２１ 入出回路
２２ 電圧発生回路
２３ 電荷蓄積回路
２４ 出力回路
２５、２５ｂ、２５ｃ 切り替え回路
１７１ ＥＬ表示装置（ＥＬ表示パネル）
１７２ 筐体
１７３ 保持台
１８１ シャッター
１８２ ビューファインダ
１８３ カーソル
１９１ キーボード
１９２ タッチパッド

Claims (3)

1. 複数の画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
   前記複数の画素のそれぞれに印加する映像信号を出力するソースドライバ回路と、
   前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
   前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を出力するゲートドライバ回路と、
   前記ゲートドライバ回路が出力する前記選択電圧または前記非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線と、
   第１の電圧を供給する電圧回路と、
   電荷を蓄積する蓄積回路と、
   前記電圧回路及び前記蓄積回路を選択する選択回路を具備し、
   前記複数の画素のそれぞれは、
   画素電極と、
   前記画素電極とカソード電極間に形成されたＥＬ素子と、
   前記ＥＬ素子に電流を供給する駆動用トランジスタと、
   前記駆動用トランジスタのゲート端子に第１の端子が電気的に接続され、第１の配線に第２の端子が接続された第１のスイッチ用トランジスタと、
   前記映像信号を前記駆動用トランジスタのゲート端子に供給する第２のスイッチ用トランジスタとを有し、
   前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線に接続されており、
   前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線に接続されており、
   第１の期間では、
   前記選択回路が前記第１の配線に前記蓄積回路を接続し、前記ゲートドライバ回路が前記第１のゲート信号線に前記選択電圧を印加して前記第１のスイッチ用トランジスタを導通状態とし、かつ、前記第２のゲート信号線に前記選択電圧を印加して前記第２のスイッチ用トランジスタを導通状態とすることにより、前記ソース信号線と前記蓄積回路とが電気的に接続され、
   前記第１の期間と異なる第２の期間では、
   前記選択回路が前記第１の配線に前記電圧回路を接続し、前記ゲートドライバ回路が前記第１のゲート信号線に前記選択電圧を印加して前記第１のスイッチ用トランジスタを導通状態とすることにより、前記駆動用トランジスタのゲート端子に前記電圧回路の電圧に印加される
   ことを特徴とするＥＬ表示装置。
2. 前記駆動用トランジスタは、Ｎチャンネルトランジスタである
   ことを特徴とする請求項１記載のＥＬ表示装置。
3. 前記電圧回路の前記第１の電圧は、前記映像信号の最小電圧値以上、かつ最大電圧値以下の電圧値である
   ことを特徴とする請求項１記載のＥＬ表示装置。

Images