JP2015089328A - 電子装置 - Google Patents

Abstract

【課題】負荷に過電流を流すことなく、かつ、負荷に過電流が流れているような状態にするための検査治具を用いることなく、過電流検出回路の検査を行う。【解決手段】過電流検出回路１０は、制御部３０から検査用信号が入力されると、負荷１に実際に過電流が流れていなくても、過電流検出点ＶＤＥＴの電圧レベルが負荷に過電流が流れたときと同等の電圧レベルとなり、過電流検出信号を出力するようになっており、制御部３０から過電流検出回路１０へ検査用信号を出力させ、当該検査用信号が過電流検出回路１０へ入力されたときに、過電流検出回路１０より出力される過電流検出信号に基づいて過電流検出回路の検査のための判定を行う。【選択図】図１

Description

本発明は、負荷に過電流が流れたことを検出する過電流検出回路を備えた電子装置に関するものである。

従来より、負荷に過電流が流れたことを検出する過電流検出回路を備えた電子装置が種々提案されている（例えば、特許文献１参照）。

特開平１０−２７１６５９号公報

この種の電子装置においては、製品出荷する前に、過電流検出回路が正常に機能するか否かの検査を行う必要がある。このような過電流検出回路の検査としては、例えば、検査用スイッチを有する検査治具を接続し、検査用スイッチを操作して負荷に実際に過電流が流れる状態にして過電流検出回路を検査するという方法や、外部信号を入力するテストピンに検査治具を接続し、検査治具に設けられた検査用スイッチを操作してテストピンに外部信号を入力することにより擬似的に負荷に過電流が流れているような状態にして過電流検出回路を検査するという方法がある。

しかし、負荷に実際に過電流が流れる状態にして過電流検出回路を検査するという方法では、負荷に実際に過電流が流れるため、製品にダメージを与えてしまうという問題がある。

また、検査治具を用いて擬似的に負荷に過電流が流れているような状態にして過電流検出回路を検査するという方法では、専用の検査治具が必要となったり、外部信号を入力するテストピンに検査治具を接続する工数が発生するため、検査コストが高くなってしまうという問題がある。

本発明は上記問題に鑑みたもので、負荷に過電流を流すことなく、かつ、負荷に過電流が流れているような状態にするための検査治具を用いることなく、過電流検出回路の検査を行うことを目的とする。

上記目的を達成するため、請求項１に記載の発明は、負荷（１）に過電流が流れたことを過電流検出点（ＶＤＥＴ）の電圧レベルに基づいて検出し、負荷に過電流が流れたことを示す過電流検出信号を出力する過電流検出回路（１０、２０）と、過電流検出信号に基づいて負荷に流れる過電流の判定を行う制御部（３０）と、を備えた電子装置であって、過電流検出回路は、制御部から検査用信号が入力されると、負荷に実際に過電流が流れていなくても、過電流検出点の電圧レベルが負荷に過電流が流れたときと同等の電圧レベルとなり、過電流検出信号を出力するようになっており、制御部は、過電流検出回路へ検査用信号を出力する検査用信号出力手段と、検査用信号が過電流検出回路へ入力されたときに、過電流検出回路より出力される過電流検出信号に基づいて過電流検出回路の検査のための判定を行う検査判定手段と、を備えたことを特徴としている。

このような構成によれば、過電流検出回路は、制御部から検査用信号が入力されると、負荷に実際に過電流が流れていなくても、過電流検出点の電圧レベルが負荷に過電流が流れたときと同等の電圧レベルとなり、過電流検出信号を出力するようになっており、制御部は、過電流検出回路へ検査用信号を出力するとともに、当該検査用信号が過電流検出回路へ入力されたときに、過電流検出回路より出力される過電流検出信号に基づいて過電流検出回路の検査のための判定を行うので、負荷に過電流を流すことなく、かつ、負荷に過電流が流れているような状態にするための検査治具を用いることなく、過電流検出回路の検査を行うことができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る電子装置の構成を示す図である。 電子装置の制御部による過電流検出回路の検査時のフローチャートである。 本発明の第１実施形態に係る電子装置の基板配線パターンの例を示した図である。 本発明の第２実施形態に係る電子装置の構成を示す図である。 本発明の第３実施形態に係る電子装置の構成を示す図である。 本発明の第３実施形態に係る電子装置の基板配線パターンの例を示した図である。 本発明の第４実施形態に係る電子装置の構成を示す図である。 本発明の第４実施形態に係る電子装置の基板配線パターンの例を示した図である。

（第１実施形態）
本発明の第１実施形態に係る電子装置の構成を図１に示す。本電子装置は、過電流検出回路１０および制御部３０を備えている。なお、本電子装置は、負荷１を接続するための接続端子ＶＯＵＴを有している。過電流検出回路１０は、この接続端子ＶＯＵＴに接続された負荷１に流れる電流の過電流を検出する。

過電流検出回路１０は、抵抗１１〜１５およびＮＰＮ型トランジスタ１６〜１８を有している。抵抗１１の一端は電源端子Ｖ５０に接続され、抵抗１１の他端は接続端子ＶＯＵＴに接続されている。また、トランジスタ１６のコレクタ端子は、抵抗１３を介して電源端子Ｖ５０に接続され、トランジスタ１６のベース端子は、抵抗１２を介して接続端子ＶＯＵＴに接続されている。また、トランジスタ１７のコレクタ端子は抵抗１４を介して電源端子Ｖ３３に接続され、トランジスタ１７のベース端子はトランジスタ１６のコレクタ端子に接続されている。

また、トランジスタ１８のベース端子（制御端子に相当する）は、抵抗１５を介して制御部３０の入出力端子ＧＰＩＯ２に接続され、トランジスタ１８のコレクタ端子（第１の端子に相当する）はトランジスタ１６のベース端子に接続されている。また、トランジスタ１８のエミッタ端子（第２の端子に相当する）は接地されている。トランジスタ１８は、ベース端子のレベルがハイレベルになるとコレクタ端子からエミッタ端子へ電流を流すようになっている。なお、電源端子Ｖ５０の電圧は５Ｖとなっており、電源端子Ｖ３３の電圧は３．３Ｖとなっている。

過電流検出回路１０は、トランジスタ１６のベース端子を過電流検出点ＶＤＥＴとして、接続端子ＶＯＵＴに接続された負荷１に過電流が流れたことを過電流検出点ＶＤＥＴの電圧レベルに基づいて検出し、負荷１に過電流が流れたことを示す過電流検出信号を制御部３０へ出力するようになっている。

また、過電流検出回路１０は、制御部３０から検査用信号が入力されると、負荷１に実際に過電流が流れていなくても、過電流検出点ＶＤＥＴの電圧レベルが負荷１に過電流が流れたときと同等の電圧レベルとなり、過電流検出信号を出力する。

制御部３０は、ＣＰＵ、メモリ、Ｉ／Ｏ等を備えたコンピュータとして構成されており、ＣＰＵはメモリに記憶されたプログラムに従って各種処理を実施する。制御部３０は、過電流検出回路１０より出力される過電流検出信号に基づいて負荷１に過電流が流れているか否かの判定を行う。

制御部３０は、ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子としての入出力ポートＧＰＩＯ１およびＧＰＩＯ２と、信号出力ポートＳＯＵＴを有している。

過電流検出回路１０により過電流が検出された場合、制御部３０の入出力ポートＧＰＩＯ１には、ローレベルの過電流検出信号が入力されるようになっている。

また、制御部３０は、通常動作時には、入出力ポートＧＰＩＯ２からローレベルの信号を出力し、過電流検出回路１０の検査時には、入出力ポートＧＰＩＯ２からハイレベルの検査用信号を出力するようになっている。

また、制御部３０は、信号出力ポートＳＯＵＴからシリアルデータを出力するようになっている。なお、信号出力ポートＳＯＵＴは、パーソナルコンピュータのシリアルポートと接続されるようになっており、信号出力ポートＳＯＵＴより出力されるシリアルデータに含まれる各データをパーソナルコンピュータの表示部に表示させることが可能となっている。

次に、本電子装置の通常動作時の作動について説明する。なお、制御部３０は、通常動作時、入出力ポートＧＰＩＯ２からローレベルの信号を出力するようになっており、トランジスタ１８はオフ状態となっているものとする。

まず、本電子装置が動作状態になると、電源端子Ｖ５０から抵抗１１および接続端子ＶＯＵＴを介して負荷１に電力が供給され、負荷１に電流が流れる。ここで、接続端子ＶＯＵＴに接続された負荷１に過電流が流れていない場合、接続端子ＶＯＵＴの電位は高く、抵抗１２とトランジスタ１６のベース端子の接続点である過電流検出点ＶＤＥＴの電圧レベルはハイレベルとなる。この場合、トランジスタ１６はオン状態となりトランジスタ１７はオフ状態となり、ハイレベルの信号が制御部３０の入出力端子ＧＰＩＯ１に入力される。

制御部３０は、入出力端子ＧＰＩＯ１よりハイレベルの信号が入力されると、負荷１に過電流が流れていないと判定し、負荷１に過電流が流れていないことを示す情報を信号出力ポートＳＯＵＴからシリアルデータにより出力する。

また、接続端子ＶＯＵＴに接続された負荷１に過電流が流れた場合、接続端子ＶＯＵＴの電位が低下して、抵抗１２とトランジスタ１６のベース端子の接続点である過電流検出点ＶＤＥＴの電圧レベルがローレベルとなる。この場合、トランジスタ１６はオフ状態となりトランジスタ１７はオン状態となり、ローレベルの過電流検出信号が制御部３０の入出力端子ＧＰＩＯ１に入力される。

制御部３０は、入出力端子ＧＰＩＯ１よりリーレベルの過電流検出信号が入力されると、負荷１に過電流が流れていると判定し、負荷１に過電流が流れていることを示す情報を信号出力ポートＳＯＵＴからシリアルデータにより出力する。

なお、接続端子ＶＯＵＴに接続された負荷１への電力供給を停止するスイッチ（図示せず）を、例えば、接続端子ＶＯＵＴと抵抗１１の間に設け、負荷１に過電流が流れていると判定した場合、負荷１への電力供給を停止するスイッチを制御して、接続端子ＶＯＵＴに接続された負荷１への電力供給を停止して回路を保護する等の処理を行うようにしてもよい。

次に、本電子装置の過電流検出回路の検査時の作動について説明する。図２に、制御部３０による過電流検出回路１０の検査時のフローチャートを示す。制御部３０は、本電子装置に電源が供給され、本電子装置が動作状態になると、図２に示す処理を実施する。ここで、制御部３０は、入出力ポートＧＰＩＯ２からローレベルの信号を出力し、トランジスタ１８はオフ状態となっているものとする。

まず、過電流が検出されているか否かを判定する（Ｓ１００）。具体的には、入出力端子ＧＰＩＯ１からローレベルの過電流検出信号が入力されているか否かに基づいて過電流が検出されているか否かを判定する。ここで、負荷１に過電流が流れておらず、入出力端子ＧＰＩＯ１からハイレベルの信号が入力されている場合、Ｓ１００の判定はＮＯとなり、次に、検査用信号を出力する（Ｓ１０２）。具体的には、入出力ポートＧＰＩＯ２からハイレベルの検査用信号を出力する。なお、過電流検出回路１０は、制御部３０からハイレベルの検査用信号が入力されると、負荷１に実際に過電流が流れていなくても、過電流検出点ＶＤＥＴの電圧レベルが負荷１に過電流が流れたときと同等のローレベルとなり、過電流検出信号を出力するようになっている。すなわち、入出力ポートＧＰＩＯ２からハイレベルの検査用信号を出力すると、トランジスタ１８はオフ状態からオン状態となり、トランジスタ１６はオン状態からオフ状態となり、トランジスタ１７はオフ状態からオン状態となり、制御部３０の入出力端子ＧＰＩＯ１にローレベルの過電流検出信号が入力される。

次に、過電流検出回路の動作が正常か否かを判定する（Ｓ１０４）。ここで、入出力端子ＧＰＩＯ１にローレベルの過電流検出信号が入力されている場合、Ｓ１０４の判定はＹＥＳとなり、検査結果が正常（ＯＫ）であることを示す情報を出力する（Ｓ１０８）。具体的には、検査結果が正常（ＯＫ）であることを示す情報を信号出力ポートＳＯＵＴからシリアルデータにより出力し、本処理を終了する。

しかし、入出力端子ＧＰＩＯ１にハイレベルの信号が入力されている場合、Ｓ１０４の判定はＮＯとなり、検査結果が異常（ＮＧ）であることを示す情報を出力する（Ｓ１０６）。具体的には、検査結果が異常（ＮＧ）であることを示す情報を信号出力ポートＳＯＵＴからシリアルデータにより出力し、本処理を終了する。

なお、負荷１の故障や配線の短絡等により電源端子Ｖ５０より抵抗１１、接続端子ＶＯＵＴを介して負荷１に過電流が流れており、入出力端子ＧＰＩＯ１からローレベルの過電流検出信号が入力されている場合、Ｓ１００の判定はＹＥＳとなり、検査結果が異常（ＮＧ）であることを示す情報を出力する（Ｓ１０６）。具体的には、検査結果が異常（ＮＧ）であることを示す情報を信号出力ポートＳＯＵＴからシリアルデータにより出力し、本処理を終了する。

本電子装置の過電流検出回路１０の基板配線パターンの例を図３に示す。図中の点線で示した各配線Ｌ１〜Ｌ４は、それぞれ図１中の各配線Ｌ１〜Ｌ４に対応している。本電子装置においては、過電流検出回路１０のセルフチェックを可能とするため、既存の回路および各配線に、抵抗１５、トランジスタ１８および各配線Ｌ１〜Ｌ４（図３中では、配線Ｌ１〜Ｌ４を点線で示す）を追加した構成となっている。

これら抵抗１５、トランジスタ１８および各配線Ｌ１〜Ｌ４の追加により電気ノイズ（伝導ノイズおよび放射ノイズ）が発生して、既存の回路および各配線に悪影響を及ぼすことのないように、抵抗１５およびトランジスタ１８は、既存の回路および各配線から離して配置されている。

なお、接地される配線（例えば、配線Ｌ３）のパターンは可能な限り太くするのが好ましい。また、内層にもアートワークパターンを設けることが可能な基板構成の場合には、過電流検出回路１０の検査用に設けられた各配線Ｌ１〜Ｌ４を内層に引き込んで、外層を可能な限りグランドパターンで覆うようにして電気ノイズの発生を低減するようにするのが好ましい。

上記した構成によれば、過電流検出回路１０は、制御部３０から検査用信号が入力されると、負荷に実際に過電流が流れていなくても、過電流検出点ＶＤＥＴの電圧レベルが負荷に過電流が流れたときと同等の電圧レベルとなり、過電流検出信号を出力するようになっており、制御部３０は、過電流検出回路へ検査用信号を出力し、当該検査用信号が過電流検出回路へ入力されたときに、過電流検出回路より出力される過電流検出信号に基づいて過電流検出回路の検査のための判定を行うので、負荷に過電流を流すことなく、かつ、負荷に過電流が流れているような状態にするための検査治具を用いることなく、過電流検出回路の検査を行うことができる。

また、負荷に過電流が流れているような状態にするための検査治具を用いる必要がなく、製品出荷後であっても過電流検出回路のセルフチェックを行うことが可能となるため、より信頼性を向上することができる。

また、負荷に過電流が流れている状態であるにもかかわらず、過電流検出回路の検査のための判定を行った場合、過電流検出回路の正常性を正確に判定することができなくなってしまうが、上記した構成によれば、過電流検出回路１０より出力される過電流検出信号に基づいて負荷に過電流が流れているか否かを判定し、負荷に過電流が流れていないと判定された場合、制御部から過電流検出回路へ検査用信号を出力させるので、過電流検出回路の正常性を正確に判定することが可能である。

（第２実施形態）
本発明の第２実施形態に係る電子装置の構成を図４に示す。本電子装置は、過電流検出回路２０および制御部３０を備えている。本実施形態に係る電子装置は、第１実施形態に係る電子装置の構成と比較して、過電流検出回路の構成が異なる。なお、上記第１実施形態と同一部分には同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。

過電流検出回路２０は、抵抗２１〜２３、１５、コンパレータ２４、バッファ２５、ＮＰＮ型トランジスタ１８を備えている。

コンパレータ２４は、抵抗２２と抵抗２３の接続点に接続された第１の入力端子の電圧と、基準電圧（ＲＥＦ）が印加された第２の入力端子の電圧レベルを比較して、第１の入力端子の電圧が第２の入力端子の電圧より大きい場合にハイレベルの信号を出力し、第１の入力端子の電圧が第２の入力端子の電圧以下の場合にローレベルの信号を出力する。

ここで、接続端子ＶＯＵＴに接続された負荷に過電流が流れていない場合、接続端子ＶＯＵＴの電位は高く、抵抗１２と抵抗１３接続点（過電流検出点ＶＤＥＴ）の電圧レベルはハイレベルとなる。この場合、コンパレータ２４の出力端子の電圧レベルはハイレベルとなり、ハイレベルの信号が制御部３０の入出力端子ＧＰＩＯ１に入力される。

また、接続端子ＶＯＵＴに接続された負荷に過電流が流れると、接続端子ＶＯＵＴの電位が低下して、抵抗１２と抵抗１３の接続点（過電流検出点ＶＤＥＴ）の電圧レベルがローレベルとなる。この場合、コンパレータ２４の出力端子の電圧レベルはローレベルとなり、ローレベルの過電流検出信号が制御部３０の入出力端子ＧＰＩＯ１に入力される。

本実施形態における過電流検出回路２０の作動は、第１実施形態における過電流検出回路１０と同様の作動となる。なお、本実施形態における電子装置の過電流検出回路２０の検査時の作動についても、第１実施形態で説明した作動と同様であるので、ここでは説明を省略する。

上記したように、本実施形態に係る電子装置の構成においても、上記第１実施形態に示した構成の電子装置と同様の効果を得ることができる。

（第３実施形態）
本実施形態に係る電子装置の構成を図５に示す。上記第１、第２実施形態では、過電流検出点ＶＤＥＴの電圧レベルを変化させるために、トランジスタ１８と抵抗１５を備えた構成としたが、本実施形態では、トランジスタ１８と抵抗１５を備えることなく過電流検出点ＶＤＥＴの電圧レベルを変化させる。

本実施形態における制御部３０の入出力端子ＧＰＩＯ２は、オープンドレイン出力となっている。制御部３０の入出力端子ＧＰＩＯ２は、制御部３０に内蔵された出力トランジスタのドレイン端子に接続されている。

本電子装置が動作状態になると、電源端子Ｖ５０から抵抗１１および接続端子ＶＯＵＴを介して負荷１に電力が供給され、負荷１に電流が流れる。ここで、接続端子ＶＯＵＴに接続された負荷１に過電流が流れていない場合、接続端子ＶＯＵＴの電位は高く、抵抗１２とトランジスタ１６のベース端子の接続点である過電流検出点ＶＤＥＴの電圧レベルはハイレベルとなる。

ここで、制御部３０に内蔵された出力トランジスタがオフ状態からオン状態になると、電源端子Ｖ５０から抵抗１１および抵抗１２を介して制御部３０の入出力端子ＧＰＩＯ２に電流が流れ、過電流検出点ＶＤＥＴの電圧レベルはローレベルとなる。

このように、トランジスタ１８と抵抗１５を備えることなく過電流検出点ＶＤＥＴの電圧レベルを変化させることもできる。

本電子装置の過電流検出回路１０の基板配線パターンの例を図６に示す。図中の点線で示したＬ１は、図５中の配線Ｌ１に対応している。

なお、本実施形態では、制御部３０の入出力端子ＧＰＩＯ２をオープンドレイン出力としたが、入出力端子ＧＰＩＯ２をオープンコレクタ出力とすることもできる。

（第４実施形態）
本実施形態に係る電子装置の構成を図７に示す。上記第３実施形態では、トランジスタ１８と抵抗１５を備えることなく過電流検出点ＶＤＥＴの電圧レベルを変化させるようにしたが、トランジスタ１６と制御部３０の入出力端子ＧＰＩＯ２の間の配線長が長くなる場合、ノイズの影響を受けて誤動作する可能性がある。そこで、本実施形態における電子装置は、トランジスタ１６のベース端子と入出力端子ＧＰＩＯ２の間に抵抗１５を備えた構成としている。

本電子装置の過電流検出回路１０の基板配線パターンの例を図８に示す。図中の点線で示したＬ１、Ｌ４は、図７中の配線Ｌ１、Ｌ４に対応している。ノイズの影響を受けてトランジスタ１６が誤動作しないように、抵抗１５は、トランジスタ１６のベース端子の近くに配置するのが好ましい。

（その他の実施形態）
本発明は上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で、以下のように種々変形可能である。

例えば、上記第１、第２実施形態では、汎用入出力ポートであるＧＰＩＯ端子を用いて制御部３０から過電流検出回路１０へ検査用信号を出力する構成としたが、検査用信号を出力する端子はＧＰＩＯ端子に限定されるものではなく、例えば、出力ポートを用いて構成してもよい。また、上記第１、第２実施形態では、汎用入出力ポートであるＧＰＩＯ端子を用いて過電流検出回路１０から制御部３０へ過電流検出信号を入力する構成としたが、過電流検出信号を入力する端子はＧＰＩＯ端子に限定されるものではなく、例えば、入力ポートを用いて構成してもよい。

なお、上記実施形態における構成と特許請求の範囲の構成との対応関係について説明すると、Ｓ１０２が検査用信号出力手段に相当し、Ｓ１０４が検査判定手段に相当し、Ｓ１００が過電流判定手段に相当する。

１ 負荷
１０、２０ 過電流検出回路
３０ 制御回路

Claims (5)

1. 負荷（１）に過電流が流れたことを過電流検出点（ＶＤＥＴ）の電圧レベルに基づいて検出し、前記負荷に過電流が流れたことを示す過電流検出信号を出力する過電流検出回路（１０、２０）と、前記過電流検出信号に基づいて前記負荷に過電流が流れているか否かの判定を行う制御部（３０）と、を備えた電子装置であって、
   前記過電流検出回路は、前記制御部から検査用信号が入力されると、前記負荷に実際に過電流が流れていなくても、前記過電流検出点の電圧レベルが前記負荷に過電流が流れたときと同等の電圧レベルとなり、前記過電流検出信号を出力するようになっており、
   前記制御部は、
   前記過電流検出回路へ前記検査用信号を出力する検査用信号出力手段と、
   前記検査用信号が前記過電流検出回路へ入力されたときに、前記過電流検出回路より出力される前記過電流検出信号に基づいて前記過電流検出回路の検査のための判定を行う検査判定手段と、を備えたことを特徴とする電子装置。
2. 前記制御部は、前記過電流検出回路より出力される前記過電流検出信号に基づいて前記負荷に過電流が流れているか否かを判定する過電流判定手段を備え、
   前記検査判定手段は、前記過電流判定手段により前記負荷に過電流が流れていないと判定された場合、前記制御部から前記過電流検出回路へ前記検査用信号を出力させることを特徴とする請求項１に記載の電子装置。
3. 前記制御部は、前記検査用信号を出力する端子（ＧＰＩＯ２）を有し、
   前記過電流検出回路は、前記過電流検出点に接続された第１の端子と、前記接地された第２の端子を有し、制御端子のレベルに応じて前記第１の端子から前記第２の端子へ電流を流すトランジスタを備え、
   一端が前記検査用信号を出力する端子に接続され、他端が前記制御端子に接続された抵抗（１５）と、を備えたことを特徴とする請求項１または２に記載の電子装置。
4. 前記制御部は、検査用信号を出力する端子（ＧＰＩＯ２）を有し、
   前記検査用信号を出力する端子は、オープンドレイン出力またはオープンコレクタ出力となっており、
   前記検査用信号を出力する端子は、前記過電流検出点と接続されていることを特徴とする請求項１または２に記載の電子装置。
5. 前記制御部は、前記検査用信号を出力する端子（ＧＰＩＯ２）を有し、
   前記検査用信号を出力する端子は、オープンドレイン出力またはオープンコレクタ出力となっており、
   前記過電流検出回路は、一端が前記検査用信号を出力する端子に接続され、他端が前記過電流検出点に接続された抵抗（１５）を備えたことを特徴とする請求項１または２に記載の電子装置。

Images