JP2015088571A - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP2015088571A JP2015088571A JP2013224840A JP2013224840A JP2015088571A JP 2015088571 A JP2015088571 A JP 2015088571A JP 2013224840 A JP2013224840 A JP 2013224840A JP 2013224840 A JP2013224840 A JP 2013224840A JP 2015088571 A JP2015088571 A JP 2015088571A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor module
- electrode terminal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】圧接型半導体モジュールの接合部の接触抵抗及び接触熱抵抗を低減する。
【解決手段】半導体素子2のソース/エミッタ電極層2aに電極ポスト10を介してソース/エミッタ電極端子4を設け、半導体素子2のドレイン/コレクタ電極層2cに電極ポスト14を介してドレイン/コレクタ電極端子5を設ける。電極ポスト10のソース/エミッタ電極層2aと接する面及びソース/エミッタ電極端子4と接する面、並びに電極ポスト14のドレイン/コレクタ電極層2cと接する面及びドレイン/コレクタ電極端子5と接する面に金属粒子を含有する金属粒子ペーストを塗布する。ソース/エミッタ電極端子4及びドレイン/コレクタ電極端子5を半導体素子2方向に押圧して半導体モジュール1を組立て、金属粒子ペースト層(ペースト層)に圧接力が作用している状態で、金属粒子ペースト層を加熱して金属粒子を析出させ、金属粒子層12(接合層)を形成する。
【選択図】図1
【解決手段】半導体素子2のソース/エミッタ電極層2aに電極ポスト10を介してソース/エミッタ電極端子4を設け、半導体素子2のドレイン/コレクタ電極層2cに電極ポスト14を介してドレイン/コレクタ電極端子5を設ける。電極ポスト10のソース/エミッタ電極層2aと接する面及びソース/エミッタ電極端子4と接する面、並びに電極ポスト14のドレイン/コレクタ電極層2cと接する面及びドレイン/コレクタ電極端子5と接する面に金属粒子を含有する金属粒子ペーストを塗布する。ソース/エミッタ電極端子4及びドレイン/コレクタ電極端子5を半導体素子2方向に押圧して半導体モジュール1を組立て、金属粒子ペースト層(ペースト層)に圧接力が作用している状態で、金属粒子ペースト層を加熱して金属粒子を析出させ、金属粒子層12(接合層)を形成する。
【選択図】図1
Description
本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールの製造方法に関する。
代表的な絶縁形パワー半導体モジュールとして、例えば、インバータ等の電力変換装置に用いられるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)モジュールがある。このIGBTモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。
一般的に、IGBTやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層を介してDBC(Direct Bond Copper)基板の銅回路箔上にはんだ付けされ、半導体モジュールを構成する(例えば、非特許文献1)。DBC基板は、放熱性を向上させるために、はんだを介して銅ベース上に設けられる。なお、DBC基板は、セラミックス等の絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に設けられる電極層には、超音波ボンディング等の方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、DBC基板上の銅回路箔に結線される。そして、DBC基板の銅回路箔から外部へ接続するための銅端子(リードフレームやブスバー)は、銅回路箔とはんだ付けや超音波ボンディングにより接続される。この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。
はんだを用いた絶縁形パワー半導体モジュールの課題としては、RoHS(Restriction of Hazardous Substances)に対応するためのはんだの鉛フリー化に対応するという課題と、温度サイクルやパワーサイクル等の信頼性を向上するという課題の2つの課題がある。
はんだの鉛フリー化の課題に対しては、従来のはんだ材料に置換する材料である、金属系高温はんだ(Bi,Zn,Au)、化合物系高温はんだ(Sn−Cu)若しくは低温焼結金属(Agナノペースト)等が提案されている(例えば、特許文献1)。例えば、ナノサイズの銀や銅等をはんだの代替として使用すると、250℃を超える使用に適応した接合を形成することができる。しかしながら、ナノサイズの金属を接合剤として用いた場合、接合時に250℃程度の加熱と10MPa程度の加圧が必要なため、半導体モジュールを構成する他の構成部材が酸化されるおそれがあることやすべての半導体素子に均一に圧力を加えることが困難である等の理由に、一般的なモジュール構造には適用が困難であるとされている。
一方、温度サイクルやパワーサイクル等の信頼性を向上する課題に対しては、半導体モジュールを構成する各部材(半導体、金属、セラミックス等)の熱膨張の違いにより生じる課題を解決する必要がある。例えば、DBC基板−銅ベース間、DBC基板−銅端子間において、銅とセラミックスの熱膨張係数の差から、部材間に設けられたはんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、熱抵抗が増大したり、端子が剥離したりするおそれが生じることとなる。さらに、半導体素子−DBC基板間のはんだにも同様の理由により亀裂が生じるおそれがある。条件によっては、半導体素子上のアルミワイヤの接続部でも、アルミニウムと半導体素子との熱膨張係数の差から生じるせん断応力により、アルミワイヤが疲労破断することも考えられる。
この課題を解決する一つの方法として、はんだを用いない平型圧接構造パッケージが提案されている(例えば、特許文献2、非特許文献2)。平型圧接構造パッケージは、圧接により半導体素子と電極端子等を接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。つまり、はんだやワイヤボンディングを用いずに半導体モジュールを構成するとともに、半導体素子の両面に電気特性、熱伝導性の良い材料を設けるので、はんだ割れによる不具合が低減されることとなる。
図3(a),(b)に示すように、平型圧接構造パッケージの一つである両面冷却方式の半導体モジュール23は、半導体モジュール23の外周部をボルト17とナット18(あるいはスプリング等)で締結して、半導体素子2,3とソース/エミッタ電極端子4(若しくは、ドレイン/コレクタ電極端子5やゲート電極端子6)との接合部に均一な圧縮応力を作用させる。ソース/エミッタ電極端子4は、半導体素子2の電極層2a及び半導体素子3の電極層3aに直接あるいはモリブデン板やタングステン板のような電極ポスト24,25を介して設けられる。同様に、ドレイン/コレクタ電極端子5は、半導体素子2の電極層2c及び半導体素子3の電極層3bに直接あるいは電極ポスト26を介して設けられる。また、ゲート電極端子6は、半導体素子2表面に形成されたゲート電極層2bに圧接された状態で設けられる。
平型圧接構造パッケージは、半導体素子2,3を両面から冷却することができる。このため、一般的にソース/エミッタ電極端子4及びドレイン/コレクタ電極端子5を、それぞれ冷却器8,9で半導体素子2,3方向に圧接し、平型圧接構造パッケージを両面から冷却する。
冷却器8,9と平型圧接構造パッケージの圧接は、主にユーザが実施する。平型圧接構造パッケージでは、平型圧接構造パッケージ上下の冷却器8,9を電気的に絶縁したり、板バネで平型圧接構造パッケージを圧接するときに、この設計の圧接力が平型圧接構造パッケージの電極ポスト24,25,26に均等にかかるようにしたりする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子2,3の破壊の原因となるおそれがある。また、平型圧接構造の半導体モジュール23は、回路を構成するのに、この冷却器8,9や圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
近年、電力密度の増加や半導体素子内部の接合温度の上昇により、はんだのせん断応力やアルミワイヤにかかる応力が年々大きくなってきており、熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に顕在化しないようにする必要がある。SiC半導体や、GaN半導体のような高温で使用することができるワイドギャップ半導体素子の出現により、さらに熱膨張の低減が要求されている。
そこで、半導体モジュールの高信頼性、環境性、利便性を同時に実現するために、はんだ接合、あるいはワイヤーボンドを用いず、かつ両面冷却が容易に実現可能であり、放熱性の面で有利な圧接型絶縁形パワーモジュールの実現が求められている。また、SiC半導体、GaN半導体等の高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても、温度サイクル、パワーサイクル等の信頼性の向上が求められている。
圧接型絶縁形パワーモジュールは、半導体モジュールの寿命を決定する要因となり得るはんだやワイヤーボンドを用いずに半導体モジュールを構成することができるので、長寿命な半導体モジュールとなることが期待される。
なお、圧接型絶縁形パワーモジュールは、200℃以上の高温で動作させる場合や高信頼性が要求される場合等に、パッケージを気密封止する。パッケージを気密封止する方法としては、例えば、パッケージをセラミックスで構成し、このパッケージに貫通孔を形成する。この貫通孔を通してモジュール内部の電極を外部に導出し、パッケージの電極の導出部をロウ付け等により封止する。さらに、パッケージ内部をドライ窒素等の不活性ガスで充填して、内部部品が高温により酸化されるのを防止している。
電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336
森睦宏,関康和、「大容量IGBTの最近の進歩」、電気学会誌、社団法人電気学会、1998年5月、Vol.118(5)、pp.274−277
しかしながら、圧接型半導体モジュールでは、圧接により電気的に接続される部材間の接合部(例えば、電極ポストと電極層との接合部や電極ポストと電極端子との接合部等)において接触抵抗や接触熱抵抗が大きくなるおそれがある。接触抵抗や接触熱抵抗が大きくなると、導通時の電圧降下が大きくなるとともに発熱量も大きくなる。
上記事情に鑑み、本発明は、圧接型半導体モジュールにおいて、半導体モジュールを構成する部材間の接合部の接触抵抗及び接触熱抵抗の低減に貢献する技術を提供することを目的とする。
上記目的を達成する本発明の半導体モジュールの製造方法の一態様は、半導体素子と、前記半導体素子に形成された電極層に圧接され、当該電極層と電気的に接続される電極端子と、を有する半導体モジュールの製造方法であって、少なくとも前記電極層と前記電極端子との間に金属粒子を含有するペースト層を設け、前記電極層に前記電極端子を圧接して半導体モジュールを組み立てた後に、前記ペースト層を加熱して接合層を形成することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの製造方法の他の態様は、上記半導体モジュールの製造方法において、前記電極端子は、前記電極層に設けられる電極ポストと、当該電極ポストを介して前記電極層に設けられ、該電極層と外部回路とを接続する引出電極と、を有し、少なくとも前記電極層と前記電極ポストとの間若しくは前記電極ポストと前記引出電極との間に前記ペースト層を設けることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの製造方法の他の態様は、上記半導体モジュールの製造方法において、前記電極端子を前記電極層に圧接する圧力は、0.1MPa〜100MPaであり、前記ペースト層の加熱温度は、180℃〜400℃であることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの製造方法の他の態様は、上記半導体モジュールの製造方法において、前記ペースト層に電流を流して該ペースト層を加熱することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの製造方法の他の態様は、上記半導体モジュールの製造方法において、前記半導体モジュールを組み立てた後、前記半導体素子が設けられる空間に不活性ガスを流通させ、該不活性ガスを流通させた状態で前記ペースト層を加熱することを特徴としている。
以上の発明によれば、圧接型半導体モジュールを構成する部材間の接合部の接触抵抗及び接触熱抵抗の低減に貢献することができる。
本発明の半導体モジュールの製造方法について、図を参照して詳細に説明する。なお、半導体モジュールを説明する図(上面図、断面図)は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
[第1実施形態]
図1(a),(b)に示すように、本発明の第1実施形態に係る半導体モジュール1は、半導体素子2,3、ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備える。
図1(a),(b)に示すように、本発明の第1実施形態に係る半導体モジュール1は、半導体素子2,3、ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備える。
半導体素子2は、例えば、IGBTやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子である。半導体素子2の上面には、ソース/エミッタ電極端子4と電気的に接続されるソース/エミッタ電極層2a及びゲート電極端子6と電気的に接続されるゲート電極層2bが設けられる。また、半導体素子2の下面には、ドレイン/コレクタ電極端子5と電気的に接続されるドレイン/コレクタ電極層2cが設けられる。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。
半導体素子3は、例えば、FWD(Free Wheeling Diode)であり、半導体素子2と逆並列に接続され、負荷電流を転流する。半導体素子3の上面にはアノード電極層3aが設けられ、半導体素子3の下面にはカソード電極層3bが設けられる。
ソース/エミッタ電極端子4は、導電性の板状部材であり、半導体素子2のソース/エミッタ電極層2aと電極ポスト10を介して電気的に接続される。ソース/エミッタ電極端子4と電極ポスト10との間、及びソース/エミッタ電極層2aと電極ポスト10との間には、それぞれ金属粒子層12(接合層)が設けられる。また、ソース/エミッタ電極端子4は、半導体素子3のアノード電極層3aと電極ポスト11を介して電気的に接続される。ソース/エミッタ電極端子4と電極ポスト11との間、及びアノード電極層3aと電極ポスト11との間には、それぞれ金属粒子層12が設けられる。
電極ポスト10,11(及び、後述の電極ポスト14)は、例えば、モリブデンやタングステン等の材料から形成される板状部材または柱状部材である。これら電極ポスト10,11,14は半導体素子2,3の熱膨張率に近い材料から形成され、半導体素子2,3の各電極層にかかる熱応力を低減する。
金属粒子層12は、例えば、銀粒子、金粒子、銅粒子またはニッケル粒子のいずれかの金属粒子若しくはこれら金属粒子から選択される複数種類の金属粒子を含有する層である。金属粒子層12は、例えば、粒子径5nm〜1000nm、より好ましくは5nm〜100nmの金属粒子を所定の溶媒(極性溶媒、炭化水素系溶媒、水系溶媒またはケトン系溶媒等)に溶解させた金属粒子ペーストを塗布し、塗布された金属粒子ペースト層(ペースト層)を加圧した状態で加熱して形成される。金属粒子ペーストを塗布する厚さは、例えば、1μm〜100μm、より好ましくは10μm〜50μmとすることで、半導体素子2,3に所定の圧接力が作用した状態で、部材間に低抵抗、低熱抵抗の接合を形成することができる。また、金属粒子ペースト層は、例えば、0.1MPa〜100MPa、より好ましくは10MPa〜50MPaの圧力をかけて、180℃〜400℃、より好ましくは200℃〜300℃に加熱することで、低抵抗、低熱抵抗の接合層を形成することができる。
ソース/エミッタ電極端子4の上面には絶縁板13を介して冷却器8が設けられ、冷却器8によりソース/エミッタ電極端子4が半導体素子2,3方向に押圧される。
ドレイン/コレクタ電極端子5は、導電性の板状部材であり、半導体素子2のドレイン/コレクタ電極層2cと電極ポスト14を介して電気的に接続される。ドレイン/コレクタ電極端子5と電極ポスト14との間、及びドレイン/コレクタ電極層3cと電極ポスト14との間には、それぞれ金属粒子層12が設けられる。また、ドレイン/コレクタ電極端子5は、半導体素子3のカソード電極層3bと電極ポスト14を介して電気的に接続される。カソード電極層3bと電極ポスト14との間には、金属粒子層12が設けられる。
ドレイン/コレクタ電極端子5の下面には絶縁板15を介して冷却器9が設けられ、冷却器9によりドレイン/コレクタ電極端子5が半導体素子2,3方向に押圧される。
ゲート電極端子6は、導電性の板状部材であり、半導体素子2のゲート電極層2bに電気的に接続される。ゲート電極端子6の上面には、絶縁板16を介してソース/エミッタ電極端子4が設けられる。ゲート電極端子6のゲート電極層2bと接続される接続部6aは、例えば、板ばね状のような弾性を有する形状に形成される。よって、冷却器8によりソース/エミッタ電極端子4が半導体素子2,3方向に押圧されると、接続部6aが弾性変形し、ゲート電極端子6の接続部6aが所定の圧接力でゲート電極層2bを押圧することとなる。なお、接続部6aの端面とゲート電極層2bとの間には金属粒子層12が設けられる。
筺体7は、半導体モジュール1の側部であって、冷却器8,9間に設けられる。筺体7は、例えば、アルミナ等のセラミックスで形成され、冷却器8,9(及びソース/エミッタ電極端子4とドレイン/コレクタ電極端子5)の絶縁信頼性を確保し、半導体モジュール1内部に設けられる半導体素子2,3等の内部部品をほこり等から保護する。ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5及びゲート電極端子6は、筺体7を貫通して外部回路と接続される。筺体7のソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5及びゲート電極端子6が貫通する部位は、ろう材等の封止材7aにより封止される。
筺体7の冷却器8(または、冷却器9)と接触する接触部には、封止部材7b(フッ素ゴム(商品名バイトン)製のOリングやメタルOリング等の金属シール)が嵌合する溝(図示せず)が形成され、この溝に封止部材7bが嵌合される。このように、筺体7に封止部材7bを介して冷却器8(または、冷却器9)を設けることで、筺体7と冷却器8(または、冷却器9)の気密性が確保される。なお、筺体7と冷却器8(または、冷却器9)とを電子ビームやレーザーを用いて溶接することで、両部材間の気密封止を行うこともできる。
冷却器8,9は、ボルト17とナット18により固定される。ボルト17は、半導体モジュール1の側部であって冷却器8,9を貫通して設けられる。つまり、ボルト17にナット18を締結することで、冷却器8がソース/エミッタ電極端子4を半導体素子2,3方向に押圧し、冷却器9がドレイン/コレクタ電極端子5を半導体素子2,3方向に押圧した状態で、冷却器8,9が固定される。冷却器8,9には、冷媒が流通する冷媒経路8a,9aがそれぞれ形成されており、冷媒経路8a,9aに冷媒を流通させることで、半導体素子2,3が冷却される。
半導体モジュール1を構成する部材は、金属粒子層12を形成する際の加熱温度(例えば、250℃)に耐え得る部材から選択される。例えば、筺体7は、セラミックス製のものが用いられる。また、金属粒子層12を形成する際の加熱による温度上昇によって、金属粒子層12にかかる圧接力の分布が所定の範囲内となるように、ボルト17の熱膨張と半導体モジュール1の積層方向の厚さの熱膨張(半導体素子2,3や電極端子4,5等を積層した積層体の厚さ方向の熱膨張の和)との差が−40℃から250℃までの間で10%以内となるように半導体モジュール1を構成する部材を選択する。このように半導体モジュール1を構成する部材を選定することで、所定の圧接力が金属粒子層12にかかった状態、すなわち、金属粒子ペーストの接合条件である所定の圧接力が作用している状態で、金属粒子ペーストを加熱することができる。
次に、本発明の第1実施形態に係る半導体モジュール1の製造方法について図1(b)を参照して説明する。製造方法の説明では、銀ペースト(粒子径約30nm〜100nmの銀粒子を所定の溶媒に拡散させたもの)を用いて金属粒子層12形成する例を挙げて説明するが、他の金属粒子からなる金属粒子層12も同様の方法で形成することができる。
電極ポスト14のドレイン/コレクタ電極端子5と接する面、ドレイン/コレクタ電極層2cと接する面、及びカソード電極層3bと接する面にそれぞれ銀ペーストを塗布する。そして、ドレイン/コレクタ電極端子5に電極ポスト14を介して半導体素子2,3を設ける。
電極ポスト10のソース/エミッタ電極端子4と接する面、及びソース/エミッタ電極層2aと接する面にそれぞれ銀ペーストを塗布する。そして、半導体素子2に電極ポスト10を介してソース/エミッタ電極端子4を設ける。同様に、電極ポスト11のソース/エミッタ電極端子4と接する面、及びアノード電極層3aと接する面にそれぞれ銀ペーストを塗布する。そして、半導体素子3に電極ポスト11を介してソース/エミッタ電極端子4を設ける。
ゲート電極端子6の接続部6aの端面(ゲート電極層2bに接触する面)に銀ペーストを塗布し、ゲート電極端子6をゲート電極層2bに設ける。そして、ゲート電極端子6に絶縁板16を介してソース/エミッタ電極端子4を設ける。
ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、及びゲート電極端子6は、それぞれ筺体7に貫設する。
次に、ソース/エミッタ電極端子4に絶縁板13を介して冷却器8を設け、ドレイン/コレクタ電極端子5に絶縁板15を介して冷却器9を設ける。そして、冷却器8と冷却器9にボルト17を挿通し、ボルト17にナット18を締結し、各部材間(すなわち、銀ペースト)に適切な圧接力(例えば、10MPa)を作用させる。
筺体7の、ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、及びゲート電極端子6が貫通する部位を封止材7aにより封止し、各銀ペーストを加熱(例えば、250℃に加熱)して金属粒子層12を形成する。銀ペーストの加熱は、半導体モジュール1全体を銀ペーストの加熱温度に加熱する方法や、各電極端子4,5,6と半導体素子2,3との間に電流を流して加熱する方法等により行う。
銀ペーストは、核としての銀粒子の表面が有機化合物で被覆された構造を有している。この構造により、溶媒における銀粒子の分散性が向上するとともに、銀粒子の酸化が抑制される。銀ペーストは、加熱処理を行う前工程において、ペースト層を加圧することで銀粒子を覆う有機化合物の被覆層を破砕するとともに、銀粒子の密度を向上させる。そして、加圧した状態の銀ペースト層を加熱することで、高融点の金属銀(融点約960℃)が析出して強固な結合が形成される。なお、金属粒子層12の形成時に、半導体モジュール1内(筺体7内)のガスをドライ窒素等の不活性ガスに置換すると、半導体モジュール1を構成する部材(電極や電極ポスト等)の酸化が抑制される。
以上のような本発明の第1実施形態に係る半導体モジュール1の製造方法によれば、半導体モジュール1を組み立てた後(圧接した後)に、金属粒子層12を形成することで、圧接の信頼性を有しつつ、部材間(例えば、電極ポスト11とソース/エミッタ電極層2aまたはソース/エミッタ電極端子4との間等)の接触抵抗や接触熱抵抗を低減することができる。その結果、半導体モジュール1の通電時の電圧降下の増大を抑制することができる。また、導通時のエネルギー損失を低減し、発熱を抑制することができるので、より高い許容電流を有する半導体モジュール1を製造することができる。
つまり、本発明の半導体モジュール1の製造方法は、金属粒子ペースト(例えば、銀ペースト)の加熱時に必要な圧接力が半導体モジュール1の圧接力により得ることができる金属粒子ペーストを用いることで、半導体モジュール1を圧接した後に、金属粒子ペーストの金属粒子を析出(若しくは、金属粒子を溶融)させて、低抵抗、低熱抵抗の金属粒子層12を形成する。このように、所定の圧接力で強固な結合を有する金属粒子層12が形成されるので、半導体モジュール1の圧接の信頼性を有しつつ、部材間の接触抵抗や接触熱抵抗を低減することができる。なお、金属ナノペーストの接合に必要な加圧力で半導体モジュールを圧接して接合を形成し、その後半導体モジュールの圧接に必要な圧接力を作用させようとすると、半導体モジュール1の圧接力が、金属粒子ペーストの焼結時に必要な圧接力よりも非常に大きい場合、金属が焼結した後に更に金属粒子層12を加圧することになり、金属粒子層12に応力ストレスがかかり、金属粒子層12の劣化を早めるおそれがある。また、金属粒子ペーストの焼結時に必要な圧接力が、半導体モジュール1の圧接力よりも非常に大きい場合、金属が焼結した後に圧接力を緩めることとなり、金属粒子層12(接合層)が使用環境のストレスで劣化しやすくなると同時に劣化した際の信頼性を損なうおそれがある。
また、圧接型の半導体モジュール1を組み立てると、半導体モジュール1を構成する構成部材に均一な圧接が作用することとなる。したがって、半導体モジュール1を組み立てた後に、金属粒子を含有するペースト層を加熱して金属粒子層12を形成することで、ペースト層の接合に必要な加圧力が均一に作用した状態でペースト層を加熱することができる。
[第2実施形態]
本発明の第2実施形態に係る半導体モジュールの製造方法は、半導体モジュール内(筺体内)に不活性ガス(ドライ窒素等)を流通させた状態で、金属粒子ペースト層(ペースト層)を加熱して金属粒子層(接合層)を形成する工程が異なる以外は、第1実施形態に係る半導体モジュール1の製造方法と同じである。よって、異なる部分である金属粒子層12の形成工程について詳細に説明する。ここでは、第1実施形態に係る半導体モジュール1と同一の構成には、同じ符号を付して説明する。
本発明の第2実施形態に係る半導体モジュールの製造方法は、半導体モジュール内(筺体内)に不活性ガス(ドライ窒素等)を流通させた状態で、金属粒子ペースト層(ペースト層)を加熱して金属粒子層(接合層)を形成する工程が異なる以外は、第1実施形態に係る半導体モジュール1の製造方法と同じである。よって、異なる部分である金属粒子層12の形成工程について詳細に説明する。ここでは、第1実施形態に係る半導体モジュール1と同一の構成には、同じ符号を付して説明する。
図2(a),(b)に示すように、本発明の第2実施形態に係る半導体モジュール19は、半導体素子2,3、ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備える。
ソース/エミッタ電極端子4は、半導体素子2のソース/エミッタ電極層2aに電極ポスト10を介して設けられる。ソース/エミッタ電極端子4と電極ポスト10との間、及びソース/エミッタ電極層2aと電極ポスト10との間には、それぞれ金属粒子層12が設けられる。また、ソース/エミッタ電極端子4は、半導体素子3のアノード電極層3aに電極ポスト11を介して設けられる。ソース/エミッタ電極端子4と電極ポスト11との間、及びアノード電極層3aと電極ポスト11との間には、それぞれ金属粒子層12が設けられる。
ドレイン/コレクタ電極端子5は、半導体素子2のドレイン/コレクタ電極層2cに電極ポスト14を介して設けられる。ドレイン/コレクタ電極端子5と電極ポスト14との間、及びドレイン/コレクタ電極層3cと電極ポスト14との間には、それぞれ金属粒子層12が設けられる。また、ドレイン/コレクタ電極端子5は、半導体素子3のカソード電極層3bに電極ポスト14を介して設けられる。カソード電極層3bと電極ポスト14との間には、金属粒子層12が設けられる。
ゲート電極端子6は、半導体素子2のゲート電極層2bに設けられる。ゲート電極端子6の接続部6aの端面とゲート電極層2bとの間には、金属粒子層12が設けられる。
筺体7は、半導体モジュール1の側部であって、冷却器8,9間に設けられる。筺体7の対向する壁面には、それぞれ気体供給管20及び気体排出管21が、筺体7の壁面を貫通して設けられる。
気体供給管20及び気体排出管21は、それぞれ筺体7に貫設され、ろう付けされる。さらに、気体供給管20にはガス配管22が接続され、ガス配管22から不活性ガス(例えば、ドライ窒素や希ガス等)が筺体7内に供給される。そして、供給された不活性ガスは、気体排出管21から排気される。なお、気体供給管20及び気体排出管21は、筺体7内に突出しないように設けることが望ましい。また、気体供給管20及び気体排出管21は、筺体7の対向する壁面にそれぞれ設ける形態に限定されるものではなく、例えば、他の電極の取り出しを妨げないように、筺体7の一つの壁面に気体供給管20及び気体排出管21を設ける形態としてもよい。
ソース/エミッタ電極端子4の上面には絶縁板13を介して冷却器8が設けられ、ドレイン/コレクタ電極端子5の下面には絶縁板15を介して冷却器9が設けられる。そして、ボルト17にナット18を締結して、冷却器8がソース/エミッタ電極端子4を半導体素子2,3方向に押圧し、冷却器9がドレイン/コレクタ電極端子5を半導体素子2,3方向に押圧した状態で、冷却器8,9が固定される。
次に、第2実施形態に係る半導体モジュール19の製造方法について説明する。
まず、第1実施形態に係る半導体モジュール1の製造方法と同じ方法で、ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6を半導体素子2または半導体素子3に設け、冷却器8,9をボルト17とナット18で固定する。
そして、気体供給管20にガス配管22を接続し、気体供給管20よりドライ窒素を筺体7内に供給する。筺体7内に供給されたドライ窒素は、気体排出管21から排気される。このように、金属粒子層12を形成する工程を行う前から筺体7内にドライ窒素を流通させる。そして、筺体7内がドライ窒素で十分に置換されたところで、筺体7内にドライ窒素を流通させた状態で銀ペーストを加熱し、金属粒子層12を形成する。つまり、第1実施形態の半導体モジュール1の製造方法と同様の方法で銀ペーストを加熱し、金属粒子層12を形成する。
金属粒子層12を形成した後、気体供給管20及び気体排出管21の開口部を溶接や圧着等により封止する。例えば、半導体モジュール19をグローブボックス内に配置し、気体供給管20及び気体排出管21の開口部の封止を行う。
以上のような本発明の第2実施形態に係る半導体モジュール19の製造方法によれば、金属粒子層12を形成する際に発生するガスを排気することができる。その結果、第1実施形態に係る半導体モジュール1の製造方法の有する効果に加えて、金属粒子層12を形成する際に発生するガスが半導体モジュール19内に残留することを抑制することができる。
以上、本発明の半導体モジュールの製造方法について、具体例を示して詳細に説明したが、本発明の半導体モジュールの製造方法は、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能である。
例えば、実施形態の説明では、電極ポストとこの電極ポストと接する部材間及び電極端子と電極層間のすべてに金属粒子層を形成しているが、金属粒子層を一部の部材間に形成した形態とすることで、本発明の半導体モジュールの製造方法の有する効果を部分的に得ることができる。また、電極ポストを設けず、半導体素子の各電極層に直接電極端子を設ける場合には、各電極層とその電極層に接続される電極端子との間に金属粒子層を形成することとなる。
また、実施形態の説明では、電極ポストに銀ペーストを塗布する例を挙げているが、金属粒子を含有するペーストは、金属粒子層が形成される部材間に介在させる方法であれば、どのように形成しても良い。例えば、金属粒子層が形成される両部材に金属粒子を含有するペーストを塗布する形態としてもよい。
1,19,23…半導体モジュール
2…半導体素子(スイッチング素子)
3…半導体素子(FWD)
4…ソース/エミッタ電極端子(引出電極))
5…ドレイン/コレクタ電極端子(引出電極)
6…ゲート電極端子
7…筺体(パッケージ)
7a…封止材
7b…封止部材
8,9…冷却器
10,11,14…電極ポスト
12…金属粒子層(接合層)
13,15,16…絶縁板
20…気体供給管
21…気体排出管
2…半導体素子(スイッチング素子)
3…半導体素子(FWD)
4…ソース/エミッタ電極端子(引出電極))
5…ドレイン/コレクタ電極端子(引出電極)
6…ゲート電極端子
7…筺体(パッケージ)
7a…封止材
7b…封止部材
8,9…冷却器
10,11,14…電極ポスト
12…金属粒子層(接合層)
13,15,16…絶縁板
20…気体供給管
21…気体排出管
Claims (5)
- 半導体素子と、前記半導体素子に形成された電極層に圧接され、当該電極層と電気的に接続される電極端子と、を有する半導体モジュールの製造方法であって、
少なくとも前記電極層と前記電極端子との間に金属粒子を含有するペースト層を設け、
前記電極層に前記電極端子を圧接して半導体モジュールを組み立てた後に、前記ペースト層を加熱して接合層を形成する
ことを特徴とする半導体モジュールの製造方法。 - 前記電極端子は、前記電極層に設けられる電極ポストと、当該電極ポストを介して前記電極層に設けられ、該電極層と外部回路とを接続する引出電極と、を有し、
少なくとも前記電極層と前記電極ポストとの間若しくは前記電極ポストと前記引出電極との間に前記ペースト層を設ける
ことを特徴とする請求項1に記載の半導体モジュールの製造方法。 - 前記電極端子を前記電極層に圧接する圧力は、0.1MPa〜100MPaであり、
前記ペースト層の加熱温度は、180℃〜400℃である
ことを特徴とする請求項1または請求項2に記載の半導体モジュールの製造方法。 - 前記ペースト層に電流を流して該ペースト層を加熱する
ことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体モジュールの製造方法。 - 前記半導体モジュールを組み立てた後、前記半導体素子が設けられる空間に不活性ガスを流通させ、該不活性ガスを流通させた状態で前記ペースト層を加熱する
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224840A JP2015088571A (ja) | 2013-10-30 | 2013-10-30 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224840A JP2015088571A (ja) | 2013-10-30 | 2013-10-30 | 半導体モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015088571A true JP2015088571A (ja) | 2015-05-07 |
Family
ID=53051065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013224840A Pending JP2015088571A (ja) | 2013-10-30 | 2013-10-30 | 半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015088571A (ja) |
-
2013
- 2013-10-30 JP JP2013224840A patent/JP2015088571A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3601432B2 (ja) | 半導体装置 | |
JP6300386B2 (ja) | 半導体装置 | |
JP6072667B2 (ja) | 半導体モジュールとその製造方法 | |
US20120211799A1 (en) | Power semiconductor module and method of manufacturing a power semiconductor module | |
WO2005119896A1 (ja) | インバータ装置 | |
JP2012119651A (ja) | 半導体モジュール及び電極部材 | |
CN109698179B (zh) | 半导体装置及半导体装置的制造方法 | |
JP5899952B2 (ja) | 半導体モジュール | |
US10475721B2 (en) | Power semiconductor device and method for manufacturing same | |
KR20140092774A (ko) | 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법 | |
JP5807432B2 (ja) | 半導体モジュール及びスペーサ | |
JP2004134623A (ja) | 半導体装置 | |
JP6056286B2 (ja) | 半導体モジュール及び半導体モジュール製造方法 | |
JP2015002273A (ja) | 半導体モジュール | |
JP5899680B2 (ja) | パワー半導体モジュール | |
WO2018020640A1 (ja) | 半導体装置 | |
JP2014116478A (ja) | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 | |
JP2015026667A (ja) | 半導体モジュール | |
JP2004235566A (ja) | 電力用半導体装置 | |
JP5884625B2 (ja) | 半導体デバイス | |
JP2013236035A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2015088571A (ja) | 半導体モジュールの製造方法 | |
JP2011176087A (ja) | 半導体モジュール、及び電力変換装置 | |
WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015002187A (ja) | 半導体モジュール |