JP2015087993A - プログラムツールが接続される電子制御装置 - Google Patents

Abstract

【課題】ＬＡＮトランシーバを用いてプログラムが書き込まれる電子制御装置において、実働運転時に誤ってプログラム書込みモードにならないようにする。
【解決手段】一対の通信回線ＬＡＮＨ，ＬＡＮＮを介して電子制御装置２０Ａとシリアル接続された第一の外部ツール１０Ａは、プログラムの書込を行うときに、通常の制御電圧Ｖｃｃよりも高い高圧電圧Ｖａａを通信回線ＬＡＮＨに印加し、電子制御装置２０Ａは受信電圧を監視する比較回路２１２Ａと書込モード判定回路２１８Ａによって第一の外部ツール１０Ａが接続されたことを認識し、マイクロプロセッサ２００を初期化してブートプログラムメモリ２０１の内容に基づいて全体制御プログラムＴＣＰＲＧを受信してプログラムメモリ２０４Ａに格納する。電子制御装置２０Ａの運転時は外部ツール１０Ａが取外され、通信回線ＬＡＮＨには高圧電圧Ｖａａが印加されないので、誤って書込みモードになることはない。
【選択図】図１

Description

この発明は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバを介して、相互にシリアル接続された、例えばエンジン制御装置、変速機制御装置、ブレーキ制御装置などの車載用の電子制御装置に関連し、特には、改良された入出力制御プログラムの書込装置、及び入出力制御プログラムに付随する可変制御定数の書込装置を適用するための「プログラムツールが接続される電子制御装置」の改良に関するものである。

入出力制御プログラムが格納されたプログラムメモリと、当該プログラムメモリと協働するマイクロプロセッサとを備えた電子制御装置において、入出力制御プログラムの書込み・書換え装置である外部ツールと、電子制御装置を車載ＬＡＮであるＣＡＮバスで接続し、当該バス通信回線を用いて入出力制御プログラムの書込み・書換えを行うことは公知である。
例えば、下記の特許文献１「車載電子制御装置の通信装置」の図１によれば、書換対象電子制御ユニット１０は、外部ツール２０からの書き込み開始要求信号に基づいて、自己診断の停止及び自己診断結果の送信の停止を行い、非書換対象電子制御ユニット１２，１４は、外部ツール２０からの書き込み開始要求信号及び書換対象電子制御ユニットからの自己診断停止要求信号、又は書換対象電子制御ユニットからの自己診断停止要求信号及び他の非書換対象電子制御ユニットからの自己診断結果送信停止信号に基づいて自己診断の停止及び自己診断結果の送信の停止を行い、外部ツール２０は、書換対象電子制御ユニット１０及び非書換対象電子制御ユニット１２，１４における自己診断の停止及び自己診断結果の送信の停止の後に、書換対象電子制御ユニット１０に対してデータの送信を行い、制御プログラムの書換えを行い、通信ラインを介して相互に接続されている複数の電子制御ユニットのなかの１つが記憶している制御プログラムの書換えを行う場合に、他の電子制御ユニットが異常を検知することによる誤動作を防止する技術が開示されている。

また、前記プログラムメモリとして電気的に読み書きが行える不揮発性のフラッシュメモリが使用され、プログラムメモリが制御プログラム記憶領域と調整値記憶領域に分割されて、個々の領域に対する書込み・書換えが行えるようにすることも公知である。
例えば、下記の特許文献２「制御装置、書換装置、書換方法および書換プログラム」の図２及び図７によれば、制御装置１０の記憶部１１に調整値記憶部１１ａおよびプログラム記憶部１１ｂの２つの領域を有するよう構成し、また、書換装置２０の書換処理部２３ａが、制御装置１０のプログラム記憶部１１ｂに記憶されている制御プログラムを新たな制御プログラムに書換えるプログラム書換処理、および／または、調整値記憶部１１ａに記憶されている調整値を新たな調整値に書換える調整値書換処理を行うよう構成し、さらに、書換装置２０の書換チェック処理部２３ｂが、書換処理が成功したか否かを確認するよう構成し、これにより、製造コストを抑えることができ、かつ、記憶データの変更後においても品質を確保することができる制御装置１０と、その書換装置２０を提供する技術が開示されている。
また、書換装置２０は車載ＬＡＮを介して制御装置１０と交信する通信手段を備え、当該通信手段によって制御装置１０内のメモリに記憶されたデータを書き換えるようになっている。

また、前記プログラムメモリとして電気的に読み書きが行える不揮発性のフラッシュメモリが使用され、プログラムメモリが制御プログラムを格納するメインフラッシュ領域と、起動用プログラムを格納するブートフラッシュ領域に分割されて、個々の領域に対する書込み・書換えが行えるようにすることも公知である。
例えば、下記の特許文献３「電子装置のメモリ書換システム」の図１によれば、メモリ書換装置４は、ＥＣＵ２側のマイコン８にフラッシュＲＯＭ２０の書き換えを行わせるための処理を実行するＣＰＵ、ＲＯＭ、ＲＡＭ等を内蔵したマイコン３０と、このマイコン３０からの指令に応じて、ＥＣＵ２側のマイコン８へ、フラッシュＲＯＭ２０のデータ書換時に必要な書換電圧Ｖｐｐ（実施例では１２Ｖ）を供給する電源回路３２と、ＥＣＵ２の動作モードを、エンジンの制御を行う通常モードからフラッシュＲＯＭ２０のデータを書き換える書換モードに変更させるための書換スイッチＳＷとを備えている。
フラッシュＲＯＭ２０はエンジン制御用の制御プログラムを格納するためのメインフラッシュ領域２０ａと、リセット解除の直後に実行される起動用プログラムを格納するためのブートフラッシュ領域２０ｂとに分割されている。
更に、メモリ書換装置４は、ＥＣＵ２へ送信する書換制御ソフト（詳しくは、書換制御ソフトを構成するプログラムコード及びその実行時に参照されるデータ）が格納された第１のＲＯＭ３４と、ＥＣＵ２へ送信すべき書込データ（即ち、フラッシュＲＯＭ２０に書き込むべき新たなプログラムであり、以下、新ソフトともいう）が格納された第２のＲＯＭと３６と、マイコン３０からの指令に応じて各種メッセージを表示する表示装置３７とを備えていて、第１のＲＯＭ３４と第２のＲＯＭ３６は、夫々、周知のＩＣソケット３８、４０によって、当該メモリ書換装置４に着脱可能に設けられている。

特開２００５−２９７６５３号公報（図１、要約） 特開２００６−３３１１８５号公報（図２、要約、図７、段落［００８１］） 特開平１０−１４９２８２号公報（図１、段落［００６６］〜［００７２］）

（１）従来技術の課題の説明
前記の特許文献１による「車載電子制御装置の通信装置」は、ＣＡＮバスで相互に接続されたエンジン制御装置１０と変速機制御装置１２とブレーキ制御装置１４のそれぞれの電子制御装置に対して、少なくともＣＡＮプロトコルに対応する起動プログラムが予め格納されていて、電源スイッチ２２が投入されると少なくとも外部ツール２０との交信を行うことができることが前提となっているが、外部ツールの誤操作又はノイズ誤動作によって、誤って制御プログラムの書換えが行われないようにする保護対策が施されていないという問題点がある。
また、各電子制御装置が既に起動プログラムを有する場合であっても、入出力制御プログラムの全てを電子制御装置のメーカ（製造者）以外の第三者によって自由に書込み可能にすることは、品質保証上の問題がある。
一方、前記の特許文献２による「制御装置、書換装置、書換方法および書換プログラム」では、記憶部１１を調整値記憶部１１ａおよびプログラム記憶部１１ｂの２つの領域に分割し、書換装置２０は個々の領域にプログラム又は調整値を書込むことができるようになっている。

従って、電子制御装置のメーカはプログラム及び調整値の書込みを行ない、ユーザ側では調整値のみの書き込みを行うことができるように配慮することは可能となる。
しかしながら、ユーザ側で調整値の書込みを行うときに外部ツールの誤操作又はノイズ誤動作によって、誤って制御プログラムの書換えが行われないようにする保護対策が施されていない問題点があり、ＬＡＮ通信によって、プログラムの書換えであるか、調整値の書換えであるかを判別しようとした場合、誤ってブートプログラムが起動されるとプログラム記憶部１１ｂ内に間違ったプログラムが書込まれる危険性がある。
前記の特許文献３による「電子装置のメモリ書換システム」では、メモリ書換装置４は初品の電子制御装置２に対して起動プログラムと入出力制御プログラムを書込みすることができるように構成されているが、プログラムの書込みモードを設定するために、メモリ書換装置４には書換スイッチＳＷが設けられ、電子制御装置２は書換スイッチ信号を受信するためのコネクタピンを設ける必要があって、モード設定用の専用信号回線が必要となるという問題点がある。

この発明は、かかる問題点を解決するためになされたものであり、電子制御装置の出荷調整工程において、第一の外部ツールと電子制御装置とがシリアル接続されて電子制御装置に対して制御プログラムの転送を行なうものにおいて、書換スイッチや書込モード設定用の専用信号回線を不要にするとともに、書込みモードの設定を行うために、シリアル通信情報には依存せず、未起動状態にある電子制御装置側のマイクロプロセッサの動作状態に依存しないで手軽に書込みモードの判定を行うことができる簡易な電子制御装置を提供することを目的としている。

この発明による「プログラムツールが接続される電子制御装置」は、入力インタフェース回路を介して外部接続されたセンサの動作状態と、電気的に読書が行える不揮発性のプログラムメモリに格納された全体制御プログラムＴＣＰＲＧの内容に応動して、出力インタフェース回路を介して外部接続された電気負荷を駆動制御する制御用マイクロプロセッサを備えた電子制御装置と、前記全体制御プログラムＴＣＰＲＧが書き込まれているソースメモリと、当該全体制御プログラムＴＣＰＲＧを、前記プログラムメモリに転送書込みするための転送用マイクロプロセッサとを備えた第一の外部ツールとが、相互にシリアル接続される「プログラムツールが接続される電子制御装置」であって、前記シリアル接続は、前記第一の外部ツール側の親局ドライバ、親局レシーバと、前記電子制御装置側の子局レシーバ、子局ドライバを一対の通信回線ＬＡＮＨ，ＬＡＮＮによって接続した、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバが使用され、前記一対の通信回線ＬＡＮＨ，ＬＡＮＮは、少なくとも前記第一の外部ツールに代わる第二の外部ツールがシリアル接続される汎用通信回線となっており、前記制御用マイクロプロセッサは更に、演算処理用のＲＡＭメモリと、いずれもが前記プログラムメモリの一部領域であるか、又は分割して接続された不揮発性のブートプログラムメモリと、可変設定される制御定数、又は一部の制御プログラムを含む制御定数が格納されるのデータメモリとを備え、前記ブートプログラムメモリには前記ＬＡＮトランシーバを介して前記全体制御プログラムＴＣＰＲＧを転送書込みするための転送制御プログラムＴＰＲＧ予め格納されている。

そして、前記第一の外部ツールは前記転送用マイクロプロセッサと、前記親局ドライバと前記親局レシーバとに制御電圧Ｖｃｃを供給する制御電源と、前記全体制御プログラムＴＣＰＲＧを転送する前に前記第一の外部ツールが発生する切換信号ＭＯＤに応動して、少なくとも前記一対の通信回線ＬＡＮＨ，ＬＡＮＮの一方に対して高圧電圧Ｖａａを供給する高圧電源を備え、前記高圧電圧Ｖａａは前記制御電圧Ｖｃｃよりは高く、前記ＬＡＮトランシーバが正常動作する耐圧電圧以下の電圧であって、前記第一の外部ツールから前記電子制御装置に対して前記全体制御プログラムＴＣＰＲＧを転送書込みするときには、少なくとも前記制御用マイクロプロセッサがプログラム書込みモードであることを認識するまでは、前記通信回線ＬＡＮＨ，ＬＡＮＮの一方に高圧電圧Ｖａａが印加され、前記電子制御装置は前記通信回線ＬＡＮＨ，ＬＡＮＮによる送信信号電圧が、少なくとも前記制御電圧Ｖｃｃを超過する電圧であるかどうかを判定する比較回路を備え、前記比較回路が前記制御電圧Ｖｃｃを超過する高電圧を検出すると、書込モード判定回路によって書込モード信号ＷＭを発生するとともに、リセットパルス発生回路によって前記制御用マイクロプロセッサを初期化して再起動し、再起動された前記制御用マイクロプロセッサは、前記書込モード信号ＷＭによって書込みモードであることを認識し、前記ブートプログラムメモリを参照して前記第一の外部ツールから送信された前記全体制御プログラムＴＣＰＲＧを受信して、前記プログラムメモリ又は当該プログラムメモリと前記データメモリに転送保存し、前記第二の外部ツールは前記高圧電源を封殺又は除外されていて、前記データメモリに対して前記制御定数の書込を行うようになっている。

以上のとおり、この発明によるプログラムツールが接続される電子制御装置は、電気的に読み書きが行える不揮発性のプログラムメモリと協働する制御用マイクロプロセッサを備えた電子制御装置と、前記プログラムメモリに転送書込みするためのソースプログラムを有する第一の外部ツールとが、汎用のＬＡＮトランシーバによって相互にシリアル接続されて構成され、電子制御装置はトランシーバによる受信信号電圧が、通常の信号電圧よりも高い高圧電圧であったことを検出することによって、第一の外部ツールが接続されて、プログラムの転送書込みを行なおうとしていることを認識し、第一の外部ツールから電子制御装置に対するプログラムの転送が実行されるようになっている。
従って、書込みモードの設定を行うために、書込モード設定スイッチを電子制御装置に接続する必要がなく、電子制御装置のコネクタピン数を削減して、小型安価な電子制御装置が得られる効果がある。
また、書込みモードの設定を行うために、シリアル通信回線が利用されていても、シリアル通信情報には依存せず、電子制御装置は受信信号電圧の大小比較回路よって書込みモードであるかどうかの判定を行うようになっているので、制御用マイクロプロセッサの動作状態に依存しないで手軽に書込みモードの判定を行うことができる効果がある。
また、汎用のシリアル通信回線には、制御定数の書込を行うための第二の外部ツールが接続された場合に、誤ってプログラムの転送書込みモードになって、既に書込み保存されていた全体制御プログラムが破壊される恐れがなく、全体制御プログラムの信頼性が向上する効果がある。

この発明の実施の形態１によるプログラムツールが接続される電子制御装置の全体ブロック図である。 図１のプログラムツールが接続される電子制御装置のＬＡＮトランシーバの説明用回路図とタイムチャートである。 図１のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの前半図である。 図１のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの後半図である。 この発明の実施の形態２によるプログラムツールが接続される電子制御装置の全体ブロック図である。 図５のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの前半図である。 図５のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの後半図である。 この発明の実施の形態３によるプログラムツールが接続される電子制御装置の全体ブロック図である。 図８のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの前半図である。 図８のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの後半図である。 図８のプログラムツールが接続される電子制御装置の初期設定データの設定テーブルである。 図８のプログラムツールが接続される電子制御装置の初期設定データの説明用線図である。

実施の形態１．
（１）構成の詳細な説明
以下、この発明の実施の形態１による「プログラムツールが接続される電子制御装置」の全体ブロック図である図１について説明する。
図１において、プログラムツールが接続される電子制御装置３０Ａは、プログラム書込装置である第一の外部ツール１０Ａと、電子制御装置２０Ａとを、通信回線ＬＡＮＨ，ＬＡＮＮによって接続して構成されていて、外部ツール１０Ａは電子制御装置２０Ａの出荷調整工程に設けられた製造ライン内の設備であり、電子制御装置２０Ａは最終出荷調整ラインに順次移送されてきた未完成状態の製品となっていて、第一の外部ツール１０Ａによって制御プログラムの書込みを行い、模擬的に接続されたセンサ６０と電気負荷７０を用いて性能テストが行われるようになっている。
第一の外部ツール１０Ａは電源線８０を介して商用電源から給電されて動作し、第一の外部ツール１０Ａ内に設けられた制御電源１０８は例えばＤＣ５Ｖである安定化された制御電圧Ｖｃｃを生成し、高圧電源１０９は例えばＤＣ２０Ｖの安定化された高圧電圧Ｖａａを生成するようになっている。

第一の外部ツール１０Ａの主要構成要素である転送用マイクロプロセッサ１００は、制御電圧Ｖｃｃによって給電駆動され、ブートプログラムメモリ１０１と、ツール制御プログラムメモリ１０２Ａと、ＲＡＭメモリ１０３と協働して、電子制御装置２０Ａに対して後述のプログラムの転送を行なうようになっている。
例えばメモリカセットであるソースメモリ１０４Ａには、第一の外部ツール１０Ａから電子制御装置２０Ａ内のプログラムメモリ２０４Ａに転送される全体制御プログラムＴＣＰＲＧが格納されている。
例えばメモリカセットであるソースメモリ１０５には、第一の外部ツール１０Ａから電子制御装置２０Ａ内のデータメモリ２０５に転送される初期設定データＣＤＡＴが格納されている。
なお、全体制御プログラムＴＣＰＲＧは、後述する入出力主制御プログラムＣＰＲＯＧと、仮設定データＣＤＡＴ０と、交信制御プログラムＴＰＲＧＵによって構成されている。

第一の外部ツール１０Ａには、マン・マシンインタフェースとしての操作キー１０６（キーボード）と表示器１０７（ディスプレイ装置）とが設けられていて、操作キー１０６によってプログラムの転送書込み指令が発生し、表示器１０７には書込み完了表示、或いは異常発生情報の表示が行なわれるようになっている。
なお、電子制御装置２０Ａ内に既に何らかの入出力制御プログラムや初期設定データ・仮設定データが格納されているときには、これらの既存データは一括削除され、新たなプログラムが転送書換えされるようになっている。
第一の外部ツール１０Ａ内に設けられたＬＡＮ通信用のドライバ１１０（以下、親局ドライバ１１０という）は、図２で詳述するとおり、転送用マイクロプロセッサ１００が発生する送信論理信号ＴＸＤの論理レベルが優勢論理（例えば「Ｌ」）のときに、一方の通信回線ＬＡＮＨの出力が論理レベル「Ｈ」で、他方の通信回線ＬＡＮＮの出力論理が「Ｌ」レベルとなるドミナントモードとなるように、一対の通信回線ＬＡＮＨ，ＬＡＮＮを駆動するための一対の出力信号を発生する。
また、送信論理信号ＴＸＤの論理レベルが劣勢論理（例えば「Ｈ」）のときには、一対の通信回線ＬＡＮＨ，ＬＡＮＮの出力論理レベルが、共に親局ドライバ１１０に与えられた電源電圧である制御電圧Ｖｃｃの中間電圧でフローティング状態となるリセッシブモードとなる。

第一の外部ツール１０Ａ内に設けられたＬＡＮ通信用のレシーバ１１１（以下、親局レシーバ１１１という）は、一対の通信回線ＬＡＮＨ，ＬＡＮＮの差動信号電圧に応動する受信論理信号ＲＸＤを発生して転送用マイクロプロセッサ１００に入力し、受信論理信号ＲＸＤは通信回線ＬＡＮＨ，ＬＡＮＮがドミナントモードであれば優勢論理（例えば「Ｌ」）、リセッシブモードであれば劣勢論理（例えば「Ｈ」）となるようになっている。
高圧電源スイッチ１０９Ａは転送用マイクロプロセッサ１００が発生する切換信号ＭＯＤに応動するトランジスタスイッチであり、この高圧電源スイッチ１０９Ａが閉路すると通信回線ＬＡＮＨには高圧電源１０９が発生する高圧電圧Ｖａａが印加されるようになっている。
なお、高圧電圧Ｖａａの値は親局ドライバ１１０の電源電圧である制御電圧Ｖｃｃよりも大きく、望ましくは電子制御装置２０Ａの電源電圧である後述の駆動電圧Ｖｂｂよりも更に大きく、通信回線ＬＡＮＨ，ＬＡＮＮに接続される全てのドライバとレシーバの耐圧よりは低い電圧となっている。

外部電源９０は例えば車載バッテリに相等する地上電源であって、電源リレーＲｙの出力素子９１が閉路すると電子制御装置２０Ａに対して例えばＤＣ１２Ｖ系の駆動電圧Ｖｂｂを供給するようになっている。
なお、電源リレーＲｙは電源スイッチ９２が閉路されたときに付勢され、電源スイッチ９２が開路されても、暫時（予め設定された所定時間内）は、電子制御装置２０Ａが発生する自己保持駆動出力ＤＲＶによって付勢が持続し、当該所定時間の経過後に消勢されるようになっている。
電子制御装置２０Ａの主要構成要素である制御用マイクロプロセッサ２００は、制御電源２０８が発生する制御電圧Ｖｃｃを電源として動作し、入力インタフェース回路２０６を介して接続された検査設備としてのセンサ６０の動作状態に応動して、出力インタフェース回路２０７を介して接続された検査設備としての電気負荷７０を駆動制御することができるようになっている。
なお、制御電源２０８が立ち上がると、電源投入検出パルス発生回路２０９はパワーオンリセット信号ＲＳＴ０を発生して、論理和素子２２１を介して制御用マイクロプロセッサ２００を初期化して起動するようになっている。

ブートプログラムメモリ２０１は、例えばフラッシュメモリである後述のプログラムメモリ２０４Ａの一部領域であるか、又は分割接続されたＲＯＭメモリであって、第一の外部ツール１０Ａと電子制御装置２０Ａとが、予め設定された所定のＬＡＮ通信プロトコルに基づいて、全体制御プログラムＴＣＰＲＧをソースメモリ１０４Ａからプログラムメモリ２０４Ａへ転送するための転送制御プログラムＴＰＲＧが格納されている。
プログラムメモリ２０４Ａは、例えばブロック単位で一括消去が可能な不揮発性のフラッシュメモリであって、このプログラムメモリ２０４Ａにはソースメモリ１０４Ａから全体制御プログラムＴＣＰＲＧが転送格納される。
データメモリ２０５は、例えばフラッシュメモリである前述のプログラムメモリ２０４Ａの一部領域であるか、又は分割接続された電気的に読み書きが行える不揮発性のメモリであって、このデータメモリ２０５にはソースメモリ１０５から初期設定データＣＤＡＴが転送格納される。

なお、プログラムメモリ２０４Ａに格納された全体制御プログラムＴＣＰＲＧは、電子制御装置２０Ａに接続されたセンサ６０の動作状態に応動して、電気負荷７０を駆動制御するための入出力主制御プログラムＣＰＲＯＧと、後述の第二の外部ツール１０Ｃを用いて初期設定データＣＤＡＴをデータメモリ２０５に転送するための交信制御プログラムＴＰＲＧＵと、初期設定データＣＤＡＴが書込みされるまでの期間において、初期設定データＣＤＡＴの代替となる仮設定データＣＤＡＴ０とによって構成されている。
演算処理用のＲＡＭメモリ２０３は、第一の外部ツール１０Ａのソースメモリ１０４Ａ及び１０５から電子制御装置２０Ａのプログラムメモリ２０４Ａとデータメモリ２０５への転送情報を中継したり、電子制御装置２０Ａの実働運転中においては、可変制御定数の経時変化を学習記憶して、初期設定データＣＤＡＴの内容を逐次更新補正するための記憶媒体として使用されるものである。

なお、ＲＡＭメモリ２０３は、電源リレーの出力素子９１が開路しても、図示しないバックアップ電源によって書込み情報は保持されるようになっている。
また、制御用マイクロプロセッサ２００は初期設定データＣＤＡＴが格納されていないときには、入出力主制御プログラムＣＰＲＯＧと仮設定データＣＤＡＴ０に基づく入出力制御プログラムＣＰＲＯＧ＋ＣＤＡＴ０に基づいて入出力制御を行ない、初期設定データＣＤＡＴが格納されると入出力主制御プログラムＣＰＲＯＧと初期設定データＣＤＡＴに基づく入出力制御プログラムＣＰＲＯＧ＋ＣＤＡＴに基づいて入出力制御を行ない、初期設定データＣＤＡＴの一部は制御用マイクロプロセッサ２００の学習演算機能によって補正されるようになっている。

電子制御装置２０Ａに設けられ、制御電圧Ｖｃｃを電源電圧として動作するレシーバ２１１（以下、子局レシーバ２１１という）と、ドライバ２１０（以下、子局ドライバ２１０という）は通信回線ＬＡＮＨ，ＬＡＮＮを介して第一の外部ツール１０Ａと接続され、子局レシーバ２１１から得られる受信論理信号ＲＸＤは制御用マイクロプロセッサ２００に入力され、制御用マイクロプロセッサ２００が発生する送信論理信号ＴＸＤは子局ドライバ２１０を介して第一の外部ツール１０Ａへ送信されるようになっている。
なお、ここでいう子局ドライバ２１０と子局レシーバ２１１は図８で後述するとおり、親局が存在しなくても子局間で自由に信号交信が行えるものとなっている。
分圧抵抗２１３，２１４と平滑コンデンサ２１５は、通信回線ＬＡＮＨとグランド回路ＧＮＤ間の電圧を分圧して、第１の入力信号電圧として比較回路２１２Ａの正入力端子に入力するようになっている。
正帰還抵抗２１６は比較回路２１２Ａの出力端子と正入力端子間に接続され、比較回路２１２Ａの出力論理レベルに応動して第１の入力信号電圧の値を変更してヒステリシス特性を持たせるためのものとなっている。
比較回路２１２Ａの負入力端子には、基準電圧源２１７Ａから第２の入力信号電圧として例えばＤＣ２．１Ｖが印加されている。

従って、第１の入力信号電圧が２．１Ｖ以上に増加すると、比較回路２１２Ａの出力信号である判定論理信号ＣＭＰの論理レベルが「Ｈ」となり、一旦出力論理レベルが「Ｈ」になると、第１の入力信号電圧が例えば１．６Ｖ以下に減少するまでは論理レベル「Ｈ」を維持し、１．６Ｖ未満になると論理レベルが「Ｌ」に復帰するように正帰還抵抗２１６の抵抗値が定められている。
一方、分圧抵抗２１４と正帰還抵抗２１６とが並列接続されているときの分圧抵抗２１４・（２１４／／２１６）による分圧比は例えば１／８となっており、この場合、通信回線ＬＡＮＨに高圧電圧Ｖａａ＝２０Ｖが印加されると第１の入力信号電圧は２０／８＝２．５Ｖとなるので、比較回路２１２Ａは確実に動作して判定論理信号ＣＭＰは論理レベル「Ｈ」となる。
しかしながら、通信回線ＬＡＮＨの信号電圧がＶｃｃ＝５Ｖのときには、第１の入力信号電圧は５／８＝０．６Ｖに分圧されているので、比較回路２１２Ａは確実に不作動となって判定論理信号ＣＭＰは論理レベル「Ｌ」となる。
また、電子制御装置２０Ａの実働運転中において、通信回線ＬＡＮＨが外部電源９０の正配線に混触し、このときの駆動電圧がＶｂｂ＝１２〜１６Ｖであった場合には、第１の入力信号電圧は１２〜１６／８＝１．５〜２．０Ｖとなるので、判定論理信号ＣＭＰが論理レベル「Ｈ」になることはない。

書込モード判定回路２１８Ａは、判定論理信号ＣＭＰが出力論理レベル「Ｈ」を、予め設定した所定の継続時間の間で持続したことによって、書込モード信号ＷＭを発生するようになっている。
リセットパルス発生回路２１９は、書込モード判定回路２１８Ａが書込モード信号ＷＭを発生したことに伴って、第１リセット信号ＲＳＴ１を発生し、論理和素子２２１を介して制御用マイクロプロセッサ２００を初期化して再起動するようになっている。
制御用マイクロプロセッサ２００が起動すると、予め設定された所定周期以下のパルス列信号であるウォッチドッグ信号ＷＤＳを発生し、ウォッチドッグタイマ２２０はウォッチドッグ信号ＷＤＳのパルス幅が予め設定された所定値以下であれば、出力許可信号ＯＵＴＥを発生して出力インタフェース回路２０７の出力発生を許可するとともに、自己保持回路２２２に作用して電源リレーＲｙに対する自己保持駆動出力ＤＲＶを発生するようになっている。
但し、ウォッチドッグ信号ＷＤＳのパルス幅が予め設定された所定値を超過すると、出力許可信号ＯＵＴＥは停止して第２リセット信号ＲＳＴ２が発生し、論理和素子２２１を介して制御用マイクロプロセッサ２００を初期化して再起動するようになっている。

次に、図１に示したＬＡＮトランシーバの説明用回路図とタイムチャートである図２について説明する。
図２（Ａ）において、親局ドライバ１１０と親局レシーバ１１１を一体化して構成されたＬＡＮトランシーバ１１００は、制御電圧Ｖｃｃが印加される正側配線に接続された上流トランジスタ１１０１Ｈと、当該上流トランジスタ１１０１Ｈに直列接続された上流ダイオード１１０２Ｈと、グランド回路ＧＮＤに接続された下流トランジスタ１１０１Ｎと、当該下流トランジスタ１１０１Ｎに直列接続された下流ダイオード１１０２Ｎを備え、上流トランジスタ１１０１Ｈの下流端は通信回線ＬＡＮＨに接続するための上流出力端子に接続され、下流トランジスタ１１０１Ｎの上流端は通信回線ＬＡＮＮに接続するための下流出力端子に接続されている。
Ｐチャンネル形の電界効果型トランジスタである上流トランジスタ１１０１Ｈのゲート端子と、Ｎチャンネル形の電界効果型トランジスタである下流トランジスタ１１０１Ｎのゲート端子とは、駆動抵抗１１０３とＮＰＮ形トランジスタである駆動トランジスタ１１０４との直列回路によって接続され、駆動トランジスタ１１０４が導通すると上流トランジスタ１１０１Ｈ及び下流トランジスタ１１０１Ｎが導通するようになっている。

上流ゲート抵抗１１０５Ｈは上流トランジスタ１１０１Ｈのゲート端子と正側配線との間に接続され、下流ゲート抵抗１１０５Ｎは下流トランジスタ１１０１Ｎのゲート端子とグランド回路ＧＮＤとの間に接続され、駆動トランジスタ１１０４が開路すると上流トランジスタ１１０１Ｈと下流トランジスタ１１０１Ｎが開路するようになっている。
開路安定抵抗１１０６は駆動トランジスタ１１０４のベース端子とグランド回路ＧＮＤ間に接続され、駆動トランジスタ１１０４は送信論理信号ＴＸＤが入力される論理反転素子１１１０を介してベース電圧が印加されるようになっている。
正側配線とグランド回路ＧＮＤとの間に接続された上流分圧抵抗１１０７Ｈ，１１０７Ｎの相互の接続点は、通信回線ＬＡＮＨの上流出力端子に接続されている。
正側配線とグランド回路ＧＮＤとの間に接続された下流分圧抵抗１１０８Ｈ，１１０８Ｎの相互の接続点は下流出力端子ＬＡＮＮに接続されている。
差動増幅器によって構成された親局レシーバ１１１の正側入力端子は、通信回線ＬＡＮＨの上流出力端子に接続され、負側入力端子は下流出力端子ＬＡＮＮに接続され、出力端子は受信論理信号ＲＸＤを発生するようになっている。

図２（Ｂ）において、送信論理信号ＴＸＤの論理レベルを「Ｈ」にすると、駆動トランジスタ１１０４は開路し、上流トランジスタ１１０１Ｈと下流トランジスタ１１０１Ｎが不導通となって、通信回線ＬＡＮＨの上流出力端子は上流分圧抵抗１１０７Ｈ，１１０７Ｎの分圧比で定まる中間電圧となり、下流出力端子ＬＡＮＮは下流分圧抵抗１１０８Ｈ，１１０８Ｎの分圧比で定まる中間電圧となるリセッシブモードとなり、この状態では受信論理信号ＲＸＤの論理レベルは「Ｈ」となるように親局レシーバ１１１の入力回路が構成されている。
また、送信論理信号ＴＸＤの論理レベルを「Ｌ」にすると、駆動トランジスタ１１０４は閉路し、上流トランジスタ１１０１Ｈと下流トランジスタ１１０１Ｎが導通して、通信回線ＬＡＮＨの上流出力端子は論理レベル「Ｈ」、下流出力端子ＬＡＮＮは論理レベル「Ｌ」となるドミナントモードとなり、この状態では受信論理信号ＲＸＤの論理レベルは「Ｌ」となっている。
なお、この実施の形態１においては通信回線ＬＡＮＨ，ＬＡＮＮの論理レベルがドミナントモードであるときには、ドライバの送信論理信号ＴＸＤとレシーバの受信論理信号ＲＸＤの論理レベルは「Ｌ」となり、リセッシブモードではドライバの送信論理信号ＴＸＤとレシーバの受信論理信号ＲＸＤの論理レベルは「Ｈ」であるとしたが、ドライバの入力回路又はレシーバの出力回路に論理反転素子が挿入されると、入出力の論理レベルは反転することになる。

また、図２（Ａ）で示されたＬＡＮトランシーバ１１００内の上流ダイオード１１０２Ｈは、図１で示した高圧電源スイッチ１０９Ａが閉路したときに、高圧電源１０９から制御電源１０８へ流れる電流を阻止するようになっている。
また、図１で示した高圧電源スイッチ１０９Ａに内蔵された直列ダイオードは、高圧電源１０９が出力停止しているときに、通信回線ＬＡＮＨがグランド回路ＧＮＤに短絡接続されるのを防止するためのものとなっている。
一方、図２（Ａ）で示されたＬＡＮトランシーバ１１００内の下流ダイオード１１０２Ｎは、通信回線ＬＡＮＮに対して負電圧を印加することができるようになっている。
従って、書込みモードを指示するための高圧電圧は、制御電圧Ｖｃｃとは異なる異種電圧であればよいので、通信回線ＬＡＮＮ側に負電圧を印加することによって書込みモードを指示することもできるが、この場合には第一の外部ツール１０Ａ、電子制御装置２０Ａが負電圧電源を備える必要があって得策ではない。

（２）作用・動作の詳細な説明
以下、図１に示したプログラムツールが接続される電子制御装置３０Ａの制御動作を示すフローチャートの前半図である図３と後半図である図４によって作用・動作を詳細に説明する。
まず、図３において、工程Ｓ３００において第一の外部ツール１０Ａに電源が投入されると、図示しないパワーオンリセット回路が作用（工程Ｓ３００ａ参照）して転送用マイクロプロセッサ１００は初期化されて、工程Ｓ３０１ａにおいてプログラムの転送制御動作を開始する。
続く工程Ｓ３０１ｂでは、まず、ブートプログラムメモリ１０１内の起動プログラムが実行されるが、ツール制御プログラムメモリ１０２Ａに既にツール制御プログラムが書込まれている場合には直ちに工程Ｓ３０１ｃへ移行して、以降の工程Ｓ３０２から図４の工程Ｓ３１９に至るツール制御プログラムが実行される。
工程Ｓ３０２は操作キー１０６の操作情報を読出し、続く工程Ｓ３０３では工程Ｓ３０２によるキー操作が書込みモードの設定キーであったかどうかを判定し、書込みモードキーが操作された場合にはＹＥＳの判定を行って工程Ｓ３０４へ移行し、一方、書込みモードキーが押されなかった場合にはＮＯの判定を行って工程Ｓ３０２へ復帰して、工程Ｓ３０２と工程Ｓ３０３を循環しながら書込みモードキーが押されるのを待機することになる。

一方、工程Ｓ３２０ａａで電源スイッチ９２が投入されると、続く工程Ｓ３２０で電源リレーＲｙの出力素子９１が閉路して、電子制御装置２０Ａに対して駆動電圧Ｖｂｂが印加される。
その結果、制御電源２０８が制御電圧Ｖｃｃを発生して、制御用マイクロプロセッサ２００及び子局レシーバ２１１、子局ドライバ２１０を含む各部に制御電圧Ｖｃｃを供給するとともに、電源投入検出パルス発生回路２０９はパワーオンリセット信号ＲＳＴ０を発生し、論理和素子２２１を介して制御用マイクロプロセッサ２００を初期化し（工程Ｓ３２０ａ参照）、工程Ｓ３２１において制御動作を開始する。
続く工程Ｓ３２２では、書込モード判定回路２１８Ａが書込モード信号ＷＭを発生しているかどうかを読出して工程Ｓ３２４へ移行する。
工程Ｓ３２４では、書込モード信号ＷＭが発生していればＹＥＳの判定を行って工程Ｓ３２５へ移行し、書込モード信号ＷＭを発生していなければＮＯの判定を行って工程Ｓ３２７へ移行する。
工程Ｓ３２７では図４で後述する工程Ｓ３４４によって、全体制御プログラムＴＣＰＲＧがプログラムメモリ２０４Ａに格納されているかどうかが判定され、若しも全体制御プログラムＴＣＰＲＧが既に書込み保存されていればＹＥＳの判定を行なって工程Ｓ３２８へ移行し、全体制御プログラムＴＣＰＲＧがまだ書込みされていなければ、ＮＯの判定を行って動作終了工程Ｓ３３０へ移行する。

なお、ブートプログラムメモリ２０１には、第一の外部ツール１０Ａと電子制御装置２０Ａとが、ＬＡＮ通信プロトコルに基づいて全体制御プログラムＴＣＰＲＧを転送するための転送制御プログラムＴＰＲＧが予め格納されている。
従って、全体制御プログラムＴＣＰＲＧが未保存の状態では、動作終了工程Ｓ３３０を経由して動作開始工程Ｓ３２１へ循環移行し、制御用マイクロプロセッサ２００は動作開始工程Ｓ３２１・工程Ｓ３２２・工程Ｓ３２４・工程Ｓ３２７・動作終了工程Ｓ３３０・動作開始工程Ｓ３２１を循環実行し、書込モード信号ＷＭの発生を待機している状態となる。
工程Ｓ３２８では後述の工程Ｓ３２５によって記憶された書込モード信号ＷＭの発生情報に関する記憶を消去してから、図４の工程Ｓ３４０へ移行する。
第一の外部ツール１０Ａにおいて書込モードの設定操作が行われると、工程Ｓ３０４では切換信号ＭＯＤを発生し、その結果、高圧電源スイッチ１０９Ａが閉路して通信回線ＬＡＮＨには高圧電圧Ｖａａが印加される。

続く工程Ｓ３０８では切換信号ＭＯＤの発生時間が所定の継続時間に達したかどうかを判定し、未達であればＮＯの判定を行って工程Ｓ３０４へ復帰して高圧電圧Ｖａａの印加を持続し、予め設定された所定の継続時間に到達するとＹＥＳの判定を行って工程Ｓ３０９へ移行する。
工程Ｓ３０９では切換信号ＭＯＤを解除し、一対の通信回線ＬＡＮＨ，ＬＡＮＮには親局ドライバ１１０又は子局ドライバ２１０が発生する信号電圧が印加されるようにしてから、図４の工程Ｓ３１２へ移行する。
一方、電子制御装置２０Ａでは、工程Ｓ３２４がＹＥＳの判定を行ったことによって前述の循環ループを脱出し、工程Ｓ３２５において書込モード信号ＷＭが発生したことを記憶して工程Ｓ３２６へ移行する。
続く工程Ｓ３２６では書込モード判定回路２１８Ａが発生している書込モード信号ＷＭが論理レベル「Ｌ」に復帰して、通信回線ＬＡＮＨに対する高圧電圧Ｖａａの印加が解除されたかどうかを判定し、高圧電圧Ｖａａの印加が解除されればＹＥＳの判定を行って、図４の工程Ｓ３３２へ移行し、一方、高圧電圧Ｖａａの印加が解除されていなければＮＯの判定を行って工程Ｓ３２６へ復帰して、高圧電圧Ｖａａの印加が解除されるのを待機する。

続く図４において、工程Ｓ３０９に続いて動作する工程Ｓ３１２では、ソースメモリ１０４Ａに格納された全体制御プログラムＴＣＰＲＧが送信されるが、電子制御装置２０Ａ側では工程Ｓ３３２によって工程Ｓ３１２で送信された全体制御プログラムＴＣＰＲＧを受信して一時的にはＲＡＭメモリ２０３に格納し、やがては後述の工程Ｓ３４４においてプログラムメモリ２０４Ａに転送されるようになっている。
なお、全体制御プログラムＴＣＰＲＧは複数バイト単位でＲＡＭメモリ２０３を経由しながら、工程Ｓ３３２において逐次プログラムメモリ２０４Ａに転送するようにしてもよい。

工程Ｓ３１２に続く工程Ｓ３１３では、全体制御プログラムＴＣＰＲＧの送信が完了したかどうかを判定し、未完了であればＮＯの判定を行って工程Ｓ３１２へ復帰し、完了であればＹＥＳの判定を行って工程Ｓ３１４へ移行して、電子制御装置２０Ａに対してプログラムの転送完了信号を送信する。
工程Ｓ３３２に続く工程Ｓ３３４では、工程Ｓ３１４で送信される完了信号を受信したかどうかを判定し、未受信であればＮＯの判定を行って工程Ｓ３３２へ復帰し、受信すればＹＥＳの判定を行って工程Ｓ３３５へ移行する。
工程Ｓ３３５では、工程Ｓ３３２で受信した全体制御プログラムＴＣＰＲＧを、例えばＣＲＣチェックで代表される符号点検手段によって点検して異常の有無を判定し、続く工程Ｓ３３６では異常が無ければＮＯの判定を行って工程Ｓ３３８へ移行し、異常があればＹＥＳの判定を行って工程Ｓ３３７へ移行する。
工程Ｓ３３７では第一の外部ツール１０Ａに対して異常発生報告を返信して動作終了工程Ｓ３３０へ移行する。
工程Ｓ３３８では、工程Ｓ３２５で記憶しておいた書込モード信号ＷＭの記憶を解除してから動作終了工程Ｓ３３０へ移行する。

工程Ｓ３１４に続く工程Ｓ３１７では、工程Ｓ３３７で報告返信された異常発生情報を受信して、異常の有無を判定し、異常があればＹＥＳの判定を行って工程Ｓ３１８へ移行し、異常がなければＮＯの判定を行って工程Ｓ４００へ移行する。
工程Ｓ３１８では異常発生を表示器１０７によって報知し、再操作を指示して動作終了工程Ｓ３１９へ移行する。
工程Ｓ４００では、ソースメモリ１０５に格納されている初期設定データＣＤＡＴを送信して動作終了工程Ｓ３１９へ移行する。
図３の工程Ｓ３２８に続く工程Ｓ３４０では、工程Ｓ３３２で受信した全体制御プログラムＴＣＰＲＧか、後述の工程Ｓ３４４でプログラムメモリ２０４Ａに転送保存された全体制御プログラムＴＣＰＲＧが起動される。
続く工程Ｓ４３０では、工程Ｓ４００で送信された初期設定データＣＤＡＴが、工程Ｓ３４０で起動された全体制御プログラムＴＣＰＲＧの中の交信制御プログラムＴＰＲＧＵによって受信され、ＲＡＭメモリ２０３に一時保存される。

続く工程Ｓ３４１では工程Ｓ３４０で起動された全体制御プログラムＴＣＰＲＧの中の入出力主制御プログラムＣＰＲＯＧによって入出力制御が実行される。
続く工程Ｓ３４２では電子制御装置２０Ａに入力されている電源スイッチ９２が閉路されているかどうかを判定し、閉路されていれば動作終了工程Ｓ３３０を経由して動作開始工程Ｓ３２１へ循環移行し、開路されていればＮＯの判定を行って工程Ｓ３４３へ移行する。
なお、工程Ｓ３４２による電源スイッチ９２が閉路されているかどうかを判定は、全体制御プログラムＴＣＰＲＧの中で所定周期未満の間隔で実行されるようになっている。
工程Ｓ３４３では電源スイッチ９２が初めて開路されて、まだ全体制御プログラムＴＣＰＲＧや初期設定データＣＤＡＴがプログラムメモリ２０４Ａやデータメモリ２０５に転送保存されていないときにＹＥＳの判定を行って工程Ｓ３４４へ移行し、転送保存が完了している再度の電源スイッチ９２の遮断時にはＮＯの判定を行って工程Ｓ３４５へ移行する。

工程Ｓ３４４では、工程Ｓ３３２で受信し、ＲＡＭメモリ２０３に書込みされていた全体制御プログラムＴＣＰＲＧが、プログラムメモリ２０４Ａの所定のアドレスに転送保存されるとともに、工程Ｓ４３０で受信し、ＲＡＭメモリ２０３に書込みされていた初期設定データＣＤＡＴが、データメモリ２０５の所定のアドレスに転送保存される。
工程Ｓ３４５では、工程Ｓ３４５で格納された初期設定データＣＤＡＴの一部について、電子制御装置２０Ａの運転中に学習記憶された適性値に書換えたり、運転中に発生した異常情報の類別集計値が、異常発生履歴情報として更新保存されるようになっている。
工程Ｓ３４６では、工程Ｓ３４４又は工程Ｓ３４５によるプログラムメモリ２０４Ａやデータメモリ２０５への転送処理が完了した時点でウォッチドッグ信号ＷＤＳを停止する。
工程Ｓ３４７では、ウォッチドッグ信号ＷＤＳが停止したことによって、ウォッチドッグタイマ２２０が出力許可信号ＯＵＴＥを停止し、これによって自己保持回路２２２が自己保持駆動出力ＤＲＶを停止して電源リレーＲｙが消勢されるようになっている。

なお、プログラムメモリ２０４Ａに対するプログラムの転送が完了し、第一の外部ツール１０Ａを取外した実働運転状態においては、電源投入によって工程Ｓ３２１で制御用マイクロプロセッサ２００が動作を開始すると、工程Ｓ３２２によって一時的に書込モード信号ＷＭが読み出され、工程Ｓ３２４がＮＯの判定を行い、工程Ｓ３２７がＹＥＳの判定を行うことによって、工程Ｓ３２８を経由して工程Ｓ３４０によって全体制御プログラムＴＣＰＲＧが起動され、工程Ｓ３４１によって入出力制御が実行される。
電源スイッチ９２が閉路している状態では工程Ｓ３４２から動作終了工程Ｓ３３０へ定期的に移行して、動作開始工程Ｓ３２１・工程Ｓ３２２・工程Ｓ３２４・工程Ｓ３２７・工程Ｓ３２８・工程Ｓ３４０・工程Ｓ４３０・工程Ｓ３４１・工程Ｓ３４２・動作終了工程Ｓ３３０が繰返し実行されることになる。
しかしながら、電源スイッチ９２が開路されると工程Ｓ３４２がＮＯの判定を行って循環ループを脱出して、工程Ｓ３４４又は工程Ｓ３４５を実行してから電源リレーＲｙが消勢されることになる。
電源スイッチ９２が再び閉路されて制御用マイクロプロセッサ２００が動作を開始すると、データメモリ２０５に格納されていた初期設定データＣＤＡＴは工程Ｓ３４１においてＲＡＭメモリ２０３に読出転送され、電子制御装置２０Ａの運転中において一部の初期設定データＣＤＡＴについて学習補正が行われるようになっている。

（３）実施の形態１の要点と特徴
以上の説明で明らかなとおり、この発明の実施の形態１による「プログラムツールが接続される電子制御装置」は、本願の請求項１に記載の発明に関連して、以下の特徴を備えている。
この発明の実施の形態１による「プログラムツールが接続される電子制御装置」は、入力インタフェース回路２０６を介して外部接続されたセンサ６０の動作状態と、電気的に読み書きが行える不揮発性のプログラムメモリ２０４Ａに格納された全体制御プログラムＴＣＰＲＧの一部である入出力主制御プログラムＣＰＲＯＧの内容に応動して、出力インタフェース回路２０７を介して外部接続された電気負荷７０を駆動制御する制御用マイクロプロセッサ２００を備えた電子制御装置２０Ａと、前記全体制御プログラムＴＣＰＲＧが書き込まれているソースメモリ１０４Ａと、当該全体制御プログラムＴＣＰＲＧを、前記プログラムメモリ２０４Ａに転送書込みするための転送用マイクロプロセッサ１００とを備えた第一の外部ツール１０Ａとが、相互にシリアル接続される「プログラムツールが接続される電子制御装置」３０Ａであって、前記シリアル接続は、前記第一の外部ツール１０Ａ側の親局ドライバ１１０及び親局レシーバ１１１と、前記電子制御装置２０Ａ側の子局レシーバ２１１及び子局ドライバ２１０を一対の通信回線ＬＡＮＨ，ＬＡＮＮによって接続した、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバ１１００が使用され、前記一対の通信回線ＬＡＮＨ，ＬＡＮＮは、少なくとも前記第一の外部ツール１０Ａに代わる第二の外部ツール１０Ｃがシリアル接続される汎用通信回線となっており、前記制御用マイクロプロセッサ２００は更に、演算処理用のＲＡＭメモリ２０３と、いずれもが前記プログラムメモリ２０４Ａの一部領域であるか、又は分割して接続された不揮発性のブートプログラムメモリ２０１と、可変設定される制御定数又は一部の制御プログラムを含む制御定数が格納される不揮発性のデータメモリ２０５とを備えている。

前記ブートプログラムメモリ２０１には前記ＬＡＮトランシーバ１１００を介して前記全体制御プログラムＴＣＰＲＧを転送書込みするための転送制御プログラムＴＰＲＧが予め格納され、前記第一の外部ツール１０Ａは前記転送用マイクロプロセッサ１００と、前記親局ドライバ１１０と前記親局レシーバ１１１とに制御電圧Ｖｃｃを供給する制御電源１０８と、前記全体制御プログラムＴＣＰＲＧを転送する前に前記第一の外部ツール１０Ａが発生する切換信号ＭＯＤに応動して、少なくとも前記一対の通信回線ＬＡＮＨ，ＬＡＮＮの一方に対して高圧電圧Ｖａａを供給する高圧電源１０９とを備え、前記高圧電圧Ｖａａは前記制御電圧Ｖｃｃより高く、前記ＬＡＮトランシーバ１１００が正常動作する耐圧電圧以下の電圧であって、前記第一の外部ツール１０Ａから前記電子制御装置２０Ａに対して前記全体制御プログラムＴＣＰＲＧを転送書込みするときには、少なくとも前記制御用マイクロプロセッサ２００がプログラム書込みモードであることを認識するまでは、前記通信回線ＬＡＮＨ，ＬＡＮＮの一方に高圧電圧Ｖａａが印加され、前記電子制御装置２０Ａは前記通信回線ＬＡＮＨ，ＬＡＮＮによる送信信号電圧が、少なくとも前記制御電圧Ｖｃｃを超過する電圧であるかどうかを判定する比較回路２１２Ａを備えている。

前記比較回路２１２Ａが前記制御電圧Ｖｃｃを超過する高電圧を検出すると、書込モード判定回路２１８Ａによって書込モード信号ＷＭを発生するとともに、リセットパルス発生回路２１９によって前記制御用マイクロプロセッサ２００を初期化して再起動し、再起動された前記制御用マイクロプロセッサ２００は、前記書込モード信号ＷＭによって書込みモードであることを認識し、前記ブートプログラムメモリ２０１を参照して、前記第一の外部ツール１０Ａから送信された前記全体制御プログラムＴＣＰＲＧを受信して、前記プログラムメモリ２０４Ａ、又は当該プログラムメモリと前記データメモリ２０５に転送保存し、前記第二の外部ツール１０Ｃは前記高圧電源１０９を封殺又は除外されていて、前記全体制御プログラムＴＣＰＲＧの他の一部である交信制御プログラムＴＰＲＧＵの内容に基づいて、前記データメモリ２０５に対して前記制御定数の書込を行うようになっている。

また、本願の請求項２に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ａによって前記電子制御装置２０Ａの前記プログラムメモリ２０４Ａに転送書込みされる前記全体制御プログラムＴＣＰＲＧは更に、前記入出力主制御プログラムＣＰＲＯＧに付随する可変制御定数に対する仮設定データＣＤＡＴ０を備えるとともに、前記第一の外部ツール１０Ａは、前記制御定数となる初期設定データＣＤＡＴが格納されたソースメモリ１０５を備え、前記転送用マイクロプロセッサ１００と前記制御用マイクロプロセッサ２００とは協働し、前記交信制御プログラムＴＰＲＧＵを用いて前記初期設定データＣＤＡＴの一部又は全部を前記データメモリ２０５に転送し、前記電子制御装置２０Ａは前記初期設定データＣＤＡＴが前記データメモリ２０５に格納されているときには、当該初期設定データＣＤＡＴと前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行ない、前記初期設定データＣＤＡＴが前記データメモリ２０５に格納されていないときには、前記仮設定データＣＤＡＴ０と前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行なうとともに、前記仮設定データＣＤＡＴ０は更に、前記初期設定データＣＤＡＴとして格納される可変制御定数の上限値と下限値との間にある予め設定された所定値となっている。
以上のとおり、この発明の請求項２に関連し、電子制御装置の製造出荷段階で使用される第一の外部ツールでは、入出力主制御プログラムＣＰＲＯＧに加えて少なくとも可変制御定数に対する仮設定データＣＤＡＴ０が全体制御プログラムＴＣＰＲＧの一部としてプログラムメモリに格納され、可変制御定数が既知である場合には、これを初期設定データＣＤＡＴとしてデータメモリへ転送することもできるようになっている。
従って、一般には可変制御定数の一部は電子制御装置の出荷後において、適用されるセンサと電気負荷の仕様が確定した段階で決定され、この時点で初期設定データＣＤＡＴとしてデータメモリに書込みされるものであるが、出荷時点において可変制御定数が既知である内蔵部品に関するものである場合には、これを初期設定データＣＤＡＴとして格納保存することができるので、取扱上の自由度が向上する特徴がある。

また、本願の請求項４に記載の発明に関連して、以下の特徴を備えている。
前記親局ドライバ１１０と子局ドライバ２１０とは、送信論理信号ＴＸＤが論理レベル「Ｌ」又は「Ｈ」のどちらか一方である優勢論理のときに、前記通信回線ＬＡＮＨ側の論理レベルが「Ｈ」で通信回線ＬＡＮＮ側の論理レベルが「Ｌ」となるドミナントモードとなり、送信論理信号ＴＸＤが反転論理レベル「Ｈ」又は「Ｌ」のどちらか他方である劣勢論理のときに、前記通信回線ＬＡＮＨ，ＬＡＮＮの論理レベルが共に電源電圧の中間電位でフローティング状態となるリセッシブモードとなり、前記高圧電圧Ｖａａは、前記切換信号ＭＯＤが発生したときに前記高圧電源１０９から逆流防止ダイオードを含む高圧電源スイッチ１０９Ａを介して前記通信回線ＬＡＮＨに直接印加されるとともに、前記親局ドライバ１１０及び子局ドライバ２１０の送信論理信号ＴＸＤは劣勢論理又は優勢論理としておくか、もしくは、前記高圧電圧Ｖａａは、前記切換信号ＭＯＤが発生したときに前記高圧電源１０９から逆流防止ダイオードを含む高圧電源スイッチ１０９Ａを介して前記通信回線ＬＡＮＮに直接印加されるとともに、前記親局ドライバ１１０及び子局ドライバ２１０の送信論理信号ＴＸＤは劣勢論理とし、前記比較回路２１２Ａは前記高圧電圧Ｖａａが印加されている通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を監視するようになっている。
以上のとおり、この発明の請求項４に関連し、書込みモードを通達するための高圧電圧Ｖａａは一対の通信回線ＬＡＮＨ又はＬＡＮＮのどちらか一方に直接印加されるようになっている。
従って、通信回線ＬＡＮＨ側に高圧電圧Ｖａａを印加するようにしておけば、親局及び子局ドライバの送信論理信号ＴＸＤは優勢論理又は劣勢論理のどちらでもよい特徴があり、若しも通信回線ＬＡＮＮ側に高圧電圧Ｖａａを印加する場合には、親局及び子局ドライバの送信論理信号ＴＸＤは劣勢論理にしておけばよいことになる。

また、本願の請求項６に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ａと前記電子制御装置２０Ａとがシリアル接続された状態において、前記第一の外部ツール１０Ａの操作キー１０６によって書込みモードの設定が行われると、前記転送用マイクロプロセッサ１００は前記切換信号ＭＯＤを発生して、前記通信回線ＬＡＮＨ又はＬＡＮＮに印加される信号電圧が予め設定された所定の設定期間において前記高圧電圧Ｖａａとなるように切換え接続し、前記所定の設定期間は、前記電子制御装置２０Ａが前記比較回路２１２Ａによって書込みモードであることを認識して、前記制御用マイクロプロセッサ２００を初期化して再起動するに要する時間以上の時間となっており、前記電子制御装置２０Ａは受信信号電圧レベルを判定する前記比較回路２１２Ａが、制御電圧Ｖｃｃによる信号電圧であると判定したことによってシリアル信号情報の送受信を開始するようになっている。
以上のとおり、この発明の請求項６に関連し、電子制御装置において書込みモードの認識が完了し、通信回線の信号電圧が高圧電圧Ｖａａから制御電圧Ｖｃｃに切換えられてから、第一の外部ツールと電子制御装置間のシリアル信号の交信が開始するようになっている。
従って、電子制御装置側にはＬＡＮトランシーバを駆動するための高圧電源が不要となって小型安価な電子制御装置が得られる特徴がある。

また、本願の請求項７に記載の発明に関連して、以下の特徴を備えている。
前記比較回路２１２Ａは前記高圧電圧Ｖａａを受信したことに応動して判定論理信号ＣＭＰを発生し、前記書込モード判定回路２１８Ａは前記判定論理信号ＣＭＰが予め設定された所定の継続時間以上において発生したことによって前記書込モード信号ＷＭを発生し、前記所定の継続時間は、前記ＬＡＮトランシーバが１フレームのデータを送信するに必要とする時間以上の時間となっている。
以上のとおり、この発明の請求項７に関連し、書込モード判定回路は、比較回路の判定論理信号が所定の継続時間以上において発生したことによって前記書込モード信号ＷＭを発生するようになっている。
従って、電子制御装置の実働運転中において、通信回線ＬＡＮＨ，ＬＡＮＮに誘導されたノイズ信号によって、誤って電子制御装置が運転停止する可能性が軽減される特徴がある。
なお、上記所定の継続時間は通常のノイズフィルタで得る時間に比べて大幅に長い時間となっていて、判定論理信号の発生が遅れることになるが、この遅れ時間はプログラムの転送書込み操作の開始時点で１回だけ発生する遅延時間であるため、実用上の問題は発生せず、ノイズ誤動作を防止するために十分な時間を確保することができるものである。

また、本願の請求項９に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ａ内に設けられた前記高圧電源１０９の出力電圧である高圧電圧Ｖａａは、前記電子制御装置２０Ａを給電駆動する直流の駆動電圧Ｖｂｂよりも高い電圧となっており、前記制御用マイクロプロセッサ２００及び前記子局側のドライバ２１０とレシーバ２１１は、前記駆動電圧Ｖｂｂを降圧して得られる予め設定された所定の安定化電源によって給電されるようになっている。
以上のとおり、この発明の請求項９に関連し、書込みモードを判定するために設けられた高圧電圧Ｖａａは、電子制御装置を給電駆動する駆動電圧Ｖｂｂよりも高い電圧となっている。
従って、電子制御装置の実働運転中において、電源線とシリアル通信回線が混触したときに、誤って書込みモードが選択されることがない特徴がある。

また、本願の請求項１０に記載の発明に関連して、以下の特徴を備えている。
前記比較回路２１２Ａは前記高圧電圧Ｖａａが印加されている前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を分圧抵抗２１３，２１４によって減圧して得られる第１の入力信号電圧と、基準電圧源２１７Ａによる予め設定された所定の出力電圧である第２の入力信号電圧とを比較して、前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧が前記制御電圧Ｖｃｃを超過しているときに書込モードに対応した判定論理信号ＣＭＰを発生し、前記比較回路２１２Ａの電源電圧は、前記電子制御装置２０Ａに設けられた制御電源２０８が発生する制御電圧Ｖｃｃとなっている。
以上のとおり、この発明の請求項１０に関連し、電子制御装置内の比較回路にはシリアル通信回線の信号電圧を分圧した減圧電圧が入力されるようになっている。
従って、比較回路を駆動するための電源として高圧電源を必要とせず、制御用マイクロプロセッサを駆動する制御電源がそのまま利用できる特徴がある。

実施の形態２．
（１）構成の詳細な説明
以下、この発明の実施の形態２による「プログラムツールが接続される電子制御装置」の全体ブロック図である図５について、図１との相違点を中心にして説明する。
なお、各図において同一符号は同一部分を示しており、実施の形態１と実施の形態２において対応する符号は大文字のＡとＢで区別されている。
図５において、プログラムツールが接続される電子制御装置３０Ｂは、プログラム書込装置である第一の外部ツール１０Ｂと、複数種類の電子制御装置２０Ｂｎ（ｎ＝１，２，・・・）の中の一つの電子制御装置２０Ｂｎとを通信回線ＬＡＮＨ，ＬＡＮＮによって接続して構成されていて、第一の外部ツール１０Ｂは電子制御装置２０Ｂｎの出荷調整工程に設けられた製造ライン内の設備であり、電子制御装置２０Ｂｎは最終出荷調整ラインに順次移送されてきた未完成状態の製品となっていて、第一の外部ツール１０Ｂによって制御プログラムの書込みを行い、選択された電子制御装置２０Ｂｎに対応して模擬的に接続されたセンサ６０と電気負荷７０を用いて性能テストが行われるようになっている。
第一の外部ツール１０Ｂの主要構成要素である転送用マイクロプロセッサ１００は、制御電圧Ｖｃｃによって給電駆動され、ブートプログラムメモリ１０１と、ツール制御プログラムメモリ１０２Ｂと、ＲＡＭメモリ１０３と協働して、電子制御装置２０Ｂｎに対して後述のプログラムの転送を行なうようになっている。

例えばメモリカセットであるソースメモリ１０４Ｂｎには、電子制御装置２０Ｂｎのプログラムメモリ２０４Ｂｎに転送される全体制御プログラムＴＣＰＲＧが書込まれており、例えばメモリカセットであるソースメモリ１０５には、電子制御装置２０Ｂｎのデータメモリ２０５に転送される初期設定データＣＤＡＴが格納されている。
第一の外部ツール１０Ｂ内に設けられた親局ドライバ１１０と親局レシーバ１１１とによって構成されたＬＡＮトランシーバは図２で説明したとおりのものとなっている。
予め設定された所定周期で断続動作する高圧電源スイッチ１０９Ｂは転送用マイクロプロセッサ１００が発生する切換信号ＭＯＤに応動するトランジスタスイッチであり、この高圧電源スイッチ１０９Ｂが作動すると、親局ドライバ１１０と親局レシーバ１１１の電源電圧は、例えばＤＣ５Ｖの制御電圧Ｖｃｃから、ＤＣ２０Ｖの高圧電圧Ｖａａに切換え接続されるようになっている。

電子制御装置２０Ｂｎの主要構成要素である制御用マイクロプロセッサ２００は、制御電源２０８が発生する制御電圧Ｖｃｃを電源として動作し、入力インタフェース回路２０６を介して接続された検査設備としてのセンサ６０の動作状態に応動して、出力インタフェース回路２０７を介して接続された検査設備としての電気負荷７０を駆動制御することができるようになっている。
ブートプログラムメモリ２０１は、例えばフラッシュメモリである後述のプログラムメモリ２０４Ｂｎの一部領域であるか、又は分割接続されたＲＯＭメモリであって、第一の外部ツール１０Ｂと電子制御装置２０Ｂとが、所定のＬＡＮ通信プロトコルに基づいて、全体制御プログラムＴＣＰＲＧをソースメモリ１０４Ｂｎからプログラムメモリ２０４Ｂｎへ転送するための転送制御プログラムＴＰＲＧが格納されている。
プログラムメモリ２０４Ｂｎは、例えばブロック単位で一括消去が可能な不揮発性のフラッシュメモリであって、このプログラムメモリ２０４Ｂｎにはソースメモリ１０４Ｂｎから全体制御プログラムＴＣＰＲＧが転送格納される。
データメモリ２０５は、例えばフラッシュメモリである前述のプログラムメモリ２０４Ｂｎの一部領域であるか、又は分割接続された電気的に読書きが行える不揮発性のメモリであって、このデータメモリ２０５にはソースメモリ１０５から初期設定データＣＤＡＴが転送格納される。

電子制御装置２０Ｂｎに設けられ、制御電圧Ｖｃｃを電源電圧として動作する子局レシーバ２１１と、子局ドライバ２１０は、通信回線ＬＡＮＨ，ＬＡＮＮを介して第一の外部ツール１０Ｂと接続され、子局レシーバ２１１から得られる受信論理信号ＲＸＤは制御用マイクロプロセッサ２００に入力され、制御用マイクロプロセッサ２００が発生する送信論理信号ＴＸＤは子局ドライバ２１０を介して第一の外部ツール１０Ｂへ送信されるようになっている。
分圧抵抗２１３，２１４と平滑コンデンサ２１５は、通信回線ＬＡＮＨとグランド回路ＧＮＤ間の電圧を分圧して、第１の入力信号電圧として比較回路２１２Ｂの監視入力端子に入力するようになっていて、比較回路２１２Ｂは一対の比較器を組合せた帯域比較回路を構成している。
基準電圧源２１７Ｂは、帯域比較回路を構成する比較回路２１２Ｂに対し、第２の入力信号電圧として例えばＤＣ２．４Ｖを印加し、第３の入力信号電圧として例えばＤＣ２．６Ｖを印加するようになっている。

従って、第１の入力信号電圧が２．４〜２．６Ｖの帯域内であれば、比較回路２１２Ｂの出力信号である判定論理信号ＣＭＰの論理レベルが「Ｈ」となり、２．４Ｖ未満又は２．６Ｖ超過であれば判定論理信号ＣＭＰの論理レベルが「Ｌ」となるようになっている。
一方、分圧抵抗２１３，２１４による分圧比は例えば１／８となっており、通信回線ＬＡＮＨに高圧電圧Ｖａａ＝２０Ｖが印加されると第１の入力信号電圧は２．５Ｖとなるので、比較回路２１２Ｂは確実に動作して判定論理信号ＣＭＰは論理レベル「Ｈ」となる。
しかしながら、通信回線ＬＡＮＨの信号電圧がＶｃｃ＝５Ｖのときには、第１の入力信号電圧は０．６Ｖに分圧されているので、比較回路２１２Ｂは確実に不作動となって判定論理信号ＣＭＰは論理レベル「Ｌ」となる。
また、電子制御装置２０Ｂｎの実働運転中において、通信回線ＬＡＮＨが外部電源９０の正配線に混触し、このときの駆動電圧がＶｂｂ＝１２〜１６Ｖであった場合には、第１の入力信号電圧は１．５〜２．０Ｖとなるので、判定論理信号ＣＭＰが論理レベル「Ｈ」になることはない。

比較回路２１２Ｂは、予め設定された所定周期で断続動作する高圧電源スイッチ１０９Ｂの断続動作に応動して、判定論理信号ＣＭＰの論理レベルが変化する。当該判定論理信号ＣＭＰの論理レベルに応動する書込モード判定回路２１８Ｂは、予め設定された所定時間内に判定論理信号ＣＭＰが予め設定された所定回数の論理変化を行った場合に、書込モード信号ＷＭを発生するようになっている。
なお、親局ドライバ１１０の電源を切換信号ＭＯＤによって断続切換えしている期間において、親局ドライバ１１０の送信論理信号ＴＸＤは優勢論理レベルに維持しておくものとし、子局ドライバ２１０の送信論理信号ＴＸＤは優勢論理又は劣勢論理のいずれであってもよいようになっている。

他の構成については、実施の形態１と同じであるため、ここでは説明を省略する。

（２）作用・動作の詳細な説明
以下、図５に示したプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの前半図である図６と後半図である図７によって、図４と図５との相違点を中心にして作用・動作を説明する。
なお、図６および図７において、Ｓ３００番台およびＳ４００番台の符号で示した工程は、図４および図５と同じ工程であり、相違する工程はＳ６００番台で示されている。
まず、図６において、第一の外部ツール１０Ｂ側の工程Ｓ３０３がＹＥＳの判定を行ったときに作用する工程Ｓ６０４では、親局ドライバ１１０の送信論理信号ＴＸＤの論理レベルを「Ｌ」（優勢論理）にし、切換信号ＭＯＤを断続発生することによって通信回線ＬＡＮＨの印加電圧を高圧電圧Ｖａａ又は制御電圧Ｖｃｃレベルに交互に切換える。
電子制御装置２０Ｂｎ側では、比較回路２１２Ｂによって通信回線ＬＡＮＨから入力された第１の入力信号電圧の値と、基準電圧源２１７Ｂが発生する第２・第３の入力信号電圧とを比較して、第１の入力信号電圧が所定の電圧範囲内であったときに判定論理信号ＣＭＰを発生し、書込モード判定回路２１８Ｂが所定時間内に所定回数の判定論理信号ＣＭＰを検出したことによって書込モード信号ＷＭを発生する。

工程Ｓ３２２に続く工程Ｓ６２４では、書込モード信号ＷＭが発生したかどうかを判定し、発生していないときにはＮＯの判定を行って、工程Ｓ６２７へ移行するようになっている。一方、発生しているときには、ＹＥＳの判定を行って、工程Ｓ３２５へ移行する。
工程Ｓ６２７では、図７で後述する工程Ｓ６４４によって全体制御プログラムＴＣＰＲＧがプログラムメモリ２０４Ｂｎに格納されているかどうかが判定され、もし、全体制御プログラムＴＣＰＲＧが既に書込み保存されていればＹＥＳの判定を行なって、工程Ｓ３２８へ移行し、一方、全体制御プログラムＴＣＰＲＧがまだ書込みされていなければ、ＮＯの判定を行って、動作終了工程Ｓ３３０へ移行する。
工程Ｓ３０９に続く工程Ｓ６００では電子制御装置２０Ｂｎの種類に対応した第一の外部ツール１０Ｂのツール番号を送信し、電子制御装置２０Ｂｎでは工程Ｓ３２６に続く工程Ｓ６２０によってツール番号を受信して、ツール番号の適合性を認証して返信し、第一の外部ツール１０Ｂは適合性を確認して、図７の工程Ｓ６１２へ移行する。
また、工程Ｓ６２０は、図７の工程Ｓ６３２へ移行し、工程Ｓ３２８は、図７の工程Ｓ３４０へ移行する。

続く図７において、前述した工程Ｓ６００に続いて動作する工程Ｓ６１２では、第一の外部ツール１０Ｂのソースメモリ１０４Ｂｎに格納された全体制御プログラムＴＣＰＲＧが送信されるが、電子制御装置２０Ｂｎ側では、予めブートプログラムメモリ２０１に格納されているブートプログラムに基づいて、工程Ｓ６１２によって送信された全体制御プログラムＴＣＰＲＧを受信して一時的にはＲＡＭメモリ２０３に格納し、やがては後述の工程Ｓ６４４において、プログラムメモリ２０４Ｂｎの予め設定された所定領域に転送されるようになっている。
なお、全体制御プログラムＴＣＰＲＧは工程Ｓ６３２において複数バイト単位でＲＡＭメモリ２０３を経由しながら、逐次プログラムメモリ２０４Ｂｎに転送するようにしてもよい。
工程Ｓ３４２に続く工程Ｓ６４３では、電源スイッチ９２が初めて開路されて、工程Ｓ６３２および工程Ｓ４３０による全体制御プログラムＴＣＰＲＧおよび初期設定データＣＤＡＴが、プログラムメモリ２０４Ｂｎまたはデータメモリ２０５に転送保存されていないときにＹＥＳの判定を行って、工程Ｓ６４４へ移行し、一方、転送保存が完了している再度の電源スイッチ９２の遮断時には、ＮＯの判定を行って、工程Ｓ３４５へ移行する。
工程Ｓ６４４では、工程Ｓ６３２で受信しＲＡＭメモリ２０３に書込みされていた全体制御プログラムＴＣＰＲＧが、プログラムメモリ２０４Ｂｎの予め設定された所定のアドレスに転送保存され、工程Ｓ４３０で受信してＲＡＭメモリ２０３に書込みされていた初期設定データＣＤＡＴがデータメモリ２０５の予め設定された所定のアドレスに転送保存される。

なお、プログラムメモリ２０４Ｂｎに対するプログラムの転送が完了し、第一の外部ツール１０Ｂを取外した実働運転状態においては、電源投入によって工程Ｓ３２１で制御用マイクロプロセッサ２００が動作を開始すると、工程Ｓ３２２によって書込モード信号ＷＭの読出しを行い、工程Ｓ６２４がＮＯの判定を行い、工程Ｓ６２７がＹＥＳの判定を行うことによって、工程Ｓ３２８に続く工程Ｓ３４０によって、全体制御プログラムＴＣＰＲＧが起動され、工程Ｓ４３０によって初期設定データＣＤＡＴを受信し、工程Ｓ３４１によって入出力制御が実行される。
電源スイッチ９２が閉路している状態では工程Ｓ３４２から動作終了工程Ｓ３３０へ定期的に移行して、動作開始工程Ｓ３２１・工程Ｓ３２２・工程Ｓ６２４・工程Ｓ６２７・工程Ｓ３２８・工程Ｓ３４０・工程Ｓ４３０・工程Ｓ３４１・工程Ｓ３４２・動作終了工程Ｓ３３０が繰返し実行されることになる。
しかしながら、電源スイッチ９２が開路されると工程Ｓ３４２がＮＯの判定を行って循環ループを脱出して、工程Ｓ６４４又は工程Ｓ３４５を実行してから電源リレーＲｙが消勢されることになる。

以上の説明では通信回線ＬＡＮＨに対する高圧電圧Ｖａａの印加手段として、図１では直接印加方式、図５では電源切換え方式が適用されている。
また、書込モードを確実に判定するための手段として、図１では遅延判定方式、図５では断続駆動方式が適用されている。
また、高圧電圧Ｖａａの比較判定手段として、図１では単なる分圧検出による大小判定方式、図５では帯域比較方式が適用されている。
しかしながら、これらの各方式は適宜の混合編成することができるものであるとともに、高圧電圧を印加する通信回線ＬＡＮＨは通信回線ＬＡＮＮに置き換えることも可能である。

（３）実施の形態２の要点と特徴
以上の説明で明らかな通り、この発明の実施の形態２による「プログラムツールが接続される電子制御装置」は、本願の請求項１に記載の発明に関連して、以下の特徴を備えている。
この発明の実施の形態２による「プログラムツールが接続される電子制御装置」は、入力インタフェース回路２０６を介して外部接続されたセンサ６０の動作状態と、電気的に読み書きが行える不揮発性のプログラムメモリ２０４Ｂｎに格納された全体制御プログラムＴＣＰＲＧの一部である入出力主制御プログラムＣＰＲＯＧの内容に応動して、出力インタフェース回路２０７を介して外部接続された電気負荷７０を駆動制御する制御用マイクロプロセッサ２００を備えた電子制御装置２０Ｂｎと、前記全体制御プログラムＴＣＰＲＧが書き込まれているソースメモリ１０４Ｂｎと、当該全体制御プログラムＴＣＰＲＧを、前記プログラムメモリ２０４Ｂｎに転送書込みするための転送用マイクロプロセッサ１００とを備えた第一の外部ツール１０Ｂとが、相互にシリアル接続される「プログラムツールが接続される電子制御装置」３０Ｂであって、前記シリアル接続は、前記第一の外部ツール１０Ｂ側の親局ドライバ１１０及び親局レシーバ１１１と、前記電子制御装置２０Ｂｎ側の子局レシーバ２１１及び子局ドライバ２１０を一対の通信回線ＬＡＮＨ，ＬＡＮＮによって接続した、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバ１１００が使用され、前記一対の通信回線ＬＡＮＨ，ＬＡＮＮは、少なくとも前記第一の外部ツール１０Ｂに代わる第二の外部ツール１０Ｃがシリアル接続される汎用通信回線となっており、前記制御用マイクロプロセッサ２００は更に、演算処理用のＲＡＭメモリ２０３と、いずれもが前記プログラムメモリ２０４Ｂｎの一部領域であるか、又は分割して接続された不揮発性のブートプログラムメモリ２０１と、可変設定される制御定数又は一部の制御プログラムを含む制御定数が格納される不揮発性のデータメモリ２０５とを備えている。

前記ブートプログラムメモリ２０１には前記ＬＡＮトランシーバ１１００を介して前記全体制御プログラムＴＣＰＲＧを転送書込みするための転送制御プログラムＴＰＲＧが予め格納され、前記第一の外部ツール１０Ｂは前記転送用マイクロプロセッサ１００と、前記親局ドライバ１１０と前記親局レシーバ１１１とに制御電圧Ｖｃｃを供給する制御電源１０８と、前記全体制御プログラムＴＣＰＲＧを転送する前に前記第一の外部ツール１０Ｂが発生する切換信号ＭＯＤに応動して、少なくとも前記一対の通信回線ＬＡＮＨ，ＬＡＮＮの一方に対して高圧電圧Ｖａａを供給する高圧電源１０９とを備え、前記高圧電圧Ｖａａは前記制御電圧Ｖｃｃより高く、前記ＬＡＮトランシーバ１１００が正常動作する耐圧電圧以下の電圧であって、前記第一の外部ツール１０Ｂから前記電子制御装置２０Ｂｎに対して前記全体制御プログラムＴＣＰＲＧを転送書込みするときには、少なくとも前記制御用マイクロプロセッサ２００がプログラム書込みモードであることを認識するまでは、前記通信回線ＬＡＮＨ，ＬＡＮＮの一方に高圧電圧Ｖａａが印加され、前記電子制御装置２０Ｂｎは前記通信回線ＬＡＮＨ，ＬＡＮＮによる送信信号電圧が、少なくとも前記制御電圧Ｖｃｃを超過する電圧であるかどうかを判定する比較回路２１２Ｂを備えている。

前記比較回路２１２Ｂが前記制御電圧Ｖｃｃを超過する高電圧を検出すると、書込モード判定回路２１８Ａ；２１８Ｂによって書込モード信号ＷＭを発生するとともに、リセットパルス発生回路２１９によって前記制御用マイクロプロセッサ２００を初期化して再起動し、再起動された前記制御用マイクロプロセッサ２００は、前記書込モード信号ＷＭによって書込みモードであることを認識し、前記ブートプログラムメモリ２０１を参照して、前記第一の外部ツール１０Ｂから送信された前記全体制御プログラムＴＣＰＲＧを受信して、前記プログラムメモリ２０４Ｂｎ、又は当該プログラムメモリと前記データメモリ２０５に転送保存し、前記第二の外部ツール１０Ｃは前記高圧電源１０９を封殺又は除外されていて、前記全体制御プログラムＴＣＰＲＧの他の一部である交信制御プログラムＴＰＲＧＵの内容に基づいて、前記データメモリ２０５に対して前記制御定数の書込を行うようになっている。

また、本願の請求項２に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ｂによって前記電子制御装置２０Ｂｎの前記プログラムメモリ２０４Ｂｎに転送書込みされる前記全体制御プログラムＴＣＰＲＧは更に、前記入出力主制御プログラムＣＰＲＯＧに付随する可変制御定数に対する仮設定データＣＤＡＴ０を備えるとともに、前記第一の外部ツール１０Ｂは、前記制御定数となる初期設定データＣＤＡＴが格納されたソースメモリ１０５を備え、前記転送用マイクロプロセッサ１００と前記制御用マイクロプロセッサ２００とは協働し、前記交信制御プログラムＴＰＲＧＵを用いて前記初期設定データＣＤＡＴの一部又は全部を前記データメモリ２０５に転送し、前記電子制御装置２０Ｂｎは前記初期設定データＣＤＡＴが前記データメモリ２０５に格納されているときには、当該初期設定データＣＤＡＴと前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行ない、前記初期設定データＣＤＡＴが前記データメモリ２０５に格納されていないときには、前記仮設定データＣＤＡＴ０と前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行なうとともに、前記仮設定データＣＤＡＴ０は更に、前記初期設定データＣＤＡＴとして格納される可変制御定数の上限値と下限値との間の予め設定された所定値となっている。

以上のとおり、この発明の請求項２に関連し、電子制御装置の製造出荷段階で使用される第一の外部ツールでは、入出力主制御プログラムＣＰＲＯＧに加えて少なくとも可変制御定数に対する仮設定データＣＤＡＴ０が全体制御プログラムＴＣＰＲＧの一部としてプログラムメモリに格納され、可変制御定数が既知である場合には、これを初期設定データＣＤＡＴとしてデータメモリへ転送することもできるようになっている。
従って、一般には可変制御定数の一部は電子制御装置の出荷後において、適用されるセンサと電気負荷の仕様が確定した段階で決定され、この時点で初期設定データＣＤＡＴとしてデータメモリに書込みされるものであるが、出荷時点において可変制御定数が既知である内蔵部品に関するものである場合には、これを初期設定データＣＤＡＴとして格納保存することができるので、取扱上の自由度が向上する特徴がある。
これは、後述の実施の形態３に記載の電子制御装置についても同様である。

また、本願の請求項３に記載の発明に関連して、以下の特徴を備えている。
前記電子制御装置２０Ｂｎの前記ブートプログラムメモリ２０１又は前記プログラムメモリ２０４Ｂｎには機種コード情報が格納されており、前記第一の外部ツール１０Ｂは、前記転送用マイクロプロセッサ１００と協働するツール制御プログラムメモリ１０２Ｂを備え、前記ツール制御プログラムメモリ１０２Ｂは、適用される前記電子制御装置２０Ｂｎの機種種別とは無関係な主要制御プログラムと、前記機種種別に対応した個別制御プログラムによって構成されたツール制御プログラムを包含し、前記転送用マイクロプロセッサ１００は、前記電子制御装置２０Ｂｎから送信された前記機種コード情報に基づいて、前記主要制御プログラムと、前記機種種別に対応した個別制御プログラムを実行し、前記第一の外部ツール１０Ｂは、複数種類の前記電子制御装置２０Ｂｎに対する前記全体制御プログラムＴＣＰＲＧの書込みに適用されるようになっている。
以上のとおり、この発明の請求項３に関連し、第一の外部ツールは、例えば車載電子制御装置であるエンジン制御装置、或いは変速機制御装置、或いはブレーキ制御装置などの多様な電子制御装置に対して共用されるようになっている。これは、第一の外部ツールと多様な電子制御装置とが、汎用のＬＡＮプロトコルで相互に交信できるものであることによって手軽に達成されるものである。
これは、後述の実施の形態３に記載の電子制御装置についても同様である。

また、本願の請求項５に記載の発明に関連して、以下の特徴を備えている。
前記親局ドライバ１１０と子局ドライバ２１０とは、送信論理信号ＴＸＤが論理レベル「Ｌ」又は「Ｈ」のどちらか一方である優勢論理のときに、前記通信回線ＬＡＮＨ側の論理レベルが「Ｈ」で通信回線ＬＡＮＮ側の論理レベルが「Ｌ」となるドミナントモードとなり、送信論理信号ＴＸＤが反転論理レベル「Ｈ」又は「Ｌ」のどちらか他方である劣勢論理のときに、前記通信回線ＬＡＮＨ，ＬＡＮＮの論理レベルが共に電源電圧の中間電位でフローティング状態となるリセッシブモードとなり、前記切換信号ＭＯＤが発生して書込みモードを通達するときには、高圧電源スイッチ１０９Ｂを介して前記高圧電圧Ｖａａが前記親局ドライバ１１０の電源電圧として印加され、書込みモードを解除したときには前記親局ドライバ１１０の電源電圧は前記制御電圧Ｖｃｃに復元接続するとともに、前記親局ドライバ１１０の送信論理信号ＴＸＤは書込みモード期間においては優勢論理とし、このとき、前記子局ドライバ２１０の送信論理信号ＴＸＤは劣勢論理又は優勢論理のいずれであってもよく、これによって通信回線ＬＡＮＨの論理レベルは「Ｈ」、通信回線ＬＡＮＮの論理レベルは「Ｌ」となり、前記比較回路２１２Ｂは前記高圧電圧Ｖａａが発生する通信回線ＬＡＮＨの信号電圧、又は通信回線ＬＡＮＨと通信回線ＬＡＮＮの各信号電圧の差分電圧を監視するようになっている。

以上のとおり、この発明の請求項５に関連し、書込みモードを通達するための高圧電圧Ｖａａは、親局ドライバの電源電圧として印加し、高圧電圧Ｖａａが発生する通信回線ＬＡＮＨの信号電圧、又は通信回線ＬＡＮＨと通信回線ＬＡＮＮの各信号電圧の差分電圧を監視して書込みモードを判定するようになっている。
従って、差分電圧を監視するようにすれば通信回線に混入するノイズの影響が軽減される特徴があり、通信回線ＬＡＮＨ側のみの電圧を監視するようにすれば、比較回路が単純化される特徴がある。

また、本願の請求項６に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ｂと前記電子制御装置２０Ｂｎとがシリアル接続された状態において、前記第一の外部ツール１０Ｂの操作キー１０６によって書込みモードの設定が行われると、前記転送用マイクロプロセッサ１００は前記切換信号ＭＯＤを発生して、前記通信回線ＬＡＮＨ又はＬＡＮＮに印加される信号電圧が、予め設定された所定の設定期間において前記高圧電圧Ｖａａとなるように切換え接続し、前記所定の設定期間は、前記電子制御装置２０Ｂｎが前記比較回路２１２Ｂによって書込みモードであることを認識して、前記制御用マイクロプロセッサ２００を初期化して再起動するに要する時間以上の時間となっており、前記電子制御装置２０Ｂｎは受信信号電圧レベルを判定する前記比較回路２１２Ｂが、前記制御電圧Ｖｃｃによる信号電圧であると判定したことによってシリアル信号情報の送受信を開始するようになっている。
以上のとおり、この発明の請求項６に関連し、電子制御装置において書込みモードの認識が完了し、通信回線の信号電圧が高圧電圧Ｖａａから制御電圧Ｖｃｃに切換えられてから、第一の外部ツールと電子制御装置間のシリアル信号の交信が開始するようになっている。
従って、電子制御装置側にはＬＡＮトランシーバを駆動するための高圧電源が不要となって小型安価な電子制御装置が得られる特徴がある。
これは、後述の実施の形態３に記載の電子制御装置についても同様である。

また、本願の請求項８に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ｂは、前記切換信号ＭＯＤを予め設定された所定周期で断続し、前記電子制御装置２０Ｂｎでは、前記比較回路２１２Ｂによって前記高圧電圧Ｖａａの断続動作に応動して反転動作する判定論理信号ＣＭＰを発生し、前記書込モード判定回路２１８Ｂは前記判定論理信号ＣＭＰが予め設定された所定時間内に予め設定された所定回数発生したときに前記書込モード信号ＷＭを発生するようになっている。
以上のとおり、この発明の請求項８に関連し、第一の外部ツールは書込モードを通達するために通信回線に印加される高圧電圧を断続し、電子制御装置内の比較回路と書込モード判定回路は、所定時間内に所定回数の判定論理信号を検出したことによって書込モードであることを判定するようになっている。
従って、電子制御装置の実働運転中において、通信回線ＬＡＮＨ，ＬＡＮＮに誘導されたノイズ信号によって、誤って電子制御装置が運転停止する可能性が軽減される特徴がある。

また、本願の請求項９に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ｂ内に設けられた前記高圧電源１０９の出力電圧である高圧電圧Ｖａａは、前記電子制御装置２０Ｂｎを給電駆動する直流の駆動電圧Ｖｂｂよりも高い電圧となっており、前記制御用マイクロプロセッサ２００及び前記子局側のドライバ２１０とレシーバ２１１は、前記駆動電圧Ｖｂｂを降圧して得られる予め設定された所定の安定化電源によって給電される。
以上のとおり、この発明の請求項９に関連し、書込みモードを判定するために設けられた高圧電圧Ｖａａは、電子制御装置を給電駆動する駆動電圧Ｖｂｂよりも高い電圧となっている。
従って、電子制御装置の実働運転中において、電源線とシリアル通信回線が混触したときに、誤って書込みモードが選択されることがない特徴がある。
これは、後述の実施の形態３に記載の電子制御装置についても同様である。

また、本願の請求項１１に記載の発明に関連して、以下の特徴を備えている。
前記比較回路２１２Ｂは前記高圧電圧Ｖａａが印加されている前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を分圧抵抗２１３，２１４によって減圧して得られる第１の入力信号電圧と、基準電圧源２１７Ｂによる予め設定された所定の出力電圧である第２及び第３の入力信号電圧とを比較して、前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧が前記制御電圧Ｖｃｃを超過した予め設定された所定の電圧帯域内であることによって書込モードに対応した判定論理信号ＣＭＰを発生し、前記比較回路２１２Ｂの電源電圧は、前記電子制御装置２０Ｂｎに設けられた制御電源２０８が発生する制御電圧Ｖｃｃとなっている。
以上のとおり、この発明の請求項１１に関連し、電子制御装置内の比較回路にはシリアル通信回線の信号電圧を分圧した減圧電圧が入力されるようになっている。
従って、比較回路を駆動するための電源として高圧電源を必要とせず、制御用マイクロプロセッサを駆動する制御電源がそのまま利用できる特徴がある。
また、通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧が、所定の制御電圧Ｖｃｃを超過した所定の電圧帯域内であることによって、書込みモードであることを判定するようになっているので、通信回線に異電圧が混触した場合に、誤って書込みモードの判定が行われる可能性が軽減される特徴がある。

実施の形態３．
（１）構成の詳細な説明
以下、この発明の実施の形態３による「プログラムツールが接続される電子制御装置」の全体ブロック図である図８について、その構成を詳細に説明する。
図８において、プログラムツールが接続される電子制御装置３０Ｃである複数の電子制御装置２０Ｘ，２０Ｙ，２０Ｚは、例えば車載電子制御装置であるエンジン制御装置、変速機制御装置、ブレーキ制御装置であって、それぞれに図示しないセンサ６０と電気負荷７０とが接続されている。センサ６０と電気負荷７０とは、実施の形態１，２と同じであるため、ここでは詳細な説明は省略する。
電子制御装置２０Ｘ，２０Ｙ，２０Ｚには、制御用マイクロプロセッサ２００と、予め転送制御プログラムＴＰＲＧが格納されているブートプログラムメモリ２０１と、第一の外部ツール１０Ｂによって全体制御プログラムＴＣＰＲＧが格納されたプログラムメモリ２０４Ｘ，２０４Ｙ，２０４Ｚと、初期設定データＣＤＡＴが格納されるデータメモリ２０５と、演算処理用のＲＡＭメモリ２０３とを備えている。
なお、図８では、図の簡略化のために、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの内部構成の一部のみを示している。しかしながら、電子制御装置２０Ｘ，２０Ｙ，２０Ｚは、図５に示した電子制御装置２０Ｂｎが有している他の構成要素を有するものである。

なお、ブートプログラムメモリ２０１と、プログラムメモリ２０４Ｘ，２０４Ｙ，２０４Ｚと、データメモリ２０５は、１個又は複数個に分割された不揮発性のメモリとなっている。
また、全体制御プログラムＴＣＰＲＧは、入出力主制御プログラムＣＰＲＯＧと、仮設定データＣＤＡＴ０と、第一の外部ツール１０Ａ，１０Ｂ又は第二の外部ツール１０Ｃからデータメモリ２０５へ初期設定データＣＤＡＴを転送するための交信制御プログラムＴＰＲＧＵとを備えている。
電子制御装置２０Ｘ，２０Ｙ，２０Ｚは、例えば車載バッテリである外部電源９０から、電源リレー（図示省略、図１および図５参照）の出力素子９１ａ，９１ｂ，９１ｃを介して駆動電圧Ｖｂｂが供給されるようになっている。
電子制御装置２０Ｘ，２０Ｙ，２０Ｚは、また、子局となる図示しないＬＡＮトランシーバが内蔵され、一対の通信回線ＬＡＮＨ，ＬＡＮＮによって相互に接続されている。

第二の外部ツール１０Ｃは、操作キー１０６と表示器１０７を用いながら、電子制御装置２０Ｘ，２０Ｙ，２０Ｚのデータメモリ２０５に対して初期設定データＣＤＡＴを転送書込みするためのものであって、コネクタ９３を介して外部電源９０から給電されるとともに、内蔵された親局ドライバ１１０と親局レシーバ１１１は、通信回線ＬＡＮＨ，ＬＡＮＮに接続されている。
なお、電子制御装置２０Ｘ，２０Ｙ，２０Ｚが、既に初期設定データＣＤＡＴを有する場合であっても、変更が許可されているものについては第二の外部ツール１０Ｃによって初期設定データＣＤＡＴの書換え変更が行われるようになっている。
第二の外部ツール１０Ｃの主要構成要素である転送用マイクロプロセッサ１００は、制御電源１０８によって生成された制御電圧Ｖｃｃによって給電駆動され、ブートプログラムメモリ１０１と、ツール制御プログラムメモリ１０２Ｃと、ＲＡＭメモリ１０３とが協働して、ソースメモリ１０５に格納された初期設定データＣＤＡＴを電子制御装置２０Ｘ，２０Ｙ，２０Ｚに対して転送するようになっている。
なお、親局ドライバ１１０と親局レシーバ１１１は、制御電圧Ｖｃｃによって駆動され、外部ツール１０Ｃには通信回線ＬＡＮＨ，ＬＡＮＮに与える高圧電圧Ｖａａは設けられていない。

第二の外部ツール１０Ｃは、図１および図５で示すとおり、電子制御装置２０Ａ、電子制御装置２０Ｂｎに対しても接続することができる。
なお、データメモリ２０５に格納される様々な初期設定データＣＤＡＴのうち、電子制御装置２０Ａ，２０Ｂｎ，２０Ｘ〜２０Ｚの内蔵部品の特性に関する現品特性については、第一の外部ツール１０Ａ，１０Ｂによってプログラムメモリ２０４Ａ，２０４Ｂｎ，２０４Ｘ〜２０４Ｚに対して全体制御プログラムＴＣＰＲＧを書込むときに、同時に書込み処理が行われ、これが図４と図７におけるの工程Ｓ４００と工程Ｓ４３０によって示されている。
しかし、併用されたセンサ６０又は電気負荷７０の現品特性については、これらが電子制御装置に接続された時点で、第二の外部ツール１０Ｃによってデータメモリ２０５へ書込み設定されるようになっている。

（２）作用・動作の詳細な説明
以下、図８のプログラムツールが接続される電子制御装置の制御動作を示すフローチャートの前半図である図９と後半図である図１０によって作用・動作を説明する。
なお、図９および図１０において、Ｓ３００番台の符号で示された工程は、図３および図４で示された同一番号の符号に相当した工程となっている。
まず、図９において、工程Ｓ９００において第二の外部ツール１０Ｃに電源が投入されると、図示しないパワーオンリセット回路（工程Ｓ９００ａ参照）が作用して転送用マイクロプロセッサ１００は初期化されて、工程Ｓ９０１ａにおいて初期設定データＣＤＡＴの転送制御動作を開始する。続く工程Ｓ９０１ｂでは、まず、ブートプログラムメモリ１０１内の起動プログラムが実行されるが、ツール制御プログラムメモリ１０２Ｃに既にツール制御プログラムが書込まれている場合には、直ちに、工程Ｓ９０１ｃへ移行して、以降の工程Ｓ９０２から図１０の工程Ｓ９１９に至るツール制御プログラムが実行される。

工程Ｓ９０２は操作キー１０６の操作情報を読み出し、続く工程Ｓ９０３では工程Ｓ９０２によるキー操作が初期設定データＣＤＡＴの転送先データであったかどうかを判定し、転送先の入力が完了するとＹＥＳの判定を行って、工程Ｓ９１２ａへ移行し、一方、未完了の場合にはＮＯの判定を行って、工程Ｓ９０２へ復帰して、工程Ｓ９０２と工程Ｓ９０３を循環しながら転送先データが入力されるのを待機することになる。
工程Ｓ９１２ａでは、工程Ｓ９０２で指定された電子制御装置２０Ｘ，２０Ｙ，２０Ｚのいずれかに対して、ソースメモリ１０５Ｃに格納された初期設定データの送信を行う予告情報を送信する。
一方、工程Ｓ９２０ａａで、電源スイッチ９２（図示省略、図１，図５参照）が投入されると、続く工程Ｓ９２０で電源リレーＲｙの出力素子９１ａ，９１ｂ，９１ｃが閉路して、電子制御装置２０Ｘ，２０Ｙ，２０Ｚに対して、駆動電圧Ｖｂｂが印加される。
その結果、図示しないパワーオンリセット回路が作用（工程Ｓ９２０ａ参照）して、制御用マイクロプロセッサ２００は初期化されて、工程Ｓ９２１ａにおいて制御動作を開始する。
続く工程Ｓ３２２では、書込モード判定回路２１８Ａ，２１８ｂ（図示省略、図１，図５参照）が書込モード信号ＷＭを発生しているかどうかを読み出して、工程Ｓ３２４へ移行する。
工程Ｓ３２４では、書込モード信号ＷＭが発生していればＹＥＳの判定を行って図３・図６の工程Ｓ３２５へ移行し、書込モード信号ＷＭを発生していなければＮＯの判定を行って工程Ｓ３４０へ移行する。

但し、第二の外部ツール１０Ｃが接続されているときには、書込モード信号ＷＭは発生しないようになっているので、工程Ｓ３２４がＹＥＳの判定を行うことはない。
工程Ｓ３４０では、図４や図７の工程Ｓ３３２や工程Ｓ６３２で受信した全体制御プログラムＴＣＰＲＧが起動される。
続く工程Ｓ３４１では、工程Ｓ３４０で起動された全体制御プログラムＴＣＰＲＧの中の入出力主制御プログラムＣＰＲＯＧによって入出力制御が実行される。
続く工程Ｓ９３２ａは、工程Ｓ９１２ａによる送信予告を受信したかどうかを図示しないフラグメモリを読み出すことによって判定し、送信予告があればＹＥＳの判定を行って工程Ｓ９３２ｂへ移行し、送信予告がないときや、第二の外部ツール１０Ｃが接続されていないときにはＮＯの判定を行って、図１０の工程Ｓ９４０へ移行するようになっている。

第二の外部ツール１０Ｃでは、工程Ｓ９１２ａに続いて工程Ｓ９１２ｂへ移行し、工程Ｓ９１２ｂではソースメモリ１０５に格納された初期設定データＣＤＡＴが送信されるが、電子制御装置２０Ｘ，２０Ｙ，２０Ｚ側では工程Ｓ３４０で起動された全体制御プログラムＴＣＰＲＧの中の交信制御プログラムＴＰＲＧＵに基づいて、工程Ｓ９１２ｂによって送信された初期設定データＣＤＡＴを工程Ｓ９３２ｂによって受信して一時的にはＲＡＭメモリ２０３に格納し、やがては後述の工程Ｓ９４４において対象となる電子制御装置２０Ｘ，２０Ｙ，２０Ｚのデータメモリ２０５に転送されるようになっている。
なお、初期設定データＣＤＡＴは複数バイト単位でＲＡＭメモリ２０３を経由しながら、工程Ｓ９３２ｂにおいて逐次データメモリ２０５に転送するようにしてもよい。
工程Ｓ９１２ｂに続く工程Ｓ９１３では、初期設定データＣＤＡＴの送信が完了したかどうかを判定し、未完了であればＮＯの判定を行って工程Ｓ９１２ｂへ復帰し、一方、完了であればＹＥＳの判定を行って工程Ｓ９１４へ移行する。
工程Ｓ９１４では、電子制御装置２０Ｘ，２０Ｙ，２０Ｚに対してプログラムの転送完了信号を送信し、図１０の工程Ｓ９１７へ移行する。
工程Ｓ９３２ｂに続く工程Ｓ９３４では、工程Ｓ９１４で送信される完了信号を受信したかどうかを判定し、未受信であれば工程Ｓ９３２ｂへ復帰し、一方、受信すればＹＥＳの判定を行って、図１０の工程Ｓ９３５へ移行する。

図１０において、工程Ｓ９３５では、工程Ｓ９３２ｂで受信した初期設定データＣＤＡＴについて、例えばＣＲＣチェックで代表される符号点検手段によって点検して異常の有無を判定し、続く工程Ｓ９３６では、異常が無ければＮＯの判定を行って工程Ｓ９４０へ移行し、異常があればＹＥＳの判定を行って工程Ｓ９３７へ移行する。
工程Ｓ９３７では第二の外部ツール１０Ｃに対して異常発生報告を返信して工程Ｓ３４２へ移行する。工程Ｓ３４２では、電源スイッチ９２が閉路されているかの判定を行う。閉路していれば、ＹＥＳの判定を行って、ＣＰＵ２００の動作終了工程Ｓ３３０へ移行する。一方、閉路していなれば、ＮＯの判定を行って、工程Ｓ９４２へ移行する。
工程Ｓ９１４に続く工程Ｓ９１７では、工程Ｓ９３７で報告返信された異常発生情報を受信して、異常の有無を判定し、異常があればＹＥＳの判定を行って工程Ｓ９１８へ移行し、異常がなければＮＯの判定を行って動作終了工程Ｓ９１９へ移行する。
工程Ｓ９１８では異常発生を表示器１０７によって報知し、再操作を指示して動作終了工程Ｓ９１９へ移行する。
工程Ｓ３４２に続く工程Ｓ９４２では、電源スイッチ９２が開路されて、工程Ｓ９３２ｂによる初期設定データＣＤＡＴがデータメモリ２０５に転送保存されていないときにＹＥＳの判定を行って工程Ｓ９４４へ移行し、転送保存が完了している再度の電源スイッチ９２の遮断時にはＮＯの判定を行って工程Ｓ３４５へ移行する。

工程Ｓ９４４では、工程Ｓ９３２ｂで受信しＲＡＭメモリ２０３に書込みされていた初期設定データＣＤＡＴがデータメモリ２０５の所定のアドレスに転送保存される。
工程Ｓ３４５では、初期設定データＣＤＡＴの一部について、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの運転中に学習記憶された適性値に書換えたり、運転中に発生した異常情報の類別集計値が、異常発生履歴情報として更新保存されるようになっている。
工程Ｓ３４６では、工程Ｓ９４４又は工程Ｓ３４５によるデータメモリ２０５への転送処理が完了した時点でウォッチドッグ信号ＷＤＳを停止する。
工程Ｓ３４７では、ウォッチドッグ信号ＷＤＳが停止したことによって、図１および図５で示されたものと同様のウォッチドッグタイマ２２０が出力許可信号ＯＵＴＥを停止し、これによって自己保持回路２２２が自己保持駆動出力ＤＲＶを停止して電源リレーＲｙが消勢されるようになっている。

なお、初期設定データＣＤＡＴの転送が完了し、第二の外部ツール１０Ｃを取外した実働運転状態においては、電源投入によって工程Ｓ９２１ａで制御用マイクロプロセッサ２００が動作を開始すると、工程Ｓ３２２によって書込モード信号ＷＭが読み出され、工程Ｓ３２４がＮＯの判定を行うことによって工程Ｓ３４０において全体制御プログラムＴＣＰＲＧが起動されて、工程Ｓ３４１において入出力制御が開始するが、第二の外部ツール１０Ｃが接続されていないと工程Ｓ９３２ａから直ちに工程Ｓ３４２へ移行し、電源スイッチ９２が閉路している状態では工程Ｓ３４２から動作終了工程Ｓ３３０へ定期的に移行して、動作開始工程Ｓ９２１ａ・工程Ｓ３２２・工程Ｓ３２４・工程Ｓ３４０・工程Ｓ３４１・工程Ｓ９３２ａ・工程Ｓ３４２・動作終了工程Ｓ３３０が繰返し実行されることになる。
しかし、電源スイッチ９２が開路されると工程Ｓ３４２がＮＯの判定を行って循環ループを脱出して、工程Ｓ９４４と工程Ｓ３４５を実行してから電源リレーＲｙが消勢されることになる。

次に、図８に示すプログラムツールが接続される電子制御装置の初期設定データＣＤＡＴの設定テーブルである図１１と、初期設定データＣＤＡＴの説明用線図である図１２について説明する。
図１１において、最上段に示されたＤＡＴｉ＝ＤＡＴ１〜ＤＡＴ８は８種類の初期設定データの番号を示しており、ＤＡＴｉは実数値として格納される最小値Ａｉと最大値Ｂｉとの間の値となっている。
例えばＤＡＴ１が、ある温度センサの基準温度２５℃における検出信号電圧の値であるとした場合であって、この温度センサは許容される範囲の固体バラツキ変動が検出電圧＝２．５〜２．８Ｖであるとした場合には、Ａ１＝２．５、Ｂ１＝２．８となる。
図１１の左列に設けられた選択段数Ｊｉは、例えば０〜１０段の選択が各データＤＡＴｉ毎に設定できるようになっている。
もしも、ＤＡＴ１において選択段数Ｊｉ＝３を選択すると、設定値Ｄｉｊ＝Ｄ１３は、下記の（１）式および（２）式によって算出される２．５９となる。

設定値Ｄｉｊ＝Ａｉ＋Ｋｉｊ×（Ｂｉ−Ａｉ） ・・・・（１）
選択値Ｋｉｊ＝Ｊｉ／Ｊｍａｘ ・・・・・・・・・・（２）
但しＪｉはＤＡＴｉの選択段数、Ｊｍａｘは最大段数
∴ Ｄ１３＝２．５＋（３／１０）×（２．８−２．５）＝２．５９

従って、適用現品の検出電圧がもしも２．５９Ｖであった場合には選択段数Ｊ＝３を選択すればよい。
温度センサの現品特性が未知の時点では、例えば中間の選択段数としてＪ＝５を仮選択するか、もしくはフェールセーフの観点から選択段数を小さい目又は大きい目にしておいたほうが良いとするならばＪ＝０又はＪ＝１０を仮選択しておくとよい。
図１２において、縦軸は、上記の（１）式で示された設定値Ｄｉｊの値であり、横軸はＤＡＴｉに対する選択段数Ｊｉとなっている。
従って、選択段数Ｊｉ＝０のときには、設定値Ｄｉ０＝Ａｉとなり、選択段数Ｊｉ＝Ｊｍａｘ＝１０のときには、設定値Ｄｉ１０＝Ｂｉとなっている。

図１１で示された設定テーブルの典型的な利用方法として、例えばＤＡＴ１からＤＡＴ８の順に選択段数Ｊｉとして「３、１、４、１、５、９、２、６」を選択し、外部ツール１０Ｃからこの数列を入力すると、図１１の色付けされた設定値Ｄｉｊを初期設定データＣＤＡＴとして設定することができることになる。
また、選択段数ＪｉとしてＪｍａｘ＋１の特殊設定を行うと、既に書込み保存されている初期設定データＣＤＡＴの変更は行われないで現状維持するようにすることができる。
これにより、複数の初期設定データＤＡＴｉの中の、特定の初期設定データだけを変更するのが容易となる。
図１１で示された設定テーブルの他の典型的な利用方法として、例えばＤＡＴ２の設定値として最小値Ａ２＝０、最大値Ｂ２＝Ｊｍａｘとした場合には、設定値Ｄ２ｊは、上記の（１）式および（２）式によって次のとおり算出される。

Ｄ２ｊ＝Ａ２＋（Ｊ２／Ｊｍａｘ）×（Ｂ２−Ａ２）
＝０＋（Ｊ２／Ｊｍａｘ）×（Ｊｍａｘ−０）
＝Ｊ２

従って、設定値Ｄ２Ｊは選択段数Ｊ２そのものであり、選択段数Ｊ２は様々なパラメータ番号として利用することができる。

例えば、入出力主制御プログラムＣＰＲＯＧには、適用車種に応じて１０種類のデータテーブルが設けられていて、そのうちのどの番号のデータテーブルを用いるのかを選択段数Ｊ２によって決定することができる。
或いは、入出力主制御プログラムＣＰＲＯＧには、適用車種に応じて選択される１０種類のサブルーチンプログラムが設けられていて、そのうちのどの番号のサブルーチンプログラムを用いるのかを選択段数Ｊ２によって決定することができる。
なお、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの実働運転中にこれらの初期設定データＣＤＡＴが変更された場合に、直ちにこれを有効にすることも可能ではあるが、安全性を考慮すれば電子制御装置２０Ｘ，２０Ｙ，２０Ｚを一旦停止して、初期設定データＣＤＡＴをＲＡＭメモリ２０３から不揮発性のデータメモリ２０５に転送保存し、その後の運転再開時に新たな初期設定データを有効にしたほうがよい。

以上の説明では、第二の外部ツール１０Ｃは初期設定データＣＤＡＴの書込み・書換えを目的にしたものであって、これによりサブルーチンプログラムの選択切換えも行えるとしたが、第二の外部ツール１０Ｃからの設定変更を、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの運転再開時に有効とする場合には、第二の外部ツール１０Ｃから変更可能なオプション機能として、例えば、予めユーザに開放された特定のプログラム言語による簡単な選択制御プログラムを書込み設定することも可能となる。
しかし、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの入出力主制御プログラムＣＰＲＯＧは、品質保証の観点から電子制御装置２０Ｘ，２０Ｙ，２０Ｚで使用する第一の外部ツール１０Ａ・１０Ｂによってのみ変更可能とし、ユーザ側での自由な変更は制限するようになっている。

このように、限定目的で使用される第二の外部ツール１０Ｃと、万能目的の第一の外部ツール１０Ａ，１０Ｂとが、同じ通信回線ＬＡＮＨ，ＬＡＮＮに接続することができるということは、システム構成が簡略・安価なものとなる大きな利点が得られることになるが、その反面で、第二の外部ツール１０Ｃの誤操作や、電子制御装置２０Ｘ，２０Ｙ，２０Ｚの実働運転中のノイズ誤動作によって、誤って書込みモードとなって電子制御装置２０Ｘ，２０Ｙ，２０Ｚが運転停止されたり、入出力制御プログラムが異常とならないように配慮することが肝要となるものである。
この発明による電子制御装置は、書込みモードの設定は第一の外部ツールによってのみ可能であるとともに、シリアル通信回線が利用されていても、シリアル通信情報には依存せず、電子制御装置は受信信号電圧の大小比較回路よって書込みモードであるかどうかの判定を行うようになっているので、制御用マイクロプロセッサの動作状態に依存しないで確実に書込みモードの設定を行うことができるようになっている。
また、初期設定データの書込み・書換えを行うための第二の外部ツールは、第一の外部ツールと同じ通信回線を用い、同じ転送制御プログラムによって動作するので、電子制御装置内のプログラムメモリの容量を低減し、ハードウエア構成を簡略化することができるようになっている。

（３）実施の形態３の要点と特徴
以上の説明で明らかなとおり、この発明の実施の形態３による「プログラムツールが接続される電子制御装置」は、本願の請求項１に記載の発明に関連して、以下の特徴を備えている。
この発明の実施の形態３による「プログラムツールが接続される電子制御装置」は、実施の形態１，２の場合と同様に、入力インタフェース回路２０６を介して外部接続されたセンサ６０の動作状態と、電気的に読み書きが行える不揮発性のプログラムメモリ２０４Ｘ〜２０４Ｚに格納された全体制御プログラムＴＣＰＲＧの一部である入出力主制御プログラムＣＰＲＯＧの内容に応動して、出力インタフェース回路２０７を介して外部接続された電気負荷７０を駆動制御する制御用マイクロプロセッサ２００を備えた電子制御装置２０Ｘ〜２０Ｚと、前記全体制御プログラムＴＣＰＲＧが書き込まれているソースメモリ１０４Ｂｎと、当該全体制御プログラムＴＣＰＲＧを、前記プログラムメモリ２０４Ｘ〜２０４Ｚに転送書込みするための転送用マイクロプロセッサ１００とを備えた第一の外部ツール１０Ｂとが、相互にシリアル接続される「プログラムツールが接続される電子制御装置」３０Ｃであって、前記シリアル接続は、前記第一の外部ツール１０Ｂ側の親局ドライバ１１０及び親局レシーバ１１１と、前記電子制御装置２０Ｘ〜２０Ｚ側の子局レシーバ２１１及び子局ドライバ２１０を一対の通信回線ＬＡＮＨ，ＬＡＮＮによって接続した、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバ１１００が使用され、前記一対の通信回線ＬＡＮＨ，ＬＡＮＮは、少なくとも前記第一の外部ツール１０Ｂに代わる第二の外部ツール１０Ｃがシリアル接続される汎用通信回線となっている。

前記制御用マイクロプロセッサ２００は、更に、演算処理用のＲＡＭメモリ２０３と、いずれもが前記プログラムメモリ２０４Ｘ〜２０４Ｚの一部領域であるか、又は分割して接続された不揮発性のブートプログラムメモリ２０１と、可変設定される制御定数又は一部の制御プログラムを含む制御定数が格納される不揮発性のデータメモリ２０５とを備え、前記ブートプログラムメモリ２０１には前記ＬＡＮトランシーバ１１００を介して前記全体制御プログラムＴＣＰＲＧを転送書込みするための転送制御プログラムＴＰＲＧが予め格納され、前記第一の外部ツール１０Ｂは前記転送用マイクロプロセッサ１００と、前記親局ドライバ１１０と前記親局レシーバ１１１とに制御電圧Ｖｃｃを供給する制御電源１０８と、前記全体制御プログラムＴＣＰＲＧを転送する前に前記第一の外部ツール１０Ｂが発生する切換信号ＭＯＤに応動して、少なくとも前記一対の通信回線ＬＡＮＨ，ＬＡＮＮの一方に対して高圧電圧Ｖａａを供給する高圧電源１０９とを備え、前記高圧電圧Ｖａａは前記制御電圧Ｖｃｃより高く、前記ＬＡＮトランシーバ１１００が正常動作する耐圧電圧以下の電圧であって、前記第一の外部ツール１０Ｂから前記電子制御装置２０Ｘ〜２０Ｙに対して前記全体制御プログラムＴＣＰＲＧを転送書込みするときには、少なくとも前記制御用マイクロプロセッサ２００がプログラム書込みモードであることを認識するまでは、前記通信回線ＬＡＮＨ，ＬＡＮＮの一方に高圧電圧Ｖａａが印加される。

前記電子制御装置２０Ｘ〜２０Ｚは前記通信回線ＬＡＮＨ，ＬＡＮＮによる送信信号電圧が、少なくとも前記制御電圧Ｖｃｃを超過する電圧であるかどうかを判定する比較回路を備え、前記比較回路２１２Ｂが前記制御電圧Ｖｃｃを超過する高電圧を検出すると、書込モード判定回路２１８Ｂによって書込モード信号ＷＭを発生するとともに、リセットパルス発生回路２１９によって前記制御用マイクロプロセッサ２００を初期化して再起動し、再起動された前記制御用マイクロプロセッサ２００は、前記書込モード信号ＷＭによって書込みモードであることを認識し、前記ブートプログラムメモリ２０１を参照して、前記第一の外部ツール１０Ｂから送信された前記全体制御プログラムＴＣＰＲＧを受信して、前記プログラムメモリ２０４Ｘ〜２０４Ｚ、又は当該プログラムメモリと前記データメモリ２０５に転送保存し、前記第二の外部ツール１０Ｃは前記高圧電源を封殺又は除外されていて、前記全体制御プロログラムＴＣＰＲＧの他の一部である交信制御プログラムＴＰＲＧＵの内容に基づいて、前記データメモリ２０５に対して前記制御定数の書込を行うようになっている。

また、本願の請求項１２に記載の発明に関連して、以下の特徴を備えている。
前記第一の外部ツール１０Ｂによって前記電子制御装置２０Ｘ〜２０Ｚの前記プログラムメモリ２０４Ｘ〜２０４Ｚに転送書込みされる前記全体制御プログラムＴＣＰＲＧは更に、前記入出力主制御プログラムＣＰＲＯＧに付随する可変制御定数に対する仮設定データＣＤＡＴ０を備えるとともに、前記電子制御装置２０Ｘ〜２０Ｚに対して、第二の外部ツール１０Ｃが前記ＬＡＮトランシーバ１１００を介してシリアル接続され、前記第二の外部ツール１０Ｃは、転送用マイクロプロセッサ１００と協働するツール制御プログラムメモリ１０２Ｃと、前記制御定数となる初期設定データＣＤＡＴが格納されたソースメモリ１０５を備え、前記転送用マイクロプロセッサ１００と前記制御用マイクロプロセッサ２００とは協働し、前記交信制御プログラムＴＰＲＧＵを用いて前記初期設定データＣＤＡＴの一部又は全部を前記データメモリ２０５に転送し、前記電子制御装置２０Ｘ〜２０Ｚは、前記第二の外部ツール１０Ｃから送信された前記初期設定データＣＤＡＴを受信すると、前記仮設定データＣＤＡＴ０に代わって、前記初期設定データＣＤＡＴと前記入出力主制御プログラムＣＰＲＯＧによって入出力制御を行なうとともに、前記仮設定データＣＤＡＴ０は更に、前記初期設定データＣＤＡＴとして格納される可変制御定数の上限値と下限値との間の予め設定された所定値となっている。

以上のとおり、この発明の請求項１２に記載の発明に関連し、第一の外部ツールでは入出力主制御プログラムＣＰＲＯＧと、仮設定データＣＤＡＴ０と、第二の外部ツールに対する交信制御プログラムＴＰＲＧＵとを含む全体制御プログラムＴＣＰＲＧとが電子制御装置のプログラムメモリに転送書込され、第二の外部ツールでは入出力主制御プログラムＣＰＲＯＧの一部である仮設定データＣＤＡＴ０に代わる初期設定データＣＴＡＴのみが電子制御装置のデータメモリに転送書込みされるようになっている。
従って、第一の外部ツールは電子制御装置の製造メーカの出荷調整ラインにおいて使用され、第二の外部ツールは電子制御装置の組込みメーカ又は保守点検サービス部門において使用するのに適していて、ハードウエアが略共通に構成された第一及び第二の外部ツールを、異なる目的に使い分けることができる特徴がある。
また、第二の外部ツールは通信回線ＬＡＮＨ，ＬＡＮＮに対して高圧電圧Ｖａａを印加するための高圧電源を備えておらず、誤って電子制御装置をプログラム書込みモードにすることがなく、全体制御プログラムＴＣＰＲＧが不用意に書換え変更されることもないので、全体制御プログラムＴＣＰＲＧの信頼性が向上する特徴がある。
これは、実施の形態１および２に記載の電子制御装置についても同様である。

また、本願の請求項１３に記載の発明に関連して、以下の特徴を備えている。
前記第二の外部ツール１０Ｃから前記データメモリ２０５に転送される初期設定データＣＤＡＴは、一旦は前記電子制御装置２０Ｘ〜２０Ｚに設けられた前記ＲＡＭメモリ２０３に転送され、前記電子制御装置２０Ｘ〜２０Ｚは、運転用スイッチである電源スイッチが開路された後に、予め設定された所定の遅延給電期間をおいて遮断される電源リレーの出力素子９１ａ，９１ｂ，９１ｃを介して給電されており、前記ＲＡＭメモリ２０３に書込まれた前記初期設定データＣＤＡＴは、前記電源スイッチが遮断されて、前記電気負荷に対する駆動出力が停止した前記遅延給電期間において、前記不揮発性のデータメモリ２０５に対して転送書込みされるようになっている。

以上のとおり、この発明の請求項１３に記載の発明に関連し、第二の外部ツールから転送書込みされる初期設定データＣＤＡＴは、一旦は電子制御装置のＲＡＭメモリ書込まれ、電子制御装置が運転停止した時点で不揮発性のデータメモリに転送されるようになっている。
従って、不揮発性のデータメモリに対する書込み所要時間が影響しないので、第二の外部ツールと電子制御装置間とは高速通信が可能となり、初期設定データの送信中に通信エラーの発生を防止することができる特徴がある。
また、電子制御装置としては、ＲＡＭメモリに書込まれた初期設定データＣＤＡＴを直ちに有効にしないで、一旦運転停止した後の運転再開後において、プログラムメモリに格納された初期設定データＣＤＡＴを有効にすることによって、マイクロプロセッサの暴走事故を回避することもできる特徴がある。
この場合、第二の外部ツールを用いて、電子制御装置のメーカから提供された特定の改変制御プログラム、或いはユーザに開放された所定のプログラム言語に基づくアプリケーションプログラムを電子制御装置に送信し、電子制御装置の制御仕様の一部をユーザによって変更することも可能となるものである。
これは、実施の形態１および２に記載の電子制御装置についても同様である。

また、本願の請求項１４に記載の発明に関連して、以下の特徴を備えている。
複数の前記電子制御装置２０Ｘ，２０Ｙ，２０ＺはＬＡＮトランシーバと一対の通信回線ＬＡＮＨ，ＬＡＮＮによって相互に接続されていて、それぞれに適用されるセンサと電気負荷が接続されて、駆動電圧Ｖｂｂが印加されている組付調整運転又は保守点検調整運転状態及び実働運転状態においては、前記第一の外部ツール１０Ｂは取外されていて、前記ＬＡＮトランシーバの通信回線ＬＡＮＨ，ＬＡＮＮには、少なくとも１台以上の複数の電子制御装置２０Ｘ，２０Ｙ，２０Ｚが順次シリアル接続されて相互に協調運転が行われており、前記第二の外部ツール１０Ｃは運転中の前記電子制御装置２０Ｘ，２０Ｙ，２０Ｚに対して通信回線ＬＡＮＨ，ＬＡＮＮを介して接続され、前記第二の外部ツール１０Ｃに設けらた前記ツール制御プログラムメモリ１０２Ｃは、前記複数の電子制御装置２０Ｘ，２０Ｙ，２０Ｚに対応した機種コード情報を備え、前記第二の外部ツール１０Ｃで指定した前記複数の電子制御装置２０Ｘ，２０Ｙ，２０Ｚのいずれかに対して前記初期設定データＣＤＡＴを送信するようになっている。

以上のとおり、この発明の請求項１４に記載の発明に関連し、電子制御装置の運転時には第一の外部ツールは取外されていて、ＬＡＮトランシーバには他の電子制御装置を接続することができるようになっているとともに、初期設定データＣＤＡＴを書込みたいときには、第二の外部ツールを接続することができるようになっている。
従って、第一の外部ツールを接続するために設けられたシリアル通信回線をそのまま利用して、複数の電子制御装置による協調運転を行うことができる特徴がある。
また、第二の外部ツールは、例えば車載電子制御装置であるエンジン制御装置、或いは変速機制御装置、或いはブレーキ制御装置などの多様な電子制御装置に対して共用されるようになっている。
これは、第二の外部ツールと多様な電子制御装置とが、汎用のＬＡＮプロトコルで交信することによって手軽に達成することができるものである。
これは、実施の形態１および２に記載の電子制御装置についても同様である。

また、本願の請求項１５に記載の発明に関連して、以下の特徴を備えている。
前記電子制御装置２０Ｘ，２０Ｙ，２０Ｚ内に設けられた前記プログラムメモリ２０４Ｘ，２０４Ｙ，２０４Ｚの一部領域に格納される前記仮設定データＣＤＡＴ０は、データ番号ｉ＝１，２，３，・・・，ｍに対応した最小値Ａｉと最大値Ｂｉの実数値を含むとともに、前記最小値Ａｉと最大値Ｂｉとの偏差を最大段数Ｊｍａｘで分割したときの選択段数Ｊｉとの比率である選択値Ｋｉｊ＝Ｊｉ／Ｊｍａｘの値を各設定データ毎に仮選択した仮選択値Ｋ１ｊ，Ｋ２ｊ，Ｋ３ｊ，・・・，Ｋｍｊを包含し、前記第一の外部ツール１０Ａ，１０Ｂ又は前記第二の外部ツール１０Ｃによって設定される初期設定データＣＤＡＴは、適用されたセンサ又は電気負荷に対応して各データ毎に新に選択決定した決定選択値Ｋ１ｊ，Ｋ２ｊ，Ｋ３ｊ，・・・，Ｋｍｊであり、前記データ番号ｉに関する前記仮設定データＣＤＡＴ０又は初期設定データＣＤＡＴの設定値Ｄｉｊである実数値ＤＡＴｉは、（１）式および（２）式によって算出され、
ＤＡＴｉ＝Ｄｉｊ＝Ａｉ＋Ｋｉｊ×（Ｂｉ−Ａｉ） ・・・・・（１）
但し、Ｋｉｊ＝Ｊｉ／Ｊｍａｘ ・・・・・・・・・・・・・（２）
前記仮選択値及び決定選択値Ｋｉｊは、初期設定データの実数値よりも短い、所定ビット以下の数値データとなっている。

以上のとおり、この発明の請求項１５に記載の発明に関連し、電子制御装置におけるプログラムメモリの数値設定領域には、複数の設定データの個々に対する最小値Ａｉと最大値Ｂｉ及び、この最小値と最大値との間の設定値Ｄｉｊを指定する選択値Ｋｉｊが指定され、仮設定データＣＤＡＴ０における仮選択値Ｋｉｊに比べ、初期設定データＣＤＡＴにおける決定選択値Ｋｉｊは、適用されたセンサ及び電気負荷の特性に合わせて補正された選択値となっている。
従って、電子制御装置の出荷後に電子制御装置に対して書込み設定される初期設定データＣＤＡＴは、例えば４ビット１６段階以下の段階数値で設定されるので、実数値で設定するよりは転送数値の桁数を大幅に削減し、取扱い性が向上する特徴がある。
また、各設定データには最小値と最大値が書込み保存されているので、実用する初期設定データが、この最小値と最大値との域外であれば異常であることを判定することができる特徴がある。
これは、実施の形態１および２に記載の電子制御装置についても同様である。

また、本願の請求項１６に記載の発明に関連して、以下の特徴を備えている。
前記仮設定データＣＤＡＴ０に含まれる、データ番号ｉ＝１〜ｍの中のいずれかの番号ｐに関し、前記最小値Ａｐを０とし、前記最大値Ｂｐを前記最大段数Ｊｍａｘとし、仮設定データＣＤＡＴ０又は初期設定データＣＤＡＴの実数値ＤＡＴｐは、前記（１）式に基づいて算出し、
ＤＡＴｐ＝Ａｐ＋Ｋｐｊ×（Ｂｐ−Ａｐ）
＝０＋（Ｊｐ／Ｊｍａｘ）×（Ｊｍａｘ−０）
＝Ｊｐ
選択段数Ｊｐが得られるようになっている。
以上のとおり、この発明の請求項１６に関連し、データ番号ｐに関する最小値Ａｐを０、最大値Ｂｐを最大段数Ｊｍａｘとし、設定値の実数値ＤＡＴｐとして選択段数Ｊｐを得るようになっている。
従って、可変選択が可能な整数値である選択段数Ｊｐは可変パラメータとして利用され、例えばプログラムメモリ内に設けられた１０種類のデータテーブルのどれかを選択使用したい場合に、パラメータとしてテーブル番号を指定すればよいことになる。
また、複数種類の適用用途（例えば複数種類の適用車種）を持つ電子制御装置において、各適用用途に対応したサブルーチンプログラムが予め入出力制御プログラムの一部として準備されていて、どのサブルーチンプログラムを適用するかをパラメータ番号によって選択設定することによって、入出力制御プログラムの一部を適用用途に対応して変更することもできることになる。
これは、実施の形態１および２に記載の電子制御装置についても同様である。

以上の説明において，所定値、所定の設定時間、所定の継続時間、所定周期，所定時間、所定回数，所定の出力電圧，所定の遅延給電時間、所定ビットなどと記載された「所定」の意味は、「メーカが予め決定してプログラムメモリに格納しておく固定の設定制御定数、或いは分圧回路の分圧比や比較基準電圧などの回路定数，或いは予め決定されてプログラムメモリに格納しておいた特定の算式に基づいて算出される可変定数」のことであって、一定不変の固定定数だけを指すものではない。

１０Ａ、１０Ｂ 第一の外部ツール、１０Ｃ 第二の外部ツール、２０Ａ、２０Ｂｎ 電子制御装置、２０Ｘ 電子制御装置（エンジン制御）、２０Ｙ 電子制御装置（変速機制御）、２０Ｚ 電子制御装置（ブレーキ制御）、３０Ａ、３０Ｂ、３０Ｃ プログラムツールが接続される電子制御装置、６０ センサ、７０ 電気負荷、９１、９１ａ、９１ｂ、９１ｃ 電源リレー（出力素子）、９２ 電源スイッチ、１００ 転送用マイクロプロセッサ、１０２Ａ、１０２Ｂ、１０２Ｃ ツール制御プログラムメモリ、１０３ ＲＡＭメモリ、１０４Ａ ソースメモリ（ＴＣＰＲＧ）、１０４Ｂｎ ソースメモリ（ＴＣＰＲＧ）、１０５ ソースメモリ（ＣＤＡＴ）、１０６ 操作キー、１０８ 制御電源、１０９ 高圧電源、１０９Ａ、１０９Ｂ 高圧電源スイッチ、１１０ 親局ドライバ、１１１ 親局レシーバ、２００ 制御用マイクロプロセッサ、２０１ ブートプログラムメモリ、２０３ ＲＡＭメモリ、２０４Ａ、２０４Ｂｎ プログラムメモリ、２０４Ｘ、２０４Ｙ、２０４Ｚ プログラムメモリ、２０５ データメモリ、２０６ 入力インタフェース回路、２０７ 出力インタフェース回路、２１０ 子局ドライバ、２１１ 子局レシーバ、２１２Ａ、２１２Ｂ 比較回路、２１３、２１４ 分圧抵抗、２１７Ａ、２１７Ｂ 基準電圧源、２１８Ａ、２１８Ｂ 書込モード判定回路、２１９ リセットパルス発生回路、１１００ ＬＡＮトランシーバ。

Claims (16)

1. 入力インタフェース回路を介して外部接続されたセンサの動作状態と、電気的に読み書きが行える不揮発性のプログラムメモリに格納された全体制御プログラムＴＣＰＲＧの一部である入出力主制御プログラムＣＰＲＯＧの内容に応動して、出力インタフェース回路を介して外部接続された電気負荷を駆動制御する制御用マイクロプロセッサを備えた電子制御装置と、前記全体制御プログラムＴＣＰＲＧが書き込まれているソースメモリと、当該全体制御プログラムＴＣＰＲＧを、前記プログラムメモリに転送書込みするための転送用マイクロプロセッサとを備えた第一の外部ツールとが、相互にシリアル接続される、プログラムツールが接続される電子制御装置であって、
   前記シリアル接続は、前記第一の外部ツール側の親局ドライバ及び親局レシーバと、前記電子制御装置側の子局レシーバ及び子局ドライバを一対の通信回線ＬＡＮＨ，ＬＡＮＮによって接続した、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）トランシーバが使用され、
   前記一対の通信回線ＬＡＮＨ，ＬＡＮＮは、少なくとも前記第一の外部ツールに代わる第二の外部ツールがシリアル接続される汎用通信回線となっており、
   前記制御用マイクロプロセッサは更に、演算処理用のＲＡＭメモリと、いずれもが前記プログラムメモリの一部領域であるか、又は分割して接続された不揮発性のブートプログラムメモリと、可変設定される制御定数、又は一部の制御プログラムを含む制御定数が格納されるデータメモリとを備え、
   前記ブートプログラムメモリには前記ＬＡＮトランシーバを介して前記全体制御プログラムＴＣＰＲＧを転送書込みするための転送制御プログラムＴＰＲＧが予め格納され、
   前記第一の外部ツールは前記転送用マイクロプロセッサと、前記親局ドライバと前記親局レシーバとに制御電圧Ｖｃｃを供給する制御電源と、前記全体制御プログラムＴＣＰＲＧを転送する前に前記第一の外部ツールが発生する切換信号ＭＯＤに応動して、少なくとも前記一対の通信回線ＬＡＮＨ，ＬＡＮＮの一方に対して高圧電圧Ｖａａを供給する高圧電源とを備え、前記高圧電圧Ｖａａは前記制御電圧Ｖｃｃより高く、前記ＬＡＮトランシーバが正常動作する耐圧電圧以下の電圧であって、
   前記第一の外部ツールから前記電子制御装置に対して前記全体制御プログラムＴＣＰＲＧを転送書込みするときには、少なくとも前記制御用マイクロプロセッサがプログラム書込みモードであることを認識するまでは、前記通信回線ＬＡＮＨ，ＬＡＮＮの一方に高圧電圧Ｖａａが印加され、
   前記電子制御装置は前記通信回線ＬＡＮＨ，ＬＡＮＮによる送信信号電圧が、少なくとも前記制御電圧Ｖｃｃを超過する電圧であるかどうかを判定する比較回路を備え、
   前記比較回路が前記制御電圧Ｖｃｃを超過する高電圧を検出すると、書込モード判定回路によって書込モード信号ＷＭを発生するとともに、リセットパルス発生回路によって前記制御用マイクロプロセッサを初期化して再起動し、再起動された前記制御用マイクロプロセッサは、前記書込モード信号ＷＭによって書込みモードであることを認識し、前記ブートプログラムメモリを参照して前記第一の外部ツールから送信された前記全体制御プログラムＴＣＰＲＧを受信して、前記プログラムメモリ又は当該プログラムメモリと前記データメモリに転送保存し、
   前記第二の外部ツールは前記高圧電源を封殺又は除外されていて、前記全体制御プログラムＴＣＰＲＧの他の一部である交信制御プログラムＴＰＲＧＵの内容に基づいて、前記データメモリに対して前記制御定数の書込を行う
   ことを特徴とするプログラムツールが接続される電子制御装置。
2. 前記第一の外部ツールによって前記電子制御装置の前記プログラムメモリに転送書込みされる前記全体制御プログラムＴＣＰＲＧは更に、前記入出力主制御プログラムＣＰＲＯＧに付随する可変制御定数に対する仮設定データＣＤＡＴ０を備えるとともに、
   前記第一の外部ツールは、前記制御定数となる初期設定データＣＤＡＴが格納されたソースメモリを備え、前記転送用マイクロプロセッサと前記制御用マイクロプロセッサとは協働し、前記交信制御プログラムＴＰＲＧＵを用いて前記初期設定データＣＤＡＴの一部又は全部を前記データメモリに転送し、
   前記電子制御装置は前記初期設定データＣＤＡＴが前記データメモリに格納されているときには、当該初期設定データＣＤＡＴと前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行ない、前記初期設定データＣＤＡＴが前記データメモリに格納されていないときには、前記仮設定データＣＤＡＴ０と前記入出力主制御プログラムＣＰＲＯＧに基づいて入出力制御を行なうとともに、
   前記仮設定データＣＤＡＴ０は更に、前記初期設定データＣＤＡＴとして格納される可変制御定数の上限値と下限値との間の予め設定された所定値となっている
   ことを特徴とする請求項１に記載のプログラムツールが接続される電子制御装置。
3. 前記電子制御装置の前記ブートプログラムメモリ又は前記プログラムメモリには機種コード情報が格納されており、
   前記第一の外部ツールは、前記転送用マイクロプロセッサと協働するツール制御プログラムメモリを備え
   前記ツール制御プログラムメモリは、適用される前記電子制御装置の機種種別とは無関係な主要制御プログラムと、前記機種種別に対応した個別制御プログラムによって構成されたツール制御プログラムを包含し、
   前記転送用マイクロプロセッサは、前記電子制御装置から送信された前記機種コード情報に基づいて、前記主要制御プログラムと、前記機種種別に対応した個別制御プログラムを実行し、
   前記第一の外部ツールは、複数種類の前記電子制御装置に対する前記全体制御プログラムＴＣＰＲＧの書込みに適用されることを特徴とする
   請求項１又は請求項２に記載のプログラムツールが接続される電子制御装置。
4. 前記親局ドライバと子局ドライバとは、送信論理信号ＴＸＤが論理レベル「Ｌ」又は「Ｈ」のどちらか一方である優勢論理のときに、前記通信回線ＬＡＮＨ側の論理レベルが「Ｈ」で通信回線ＬＡＮＮ側の論理レベルが「Ｌ」となるドミナントモードとなり、
   送信論理信号ＴＸＤが反転論理レベル「Ｈ」又は「Ｌ」のどちらか他方である劣勢論理のときに、前記通信回線ＬＡＮＨ，ＬＡＮＮの論理レベルが共に電源電圧の中間電位でフローティング状態となるリセッシブモードとなり、
   前記高圧電圧Ｖａａは、前記切換信号ＭＯＤが発生したときに前記高圧電源から逆流防止ダイオードを含む高圧電源スイッチを介して前記通信回線ＬＡＮＨに直接印加されるとともに、前記親局ドライバ及び子局ドライバの送信論理信号ＴＸＤは劣勢論理又は優勢論理としておく
   か、もしくは、
   前記高圧電圧Ｖａａは、前記切換信号ＭＯＤが発生したときに前記高圧電源から逆流防止ダイオードを含む高圧電源スイッチを介して前記通信回線ＬＡＮＮに直接印加されるとともに、前記親局ドライバ及び子局ドライバの送信論理信号ＴＸＤは劣勢論理とし、
   前記比較回路は前記高圧電圧Ｖａａが印加されている通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を監視するものであることを特徴とする
   請求項１から３までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
5. 前記親局ドライバと子局ドライバとは、送信論理信号ＴＸＤが論理レベル「Ｌ」又は「Ｈ」のどちらか一方である優勢論理のときに、前記通信回線ＬＡＮＨ側の論理レベルが「Ｈ」で通信回線ＬＡＮＮ側の論理レベルが「Ｌ」となるドミナントモードとなり、
   送信論理信号ＴＸＤが反転論理レベル「Ｈ」又は「Ｌ」のどちらか他方である劣勢論理のときに、前記通信回線ＬＡＮＨ，ＬＡＮＮの論理レベルが共に電源電圧の中間電位でフローティング状態となるリセッシブモードとなり、
   前記切換信号ＭＯＤが発生して書込みモードを通達するときには、高圧電源スイッチを介して前記高圧電圧Ｖａａが前記親局ドライバの電源電圧として印加され、書込みモードを解除したときには前記親局ドライバの電源電圧は前記制御電圧Ｖｃｃに復元接続するとともに、前記親局ドライバの送信論理信号ＴＸＤは書込みモード期間においては優勢論理とし、このとき、前記子局ドライバの送信論理信号ＴＸＤは劣勢論理又は優勢論理のいずれであってもよく、これによって通信回線ＬＡＮＨの論理レベルは「Ｈ」、通信回線ＬＡＮＮの論理レベルは「Ｌ」となり、
   前記比較回路は前記高圧電圧Ｖａａが発生する通信回線ＬＡＮＨの信号電圧、又は通信回線ＬＡＮＨと通信回線ＬＡＮＮの各信号電圧の差分電圧を監視するものであることを特徴とする
   請求項１から３までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
6. 前記第一の外部ツールと前記電子制御装置とがシリアル接続された状態において、
   前記第一の外部ツールの操作キーによって書込みモードの設定が行われると、前記転送用マイクロプロセッサは前記切換信号ＭＯＤを発生して、前記通信回線ＬＡＮＨ又はＬＡＮＮに印加される信号電圧が予め設定された所定の設定期間において前記高圧電圧Ｖａａとなるように切換え接続し、
   前記所定の設定期間は、前記電子制御装置が前記比較回路によって書込みモードであることを認識して、前記制御用マイクロプロセッサを初期化して再起動するに要する時間以上の時間となっており、
   前記電子制御装置は受信信号電圧レベルを判定する前記比較回路が、前記制御電圧Ｖｃｃによる信号電圧であると判定したことによってシリアル信号情報の送受信を開始することを特徴とする請求項１から５までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
7. 前記比較回路は前記高圧電圧Ｖａａを受信したことに応動して判定論理信号ＣＭＰを発生し、前記書込モード判定回路は前記判定論理信号ＣＭＰが予め設定された所定の継続時間以上において発生したことによって前記書込モード信号ＷＭを発生し、
   前記所定の継続時間は、前記ＬＡＮトランシーバが１フレームのデータを送信するに必要とする時間以上の時間であることを特徴とする
   請求項１から６までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
8. 前記第一の外部ツールは、前記切換信号ＭＯＤを予め設定された所定周期で断続し、
   前記電子制御装置では、前記比較回路によって前記高圧電圧Ｖａａの断続動作に応動して反転動作する判定論理信号ＣＭＰを発生し、前記書込モード判定回路は前記判定論理信号ＣＭＰが予め設定された所定時間内に予め設定された所定回数発生したときに前記書込モード信号ＷＭを発生することを特徴とする請求項１から６までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
9. 前記第一の外部ツール内に設けられた前記高圧電源の出力電圧である高圧電圧Ｖａａは、前記電子制御装置を給電駆動する直流の駆動電圧Ｖｂｂよりも高い電圧となっており、
   前記制御用マイクロプロセッサ及び前記子局側のドライバとレシーバは、前記駆動電圧Ｖｂｂを降圧して得られる予め設定された所定の安定化電源によって給電されることを特徴とする
   請求項１から８までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
10. 前記比較回路は前記高圧電圧Ｖａａが印加されている前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を分圧抵抗によって減圧して得られる第１の入力信号電圧と、基準電圧源による予め設定された所定の出力電圧である第２の入力信号電圧とを比較して、前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧が前記制御電圧Ｖｃｃを超過しているときに書込モードに対応した判定論理信号ＣＭＰを発生し、
    前記比較回路の電源電圧は、前記電子制御装置に設けられた制御電源が発生する制御電圧Ｖｃｃであることを特徴とする
    請求項１から９までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
11. 前記比較回路は前記高圧電圧Ｖａａが印加されている前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧を分圧抵抗によって減圧して得られる第１の入力信号電圧と、基準電圧源による予め設定された所定の出力電圧である第２及び第３の入力信号電圧とを比較して、前記通信回線ＬＡＮＨ又はＬＡＮＮの信号電圧が前記制御電圧Ｖｃｃを超過した予め設定された所定の電圧帯域内であることによって書込モードに対応した判定論理信号ＣＭＰを発生し、
    前記比較回路の電源電圧は、前記電子制御装置に設けられた制御電源が発生する制御電圧Ｖｃｃであることを特徴とする
    請求項１から９までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
12. 前記第一の外部ツールによって前記電子制御装置の前記プログラムメモリに転送書込みされる前記全体制御プログラムＴＣＰＲＧは更に、前記入出力主制御プログラムＣＰＲＯＧに付随する可変制御定数に対する仮設定データＣＤＡＴ０を備えるとともに、
    前記電子制御装置に対して、第二の外部ツールが前記ＬＡＮトランシーバを介してシリアル接続され、
    前記第二の外部ツールは、転送用マイクロプロセッサと協働するツール制御プログラムメモリと、前記制御定数となる初期設定データＣＤＡＴが格納されたソースメモリを備え、前記転送用マイクロプロセッサと前記制御用マイクロプロセッサとは協働し、前記交信制御プログラムＴＰＲＧＵを用いて前記初期設定データＣＤＡＴの一部又は全部を前記データメモリに転送し、
    前記電子制御装置は、前記第二の外部ツールから送信された前記初期設定データＣＤＡＴを受信すると、前記仮設定データＣＤＡＴ０に代わって、前記初期設定データＣＤＡＴと前記入出力主制御プログラムＣＰＲＯＧによって入出力制御を行なうとともに、
    前記仮設定データＣＤＡＴ０は更に、前記初期設定データＣＤＡＴとして格納される可変制御定数の上限値と下限値との間の予め設定された所定値となっていることを特徴とする
    請求項１から１１までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
13. 前記第二の外部ツールから前記データメモリに転送される初期設定データＣＤＡＴは、一旦は前記電子制御装置に設けられた前記ＲＡＭメモリに転送され、
    前記電子制御装置は、運転用スイッチである電源スイッチが開路された後に、予め設定された所定の遅延給電期間をおいて遮断される電源リレーの出力素子を介して給電されており、
    前記ＲＡＭメモリに書込まれた前記初期設定データＣＤＡＴは、前記電源スイッチが遮断されて、前記電気負荷に対する駆動出力が停止した前記遅延給電期間において、前記不揮発性のデータメモリに対して転送書込みされる
    ことを特徴とする請求項１２に記載のプログラムツールが接続される電子制御装置。
14. 複数の前記電子制御装置はＬＡＮトランシーバと一対の通信回線ＬＡＮＨ，ＬＡＮＮによって相互に接続されていて、それぞれに適用されるセンサと電気負荷が接続されて、駆動電圧Ｖｂｂが印加されている組付調整運転又は保守点検調整運転状態及び実働運転状態においては、前記第一の外部ツールは取外されていて、
    前記ＬＡＮトランシーバの通信回線ＬＡＮＨ，ＬＡＮＮには、少なくとも１台以上の複数の電子制御装置が順次シリアル接続されて相互に協調運転が行われており、
    前記第二の外部ツールは運転中の前記電子制御装置に対して通信回線ＬＡＮＨ，ＬＡＮＮを介して接続され、
    前記第二の外部ツールに設けらた前記ツール制御プログラムメモリ１０２Ｃは、前記複数の電子制御装置に対応した機種コード情報を備え、前記第二の外部ツールで指定した前記複数の電子制御装置のいずれかに対して前記初期設定データＣＤＡＴを送信することを特徴とする
    請求項１２又は請求項１３に記載のプログラムツールが接続される電子制御装置。
15. 前記電子制御装置内に設けられた前記プログラムメモリの一部領域に格納される前記仮設定データＣＤＡＴ０は、データ番号ｉ＝１，２，３，・・・，ｍに対応した最小値Ａｉと最大値Ｂｉの実数値を含むとともに、前記最小値Ａｉと最大値Ｂｉとの偏差を最大段数Ｊｍａｘで分割したときの選択段数Ｊｉとの比率である選択値Ｋｉｊ＝Ｊｉ／Ｊｍａｘの値を各設定データ毎に仮選択した仮選択値Ｋ１ｊ，Ｋ２ｊ，Ｋ３ｊ，・・・，Ｋｍｊを包含し、
    前記第一の外部ツール又は前記第二の外部ツールによって設定される初期設定データＣＤＡＴは、適用されたセンサ又は電気負荷に対応して各データ毎に新に選択決定した決定選択値Ｋ１ｊ，Ｋ２ｊ，Ｋ３ｊ，・・・，Ｋｍｊであり、
    前記データ番号ｉに関する前記仮設定データＣＤＡＴ０又は初期設定データＣＤＡＴの設定値Ｄｉｊである実数値ＤＡＴｉは、（１）式および（２）式によって算出され、
    ＤＡＴｉ＝Ｄｉｊ＝Ａｉ＋Ｋｉｊ×（Ｂｉ−Ａｉ） ・・・・・（１）
    但し、Ｋｉｊ＝Ｊｉ／Ｊｍａｘ ・・・・・・・・・・・・（２）
    前記仮選択値及び決定選択値Ｋｉｊは、初期設定データの実数値よりも短い、予め設定された所定ビット以下の数値データであることを特徴とする
    請求項１２から１４までのいずれか１項に記載のプログラムツールが接続される電子制御装置。
16. 前記仮設定データＣＤＡＴ０に含まれる、データ番号ｉ＝１〜ｍの中のいずれかの番号ｐに関し、前記最小値Ａｐを０とし、前記最大値Ｂｐを前記最大段数Ｊｍａｘとし、仮設定データＣＤＡＴ０又は初期設定データＣＤＡＴの実数値ＤＡＴｐは、前記（１）式に基づいて算出し、
    ＤＡＴｐ＝Ａｐ＋Ｋｐｊ×（Ｂｐ−Ａｐ）
    ＝０＋（Ｊｐ／Ｊｍａｘ）×（Ｊｍａｘ−０）
    ＝Ｊｐ
    選択段数Ｊｐが得られるようにしたことを特徴とする
    請求項１５に記載のプログラムツールが接続される電子制御装置。

Images